JP2003092876A - スイッチング電源装置 - Google Patents

Abstract

(57)【要約】 【課題】ブーストハーフブリッジ方式（ＢＨＢ方式）ス
イッチング電源装置において交流電源を入力として高調
波を低減し、安定で高効率なスイッチング電源装置を提
供する。 【解決手段】ブーストハーフブリッジ方式（ＢＨＢ方
式）スイッチング電源装置において、交流入力に対して
ブリッジダイオードを使い、第１のスイッチグ素子の時
比率を５０％以下にし、入力側にある第１のチョークコ
イルを不連続モードで動作させることで入力電源からの
高調波電流を低減し、トランスの２つの２次巻線を、そ
れぞれの巻数を変えることで、出力側第２チョークコイ
ルに印加される電圧変動を小さくすることが可能なた
め、インダクタンスを小さくして高効率な電源装置を作
ることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する分野】本発明は、１つのコンバータで構
成されたスイッチング電源装置において、交流入力で入
力電流の高調波成分を低減した高効率の電源装置に関す
るものである。

【０００２】

【従来の技術】スイッチング電源の入力電流の高調波成
分を低減する最も一般的な方法はスイッチング電源の入
力段に昇圧チョッパ回路などによって構成されるアクテ
ィブフィルタ回路を用いることである。しかしアクティ
ブフィルタ回路はそれ自身がひとつのコンバータである
ため、全体としては２つのコンバータを直列に接続した
構成となり概して部品点数も増え、効率が低下する原因
となった。

【０００３】一方ＭＯＳＦＥＴを出力の整流回路に用い
た同期整流型スイッチング電源において、高効率化を実
現しようとする時に問題となることは、ＭＯＳＦＥＴの
ソース、ドレイン間の電圧が高いもの程オン抵抗が大き
く、電力損失が大きいため電源の効率が低下するという
点である。また同期整流回路を構成するＭＯＳＦＥＴを
１次側スイッチのオフ期間の全期間にわたり駆動するこ
とができず、この期間のスイッチング損失が発生するこ
とである。

【０００４】本出願人は先にこの問題を改善したスイッ
チング電源装置を提案した。（特開平１１−２６２２６
３）これはブーストハーフブリッジ方式（ＢＨＢ方式）
スイッチング電源装置と称し、図４はこの回路例を示
す。図４においてＶｉｎは入力交流電源、Ｂｄはブリッ
ジ型整流回路、２ａ、２ｂは入力端子、Ｌ１はチョーク
コイル、Ｑ１、Ｑ２はスイッチ素子（ＭＯＳＦＥＴ）、
Ｃ１、Ｃ２はコンデンサ、Ｔは出力トランス、Ｎ１はそ
の１次巻線Ｎａ、Ｎｂはその２次巻線（中間端子付き）
Ｑ３、Ｑ４は同期整流ＭＯＳＦＥＴ、Ｌ２、Ｃ３はそれ
ぞれ出力フィルタを構成するチョークコイル及びコンデ
ンサ、１６ａ、１６ｂは出力端子、１７は負荷、１８は
制御回路である。

【０００５】この回路動作は１次側スイッチ素子Ｑ１、
Ｑ２が交互にオン、オフ（一方のスイッチ素子がオンの
時、他方のスイッチがオフ）して出力トランスを介して
同期整流ＭＯＳＦＥＴ、Ｑ３、Ｑ４にゲート信号を与
え、チョークコイルＬ２を介して負荷１７に給電する。
また、出力端子の電圧を検出し制御回路１８を通じて１
次側スイッチ素子Ｑ１、Ｑ２のオンオフ比を変えること
により出力電圧Ｖｏｕｔの定電圧制御を行う。

【０００６】因みに上記回路は、昇圧チョッパ回路とし
て入力電源ＶｉｎからコンデンサＣ１，Ｃ２との直列回
路に電力を送り、同時にハーフブリッジ回路の動作によ
りコンデンサＣ１、Ｃ２の直列回路から負荷に電力を供
給する。この従来回路は、同期整流ＭＯＳＦＥＴ、Ｑ
３、Ｑ４を短いオフ期間を除いて常に駆動することが可
能なため、同期整流ＭＯＳＦＥＴとして耐圧が低くオン
抵抗の小さいものが使用でき、出力フィルタも小さくで
きるので高効率のスイッチング電源を提供することがで
きる。

【０００７】さらに従来回路においては、入力側にチョ
ークコイルを有しているので入力端子の前段にブリッジ
型整流回路を用いると、このチョークコイルを不連続電
流モードで動作させることにより容易に入力電流の高調
波成分を低減できるが、このチョークを不連続モードで
動作させるには下側スイッチ素子Ｑ１の時比率を５０％
以下で動作させることが必要になる。このため出力チョ
ークコイルＬ２に印加される電圧が大きくなり出力チョ
ークコイルＬ２として大きいインダクタンスのチョーク
コイルが必要となり、電源効率を低下させる要因となっ
た。

【０００８】

【本発明が解決しようとする課題】本発明は、上記従来
技術の問題点を鑑みてなされたもので、その目的は、ブ
ーストハーフブリッジ方式（ＢＨＢ方式）電源装置を応
用し、出力チョークコイルに印加される電圧を小さくし
てインダクタンスの小型化を図り、入力電流の高調波成
分を低減した高効率の電源装置を提供することにある。

【０００９】

【課題を解決しようとする手段】上記目的を達成するた
めになされた請求項記載の発明は、従来のブーストハー
フブリッジ方式スイッチング電源において、トランスの
２つの、２次巻線の巻数を変えることで、出力チョーク
コイルに印加される電圧を小さくし、小さなインダクタ
ンスのチョークコイルを用いることによって、チョーク
コイルでの損失を低減し、同時に入力電流の高調波成分
を低減した高効率の電源装置を実現することができる。

【００１０】すなわち交流電源に接続されたブリッジ型
ダイオードと、該ブリッジ型ダイオードの直流出力を受
ける入力端子２ａ，２ｂと１次巻線及び２次巻線を有す
るトランスと、該入力端子間に接続されたチョークコイ
ルと第１のスイッチ素子と直列回路（第１）と該第１の
スイッチ素子の端子間に接続された該トランスの１次巻
線とコンデンサ（第１）との直列回路（第２）と、該ト
ランスの１次巻線の端子間に接続された第２のスイッチ
素子と第２のコンデンサと直列回路（第３）と、該トラ
ンスの２次巻線のそれぞれ１端子間に接続された第１と
第２の同期整流ＭＯＳＦＥＴの直列回路（第４）と、出
力チョークコイルと出力コンデンサとの直列回路（第
５）とを備えたスイッチング電源装置において、第１の
２次巻線Ｎａ、及び第２の２次巻線Ｎｂの巻数に差を設
けて、該出力チョークコイルに印加される電圧を小さく
するようにしたことを特徴とする、高効率なスイッチン
グ電源を提供するものである。

【００１１】

【発明の実施の形態】以下、添付図面を用いて本発明に
係る実施形態を説明する。図１は本発明回路の実施例で
ある。図２は従来回路での出力チョークコイルに掛かる
電圧波形を示し、図３では本発明による出力チョークコ
イルに掛かる電圧波形を示している。

【００１２】図１においてＶｉｎは入力電源であり２
ａ、２ｂは入力端子である。Ｌ１は第１の入力チョーク
コイルで入力端子とチョークコイルの間にブリッジダイ
オードを挿入してある。Ｑ１とＱ２はそれぞれ第１と第
２のスイッチ素子であり、Ｃ１とＣ２はそれぞれ第１と
第２のコンデンサであり、ＴとＮ１とＮａＮｂはそれぞ
れトランス、その１次巻線、第１の２次巻線部分、第２
の２次巻線部分であり、Ｑ３とＱ４はそれぞれ第１の同
期整流ＭＯＳＦＥＴ、第２の同期整流ＭＯＳＦＥＴであ
り、Ｌ２とＣ３はそれぞれ出力フィルタを構成している
第２のチョークコイルと第３のコンデンサで１６ａ、１
６ｂは出力端子であり１７は負荷であり、１８は制御回
路である。

【００１３】トランスＴの第１の２次巻線部分Ｎａと、
トランスＴの第２の２次巻線部分Ｎｂの巻数に差を設け
ることにより、第１と第２の同期整流ＭＯＳＦＥＴの接
続点に対してトランスの２次巻線の中間端子に発生する
電圧が、入力側スイッチ素子の時比率の設定に合わせ
て、第１のスイッチ素子Ｑ１がオンしている期間と第２
のスイッチ素子Ｑ２がオンしている期間とで同じ電圧で
出力される構成になっている。

【００１４】ブーストハーフブリッジ方式の電源装置は
直流電圧を受ける入力端子２ａ、２ｂがあって、少なく
とも１次巻線Ｎ１および２次巻線Ｎａ、Ｎｂを有するト
ランスＴと、前記入力端子間に接続される第１のチョー
クコイルＬ１と第１のスイッチ素子Ｑ１との第１の直列
回路と前記第１のスイッチ素子Ｑ１間に接続される前記
トランスＴの１次巻線Ｎ１と第１のコンデンサＣ１との
第２の直列回路と、前記第１のスイッチ素子Ｑ１がオフ
の期間に、前記第１のチョークコイルＬ１の電流の一部
を流す経路を形成するための第２のスイッチ素子Ｑ２と
第２のコンデンサＣ２との第３の直列回路と、前記トラ
ンスＴの２次巻線に接続される整流回路と、前記整流回
路に接続されるフィルタ回路と、前記フィルタ回路に接
続され負荷に直流電圧を出力する出力端子１６ａ、１６
ｂと、前記出力端子の出力電圧を検出して、前記第１と
第２のスイッチ素子Ｑ１、Ｑ２を、一方がオンの時に他
方がオフであるように交互にオンさせて、第１のスイッ
チ素子Ｑ１のオンとオフの期間の比率を変化させること
によって、出力端子１６ａ、１６ｂの出力電圧を一定に
するように制御する制御回路を有することを特徴として
おり、交流電圧を入力するためブリッジダイオードＢｄ
を用いた。

【００１５】入力電源Ｖｉｎに直流電源を入力する場合
は高調波電流の影響がないのであるが、交流電源で使用
する場合は高調波電流の影響を受けるため、入力電源Ｖ
ｉｎに交流電源を用いる場合は、一般的に昇圧チョッパ
回路などによって構成されるアクティブフィルタ回路を
用いる。しかしこのような回路構成では、概して部品点
数も多く効率も低下しがちある。ブーストハーフブリッ
ジ方式の電源装置は入力側にチョークコイルＬ１を配置
しているため、直流電力を得るために交流入力をブリッ
ジダイオードＢｄで直流に整流し、入力側の第1のチョ
ークコイルＬ１を不連続動作させることによって、容易
に入力電流の高調波成分を取り除くことができ、しかも
効率良く直流電力を供給できる。

【００１６】実際に入力側の第1のチョークコイルＬ１
を不連続動作させるための手段として、下側第1のスイ
ッチ素子Ｑ１のオン時間を小さくし、上側第２のスイッ
チ素子Ｑ２のオン時間と差を持たせ、時比率を５０％以
下にすることが必要になり、その結果としてトランスＴ
の２次巻線Ｎａ、Ｎｂが同じ巻数である場合は、図２に
示すように出力側第２のチョークコイルＬ２には下側第
1のスイッチ素子Ｑ１のオン時間と上側第２のスイッチ
素子Ｑ２のオン時間とで、異なった電圧が発生し、出力
側第２のチョークコイルＬ２には大きなリップル電流が
発生するため、出力側第２のチョークコイルＬ２に大き
なインダクタンスを設けないと安定した出力電圧が得ら
れない。

【００１７】図２はＲ点で示す出力側第２のチョークコ
イルＬ２の入力電圧波形で、第１のスイッチ素子Ｑ１と
第２のスイッチ素子Ｑ２がそれぞれオンの期間にトラン
スＴの１次巻線Ｎ１の端子間電圧をトランスＴの１次巻
線Ｎ１と第１の２次巻線Ｎａ、もしくは第２の２次巻線
Ｎｂの巻線比で変換した電圧であり、１次巻線Ｎ１の端
子間電圧が時比率によって変動するために出力側第２の
チョークコイルＬ２の電圧に変動が発生する。

【００１８】すなわち第１のスイッチ素子Ｑ１のオン時
間は第１のコンデンサの電圧Ｖｃ１とすると出力側第２
のチョークコイルＬ２の電圧Ｖｇは次式で表わせる。

【数１】 また第２のスイッチ素子Ｑ２のオン時間は第２のコンデ
ンサの電圧Ｖｃ２とすると出力側第２のチョークコイル
Ｌ２の電圧Ｖｈはそれぞれ次式で表せる。

【数２】 従って異なるＶｃ１とＶｃ２に対してＮａの巻数とＮｂ
の巻数をＮａ’の巻数とＮｂ’の巻数にすることで、そ
れぞれ出力側第２のチョークコイルＬ２の電圧Ｖｇ’、
Ｖｈ’を等しくすることができる。

【００１９】本発明においてはトランスの２次巻線Ｎ
ａ、Ｎｂのそれぞれの巻数を変えてあるため、時比率が
５０％以下の場合でも、図３に示すように出力側の第２
のチョークコイルＬ２に印加される電圧は、第１のスイ
ッチ素子Ｑ１がオンし第２のスイッチ素子Ｑ２がオフし
て出力する時間と、第２のスイッチ素子Ｑ２がオンし第
１のスイッチ素子Ｑ１がオフして出力する時間で、両者
の出力電圧に差を生じないことになり、出力側第２のチ
ョークコイルＬ２に流れる電流はリップルが低減され、
出力側第２のチョークコイルはインダクタンスの小さい
ものが使用出来て損失が少なくなる。

【００２０】以上の説明は入力電圧が一定の場合につい
て説明したが、入力電圧が変動する場合にも同じことが
言える。すなわち入力電圧が変化すると、出力チョーク
コイルに印加される電圧は変化するが、入力電圧が定格
電圧の時に、出力チョークコイルに印加される電圧の変
動を少なくするように、トランスの２次巻線Ｎａ’Ｎ
ｂ’の巻線を設定しておくことにより、入力電圧が変化
した時にも出力チョークコイルに印加される電圧の変化
を少なくすることができて、同様の効果が得られる。

【００２１】図１の実施例では第１と第２のスイッチＱ
１及びＱ２は対称な位置関係にあるのでブリッジ型ダイ
オードＢｄと第１のチョークコイルＬ１の直列回路を第
１のスイッチ素子Ｑ１のドレイン・ソース端子間ではな
く、第２のスイッチ素子Ｑ２のドレインソース端子間に
接続しても、Ｑ１とＱ２の役割は入れ替わるが、その他
の回路動作は同じである。

【００２２】また図１の回路において第１と第２の同期
整流ＭＯＳＦＥＴ、Ｑ３及びＱ４のドライブ方法で、図
１の回路における第１と第２同期整流ＭＯＳＦＥＴ、Ｑ
３及びＱ４は、それぞれ他方の同期整流ＭＯＳＦＥＴの
ドレインソース間電圧によって駆動しているが、このゲ
ート端子の駆動方法は図１に示した方法に限らず、トラ
ンスＴの巻線から得られる電圧であれば同様な効果は得
られる。

【００２３】さらに第２のスイッチ素子Ｑ２と第２のコ
ンデンサＣ２と第３の直列回路の接続場所についても、
図１の実施例ではトランスＴの１次巻線Ｎ１の端子間に
接続されているが、第１のスイッチ素子Ｑ１の端子間に
接続した場合でも等価回路は同じであり同じ効果が得ら
れる。

【００２４】第２のスイッチ素子Ｑ２、第２のコンデン
サＣ２との直列回路をトランスＴの２次巻線に移した場
合や、トランスの３次巻線に分離した場合でも同じ効果
が得られる。

【００２５】

【発明の効果】以上の説明から明らかなように、本発明
回路においては、交流入力に対してブリッジダイオード
を使い、第１のスイッチグ素子の時比率を５０％以下に
し、入力側にある第１のチョークコイルを不連続モード
で動作させることで入力電源からの高調波電流を削減
し、トランスの２つの２次巻線を、それぞれの巻数を変
えることで、出力側第２チョークコイルの電圧変動を小
さくすることが可能なため、出力側第２チョークコイル
として小さなインダクタンスで安定な出力電圧を得るこ
とができ、高効率な電源装置を作ることができる。

【００２６】

【図面の簡単な説明】

【図１】本発明の実施形態を示す電源装置の実施例であ
る。

【図２】従来方式による出力側にある第2のチョークコ
イルに印加される電圧特性を示す図である。

【図３】本発明の方式による出力側にある第2のチョー
クコイルに印加される電圧特性を示す図である。

【図４】従来の直流電圧入力電源装置を示す図である。

【符号の説明】

２ａ、２ｂ… 入力端子 １６ａ、１６ｂ… 出力端子 １７… 負荷 １８… 制御回路 Ｃ１… 第1のコンデンサ Ｃ２… 第2のコンデンサ Ｃ３… 出力フィルタの第3のコンデンサ Ｂｄ… ブリッジダイオード Ｌ１… 第1のチョークコイル Ｌ２… 出力フィルタの第2のチョークコイル Ｑ１… 第1のスイッチ素子 Ｑ２… 第2のスイッチ素子 Ｑ３、Ｑ４… 同期整流ＭＯＳＦＥＴ Ｔ… トランス Ｎ１… トランスＴの1次巻線 Ｎａ… トランスＴの第1の2次巻線 Ｎｂ… トランスＴの第2の2次巻線 Ｎａ’… 本発明によるトランスＴの第1の2次巻線 Ｎｂ’… 本発明によるトランスＴの第２の2次巻線 Ｖｉｎ… 入力電源 Ｖ（R）Ｒ点の電圧 Ｖｇ…Ｃ１の電圧で発生するＲ点の電圧 Ｖｈ…Ｃ２の電圧で発生するＲ点の電圧 Ｖｇ’… 本発明によるＣ１の電圧で発生するＲ点の電
圧 Ｖｈ’… 本発明によるＣ２の電圧で発生するＲ点の電
圧 Ｔ１… Ｑ１のオン時間 Ｔ２… Ｑ２のオン時間 Ｔｓ… サイクル時間

Claims (5)

【特許請求の範囲】
1. 【請求項１】交流電源に接続されたブリッジ型ダイオー
   ドと該ブリッジ型ダイオードの直流出力を受ける入力端
   子と1次巻線及び２次巻線を有するトランスと、該入力
   端子間に接続されたチョークコイルと第1のスイッチ素
   子との直列回路（第1）と、該第1のスイッチ素子の端子
   間に接続された該トランスの1次巻線とコンデンサ（第
   1）との直列回路（第２）と、該トランスの1次巻線の端
   子間に接続された第２のスイッチ素子とコンデンサ（第
   ２）との直列回路（第３）と、該トランスの２次巻線の
   それぞれ１端子間に接続された第１と第２の同期整流Ｍ
   ＯＳＦＥＴの直列回路（第４）と、該トランスの２次巻
   線の中間端子と、該第１と第２の同期整流ＭＯＳＦＥＴ
   の接続点との間に接続された出力チョークコイルと出力
   コンデンサとを備えた電源装置において、該２次巻線の
   第１の２次巻線と第２の２次巻線の巻数に差を設け、該
   出力チョークコイルに印加される電圧変動を小さくする
   ようにしたことを特徴とするスイッチング電源装置。
2. 【請求項２】トランスに3次巻線を設けたことを特徴と
   する請求項１に記載のスイッチング電源装置。
3. 【請求項３】第３の直列回路を第1のスイッチ素子の端
   子間に接続したことを特徴とした請求項１または請求項
   ２に記載のスイッチング電源装置
4. 【請求項４】第３の直列回路をトランスの２次巻線間に
   接続したことを特徴とした請求項１または請求項２に記
   載のスイッチング電源装置
5. 【請求項５】第３の直列回路をトランスの３次巻線間に
   接続したことを特徴とした請求項２に記載のスイッチン
   グ電源装置