Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2003264833A - Image processing apparatus and image processing method, and program and recording medium - Google Patents
[go: Go Back, main page]

JP2003264833A - Image processing apparatus and image processing method, and program and recording medium - Google Patents

Image processing apparatus and image processing method, and program and recording medium

Info

Publication number
JP2003264833A
JP2003264833A JP2002061420A JP2002061420A JP2003264833A JP 2003264833 A JP2003264833 A JP 2003264833A JP 2002061420 A JP2002061420 A JP 2002061420A JP 2002061420 A JP2002061420 A JP 2002061420A JP 2003264833 A JP2003264833 A JP 2003264833A
Authority
JP
Japan
Prior art keywords
pixel
block
interest
tap
coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002061420A
Other languages
Japanese (ja)
Other versions
JP4147789B2 (en
Inventor
Tetsujiro Kondo
哲二郎 近藤
Hideo Nakaya
秀雄 中屋
Toshihiko Hamamatsu
俊彦 浜松
Hideki Otsuka
秀樹 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002061420A priority Critical patent/JP4147789B2/en
Publication of JP2003264833A publication Critical patent/JP2003264833A/en
Application granted granted Critical
Publication of JP4147789B2 publication Critical patent/JP4147789B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)

Abstract

(57)【要約】 【課題】 符号化データを、効率的に、画質の良い復号
画像に復号する。 【解決手段】 逆量子化回路40は、ブロックごとのD
CT係数を出力し、予測タップ抽出回路41は、注目画
素を予測するのに用いるDCT係数を、予測タップとし
て抽出する。そして、モード制御部81は、ブロックに
おける各画素の位置を表す情報を画素位置モードとし
て、注目画素の画素位置モードを判定し、注目画素の画
素位置モードを縮退することにより、縮退画素位置モー
ドを出力する。一方、符号制御部82は、注目画素の画
素位置モードに対応して、予測タップを構成するDCT
係数の符号を操作し、積和演算回路45に出力する。積
和演算回路45は、縮退画素位置モードごとに学習を行
うことにより得られたタップ係数から、注目画素の縮退
画素位置モードに対応するタップ係数を取得し、そのタ
ップ係数と、予測タップとを用いて、注目画素の画素値
を予測する。
(57) [Summary] [PROBLEMS] To efficiently decode encoded data into a decoded image with good image quality. SOLUTION: An inverse quantization circuit 40 has a function of D for each block.
The prediction tap extraction circuit 41 outputs the CT coefficient, and extracts a DCT coefficient used for predicting the target pixel as a prediction tap. Then, the mode control unit 81 determines the pixel position mode of the target pixel by using the information indicating the position of each pixel in the block as the pixel position mode, and degenerates the pixel position mode of the target pixel, thereby setting the degenerated pixel position mode. Output. On the other hand, the code control unit 82 performs the DCT forming the prediction tap in accordance with the pixel position mode of the target pixel.
The sign of the coefficient is manipulated and output to the product-sum operation circuit 45. The product-sum operation circuit 45 acquires a tap coefficient corresponding to the degenerate pixel position mode of the target pixel from the tap coefficients obtained by performing the learning for each degenerate pixel position mode, and calculates the tap coefficient and the prediction tap. To predict the pixel value of the target pixel.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、画像処理装置およ
び画像処理方法、並びにプログラムおよび記録媒体に関
し、特に、例えば、画像を、少なくとも2次元DCT(D
iscrete Cosine Transform)変換することにより符号化
した符号化データを、効率的に、高画質の画像に復号す
ることができるようにする画像処理装置および画像処理
方法、並びにプログラムおよび記録媒体に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image processing apparatus, an image processing method, a program, and a recording medium, and particularly, for example, at least a two-dimensional DCT (D
The present invention relates to an image processing device, an image processing method, a program, and a recording medium that enable efficient decoding of encoded data that has been encoded by performing iscrete Cosine Transform).

【0002】[0002]

【従来の技術】例えば、ディジタル画像データは、その
データ量が多いため、そのまま記録や伝送を行うには、
大容量の記録媒体や伝送媒体が必要となる。そこで、一
般には、画像データを圧縮符号化することにより、その
データ量を削減してから、記録や伝送が行われる。
2. Description of the Related Art For example, since digital image data has a large amount of data, it is necessary to directly record or transmit it.
A large capacity recording medium or transmission medium is required. Therefore, in general, image data is compressed and encoded to reduce the amount of data, and then recording and transmission are performed.

【0003】画像データを圧縮符号化する方式として
は、例えば、画像データを、水平および垂直の2方向に
ついてDCT変換する2次元DCT変換を利用したもの
があり、その代表的なものとしては、例えば、静止画の
圧縮符号化方式であるJPEG(Joint Photographic Ex
perts Group)方式や、動画の圧縮符号化方式であるMP
EG(Moving Picture Experts Group)方式等がある。
As a method of compression-encoding image data, for example, there is a method using a two-dimensional DCT conversion for performing DCT conversion on the image data in two directions, horizontal and vertical, and a typical example thereof is , JPEG (Joint Photographic Ex
perts Group) or MP, which is a compression encoding method for moving images
There is an EG (Moving Picture Experts Group) system and the like.

【0004】例えば、JPEG方式による画像データの
符号化/復号は、図1に示すように行われる。
For example, encoding / decoding of image data by the JPEG system is performed as shown in FIG.

【0005】即ち、図1(A)は、従来のJPEG符号
化装置の一例の構成を示している。
That is, FIG. 1A shows the configuration of an example of a conventional JPEG encoding apparatus.

【0006】符号化対象の画像データは、ブロック化回
路1に入力され、ブロック化回路1は、そこに入力され
る画像データを、横×縦が8×8画素の64画素でなる
ブロックに分割する。ブロック化回路1で得られる各ブ
ロックは、DCT回路2に供給される。DCT回路2
は、ブロック化回路1からのブロックに対して、DCT
処理を施し(2次元DCT変換し)、1個のDC(Direc
t Current)成分(直流成分)と、水平方向および垂直方
向についての63個のAC(Alternating Current)成分
(交流成分)の、合計64個のDCT係数に変換する。
各ブロックごとの64個のDCT係数は、DCT回路2
から量子化回路3に供給される。
The image data to be coded is input to the block forming circuit 1, and the block forming circuit 1 divides the image data input thereto into blocks each having 64 pixels, which is 8 × 8 pixels in width × length. To do. Each block obtained by the blocking circuit 1 is supplied to the DCT circuit 2. DCT circuit 2
Is the DCT for the block from the blocking circuit 1.
After processing (2D DCT conversion), one DC (Direc
t Current) component (direct current component) and 63 AC (Alternating Current) components (alternating current component) in the horizontal and vertical directions are converted into a total of 64 DCT coefficients.
The 64 DCT coefficients for each block are calculated by the DCT circuit 2
Is supplied to the quantization circuit 3.

【0007】量子化回路3は、所定の量子化テーブルに
したがって、DCT回路2からのDCT係数を量子化
し、その量子化結果(以下、適宜、量子化DCT係数と
いう)を、量子化に用いた量子化テーブルとともに、エ
ントロピー符号化回路4に供給する。
The quantization circuit 3 quantizes the DCT coefficient from the DCT circuit 2 according to a predetermined quantization table, and uses the quantization result (hereinafter, appropriately referred to as quantized DCT coefficient) for the quantization. The data is supplied to the entropy coding circuit 4 together with the quantization table.

【0008】ここで、図1(B)は、量子化回路3にお
いて用いられる量子化テーブルの例を示している。量子
化テーブルには、一般に、人間の視覚特性を考慮して、
重要性の高い低周波数のDCT係数は細かく量子化し、
重要性の低い高周波数のDCT係数は粗く量子化するよ
うな量子化ステップが設定されており、これにより、画
像の画質の劣化を抑えて、効率の良い圧縮が行われるよ
うになっている。
Here, FIG. 1B shows an example of a quantization table used in the quantization circuit 3. Generally, in the quantization table, considering the human visual characteristics,
The low-frequency DCT coefficient of high importance is finely quantized,
The quantization step is set so that the high-frequency DCT coefficient of low importance is roughly quantized, whereby the deterioration of the image quality of the image is suppressed and efficient compression is performed.

【0009】エントロピー符号化回路4は、量子化回路
3からの量子化DCT係数に対して、例えば、ハフマン
符号化等のエントロピー符号化処理を施して、量子化回
路3からの量子化テーブルを付加し、その結果得られる
符号化データを、JPEG符号化結果として出力する。
The entropy coding circuit 4 performs entropy coding processing such as Huffman coding on the quantized DCT coefficient from the quantization circuit 3 and adds the quantization table from the quantization circuit 3. Then, the encoded data obtained as a result is output as a JPEG encoding result.

【0010】次に、図1(C)は、図1(A)のJPE
G符号化装置が出力する符号化データを復号する、従来
のJPEG復号装置の一例の構成を示している。
Next, FIG. 1C shows the JPE of FIG.
The structure of an example of the conventional JPEG decoding device which decodes the encoded data which a G encoding device outputs is shown.

【0011】符号化データは、エントロピー復号回路1
1に入力され、エントロピー復号回路11は、符号化デ
ータを、エントロピー符号化された量子化DCT係数
と、量子化テーブルとに分離する。さらに、エントロピ
ー復号回路11は、エントロピー符号化された量子化D
CT係数をエントロピー復号し、その結果得られる量子
化DCT係数を、量子化テーブルとともに、逆量子化回
路12に供給する。逆量子化回路12は、エントロピー
復号回路11からの量子化DCT係数を、同じくエント
ロピー復号回路11からの量子化テーブルにしたがって
逆量子化し、その結果得られるDCT係数を、逆DCT
回路13に供給する。逆DCT回路13は、逆量子化回
路12からのDCT係数に、逆DCT処理を施し(2次
元逆DCT変換し)、その結果得られる8×8画素の復
号ブロックを、ブロック分解回路14に供給する。ブロ
ック分解回路14は、逆DCT回路13からの復号ブロ
ックのブロック化を解くことで、復号画像を得て出力す
る。
The encoded data is the entropy decoding circuit 1
1, the entropy decoding circuit 11 separates the encoded data into entropy-encoded quantized DCT coefficients and a quantization table. Further, the entropy decoding circuit 11 uses the entropy-coded quantized D
The CT coefficient is entropy-decoded, and the resulting quantized DCT coefficient is supplied to the inverse quantization circuit 12 together with the quantization table. The inverse quantization circuit 12 inversely quantizes the quantized DCT coefficient from the entropy decoding circuit 11 in accordance with the quantization table from the entropy decoding circuit 11, and the resulting DCT coefficient is inverse DCT.
Supply to the circuit 13. The inverse DCT circuit 13 performs inverse DCT processing (two-dimensional inverse DCT conversion) on the DCT coefficient from the inverse quantization circuit 12 and supplies the resulting decoded block of 8 × 8 pixels to the block decomposition circuit 14. To do. The block decomposing circuit 14 obtains and outputs a decoded image by unblocking the decoded block from the inverse DCT circuit 13.

【0012】[0012]

【発明が解決しようとする課題】図1(A)のJPEG
符号化装置では、その量子化回路3において、ブロック
の量子化に用いる量子化テーブルの量子化ステップを大
きくすることにより、符号化データのデータ量を削減す
ることができる。即ち、高圧縮を実現することができ
る。
[Problems to be Solved by the Invention] JPEG of FIG.
In the encoding device, the amount of encoded data can be reduced by increasing the quantization step of the quantization table used for the block quantization in the quantization circuit 3. That is, high compression can be realized.

【0013】しかしながら、量子化ステップを大きくす
ると、いわゆる量子化誤差も大きくなることから、図1
(C)のJPEG復号装置で得られる復号画像の画質が
劣化する。即ち、復号画像には、ぼけや、ブロック歪
み、モスキートノイズ等が顕著に現れる。
However, if the quantization step is increased, the so-called quantization error also increases.
The image quality of the decoded image obtained by the JPEG decoding device of (C) deteriorates. That is, blurring, block distortion, mosquito noise, and the like are prominent in the decoded image.

【0014】従って、符号化データのデータ量を削減し
ながら、復号画像の画質を劣化させないようにするに
は、あるいは、符号化データのデータ量を維持して、復
号画像の画質を向上させるには、一般には、JPEG復
号した後に、何らかの画質向上のための処理を行う必要
がある。
Therefore, in order to prevent the image quality of the decoded image from deteriorating while reducing the data amount of the encoded data, or to maintain the data amount of the encoded data and improve the image quality of the decoded image. In general, it is necessary to perform some kind of processing for improving image quality after JPEG decoding.

【0015】しかしながら、JPEG復号した後に、画
質向上のための処理を行うことは、処理が煩雑になり、
最終的に復号画像が得られるまでの時間も長くなる。
However, performing the process for improving the image quality after the JPEG decoding makes the process complicated,
It also takes a long time to finally obtain a decoded image.

【0016】MPEG方式においても、JPEG方式と
同様に、画像データ(動画像データ)が2次元DCT変
換され、量子化されるため、JPEG方式における場合
と同様に、復号画像の画質が劣化する。
In the MPEG system as well, as in the JPEG system, image data (moving image data) is two-dimensionally DCT-converted and quantized, so that the quality of the decoded image deteriorates as in the case of the JPEG system.

【0017】本発明は、このような状況に鑑みてなされ
たものであり、画像データをJPEG符号化やMPEG
符号化等した符号化データを、効率的に、画質の良い復
号画像に復号することができるようにするものである。
The present invention has been made in view of such a situation, and image data is JPEG encoded or MPEG.
The encoded data, which has been encoded, can be efficiently decoded into a decoded image with high image quality.

【0018】[0018]

【課題を解決するための手段】本発明の第1の画像処理
装置は、画像データを所定のブロックごとに2次元DC
T変換して得られる2次元DCT係数を、符号化データ
から取得する2次元DCT係数取得手段と、画像データ
を構成する画素のうちの、注目している画素である注目
画素を予測するのに用いる2次元DCT係数を、予測タ
ップとして抽出する予測タップ抽出手段と、ブロックに
おける各画素の位置を表す情報を画素位置モードとし
て、注目画素の画素位置モードを判定する画素位置モー
ド判定手段と、注目画素の画素位置モードを縮退し、ブ
ロックにおける画素の数よりも総数が少ない画素位置モ
ードである縮退画素位置モードを出力する画素位置モー
ド縮退手段と、注目画素の画素位置モードに対応して、
予測タップを構成する2次元DCT係数の符号を操作す
る符号操作手段と、縮退画素位置モードごとに学習を行
うことにより得られたタップ係数から、注目画素の縮退
画素位置モードに対応するタップ係数を取得し、そのタ
ップ係数と、予測タップとを用いて、注目画素の画素値
を予測する予測手段とを備えることを特徴とする。
According to a first image processing apparatus of the present invention, image data is processed into a two-dimensional DC for each predetermined block.
A two-dimensional DCT coefficient acquisition unit that acquires a two-dimensional DCT coefficient obtained by T conversion from encoded data, and predicts a pixel of interest, which is a pixel of interest among pixels forming image data. A prediction tap extraction unit that extracts the used two-dimensional DCT coefficient as a prediction tap, a pixel position mode determination unit that determines the pixel position mode of the pixel of interest using the information indicating the position of each pixel in the block as the pixel position mode, Corresponding to the pixel position mode degenerating means for degenerating the pixel position mode of the pixel and outputting the degenerate pixel position mode which is the pixel position mode in which the total number is smaller than the number of pixels in the block, and the pixel position mode of the pixel of interest,
A tap coefficient corresponding to the degenerate pixel position mode of the pixel of interest is calculated from the code operating means for operating the sign of the two-dimensional DCT coefficient forming the prediction tap and the tap coefficient obtained by learning for each degenerate pixel position mode. It is characterized by including a prediction unit that acquires the pixel value of the pixel of interest using the tap coefficient and the prediction tap.

【0019】本発明の第1の画像処理方法は、画像デー
タを所定のブロックごとに2次元DCT変換して得られ
る2次元DCT係数を、符号化データから取得する2次
元DCT係数取得ステップと、画像データを構成する画
素のうちの、注目している画素である注目画素を予測す
るのに用いる2次元DCT係数を、予測タップとして抽
出する予測タップ抽出ステップと、ブロックにおける各
画素の位置を表す情報を画素位置モードとして、注目画
素の画素位置モードを判定する画素位置モード判定ステ
ップと、注目画素の画素位置モードを縮退し、ブロック
における画素の数よりも総数が少ない画素位置モードで
ある縮退画素位置モードを出力する画素位置モード縮退
ステップと、注目画素の画素位置モードに対応して、予
測タップを構成する2次元DCT係数の符号を操作する
符号操作ステップと、縮退画素位置モードごとに学習を
行うことにより得られたタップ係数から、注目画素の縮
退画素位置モードに対応するタップ係数を取得し、その
タップ係数と、予測タップとを用いて、注目画素の画素
値を予測する予測ステップとを備えることを特徴とす
る。
A first image processing method of the present invention comprises a two-dimensional DCT coefficient acquisition step of acquiring from a coded data a two-dimensional DCT coefficient obtained by two-dimensional DCT transforming image data for each predetermined block, A prediction tap extraction step of extracting, as a prediction tap, a two-dimensional DCT coefficient used for predicting a pixel of interest, which is a pixel of interest among the pixels forming the image data, and a position of each pixel in the block. A pixel position mode determination step of determining the pixel position mode of the pixel of interest using the information as the pixel position mode, and a degenerate pixel that is a pixel position mode in which the pixel position mode of the pixel of interest is degenerated and the total number is smaller than the number of pixels in the block. Configure prediction taps corresponding to the pixel position mode degeneration step that outputs the position mode and the pixel position mode of the pixel of interest. A tap coefficient corresponding to the degenerate pixel position mode of the pixel of interest is acquired from the code operation step of operating the code of the two-dimensional DCT coefficient and the tap coefficient obtained by learning for each degenerate pixel position mode, and the tap coefficient is obtained. It is characterized by including a prediction step of predicting a pixel value of a target pixel using a coefficient and a prediction tap.

【0020】本発明の第1のプログラムは、画像データ
を所定のブロックごとに2次元DCT変換して得られる
2次元DCT係数を、符号化データから取得する2次元
DCT係数取得ステップと、画像データを構成する画素
のうちの、注目している画素である注目画素を予測する
のに用いる2次元DCT係数を、予測タップとして抽出
する予測タップ抽出ステップと、ブロックにおける各画
素の位置を表す情報を画素位置モードとして、注目画素
の画素位置モードを判定する画素位置モード判定ステッ
プと、注目画素の画素位置モードを縮退し、ブロックに
おける画素の数よりも総数が少ない画素位置モードであ
る縮退画素位置モードを出力する画素位置モード縮退ス
テップと、注目画素の画素位置モードに対応して、予測
タップを構成する2次元DCT係数の符号を操作する符
号操作ステップと、縮退画素位置モードごとに学習を行
うことにより得られたタップ係数から、注目画素の縮退
画素位置モードに対応するタップ係数を取得し、そのタ
ップ係数と、予測タップとを用いて、注目画素の画素値
を予測する予測ステップとを備えることを特徴とする。
A first program of the present invention is a two-dimensional DCT coefficient acquisition step of acquiring from a coded data a two-dimensional DCT coefficient obtained by two-dimensional DCT transforming image data for each predetermined block, and image data. The prediction tap extraction step of extracting, as a prediction tap, the two-dimensional DCT coefficient used to predict the pixel of interest, which is the pixel of interest, among the pixels that form the block, and information indicating the position of each pixel in the block. As the pixel position mode, a pixel position mode determination step of determining the pixel position mode of the pixel of interest, and a degenerate pixel position mode that is a pixel position mode in which the pixel position mode of the pixel of interest is degenerated and the total number is smaller than the number of pixels in the block. A prediction tap corresponding to the pixel position mode degeneration step for outputting A tap coefficient corresponding to the degenerate pixel position mode of the pixel of interest is acquired from the code operation step of operating the sign of the three-dimensional DCT coefficient and the tap coefficient obtained by learning for each degenerate pixel position mode, and the tap coefficient And a prediction step of predicting the pixel value of the target pixel using the prediction tap.

【0021】本発明の第1の記録媒体は、画像データを
所定のブロックごとに2次元DCT変換して得られる2
次元DCT係数を、符号化データから取得する2次元D
CT係数取得ステップと、画像データを構成する画素の
うちの、注目している画素である注目画素を予測するの
に用いる2次元DCT係数を、予測タップとして抽出す
る予測タップ抽出ステップと、ブロックにおける各画素
の位置を表す情報を画素位置モードとして、注目画素の
画素位置モードを判定する画素位置モード判定ステップ
と、注目画素の画素位置モードを縮退し、ブロックにお
ける画素の数よりも総数が少ない画素位置モードである
縮退画素位置モードを出力する画素位置モード縮退ステ
ップと、注目画素の画素位置モードに対応して、予測タ
ップを構成する2次元DCT係数の符号を操作する符号
操作ステップと、縮退画素位置モードごとに学習を行う
ことにより得られたタップ係数から、注目画素の縮退画
素位置モードに対応するタップ係数を取得し、そのタッ
プ係数と、予測タップとを用いて、注目画素の画素値を
予測する予測ステップとを備えるプログラムが記録され
ていることを特徴とする。
The first recording medium of the present invention is obtained by subjecting image data to two-dimensional DCT conversion for each predetermined block.
Two-dimensional D that obtains three-dimensional DCT coefficient from encoded data
A CT coefficient acquisition step, a prediction tap extraction step of extracting, as a prediction tap, a two-dimensional DCT coefficient used for predicting a pixel of interest, which is a pixel of interest among pixels forming image data, The pixel position mode determining step of determining the pixel position mode of the target pixel using the information indicating the position of each pixel as the pixel position mode, and the pixel position mode of the target pixel are degenerated, and the total number of pixels is less than the number of pixels in the block. A pixel position mode degeneration step of outputting a degenerate pixel position mode which is a position mode; a code operation step of operating a sign of a two-dimensional DCT coefficient forming a prediction tap corresponding to a pixel position mode of a pixel of interest; From the tap coefficient obtained by learning for each position mode, the degenerate pixel position mode of the pixel of interest is compared. It gets the tap coefficients, and the tap coefficients, by using the prediction taps, a program and a prediction step of predicting the pixel value of the pixel of interest is characterized in that it is recorded.

【0022】本発明の第2の画像処理装置は、学習用の
画像データを符号化し、その結果得られる符号化データ
から、少なくとも、画像データを所定のブロックごとに
2次元DCT変換して得られる2次元DCT係数を、学
習の生徒となる生徒データとして取得する生徒データ取
得手段と、学習用の画像データを構成する各画素を、学
習の教師となる教師データとして、教師データのうち
の、注目している教師データである注目教師データを予
測するのに用いる生徒データを、予測タップとして抽出
する予測タップ抽出手段と、ブロックにおける各画素の
位置を表す情報を画素位置モードとして、注目教師デー
タの画素位置モードを判定する画素位置モード判定手段
と、注目教師データの画素位置モードを縮退し、ブロッ
クにおける画素の数よりも総数が少ない画素位置モード
である縮退画素位置モードを出力する画素位置モード縮
退手段と、注目教師データの画素位置モードに対応し
て、予測タップを構成する生徒データの符号を操作する
符号操作手段と、注目教師データと、予測タップとを用
いて、縮退画素位置モードごとに学習を行うことによ
り、縮退画素位置モードごとのタップ係数を求める学習
手段とを備えることを特徴とする。
The second image processing apparatus of the present invention encodes the image data for learning and obtains the encoded data obtained as a result of at least two-dimensional DCT conversion of the image data for each predetermined block. Of the teacher data, student data acquisition means for acquiring the two-dimensional DCT coefficient as student data to be a student for learning, and each pixel constituting the image data for learning as teacher data to be a teacher for learning. The student data used to predict the teacher data of interest, which is the teacher data being processed, as prediction tap extraction means, and information indicating the position of each pixel in the block as the pixel position mode. Pixel position mode determination means for determining the pixel position mode and the number of pixels in the block by degenerating the pixel position mode of the teacher data of interest Pixel position mode degeneracy means for outputting a degenerate pixel position mode, which is a pixel position mode with a smaller total number, and code operation for manipulating the code of the student data forming the prediction tap corresponding to the pixel position mode of the teacher data of interest. Means, learning means for obtaining the tap coefficient for each degenerate pixel position mode by performing learning for each degenerate pixel position mode using the teacher data of interest, and the prediction tap.

【0023】本発明の第2の画像処理方法は、学習用の
画像データを符号化し、その結果得られる符号化データ
から、少なくとも、画像データを所定のブロックごとに
2次元DCT変換して得られる2次元DCT係数を、学
習の生徒となる生徒データとして取得する生徒データ取
得ステップと、学習用の画像データを構成する各画素
を、学習の教師となる教師データとして、教師データの
うちの、注目している教師データである注目教師データ
を予測するのに用いる生徒データを、予測タップとして
抽出する予測タップ抽出ステップと、ブロックにおける
各画素の位置を表す情報を画素位置モードとして、注目
教師データの画素位置モードを判定する画素位置モード
判定ステップと、注目教師データの画素位置モードを縮
退し、ブロックにおける画素の数よりも総数が少ない画
素位置モードである縮退画素位置モードを出力する画素
位置モード縮退ステップと、注目教師データの画素位置
モードに対応して、予測タップを構成する生徒データの
符号を操作する符号操作ステップと、注目教師データ
と、予測タップとを用いて、縮退画素位置モードごとに
学習を行うことにより、縮退画素位置モードごとのタッ
プ係数を求める学習ステップとを備えることを特徴とす
る。
The second image processing method of the present invention is obtained by encoding learning image data and performing at least two-dimensional DCT conversion of the image data for each predetermined block from the encoded data obtained as a result. A student data acquisition step of acquiring a two-dimensional DCT coefficient as student data to be a student of learning, and each pixel constituting image data for learning as teacher data to be a teacher of learning, The prediction tap extraction step of extracting student data used to predict attention teacher data, which is the teacher data being used, as prediction taps, and information indicating the position of each pixel in the block as the pixel position mode. The pixel position mode determination step of determining the pixel position mode and the pixel position mode of the teacher data of interest are degenerated and stored in blocks. Corresponding to the pixel position mode degeneration step that outputs a degenerate pixel position mode that is a pixel position mode in which the total number of pixels is smaller than the number of pixels A learning step of obtaining a tap coefficient for each degenerate pixel position mode by performing learning for each degenerate pixel position mode using a code operation step of operating, attention teacher data, and a prediction tap. To do.

【0024】本発明の第2のプログラムは、学習用の画
像データを符号化し、その結果得られる符号化データか
ら、少なくとも、画像データを所定のブロックごとに2
次元DCT変換して得られる2次元DCT係数を、学習
の生徒となる生徒データとして取得する生徒データ取得
ステップと、学習用の画像データを構成する各画素を、
学習の教師となる教師データとして、教師データのうち
の、注目している教師データである注目教師データを予
測するのに用いる生徒データを、予測タップとして抽出
する予測タップ抽出ステップと、ブロックにおける各画
素の位置を表す情報を画素位置モードとして、注目教師
データの画素位置モードを判定する画素位置モード判定
ステップと、注目教師データの画素位置モードを縮退
し、ブロックにおける画素の数よりも総数が少ない画素
位置モードである縮退画素位置モードを出力する画素位
置モード縮退ステップと、注目教師データの画素位置モ
ードに対応して、予測タップを構成する生徒データの符
号を操作する符号操作ステップと、注目教師データと、
予測タップとを用いて、縮退画素位置モードごとに学習
を行うことにより、縮退画素位置モードごとのタップ係
数を求める学習ステップとを備えることを特徴とする。
A second program of the present invention encodes image data for learning, and based on the encoded data obtained as a result, at least the image data is divided into two blocks for each predetermined block.
A two-dimensional DCT coefficient obtained by the three-dimensional DCT transformation is acquired as student data to be a student for learning, a student data acquisition step, and pixels constituting image data for learning are
As teacher data to be a teacher for learning, a prediction tap extraction step of extracting, as a prediction tap, student data used to predict attention teacher data that is attention teacher data among teacher data, The pixel position mode determining step of determining the pixel position mode of the teacher data of interest and the pixel position mode of the teacher data of interest being degenerated so that the total number of pixels is less than the number of pixels in the block. A pixel position mode degeneration step of outputting a degenerate pixel position mode which is a pixel position mode, a code operation step of operating a code of student data forming a prediction tap corresponding to the pixel position mode of the teacher data of interest, and a teacher of interest Data and
A learning step of obtaining a tap coefficient for each degenerate pixel position mode by performing learning for each degenerate pixel position mode using a prediction tap.

【0025】本発明の第2の記録媒体は、学習用の画像
データを符号化し、その結果得られる符号化データか
ら、少なくとも、画像データを所定のブロックごとに2
次元DCT変換して得られる2次元DCT係数を、学習
の生徒となる生徒データとして取得する生徒データ取得
ステップと、学習用の画像データを構成する各画素を、
学習の教師となる教師データとして、教師データのうち
の、注目している教師データである注目教師データを予
測するのに用いる生徒データを、予測タップとして抽出
する予測タップ抽出ステップと、ブロックにおける各画
素の位置を表す情報を画素位置モードとして、注目教師
データの画素位置モードを判定する画素位置モード判定
ステップと、注目教師データの画素位置モードを縮退
し、ブロックにおける画素の数よりも総数が少ない画素
位置モードである縮退画素位置モードを出力する画素位
置モード縮退ステップと、注目教師データの画素位置モ
ードに対応して、予測タップを構成する生徒データの符
号を操作する符号操作ステップと、注目教師データと、
予測タップとを用いて、縮退画素位置モードごとに学習
を行うことにより、縮退画素位置モードごとのタップ係
数を求める学習ステップとを備えるプログラムが記録さ
れていることを特徴とする。
The second recording medium of the present invention encodes image data for learning, and at least the image data is encoded at least in predetermined blocks from the obtained encoded data.
A two-dimensional DCT coefficient obtained by the three-dimensional DCT transformation is acquired as student data to be a student for learning, a student data acquisition step, and pixels constituting image data for learning are
As teacher data to be a teacher for learning, a prediction tap extraction step of extracting, as a prediction tap, student data used to predict attention teacher data that is attention teacher data among teacher data, The pixel position mode determining step of determining the pixel position mode of the teacher data of interest and the pixel position mode of the teacher data of interest being degenerated so that the total number of pixels is less than the number of pixels in the block. A pixel position mode degeneration step of outputting a degenerate pixel position mode which is a pixel position mode, a code operation step of operating a code of student data forming a prediction tap corresponding to the pixel position mode of the teacher data of interest, and a teacher of interest Data and
A program including a learning step of obtaining a tap coefficient for each degenerate pixel position mode by performing learning for each degenerate pixel position mode using a prediction tap is characterized by being recorded.

【0026】本発明の第1の画像処理装置および画像処
理方法、並びにプログラムにおいては、画像データを所
定のブロックごとに2次元DCT変換して得られる2次
元DCT係数が、符号化データから取得され、画像デー
タを構成する画素のうちの、注目している画素である注
目画素を予測するのに用いる2次元DCT係数が、予測
タップとして抽出される。さらに、ブロックにおける各
画素の位置を表す情報を画素位置モードとして、注目画
素の画素位置モードが判定され、注目画素の画素位置モ
ードが縮退されて、ブロックにおける画素の数よりも総
数が少ない画素位置モードである縮退画素位置モードが
出力される。そして、注目画素の画素位置モードに対応
して、予測タップを構成する2次元DCT係数の符号が
操作され、縮退画素位置モードごとに学習を行うことに
より得られたタップ係数から、注目画素の縮退画素位置
モードに対応するタップ係数が取得されて、そのタップ
係数と、予測タップとを用いて、注目画素の画素値が予
測される。
In the first image processing apparatus, the image processing method, and the program of the present invention, the two-dimensional DCT coefficient obtained by the two-dimensional DCT conversion of the image data for each predetermined block is obtained from the encoded data. Of the pixels forming the image data, the two-dimensional DCT coefficient used to predict the pixel of interest, which is the pixel of interest, is extracted as a prediction tap. Further, the information indicating the position of each pixel in the block is set as the pixel position mode, the pixel position mode of the pixel of interest is determined, the pixel position mode of the pixel of interest is degenerated, and the pixel position of which the total number is smaller than the number of pixels in the block is determined. The degenerate pixel position mode, which is the mode, is output. Then, the sign of the two-dimensional DCT coefficient forming the prediction tap is manipulated in accordance with the pixel position mode of the pixel of interest, and the degeneration of the pixel of interest is deduced from the tap coefficient obtained by learning for each degenerate pixel position mode. The tap coefficient corresponding to the pixel position mode is acquired, and the pixel value of the target pixel is predicted using the tap coefficient and the prediction tap.

【0027】本発明の第2の画像処理装置および画像処
理方法、並びにプログラムにおいては、学習用の画像デ
ータが符号化され、その結果得られる符号化データか
ら、少なくとも、画像データを所定のブロックごとに2
次元DCT変換して得られる2次元DCT係数が、学習
の生徒となる生徒データとして取得される。さらに、学
習用の画像データを構成する各画素を、学習の教師とな
る教師データとして、教師データのうちの、注目してい
る教師データである注目教師データを予測するのに用い
る生徒データが、予測タップとして抽出され、ブロック
における各画素の位置を表す情報を画素位置モードとし
て、注目教師データの画素位置モードが判定される。そ
の後、注目教師データの画素位置モードが縮退され、ブ
ロックにおける画素の数よりも総数が少ない画素位置モ
ードである縮退画素位置モードが出力される。そして、
注目教師データの画素位置モードに対応して、予測タッ
プを構成する生徒データの符号が操作され、注目教師デ
ータと、予測タップとを用いて、縮退画素位置モードご
とに学習を行うことにより、縮退画素位置モードごとの
タップ係数が求められる。
In the second image processing apparatus, the image processing method, and the program of the present invention, the image data for learning is encoded, and at least the image data for every predetermined block is encoded from the resulting encoded data. To 2
The two-dimensional DCT coefficient obtained by the three-dimensional DCT transformation is acquired as student data to be a learning student. Further, each pixel constituting the image data for learning is used as teacher data to be a teacher for learning, and student data used to predict attention teacher data that is attention teacher data among teacher data is The pixel position mode of the teacher data of interest is determined by using the information extracted as a prediction tap and representing the position of each pixel in the block as the pixel position mode. After that, the pixel position mode of the teacher data of interest is degenerated, and the degenerated pixel position mode, which is a pixel position mode in which the total number is smaller than the number of pixels in the block, is output. And
The sign of the student data forming the prediction tap is manipulated corresponding to the pixel position mode of the attention teacher data, and the degeneration is performed by performing learning for each degenerate pixel position mode using the attention teacher data and the prediction tap. A tap coefficient is obtained for each pixel position mode.

【0028】[0028]

【発明の実施の形態】図2は、本発明を適用した画像伝
送システムの一実施の形態の構成例を示している。
FIG. 2 shows an example of the configuration of an embodiment of an image transmission system to which the present invention is applied.

【0029】伝送すべき画像データは、エンコーダ21
に供給されるようになっており、エンコーダ21は、そ
こに供給される画像データを、少なくとも、所定のブロ
ックごとに2次元DCT変換することにより符号化す
る。即ち、エンコーダ21では、そこに供給される画像
データが、静止画または動画の画像データである場合に
は、その静止画または動画の画像データが、例えば、そ
れぞれJPEG符号化またはMPEG符号化される。
The image data to be transmitted is the encoder 21.
The encoder 21 encodes the image data supplied thereto by at least two-dimensional DCT conversion for each predetermined block. That is, in the encoder 21, when the image data supplied thereto is still image or moving image data, the still image or moving image data is, for example, JPEG encoded or MPEG encoded, respectively. .

【0030】エンコーダ21が画像データを符号化する
ことにより得られる符号化データは、例えば、半導体メ
モリ、光磁気ディスク、磁気ディスク、光ディスク、磁
気テープ、相変化ディスクなどでなる記録媒体23に記
録され、あるいは、また、例えば、地上波、衛星回線、
CATV(Cable Television)網、インターネット、公
衆回線などでなる伝送媒体24を介して伝送される。
The encoded data obtained by encoding the image data by the encoder 21 is recorded on a recording medium 23 such as a semiconductor memory, a magneto-optical disk, a magnetic disk, an optical disk, a magnetic tape, or a phase change disk. , Or, for example, terrestrial, satellite lines,
It is transmitted via a transmission medium 24 such as a CATV (Cable Television) network, the Internet, or a public line.

【0031】デコーダ22は、記録媒体23または伝送
媒体24を介して提供される符号化データを受信して、
画像データに復号する。この復号された画像データ(復
号画像データ)は、例えば、図示せぬモニタに供給され
て表示等される。
The decoder 22 receives the encoded data provided via the recording medium 23 or the transmission medium 24,
Decode to image data. The decoded image data (decoded image data) is supplied to, for example, a monitor (not shown) and displayed.

【0032】次に、図2のエンコーダ21に供給される
画像データが静止画である場合には、エンコーダ21
は、その画像データを、例えばJPEG符号化する。こ
の場合、エンコーダ21は、例えば、前述の図1(A)
に示したJPEG符号化装置と同様に構成され、画像デ
ータをJPEG符号化し、符号化データとして出力す
る。
Next, when the image data supplied to the encoder 21 of FIG. 2 is a still image, the encoder 21
Encodes the image data by JPEG, for example. In this case, the encoder 21 uses, for example, the above-mentioned FIG.
The image data is JPEG-encoded and output as encoded data by the same configuration as the JPEG-encoding apparatus shown in FIG.

【0033】図3は、図2のエンコーダ21において静
止画の画像データがJPEG符号化される場合の、図2
のデコーダ22の構成例を示している。
FIG. 3 shows a case where image data of a still image is JPEG encoded in the encoder 21 of FIG.
2 shows an example of the configuration of the decoder 22.

【0034】符号化データは、エントロピー復号回路3
1に供給されるようになっており、エントロピー復号回
路31は、符号化データを、エントロピー復号して、そ
の結果得られるブロックごとの量子化DCT係数Qを、
係数変換回路32に供給する。
The encoded data is the entropy decoding circuit 3
1, the entropy decoding circuit 31 entropy-decodes the encoded data, and obtains the quantized DCT coefficient Q for each block obtained as a result.
It is supplied to the coefficient conversion circuit 32.

【0035】係数変換回路32は、エントロピー復号回
路31からの量子化DCT係数Qを逆量子化して、8×
8のブロックごとのDCT係数とし、そのDCT係数
と、後述する学習を行うことにより求められるタップ係
数を用いて、所定の予測演算を行うことにより、ブロッ
クごとのDCT係数を、8×8画素の元のブロックに復
号する。
The coefficient conversion circuit 32 dequantizes the quantized DCT coefficient Q from the entropy decoding circuit 31 to obtain 8 ×.
8 DCT coefficients for each block, and by using the DCT coefficient and a tap coefficient obtained by performing learning to be described later, a predetermined prediction calculation is performed to obtain the DCT coefficient for each block of 8 × 8 pixels. Decrypt to original block.

【0036】ブロック分解回路33は、係数変換回路3
2において得られる、復号されたブロック(復号ブロッ
ク)のブロック化を解くことで、復号画像を得て出力す
る。
The block decomposition circuit 33 includes a coefficient conversion circuit 3
A decoded image is obtained and output by solving the block formation of the decoded block (decoding block) obtained in 2.

【0037】次に、図4のフローチャートを参照して、
図3のデコーダ22の処理について説明する。
Next, referring to the flow chart of FIG.
The processing of the decoder 22 of FIG. 3 will be described.

【0038】符号化データは、エントロピー復号回路3
1に順次供給され、ステップS1において、エントロピ
ー復号回路31は、符号化データをエントロピー復号
し、ブロックごとの量子化DCT係数Qを、係数変換回
路32に供給する。係数変換回路32は、ステップS2
において、エントロピー復号回路31からのブロックご
との量子化DCT係数Qを逆量子化し、その結果得られ
るDCT係数と、学習を行うことによりあらかじめ得ら
れているタップ係数とを用いた予測演算を行うことによ
り、ブロックごとの画素値を復号して、ブロック分解回
路33に供給する。ブロック分解回路33は、ステップ
S3において、係数変換回路32からの画素値のブロッ
ク(復号ブロック)のブロック化を解くブロック分解を
行い、その結果得られる復号画像を出力して、処理を終
了する。
The encoded data is the entropy decoding circuit 3
1, and the entropy decoding circuit 31 entropy-decodes the encoded data and supplies the quantized DCT coefficient Q for each block to the coefficient conversion circuit 32 in step S1. The coefficient conversion circuit 32 executes step S2.
, Inverse quantization of the quantized DCT coefficient Q for each block from the entropy decoding circuit 31 and a prediction operation using the DCT coefficient obtained as a result and the tap coefficient obtained in advance by learning are performed. Thus, the pixel value for each block is decoded and supplied to the block decomposing circuit 33. In step S3, the block decomposition circuit 33 performs block decomposition for unblocking the block of pixel values (decoding block) from the coefficient conversion circuit 32, outputs the decoded image obtained as a result, and ends the process.

【0039】次に、図3の係数変換回路32では、例え
ば、本件出願人が先に提案しているクラス分類適応処理
を利用して、量子化DCT係数を、画素値に復号するこ
とができる。
Next, in the coefficient conversion circuit 32 of FIG. 3, the quantized DCT coefficient can be decoded into a pixel value by utilizing, for example, the class classification adaptive processing previously proposed by the applicant of the present application. .

【0040】クラス分類適応処理は、クラス分類処理と
適応処理とからなり、クラス分類処理によって、データ
を、その性質に基づいてクラス分けし、各クラスごとに
適応処理を施すものであり、適応処理は、以下のような
手法のものである。
The class classification adaptive process is composed of a class classification process and an adaptation process. The class classification process classifies data based on its property and applies the adaptation process to each class. Is based on the following method.

【0041】即ち、適応処理では、例えば、DCT係数
と、所定のタップ係数との線形結合により、元の画素の
予測値を求めることで、DCT係数が、元の画素値に復
号される。
That is, in the adaptive processing, for example, the DCT coefficient is decoded into the original pixel value by obtaining the predicted value of the original pixel by linear combination of the DCT coefficient and a predetermined tap coefficient.

【0042】具体的には、例えば、いま、ある画像を教
師データとするとともに、その画像を、ブロック単位で
DCT処理し、さらに量子化して得られるDCT係数
(あるいは、そのDCT係数をさらに逆量子化して得ら
れるDCT係数)を生徒データとして、教師データであ
る画素の画素値yの予測値E[y]を、幾つかのDCT
係数x1,x2,・・・の集合と、所定のタップ係数
1,w2,・・・の線形結合により規定される線形1次
結合モデルにより求めることを考える。この場合、予測
値E[y]は、次式で表すことができる。
Specifically, for example, a certain image is now used as teacher data, and the image is subjected to DCT processing in block units and further quantized to obtain a DCT coefficient (or the DCT coefficient is further inversely quantized). The predicted value E [y] of the pixel value y of the pixel, which is the teacher data, is used as the student data.
It is considered that a linear linear combination model defined by a linear combination of a set of coefficients x 1 , x 2 , ... And predetermined tap coefficients w 1 , w 2 ,. In this case, the predicted value E [y] can be expressed by the following equation.

【0043】 E[y]=w11+w22+・・・ ・・・(1)E [y] = w 1 x 1 + w 2 x 2 + ... (1)

【0044】式(1)を一般化するために、タップ係数
jの集合でなる行列W、生徒データxijの集合でなる
行列X、および予測値E[yj]の集合でなる行列Y’
を、
In order to generalize the equation (1), a matrix W consisting of a set of tap coefficients w j , a matrix X consisting of a set of student data x ij , and a matrix Y consisting of a set of prediction values E [y j ]. '
To

【数1】 で定義すると、次のような観測方程式が成立する。[Equation 1] , The following observation equation holds.

【0045】 XW=Y’ ・・・(2) ここで、行列Xの成分xijは、i件目の生徒データの集
合(i件目の教師データyiの予測に用いる生徒データ
の集合)の中のj番目の生徒データを意味し、行列Wの
成分wjは、生徒データの集合の中のj番目の生徒デー
タとの積が演算されるタップ係数を表す。また、y
iは、i件目の教師データを表し、従って、E[yi
は、i件目の教師データの予測値を表す。なお、式
(1)の左辺におけるyは、行列Yの成分yiのサフィ
ックスiを省略したものであり、また、式(1)の右辺
におけるx1,x2,・・・も、行列Xの成分xijのサフ
ィックスiを省略したものである。
XW = Y ′ (2) Here, the component x ij of the matrix X is a set of i-th student data (a set of student data used for prediction of i-th teacher data y i ). Means the j-th student data, and the component w j of the matrix W represents the tap coefficient with which the product of the j-th student data in the set of student data is calculated. Also, y
i represents the i-th teacher data, and therefore E [y i ]
Represents the predicted value of the i-th teacher data. It should be noted that y on the left side of the equation (1) is obtained by omitting the suffix i of the component y i of the matrix Y, and x 1 , x 2 , ... On the right side of the equation (1) is also the matrix X. The suffix i of the component x ij is omitted.

【0046】そして、この観測方程式に最小自乗法を適
用して、元の画素値yに近い予測値E[y]を求めるこ
とを考える。この場合、教師データとなる真の画素値y
の集合でなる行列Y、および画素値yに対する予測値E
[y]の残差eの集合でなる行列Eを、
Then, it is considered that the least squares method is applied to this observation equation to obtain the predicted value E [y] close to the original pixel value y. In this case, the true pixel value y that becomes the teacher data
Matrix Y consisting of a set of P and prediction value E for pixel value y
Matrix E, which is a set of residuals e of [y],

【数2】 で定義すると、式(2)から、次のような残差方程式が
成立する。
[Equation 2] , The following residual equation is established from the equation (2).

【0047】 XW=Y+E ・・・(3)[0047]       XW = Y + E                                                       ... (3)

【0048】この場合、元の画素値yに近い予測値E
[y]を求めるためのタップ係数wjは、自乗誤差
In this case, the predicted value E close to the original pixel value y
The tap coefficient w j for obtaining [y] is the squared error

【数3】 を最小にすることで求めることができる。[Equation 3] Can be obtained by minimizing.

【0049】従って、上述の自乗誤差をタップ係数wj
で微分したものが0になる場合、即ち、次式を満たすタ
ップ係数wjが、元の画素値yに近い予測値E[y]を
求めるため最適値ということになる。
Therefore, the above squared error is converted into the tap coefficient w j.
When the differentiated value becomes 0, that is, the tap coefficient w j satisfying the following equation is the optimum value for obtaining the predicted value E [y] close to the original pixel value y.

【0050】[0050]

【数4】 ・・・(4)[Equation 4] ... (4)

【0051】そこで、まず、式(3)を、タップ係数w
jで微分することにより、次式が成立する。
Therefore, first, the equation (3) is changed to the tap coefficient w
By differentiating with j , the following equation holds.

【0052】[0052]

【数5】 ・・・(5)[Equation 5] ... (5)

【0053】式(4)および(5)より、式(6)が得
られる。
From equations (4) and (5), equation (6) is obtained.

【0054】[0054]

【数6】 ・・・(6)[Equation 6] ... (6)

【0055】さらに、式(3)の残差方程式における生
徒データxij、タップ係数wj、教師データyi、および
残差eiの関係を考慮すると、式(6)から、次のよう
な正規方程式を得ることができる。
Further, considering the relationship among the student data x ij , the tap coefficient w j , the teacher data y i , and the residual e i in the residual equation of the equation (3), the following equation is obtained from the equation (6). You can get the normal equation.

【0056】[0056]

【数7】 ・・・(7)[Equation 7] ... (7)

【0057】なお、式(7)に示した正規方程式は、行
列(共分散行列)Aおよびベクトルvを、
In the normal equation shown in the equation (7), the matrix (covariance matrix) A and the vector v are

【数8】 で定義するとともに、ベクトルWを、数1で示したよう
に定義すると、式 AW=v ・・・(8) で表すことができる。
[Equation 8] When the vector W is defined as shown in Formula 1, it can be expressed by the formula AW = v ... (8).

【0058】式(7)における各正規方程式は、生徒デ
ータxijおよび教師データyiのセットを、ある程度の
数だけ用意することで、求めるべきタップ係数wjの数
Jと同じ数だけたてることができ、従って、式(8)
を、ベクトルWについて解くことで(但し、式(8)を
解くには、式(8)における行列Aが正則である必要が
ある)、最適なタップ係数(ここでは、自乗誤差を最小
にするタップ係数)wjを求めることができる。なお、
式(8)を解くにあたっては、例えば、掃き出し法(Ga
uss-Jordanの消去法)などを用いることが可能である。
Each normal equation in the equation (7) is prepared by preparing a certain number of sets of the student data x ij and the teacher data y i , so that the same number as the number J of tap coefficients w j to be obtained is obtained. Can be, therefore, equation (8)
By solving for the vector W (however, in order to solve the equation (8), the matrix A in the equation (8) needs to be regular), and the optimum tap coefficient (here, the square error is minimized. The tap coefficient) w j can be obtained. In addition,
In solving equation (8), for example, the sweep method (Ga
Uss-Jordan elimination method) can be used.

【0059】以上のようにして、最適なタップ係数wj
を求めておき、さらに、そのタップ係数wjを用い、式
(1)により、元の画素値yに近い予測値E[y]を求
めるのが適応処理である。
As described above, the optimum tap coefficient w j
Is calculated, and the tap coefficient w j is further used to calculate a prediction value E [y] close to the original pixel value y by the equation (1) is an adaptive process.

【0060】なお、例えば、教師データとして、JPE
G符号化する画像と同一画質の画像を用いるとともに、
生徒データとして、その教師データをDCTおよび量子
化して得られるDCT係数を用いた場合、タップ係数と
しては、JPEG符号化された画像データを、元の画像
データに復号するのに、予測誤差が、統計的に最小とな
るものが得られることになる。
Note that, for example, as teacher data, JPE
While using an image of the same quality as the image to be G-encoded,
When the DCT coefficient obtained by DCT and quantization of the teacher data is used as the student data, as the tap coefficient, there is a prediction error in decoding the JPEG-coded image data into the original image data. The statistically smallest one will be obtained.

【0061】従って、JPEG符号化を行う際の圧縮率
を高くしても、即ち、量子化に用いる量子化ステップを
粗くしても、適応処理によれば、予測誤差が、統計的に
最小となる復号処理が施されることになり、実質的に、
JPEG符号化された画像の復号処理と、その画質を向
上させるための処理とが、同時に施されることになる。
その結果、圧縮率を高くしても、復号画像の画質を維持
することができる。
Therefore, even if the compression rate at the time of performing JPEG coding is increased, that is, even if the quantization step used for quantization is rough, the prediction error is statistically minimized according to the adaptive processing. Will be subjected to the decoding process
The decoding process of the JPEG-encoded image and the process for improving the image quality thereof are performed at the same time.
As a result, the image quality of the decoded image can be maintained even if the compression rate is increased.

【0062】また、例えば、教師データとして、JPE
G符号化する画像よりも高画質の画像を用いるととも
に、生徒データとして、その教師データの画質を、JP
EG符号化する画像と同一画質に劣化させ、さらに、D
CT変換および量子化して得られるDCT係数を用いた
場合、タップ係数としては、JPEG符号化された画像
データを、高画質の画像データに復号するのに、予測誤
差が、統計的に最小となるものが得られることになる。
Further, for example, as teacher data, JPE
An image having a higher image quality than the image to be G-encoded is used, and the image quality of the teacher data as student data is
The image quality is degraded to the same as that of the image to be EG encoded, and D
When a DCT coefficient obtained by CT conversion and quantization is used, the tap coefficient has a statistically minimum prediction error when decoding JPEG-coded image data into high-quality image data. Things will be obtained.

【0063】従って、この場合、適応処理によれば、J
PEG符号化された画像の復号処理と、その画質をより
向上させるための処理とが、同時に施されることにな
る。なお、上述したことから、教師データまたは生徒デ
ータとなる画像の画質を変えることで、復号画像の画質
を任意のレベルとするタップ係数を得ることができる。
Therefore, in this case, according to the adaptive processing, J
The decoding process of the PEG-coded image and the process for further improving the image quality will be performed at the same time. From the above, by changing the image quality of the image that is the teacher data or the student data, it is possible to obtain the tap coefficient that sets the image quality of the decoded image to an arbitrary level.

【0064】なお、上述のことは、JPEG符号化され
た画像の他、例えば、MPEG符号化された画像につい
ても、同様である。
Note that the above is the same for the JPEG-encoded image as well as the MPEG-encoded image, for example.

【0065】図5は、以上のようなクラス分類適応処理
により、量子化DCT係数を画素値に復号する、図3の
係数変換回路32の構成例を示している。
FIG. 5 shows a configuration example of the coefficient conversion circuit 32 of FIG. 3 which decodes the quantized DCT coefficient into a pixel value by the class classification adaptive processing as described above.

【0066】エントロピー復号回路31(図3)が出力
するブロックごとの量子化DCT係数は、逆量子化回路
40に供給されるようになっている。
The quantized DCT coefficient for each block output from the entropy decoding circuit 31 (FIG. 3) is supplied to the inverse quantization circuit 40.

【0067】逆量子化回路40は、ブロックごとの量子
化DCT係数を逆量子化し、これによりDCT係数のブ
ロックを取得して、予測タップ抽出回路41およびクラ
スタップ抽出回路42に供給する。
The inverse quantization circuit 40 inversely quantizes the quantized DCT coefficient for each block, acquires a block of the DCT coefficient by this, and supplies it to the prediction tap extraction circuit 41 and the class tap extraction circuit 42.

【0068】予測タップ抽出回路41は、そこに供給さ
れるDCT係数のブロックの画素を、例えば、いわゆる
ラスタスキャン順に、順次、注目画素とする。さらに、
予測タップ抽出回路41は、注目画素の画素値を予測す
るのに用いるDCT係数を、逆量子化回路40の出力か
ら抽出し、予測タップとする。
The prediction tap extracting circuit 41 sequentially sets the pixels of the block of the DCT coefficient supplied thereto as the target pixel in the so-called raster scan order, for example. further,
The prediction tap extraction circuit 41 extracts the DCT coefficient used for predicting the pixel value of the target pixel from the output of the inverse quantization circuit 40, and sets it as a prediction tap.

【0069】即ち、予測タップ抽出回路41は、例え
ば、図6に示すように、注目画素を含むブロックのすべ
てのDCT係数、つまり、8×8の64個のDCT係数
を、予測タップとして抽出する。従って、ここでは、あ
るブロックのすべての画素について、同一の予測タップ
が構成される。但し、予測タップは、注目画素ごとに、
異なるDCT係数で構成することが可能である。
That is, the prediction tap extraction circuit 41 extracts all DCT coefficients of the block including the pixel of interest, that is, 64 DCT coefficients of 8 × 8 as prediction taps, as shown in FIG. 6, for example. . Therefore, here, the same prediction tap is configured for all pixels of a block. However, the prediction tap is
It is possible to configure with different DCT coefficients.

【0070】予測タップ抽出回路41において得られる
注目画素についての予測タップは、積和演算回路45に
供給される。
The prediction tap for the pixel of interest obtained in the prediction tap extraction circuit 41 is supplied to the product-sum calculation circuit 45.

【0071】クラスタップ抽出回路42は、注目画素
を、幾つかのクラスのうちのいずれかにクラス分けする
ためのクラス分類に用いるDCT係数を、逆量子化回路
40の出力から抽出して、クラスタップとする。
The class tap extraction circuit 42 extracts from the output of the dequantization circuit 40 DCT coefficients used for classifying the pixel of interest into one of several classes, and outputs the class. Tap.

【0072】即ち、クラスタップ抽出回路42は、例え
ば、図6に示したように、注目画素を含むブロックのす
べてのDCT係数、つまり、8×8の64個のDCT係
数を、クラスタップとして抽出する。従って、ここで
は、あるブロックのすべての画素について、同一のクラ
スタップが構成される。但し、クラスタップは、注目画
素ごとに、異なるDCT係数で構成することが可能であ
る。
That is, the class tap extraction circuit 42 extracts all DCT coefficients of the block including the pixel of interest, that is, 64 DCT coefficients of 8 × 8, as class taps, as shown in FIG. 6, for example. To do. Therefore, here, the same class tap is configured for all the pixels of a certain block. However, the class tap can be configured with different DCT coefficients for each pixel of interest.

【0073】なお、予測タップやクラスタップは、上述
したタップ構造のものに限定されるものではない。
The prediction taps and class taps are not limited to the tap structures described above.

【0074】クラスタップ抽出回路42において得られ
る、注目画素のクラスタップは、クラス分類回路43に
供給されるようになっており、クラス分類回路43は、
クラスタップ抽出回路42からのクラスタップに基づ
き、注目画素をクラス分類し、その結果得られるクラス
に対応するクラスコードを出力する。
The class tap of the pixel of interest obtained in the class tap extraction circuit 42 is supplied to the class classification circuit 43.
Based on the class tap from the class tap extraction circuit 42, the pixel of interest is classified into classes, and a class code corresponding to the class obtained as a result is output.

【0075】ここで、クラス分類を行う方法としては、
例えば、ADRC(Adaptive Dynamic Range Coding)等を採
用することができる。
Here, as a method for classifying,
For example, ADRC (Adaptive Dynamic Range Coding) or the like can be adopted.

【0076】ADRCを用いる方法では、クラスタップを構
成するDCT係数が、ADRC処理され、その結果得られる
ADRCコードにしたがって、注目画素のクラスが決定され
る。
In the method using ADRC, the DCT coefficients forming the class tap are ADRC-processed and the result is obtained.
The class of the pixel of interest is determined according to the ADRC code.

【0077】なお、KビットADRCにおいては、例えば、
クラスタップを構成するDCT係数の最大値MAXと最小
値MINが検出され、DR=MAX-MINを、集合の局所的なダイ
ナミックレンジとし、このダイナミックレンジDRに基づ
いて、クラスタップを構成するDCT係数がKビットに
再量子化される。即ち、クラスタップを構成するDCT
係数の中から、最小値MINが減算され、その減算値がDR/
2Kで除算(量子化)される。そして、以上のようにして
得られる、クラスタップを構成するKビットの各DCT
係数を、所定の順番で並べたビット列が、ADRCコードと
して出力される。従って、クラスタップが、例えば、1
ビットADRC処理された場合には、そのクラスタップを構
成する各DCT係数は、最小値MINが減算された後に、
最大値MAXと最小値MINとの平均値で除算され、これによ
り、各DCT係数が1ビットとされる(2値化され
る)。そして、その1ビットのDCT係数を所定の順番
で並べたビット列が、ADRCコードとされ、このADRC
コードがクラスコードとして出力される。
In the K-bit ADRC, for example,
The maximum value MAX and the minimum value MIN of the DCT coefficient composing the class tap are detected, DR = MAX-MIN is set as the local dynamic range of the set, and the DCT coefficient composing the class tap is based on this dynamic range DR. Is requantized to K bits. That is, the DCT that constitutes the class tap
The minimum value MIN is subtracted from the coefficients, and the subtracted value is DR /
It is divided (quantized) by 2 K. Then, each of the K-bit DCTs constituting the class tap obtained as described above
A bit string in which the coefficients are arranged in a predetermined order is output as an ADRC code. Therefore, the class tap is, for example, 1
When the bit ADRC processing is performed, each DCT coefficient forming the class tap is, after the minimum value MIN is subtracted,
It is divided by the average value of the maximum value MAX and the minimum value MIN, so that each DCT coefficient becomes 1 bit (binarized). A bit string in which the 1-bit DCT coefficients are arranged in a predetermined order is used as an ADRC code.
The code is output as a class code.

【0078】なお、クラス分類回路43には、例えば、
クラスタップを構成するDCT係数のレベル分布のパタ
ーンを、そのままクラスコードとして出力させることも
可能であるが、この場合、クラスタップが、N個のDC
T係数で構成され、各DCT係数に、Kビットが割り当
てられているとすると、クラス分類回路43が出力する
クラスコードの場合の数は、(2NK通りとなり、DC
T係数のビット数Kに指数的に比例した膨大な数とな
る。
In the class classification circuit 43, for example,
It is possible to output the pattern of the level distribution of the DCT coefficients forming the class taps as it is as a class code, but in this case, the number of class taps is N DCs.
Assuming that each DCT coefficient is composed of T coefficients and K bits are assigned to each DCT coefficient, the number of class codes output from the class classification circuit 43 is (2 N ) K , and DC
It is a huge number exponentially proportional to the number K of bits of the T coefficient.

【0079】従って、クラス分類回路43においては、
クラスタップの情報量を、上述のADRC処理や、ベクトル
量子化、その他の手法によって圧縮することにより、ク
ラス分類を行うのが好ましい。
Therefore, in the class classification circuit 43,
It is preferable to perform class classification by compressing the amount of information of class taps by the above-mentioned ADRC process, vector quantization, or another method.

【0080】クラス分類回路43は、例えば、上述のよ
うに、クラスタップをADRC処理することにより得られる
ADRCコードを、注目画素のクラスを表すクラスコードと
して出力し、このクラスコードは、係数テーブル記憶部
44に、アドレスとして与えられる。
The class classification circuit 43 is obtained, for example, by ADRC processing the class taps as described above.
The ADRC code is output as a class code representing the class of the pixel of interest, and this class code is given to the coefficient table storage unit 44 as an address.

【0081】係数テーブル記憶部44は、後述するよう
な学習処理が行われることにより得られるタップ係数が
登録された係数テーブルを記憶しており、クラス分類回
路43が出力するクラスコードに対応するアドレスに記
憶されているタップ係数を積和演算回路45に出力す
る。
The coefficient table storage unit 44 stores a coefficient table in which tap coefficients obtained by performing a learning process described later are registered, and an address corresponding to the class code output from the class classification circuit 43 is stored. And outputs the tap coefficient stored in the product-sum calculation circuit 45.

【0082】ここで、ブロックをDCT変換/逆DCT
変換する場合は、そのブロックにおける各画素の空間上
の位置を表す位置情報が、DCT変換/逆DCT変換に
用いられるコサイン(cosine)関数の位相という形で考慮
される。
Here, the block is subjected to DCT transform / inverse DCT
In the case of conversion, position information representing the spatial position of each pixel in the block is considered in the form of the phase of the cosine function used for DCT conversion / inverse DCT conversion.

【0083】一方、適応処理では、予測タップを構成す
るDCT係数と、タップ係数とを用いた式(1)の線形
1次予測演算が行われるが、この線形1次予測演算で
は、復号しようとしている画素(注目画素)の位置情報
が考慮されない(式(1)には、位置情報を考慮するよ
うな関数が存在しない)。そこで、注目画素の位置情報
を考慮した線形1次予測演算を行うために、積和演算回
路45では、注目画素の位置によって異なるタップ係数
が用いられるようになっている。即ち、同一のクラスに
分類される画素であっても、ブロックにおける位置が異
なる場合には、異なるタップ係数を用いて、線形1次予
測演算が行われるようになっている。この場合、線形1
次予測演算に用いるタップ係数が、ブロックにおける注
目画素の位置によって切り替えられることとなるが、こ
の注目画素の位置を表す情報を、以下、適宜、画素位置
モードという。
On the other hand, in the adaptive processing, the linear first-order prediction calculation of the equation (1) using the DCT coefficient forming the prediction tap and the tap coefficient is performed. The position information of the existing pixel (pixel of interest) is not considered (the formula (1) does not have a function that considers the position information). Therefore, in order to perform the linear primary prediction calculation considering the position information of the pixel of interest, the product-sum calculation circuit 45 uses different tap coefficients depending on the position of the pixel of interest. That is, even if the pixels are classified into the same class, if the positions in the blocks are different, the linear primary prediction calculation is performed using different tap coefficients. In this case, linear 1
The tap coefficient used in the next prediction calculation is switched depending on the position of the pixel of interest in the block, and the information indicating the position of this pixel of interest is hereinafter referred to as a pixel position mode, as appropriate.

【0084】いまの場合、ブロックは8×8画素で構成
されるから、64カ所の位置が存在し、ここでは、例え
ば、ラスタスキャン順で、n番目の位置を、画素位置モ
ード#n−1と表すこととする。従って、ここでは、図
6に示した8×8のブロックのマス目に付した数字が、
画素位置モードを表す。
In this case, since the block is composed of 8 × 8 pixels, there are 64 positions. Here, for example, the nth position in the raster scan order is the pixel position mode # n−1. Shall be expressed as Therefore, here, the numbers attached to the squares of the 8 × 8 block shown in FIG.
Indicates the pixel position mode.

【0085】以上から、ここでは、画素位置モードが、
0乃至63の64モード存在し、各クラスについて、6
4の画素位置モードそれぞれに対応するタップ係数のセ
ット、即ち、64セットのタップ係数が用意されてお
り、係数テーブル記憶部44には、1つのクラスコード
に対応するアドレスに対して、64セットのタップ係数
が記憶されている。
From the above, here, the pixel position mode is
There are 64 modes from 0 to 63, 6 for each class
A set of tap coefficients corresponding to each of the four pixel position modes, that is, 64 sets of tap coefficients are prepared, and 64 sets of tap coefficients are prepared for the address corresponding to one class code in the coefficient table storage unit 44. The tap coefficient is stored.

【0086】積和演算回路45は、予測タップ抽出回路
41が出力する予測タップと、係数テーブル記憶部44
が出力するタップ係数とを取得し、その予測タップとタ
ップ係数とを用いて、式(1)に示した線形予測演算
(積和演算)を行うことにより、注目画素を復号する。
そして、積和演算回路45は、注目画素を含むブロック
(以下、適宜、注目ブロックという)の8×8画素の画
素値の復号結果を得ると、その注目ブロックの画素値
を、ブロック分解回路33(図3)に出力する。
The sum-of-products calculation circuit 45 includes the prediction tap output from the prediction tap extraction circuit 41 and the coefficient table storage unit 44.
And the tap coefficient output from the target pixel are acquired, and the prediction pixel and the tap coefficient are used to perform the linear prediction operation (sum of products operation) shown in Expression (1) to decode the pixel of interest.
Then, when the sum of products arithmetic circuit 45 obtains the decoding result of the pixel value of 8 × 8 pixels of the block including the target pixel (hereinafter, appropriately referred to as the target block), the pixel value of the target block is determined by the block decomposition circuit 33. (Fig. 3).

【0087】ここで、予測タップ抽出回路41において
は、上述したように、注目ブロックの各画素が、順次、
注目画素とされるが、積和演算回路45は、注目ブロッ
クの、注目画素となっている画素の位置、つまり、画素
位置モードに対応した動作モードとなって、処理を行
う。
Here, in the prediction tap extraction circuit 41, as described above, each pixel of the target block is sequentially
Although it is regarded as the pixel of interest, the product-sum calculation circuit 45 performs processing in the operation mode corresponding to the position of the pixel of interest in the block of interest, that is, the pixel position mode.

【0088】即ち、例えば、注目ブロックの画素のう
ち、ラスタスキャン順で、n番目の画素を、pn-1と表
し、画素pn-1が、注目画素となっている場合、積和演
算回路45は、画素位置モード#n−1の処理を行う。
That is, for example, among the pixels of the block of interest, the nth pixel in the raster scan order is represented as p n−1, and when the pixel p n−1 is the pixel of interest, the sum of products operation is performed. The circuit 45 performs the pixel position mode # n-1.

【0089】具体的には、上述したように、係数テーブ
ル記憶部44は、注目画素のクラスについて、64セッ
トのタップ係数を出力するが、そのうちの画素pn-1
復号するためのタップ係数のセットをWn-1と表すと、
積和演算回路45は、動作モードが、画素位置モード#
n−1のときには、予測タップと、注目画素のクラスに
対応する64セットのタップ係数のうちのセットWn-1
とを用いて、式(1)の積和演算を行い、その積和演算
結果を、画素pn-1の復号結果とする。
Specifically, as described above, the coefficient table storage unit 44 outputs 64 sets of tap coefficients for the class of the pixel of interest, but the tap coefficient for decoding the pixel p n−1 of them. Let W n-1 be the set of
The operation mode of the product-sum calculation circuit 45 is pixel position mode #
When n−1, a prediction tap and a set W n−1 of 64 sets of tap coefficients corresponding to the class of the pixel of interest
Using and, the product-sum operation of the equation (1) is performed, and the product-sum operation result is used as the decoding result of the pixel p n-1 .

【0090】なお、積和演算回路45は、注目画素の画
素位置モードを、モード制御部46の出力に基づいて認
識する。即ち、予測タップ抽出回路41は、いま注目画
素となっている画素の位置情報(例えば、注目ブロック
における注目画素の座標など)を、モード制御部46に
供給するようになっており、モード制御部46は、予測
タップ抽出回路41から供給される注目画素の位置情報
に基づき、その注目画素の画素位置モードを判定する。
そして、モード制御部46は、注目画素の画素位置モー
ドを、積和演算回路45に供給する。
The product-sum calculation circuit 45 recognizes the pixel position mode of the pixel of interest based on the output of the mode control unit 46. That is, the prediction tap extracting circuit 41 is adapted to supply the position information (for example, the coordinates of the pixel of interest in the block of interest) of the pixel which is currently the pixel of interest to the mode control unit 46. 46 determines the pixel position mode of the pixel of interest based on the position information of the pixel of interest supplied from the prediction tap extraction circuit 41.
Then, the mode control unit 46 supplies the pixel position mode of the target pixel to the product-sum calculation circuit 45.

【0091】次に、図7のフローチャートを参照して、
図5の係数変換回路32の処理について説明する。
Next, referring to the flowchart of FIG.
The processing of the coefficient conversion circuit 32 of FIG. 5 will be described.

【0092】エントロピー復号回路31(図3)が出力
するブロックごとの量子化DCT係数は、逆量子化回路
40に供給され、逆量子化回路40は、ステップS11
において、そこに供給されるブロックごとの量子化DC
T係数の逆量子化を開始する。逆量子化回路40が逆量
子化を行うことにより得られるブロックごとのDCT係
数は、順次、予測タップ抽出回路41およびクラスタッ
プ抽出回路42に供給される。
The quantized DCT coefficient for each block output from the entropy decoding circuit 31 (FIG. 3) is supplied to the dequantization circuit 40, and the dequantization circuit 40 proceeds to step S11.
, The quantized DC for each block supplied thereto
Dequantize the T coefficient. The DCT coefficients for each block obtained by the inverse quantization circuit 40 performing inverse quantization are sequentially supplied to the prediction tap extraction circuit 41 and the class tap extraction circuit 42.

【0093】予測タップ抽出回路41は、逆量子化回路
40から供給されるDCT係数のブロックを、順次、注
目ブロックとする。そして、予測タップ抽出回路41
は、ステップS12において、注目ブロックの画素のう
ち、ラスタスキャン順で、まだ注目画素としていないも
のを注目画素として選択し、その注目画素の位置情報
を、モード制御部46に出力して、ステップS13に進
む。
The prediction tap extraction circuit 41 sequentially sets the blocks of the DCT coefficients supplied from the inverse quantization circuit 40 as the target block. Then, the prediction tap extraction circuit 41
Selects a pixel of interest in the raster scan order that has not been selected as a pixel of interest in step S12, outputs the position information of the pixel of interest to the mode control unit 46, and then executes step S13. Proceed to.

【0094】ステップS13では、モード制御部46
が、予測タップ抽出回路41からの位置情報に基づい
て、注目画素の画素位置モード#nを判定し、その画素
位置モード#nを、積和演算回路45に供給して、ステ
ップS14に進む。
In step S13, the mode control unit 46
Determines the pixel position mode #n of the target pixel based on the position information from the prediction tap extraction circuit 41, supplies the pixel position mode #n to the product-sum calculation circuit 45, and proceeds to step S14.

【0095】ステップS14では、クラスタップ抽出回
路42は、逆量子化回路40から供給されるDCT係数
の中から、注目画素をクラス分類するのに用いるものを
抽出して、クラスタップを構成する。即ち、ここでは、
クラスタップ抽出回路42は、注目画素を含むブロック
の64個のDCT係数を、例えば、ラスタスキャン順に
抽出し、その64個のDCT係数のシーケンスを、注目
画素のクラスタップとする。この注目画素のクラスタッ
プは、クラスタップ抽出回路42からクラス分類回路4
3に供給される。
In step S14, the class tap extraction circuit 42 extracts, from the DCT coefficients supplied from the dequantization circuit 40, the one used for classifying the pixel of interest to form a class tap. That is, here
The class tap extraction circuit 42 extracts the 64 DCT coefficients of the block including the target pixel, for example, in the raster scan order, and sets the sequence of the 64 DCT coefficients as the class tap of the target pixel. The class tap of this pixel of interest is from the class tap extraction circuit 42 to the class classification circuit 4
3 is supplied.

【0096】クラス分類回路43は、ステップS15に
おいて、クラスタップ抽出回路42からのクラスタップ
を用いて、注目画素をクラス分類し、その結果得られる
クラスコードを、係数テーブル記憶部44に出力する。
In step S15, the class classification circuit 43 classifies the pixel of interest using the class tap from the class tap extraction circuit 42, and outputs the resulting class code to the coefficient table storage unit 44.

【0097】係数テーブル記憶部44は、クラス分類回
路43からのクラスコードを受信すると、ステップS1
6において、そのクラスコードに対応するアドレスに記
憶されている64セットのタップ係数を読み出し、積和
演算回路45に出力する。
Upon receiving the class code from the class classification circuit 43, the coefficient table storage unit 44 receives the step S1.
In 6, the 64 sets of tap coefficients stored in the address corresponding to the class code are read out and output to the product-sum operation circuit 45.

【0098】そして、ステップS17に進み、予測タッ
プ抽出回路41は、注目画素の画素値を予測するのに用
いるDCT係数を抽出し、予測タップを構成する。即
ち、予測タップ抽出回路41は、注目画素を含むブロッ
クの64個のDCT係数を、例えば、ラスタスキャン順
に抽出し、その64個のDCT係数のシーケンスを、注
目画素の予測タップとする。この予測タップは、予測タ
ップ抽出回路41から積和演算回路45に供給される。
Then, proceeding to step S17, the prediction tap extraction circuit 41 extracts the DCT coefficient used to predict the pixel value of the pixel of interest, and forms a prediction tap. That is, the prediction tap extraction circuit 41 extracts the 64 DCT coefficients of the block including the pixel of interest, for example, in the raster scan order, and sets the sequence of the 64 DCT coefficients as the prediction tap of the pixel of interest. This prediction tap is supplied from the prediction tap extraction circuit 41 to the product-sum calculation circuit 45.

【0099】ここで、図5の係数変換回路32では、各
ブロックごとに、そのブロックのすべての画素につい
て、同一の予測タップが構成されることになるので、実
際には、ステップS17の予測タップを構成する処理
は、注目ブロックについて、最初に注目画素とされる画
素に対してだけ行えば、残りの63画素に対しては、行
う必要がない。このことは、ステップS14のクラスタ
ップを構成する処理、およびステップS15のクラス分
類処理についても、同様である。
Here, in the coefficient conversion circuit 32 of FIG. 5, the same prediction taps are formed for all the pixels of each block in each block, so that the prediction taps of step S17 are actually used. The processing for constructing the above is performed only for the first pixel of interest in the target block, and does not need to be performed for the remaining 63 pixels. The same applies to the process of configuring the class tap in step S14 and the class classification process in step S15.

【0100】積和演算回路45は、ステップS18にお
いて、ステップS16で係数テーブル記憶部44が出力
する64セットのタップ係数のうち、注目画素の画素位
置モードに対応するタップ係数のセットを取得して、ス
テップS19に進み、そのタップ係数のセットと、ステ
ップS17で予測タップ抽出回路41から供給される予
測タップとを用いて、式(1)に示した積和演算を行
い、注目画素の画素値の復号値を得る。
In step S18, the product-sum calculation circuit 45 obtains the set of tap coefficients corresponding to the pixel position mode of the pixel of interest from the 64 sets of tap coefficients output from the coefficient table storage section 44 in step S16. Then, the process proceeds to step S19 and the product-sum operation shown in equation (1) is performed using the set of tap coefficients and the prediction tap supplied from the prediction tap extraction circuit 41 in step S17 to obtain the pixel value of the pixel of interest. Get the decoded value of.

【0101】そして、ステップS20に進み、予測タッ
プ抽出回路41は、注目ブロックのすべての画素を、注
目画素として処理を行ったかどうかを判定する。ステッ
プS16において、注目ブロックのすべての画素を、注
目画素として、まだ処理を行っていないと判定された場
合、ステップS12に戻り、予測タップ抽出回路41
は、注目ブロックの画素のうち、ラスタスキャン順で、
まだ、注目画素とされていない画素を、新たに注目画素
として、以下、同様の処理を繰り返す。
Then, in step S20, the prediction tap extracting circuit 41 determines whether or not all the pixels of the target block have been processed as the target pixel. When it is determined in step S16 that all the pixels of the target block have not been processed as the target pixel, the process returns to step S12, and the prediction tap extracting circuit 41
Is the pixel of the block of interest, in raster scan order,
The same process is repeated from now on, assuming that the pixel not yet set as the target pixel is newly set as the target pixel.

【0102】また、ステップS20において、注目ブロ
ックのすべての画素を、注目画素として処理を行ったと
判定された場合、即ち、注目ブロックのすべての画素の
復号値が得られた場合、積和演算回路45は、その復号
値で構成されるブロック(復号ブロック)を、ブロック
分解回路33(図3)に出力し、ステップS21に進
む。
If it is determined in step S20 that all the pixels of the target block have been processed as the target pixel, that is, if the decoded values of all the pixels of the target block are obtained, the product-sum operation circuit The 45 outputs a block (decoded block) composed of the decoded value to the block decomposition circuit 33 (FIG. 3), and proceeds to step S21.

【0103】ステップS21では、予測タップ抽出回路
41が、逆量子化回路40が出力するDCT係数のブロ
ックすべてを、注目ブロックとして処理したかどうかを
判定する。ステップS21において、逆量子化回路40
が出力するDCT係数のブロックすべてが、まだ、注目
ブロックとされていないと判定された場合、予測タップ
抽出回路41は、逆量子化回路40が出力するDCT係
数のブロックのうち、まだ、注目ブロックとしていない
ブロックを、新たに注目ブロックとして、ステップS1
2に戻り、以下、同様の処理が繰り返される。
In step S21, the prediction tap extracting circuit 41 determines whether or not all the blocks of DCT coefficients output by the inverse quantization circuit 40 have been processed as the block of interest. In step S21, the inverse quantization circuit 40
If it is determined that all the blocks of the DCT coefficients output by the block are not considered as the block of interest, the prediction tap extraction circuit 41 determines that the block of the DCT coefficients output by the inverse quantization circuit 40 is the block of interest. The block that is not marked is newly set as the block of interest, and step S1
Returning to 2, the same processing is repeated thereafter.

【0104】また、ステップS21において、逆量子化
回路40が出力するDCT係数のブロックすべてが、注
目ブロックとして処理されたと判定された場合、処理を
終了する。
If it is determined in step S21 that all the blocks of DCT coefficients output by the inverse quantization circuit 40 have been processed as the block of interest, the process ends.

【0105】次に、図8は、図5の係数テーブル記憶部
44に記憶させるタップ係数の学習処理を行う学習装置
の構成例を示している。
Next, FIG. 8 shows an example of the configuration of a learning device for performing the learning process of the tap coefficient stored in the coefficient table storage section 44 of FIG.

【0106】ブロック化回路61には、1枚以上の学習
用の画像データ(ここでは、静止画の画像データ)が供
給されるようになっており、このブロック化回路61、
さらには、その後段のDCT回路62、量子化回路6
3、および逆量子化回路64では、学習用の画像データ
がJPEG符号化における場合と同様にして符号化さ
れ、その結果得られる符号化データから、DCT係数
が、タップ係数の学習の生徒となる生徒データとして取
得される。
The blocking circuit 61 is supplied with one or more pieces of image data for learning (here, image data of a still image). The blocking circuit 61,
Further, the DCT circuit 62 and the quantization circuit 6 in the subsequent stage
3, and the inverse quantization circuit 64 encodes the learning image data in the same manner as in the case of JPEG encoding, and from the resulting encoded data, the DCT coefficient becomes a student of tap coefficient learning. It is acquired as student data.

【0107】即ち、ブロック化回路61は、学習用の画
像データを、JPEG符号化における場合と同様に、8
×8画素のブロックにブロック化する。このブロックご
との画像データは、DCT回路62によって読み出され
るとともに、タップ係数の学習の教師となる教師データ
として、正規方程式加算回路68によって読み出され
る。
That is, the blocking circuit 61 converts the learning image data into 8 pieces, as in the case of JPEG encoding.
Block into blocks of × 8 pixels. The image data for each block is read by the DCT circuit 62, and is also read by the normal equation adding circuit 68 as teacher data for teaching tap coefficients.

【0108】DCT回路62は、ブロック化回路61が
ブロック化した画像データのブロックを、順次読み出
し、そのブロックをDCT変換することで、DCT係数
のブロックを求める。このDCT係数のブロックは、量
子化回路63に供給される。
The DCT circuit 62 sequentially reads the blocks of the image data divided into blocks by the blocking circuit 61 and performs DCT conversion on the blocks to obtain blocks of DCT coefficients. This block of DCT coefficients is supplied to the quantization circuit 63.

【0109】量子化回路63は、DCT回路62からの
DCT係数のブロックを、JPEG符号化に用いられる
のと同一の量子化テーブルにしたがって量子化し、その
結果得られるブロックごとの量子化DCT係数を、逆量
子化回路64に供給する。逆量子化回路64は、量子化
回路64から供給されるブロックごとの量子化DCT係
数を逆量子化し、これにより、ブロックごとのDCT係
数を、生徒データとして求める。
The quantization circuit 63 quantizes the block of DCT coefficients from the DCT circuit 62 according to the same quantization table used for JPEG encoding, and obtains the quantized DCT coefficient for each block obtained as a result. , To the inverse quantization circuit 64. The inverse quantization circuit 64 inversely quantizes the quantized DCT coefficient for each block supplied from the quantization circuit 64, thereby obtaining the DCT coefficient for each block as student data.

【0110】予測タップ抽出回路65は、ブロック化回
路61でブロック化された学習用の画像データのブロッ
クを、順次、注目ブロックとし、さらに、その注目ブロ
ックの画素のうち、ラスタスキャン順で、まだ、注目画
素とされていない画素を、注目画素として、その注目画
素について、図5の予測タップ抽出回路41が構成する
のと同一の予測タップを、逆量子化回路64から、必要
なDCT係数(生徒データ)を抽出する(読み出す)こ
とで構成する。この予測タップは、予測タップ抽出回路
65から正規方程式加算回路68に供給される。
The prediction tap extraction circuit 65 sequentially sets the blocks of the learning image data divided into blocks by the block formation circuit 61 as a target block, and further, among the pixels of the target block, in the raster scan order. , A pixel that is not a target pixel is set as a target pixel, and the same prediction tap as the prediction tap extraction circuit 41 of FIG. It is configured by extracting (reading out) student data). This prediction tap is supplied from the prediction tap extraction circuit 65 to the normal equation addition circuit 68.

【0111】また、予測タップ抽出回路65は、図5の
予測タップ抽出回路41と同様に、注目画素の位置情報
を、モード制御部71に供給する。
Further, the prediction tap extraction circuit 65 supplies the position information of the pixel of interest to the mode control unit 71, similarly to the prediction tap extraction circuit 41 of FIG.

【0112】クラスタップ抽出回路66は、注目ブロッ
クについて、図5のクラスタップ抽出回路42が構成す
るのと同一のクラスタップを、逆量子化回路64から、
必要なDCT係数を抽出する(読み出す)ことで構成す
る。このクラスタップは、クラスタップ抽出回路66か
らクラス分類回路67に供給される。
From the dequantization circuit 64, the class tap extraction circuit 66 outputs the same class tap as the class tap extraction circuit 42 of FIG.
It is configured by extracting (reading out) necessary DCT coefficients. This class tap is supplied from the class tap extraction circuit 66 to the class classification circuit 67.

【0113】クラス分類回路67は、クラスタップ抽出
回路66からのクラスタップを用いて、図5のクラス分
類回路43と同一の処理を行うことで、注目画素をクラ
ス分類し、その結果得られるクラスコードを、正規方程
式加算回路68に供給する。
The class classification circuit 67 uses the class tap from the class tap extraction circuit 66 to perform the same processing as that of the class classification circuit 43 of FIG. The code is supplied to the normal equation adding circuit 68.

【0114】正規方程式加算回路68は、ブロック化回
路61から、教師データとしての注目画素(の画素値)
を読み出し、その教師データと、予測タップ抽出回路6
5からの生徒データとしての予測タップ(を構成するD
CT係数)とを対象とした足し込みを、クラスごとに、
かつ画素位置モードごとに行う。
The normal equation adding circuit 68 receives the pixel of interest (pixel value) as the teacher data from the blocking circuit 61.
The teacher data and the prediction tap extraction circuit 6
Prediction tap (student data from 5
CT coefficient) and addition for each class,
And it is performed for each pixel position mode.

【0115】即ち、正規方程式加算回路68は、クラス
分類回路67から供給されるクラスコードに対応するク
ラスごとに、かつモード制御部71が出力する画素位置
モードごとに、予測タップ(生徒データ)を用い、式
(8)の行列Aにおける各コンポーネントとなってい
る、生徒データどうしの乗算(xinim)と、サメーシ
ョン(Σ)に相当する演算を行う。
That is, the normal equation adding circuit 68 outputs prediction taps (student data) for each class corresponding to the class code supplied from the class classification circuit 67 and for each pixel position mode output from the mode control unit 71. By using, multiplications (x in x im ) of student data, which are the respective components in the matrix A of Expression (8), and calculations corresponding to the summation (Σ) are performed.

【0116】さらに、正規方程式加算回路68は、やは
り、クラス分類回路67から供給されるクラスコードに
対応するクラスごとに、かつモード制御部71が出力す
る画素位置モードごとに、予測タップ(生徒データ)お
よび注目画素(教師データ)を用い、式(8)のベクト
ルvにおける各コンポーネントとなっている、生徒デー
タと教師データの乗算(xini)と、サメーション
(Σ)に相当する演算を行う。
Further, the normal equation adding circuit 68 also predicts taps (student data) for each class corresponding to the class code supplied from the class classification circuit 67 and for each pixel position mode output from the mode control unit 71. ) And the target pixel (teacher data), which is each component in the vector v of the equation (8), the multiplication (x in y i ) of the student data and the teacher data, and the calculation corresponding to the summation (Σ). I do.

【0117】正規方程式加算回路68は、以上の足し込
みを、教師データとしての学習用の画像データのすべて
の画素を注目画素として行い、これにより、各クラスに
ついて、画素位置モードごとに、式(8)に示した正規
方程式をたてる。
The normal equation adding circuit 68 performs the above addition with all the pixels of the image data for learning as the teacher data as the target pixel, whereby the expression ( Create the normal equation shown in 8).

【0118】タップ係数決定回路69は、正規方程式加
算回路68においてクラスごとに、かつ、画素位置モー
ドごとに求められた正規方程式を解くことにより、クラ
スごとに、64の画素位置モードに対応する64セット
のタップ係数を求め、係数テーブル記憶部70の、各ク
ラスに対応するアドレスに供給する。
The tap coefficient determination circuit 69 solves the normal equation obtained in the normal equation addition circuit 68 for each class and for each pixel position mode, and thus 64 for each class corresponds to 64 pixel position modes. The tap coefficient of the set is calculated and supplied to the address corresponding to each class in the coefficient table storage unit 70.

【0119】なお、学習用の画像として用意する画像の
枚数や、その画像の内容等によっては、正規方程式加算
回路68において、タップ係数を求めるのに必要な数の
正規方程式が得られないクラスや画素位置モードが生じ
る場合があり得るが、タップ係数決定回路69は、その
ようなクラスや画素位置モードについては、例えば、デ
フォルトのタップ係数を出力する。
Depending on the number of images prepared as images for learning, the contents of the images, etc., the normal equation adding circuit 68 may not obtain the number of normal equations required to obtain the tap coefficient. Although a pixel position mode may occur, the tap coefficient determination circuit 69 outputs, for example, a default tap coefficient for such a class or pixel position mode.

【0120】係数テーブル記憶部70は、タップ係数決
定回路69から供給されるクラスごとの64セットのタ
ップ係数を記憶する。
The coefficient table storage unit 70 stores 64 sets of tap coefficients for each class supplied from the tap coefficient determination circuit 69.

【0121】モード制御部71は、予測タップ抽出回路
65から供給される注目画素の位置情報に基づき、その
注目画素の画素位置モードを判定する。そして、モード
制御部71は、注目画素の画素位置モードを、正規方程
式加算回路68に供給する。
The mode control section 71 determines the pixel position mode of the target pixel based on the position information of the target pixel supplied from the prediction tap extraction circuit 65. Then, the mode control unit 71 supplies the pixel position mode of the target pixel to the normal equation adding circuit 68.

【0122】次に、図9のフローチャートを参照して、
図8の学習装置の処理(学習処理)について説明する。
Next, referring to the flow chart of FIG.
The processing (learning processing) of the learning device in FIG. 8 will be described.

【0123】学習処理では、まず最初に、ステップS3
1において、ブロック化回路61、DCT回路62、量
子化回路63、および逆量子化回路64が、学習用の画
像データをJPEG符号化し、さらに、その符号化デー
タから、生徒データとなるDCT係数を取得する。
In the learning process, first, in step S3
1, the block circuit 61, the DCT circuit 62, the quantization circuit 63, and the dequantization circuit 64 JPEG-encode the learning image data, and further, from the encoded data, the DCT coefficient that becomes the student data. get.

【0124】即ち、ブロック化回路61は、学習用の画
像データを、JPEG符号化における場合と同様に、8
×8画素のブロックにブロック化する。DCT回路62
は、ブロック化回路61がブロック化した画像データの
ブロックを、順次読み出し、DCT変換することで、D
CT係数のブロックとする。量子化回路63は、DCT
回路62において得られたDCT係数のブロックを順次
読み出し、JPEG符号化に用いられるのと同一の量子
化テーブルにしたがって量子化して、量子化DCT係数
で構成されるブロックとする。そして、逆量子化回路6
4は、量子化回路63から、量子化DCT係数のブロッ
クを順次読み出して逆量子化し、生徒データとしてのブ
ロックごとのDCT係数を求める。
That is, the blocking circuit 61 converts the learning image data into 8 blocks, as in the case of JPEG encoding.
Block into blocks of × 8 pixels. DCT circuit 62
By sequentially reading blocks of the image data blocked by the blocking circuit 61 and performing DCT conversion,
It is a block of CT coefficients. The quantization circuit 63 uses the DCT
The blocks of DCT coefficients obtained in the circuit 62 are sequentially read and quantized in accordance with the same quantization table used for JPEG encoding to form blocks including quantized DCT coefficients. Then, the inverse quantization circuit 6
4 sequentially reads blocks of quantized DCT coefficients from the quantization circuit 63 and inversely quantizes them to obtain DCT coefficients for each block as student data.

【0125】その後、予測タップ抽出回路65は、ブロ
ック化回路61でブロック化された画像データのブロッ
クを、順次、注目ブロックとする。そして、予測タップ
抽出回路65は、ステップS32において、注目ブロッ
クの画素のうち、ラスタスキャン順で、まだ注目画素と
していないものを注目画素として選択し、その注目画素
の位置情報を、モード制御部71に出力して、ステップ
S33に進む。
After that, the prediction tap extracting circuit 65 sequentially sets the blocks of the image data divided by the blocking circuit 61 as the target block. Then, in step S32, the prediction tap extraction circuit 65 selects, as the pixel of interest, a pixel of the block of interest that has not yet been set as the pixel of interest in the raster scan order, and the position information of the pixel of interest is set to the mode control unit 71. Output to step S33.

【0126】ステップS33では、モード制御部71
が、予測タップ抽出回路65からの位置情報に基づい
て、注目画素の画素位置モード#nを判定し、その画素
位置モード#nを、正規方程式加算回路68に供給し
て、ステップS34に進む。
In step S33, the mode control unit 71
Determines the pixel position mode #n of the target pixel based on the position information from the prediction tap extraction circuit 65, supplies the pixel position mode #n to the normal equation addition circuit 68, and proceeds to step S34.

【0127】ステップS34では、クラスタップ抽出回
路66は、逆量子化回路64から、注目画素をクラス分
類するのに用いるDCT係数を読み出して、クラスタッ
プを構成する。即ち、ここでは、クラスタップ抽出回路
64は、図5のクラスタップ抽出回路42と同様に、注
目画素を含むブロックの64個のDCT係数を、ラスタ
スキャン順に抽出し、その64個のDCT係数のシーケ
ンスを、注目画素のクラスタップとする。この注目画素
のクラスタップは、クラスタップ抽出回路66からクラ
ス分類回路67に供給される。
In step S34, the class tap extraction circuit 66 reads the DCT coefficient used for classifying the pixel of interest from the inverse quantization circuit 64, and forms a class tap. That is, here, the class tap extraction circuit 64 extracts the 64 DCT coefficients of the block including the pixel of interest in the raster scan order, similarly to the class tap extraction circuit 42 of FIG. Let the sequence be the class tap of the pixel of interest. The class tap of the pixel of interest is supplied from the class tap extraction circuit 66 to the class classification circuit 67.

【0128】クラス分類回路67は、ステップS35に
おいて、クラスタップ抽出回路66からのクラスタップ
を用いて、注目画素をクラス分類し、その結果得られる
クラスコードを、正規方程式加算回路68に出力する。
In step S35, the class classification circuit 67 classifies the pixel of interest using the class tap from the class tap extraction circuit 66, and outputs the resulting class code to the normal equation addition circuit 68.

【0129】一方、予測タップ抽出回路65は、ステッ
プS36において、逆量子化回路64から、注目画素の
画素値を予測するのに用いるDCT係数を読み出し、予
測タップとして構成する。即ち、予測タップ抽出回路6
5は、注目画素を含むブロックの64個のDCT係数
を、例えば、ラスタスキャン順に抽出し、その64個の
DCT係数のシーケンスを、注目画素の予測タップとす
る。この予測タップは、予測タップ抽出回路65から正
規方程式加算回路68に供給される。
On the other hand, the prediction tap extraction circuit 65 reads the DCT coefficient used for predicting the pixel value of the target pixel from the inverse quantization circuit 64 in step S36, and configures it as a prediction tap. That is, the prediction tap extraction circuit 6
5 extracts the 64 DCT coefficients of the block including the pixel of interest, for example, in raster scan order, and uses the sequence of the 64 DCT coefficients as the prediction tap of the pixel of interest. This prediction tap is supplied from the prediction tap extraction circuit 65 to the normal equation addition circuit 68.

【0130】ここで、図8の学習装置では、図5の係数
変換回路32における場合と同様に、各ブロックごと
に、そのブロックのすべての画素について、同一の予測
タップが構成されるので、実際には、ステップS36の
予測タップを構成する処理は、注目ブロックについて、
最初に注目画素とされる画素に対してだけ行えば、残り
の63画素に対しては、行う必要がない。このことは、
ステップS34のクラスタップを構成する処理、および
ステップS35のクラス分類処理についても、同様であ
る。
Here, in the learning device of FIG. 8, as in the case of the coefficient conversion circuit 32 of FIG. 5, the same prediction taps are formed for all the pixels of each block for each block. In the process of configuring the prediction tap in step S36,
It is not necessary to perform it for the remaining 63 pixels if it is performed only for the pixel of interest first. This is
The same applies to the process of configuring the class tap in step S34 and the class classification process of step S35.

【0131】その後、ステップS37において、正規方
程式加算回路68が、ブロック化回路61から、教師デ
ータ(注目教師データ)としての注目画素を読み出し、
予測タップ抽出回路65からの生徒データとしての予測
タップ(を構成するDCT係数)、および教師データと
しての注目画素を対象として、式(8)の行列Aとベク
トルvの、上述したような足し込みを、クラス分類回路
67からの注目画素のクラスコードごとに、かつモード
制御部71からの注目画素の画素位置モードごとに行
う。
Then, in step S37, the normal equation adding circuit 68 reads out the target pixel as the teacher data (target teacher data) from the blocking circuit 61,
For the prediction tap (the DCT coefficient that constitutes the prediction tap) as the student data from the prediction tap extraction circuit 65 and the target pixel as the teacher data, the matrix A and the vector v of the equation (8) are added as described above. Is performed for each class code of the pixel of interest from the class classification circuit 67 and for each pixel position mode of the pixel of interest from the mode control unit 71.

【0132】そして、ステップS38に進み、予測タッ
プ抽出回路65は、注目ブロックのすべての画素を、注
目画素として、足し込みを行ったかどうかを判定する。
ステップS38において、注目ブロックのすべての画素
を、注目画素として、まだ足し込みを行っていないと判
定された場合、ステップS32に戻り、予測タップ抽出
回路65は、注目ブロックの画素のうち、ラスタスキャ
ン順で、まだ、注目画素とされていない画素を、新たに
注目画素として、以下、同様の処理を繰り返す。
Then, in step S38, the prediction tap extracting circuit 65 determines whether or not addition has been performed with all the pixels of the target block as the target pixels.
If it is determined in step S38 that all pixels of the target block have not been added as target pixels, the process returns to step S32, and the prediction tap extraction circuit 65 performs raster scan among the pixels of the target block. In this order, a pixel which has not yet been set as a target pixel is newly set as a target pixel, and the same processing is repeated thereafter.

【0133】また、ステップS38において、注目ブロ
ックのすべての画素を、注目画素として、足し込みを行
ったと判定された場合、ステップS39に進み、予測タ
ップ抽出回路65は、ブロック化回路61でブロック化
された学習用の画像データのブロックすべてを、注目ブ
ロックとして処理を行ったかどうかを判定する。ステッ
プS39において、学習用の画像データのブロックすべ
てを、注目ブロックとして、まだ処理を行っていないと
判定された場合、予測タップ抽出回路65は、学習用の
画像データのブロックのうち、まだ、注目ブロックとさ
れていないものが、新たに注目ブロックとされ、ステッ
プS32に戻り、以下、同様の処理が繰り返される。
If it is determined in step S38 that all pixels of the target block have been added as target pixels, the process proceeds to step S39, where the prediction tap extraction circuit 65 is blocked by the blocking circuit 61. It is determined whether or not all the blocks of the learned image data for learning have been processed as the block of interest. When it is determined in step S39 that all blocks of the learning image data have not been processed as the blocks of interest, the prediction tap extraction circuit 65 determines that all the blocks of the image data for learning have not been processed. A block that is not a block is newly set as a block of interest, the process returns to step S32, and the same process is repeated thereafter.

【0134】一方、ステップS39において、学習用の
画像データのブロックすべてを、注目ブロックとして処
理を行ったと判定された場合、正規方程式加算回路68
は、各クラスについての画素位置モードごとの正規方程
式を、タップ係数決定回路69に供給し、ステップS4
0に進む。
On the other hand, if it is determined in step S39 that all the blocks of the image data for learning have been processed as the block of interest, the normal equation adding circuit 68
Supplies the normal equation for each pixel position mode for each class to the tap coefficient determination circuit 69, and in step S4.
Go to 0.

【0135】ステップS40では、タップ係数決定回路
69が、各クラスの画素位置モードごとの正規方程式を
解くことにより、各クラスごとに、そのクラスの64の
画素位置モードそれぞれに対応する64セットのタップ
係数を求め、係数テーブル記憶部70の、各クラスに対
応するアドレスに供給して記憶させ、処理を終了する。
In step S40, the tap coefficient determination circuit 69 solves the normal equation for each pixel position mode of each class, thereby giving 64 sets of taps corresponding to each of the 64 pixel position modes of the class. The coefficient is obtained, supplied to the address corresponding to each class in the coefficient table storage unit 70 to be stored therein, and the processing is ended.

【0136】以上のようにして、係数テーブル記憶部7
0に記憶された各クラスごとのタップ係数が、図5の係
数テーブル記憶部44に記憶されている。
As described above, the coefficient table storage unit 7
The tap coefficient for each class stored in 0 is stored in the coefficient table storage unit 44 of FIG.

【0137】従って、係数テーブル記憶部44に記憶さ
れたタップ係数は、DCT係数を用いた線形予測演算を
行うことにより得られる元の画素値の予測値の予測誤差
(ここでは、自乗誤差)が、統計的に最小になるように
学習を行うことにより求められたものであり、その結
果、図5の係数変換回路32によれば、JPEG符号化
された画像を、元の画像に限りなく近い画像に復号する
ことができる。
Therefore, the tap coefficient stored in the coefficient table storage unit 44 has a prediction error (square error here) of the prediction value of the original pixel value obtained by performing the linear prediction calculation using the DCT coefficient. , Which is obtained by learning so as to be statistically minimized. As a result, according to the coefficient conversion circuit 32 of FIG. 5, the JPEG encoded image is as close as possible to the original image. Can be decoded into images.

【0138】また、上述したように、JPEG符号化さ
れた画像の復号処理と、その画質を向上させるための処
理とが、同時に施されることとなるので、JPEG符号
化された画像から、効率的に、画質の良い復号画像を得
ることができる。
Further, as described above, the decoding process for the JPEG-encoded image and the process for improving the image quality are performed at the same time, so that the JPEG-encoded image can be efficiently converted. Therefore, a decoded image with high image quality can be obtained.

【0139】ところで、図5の係数変換回路32では、
図10(A)に示すように、各ブロックについて、0乃
至63の64モードの画素位置モードが存在し、積和演
算回路45において、画素位置モードごとのタップ係数
を用いて、式(1)の線形予測演算が行われるから、注
目画素についてクラス分類を行わないとしても、つま
り、クラスの総数が1クラスであるとしても、タップ係
数は、64セット必要になる。
By the way, in the coefficient conversion circuit 32 of FIG.
As shown in FIG. 10A, in each block, there are 64 pixel position modes of 0 to 63, and in the product-sum calculation circuit 45, using the tap coefficient for each pixel position mode, Equation (1) Since the linear prediction calculation is performed, even if the target pixel is not classified, that is, even if the total number of classes is one, 64 sets of tap coefficients are required.

【0140】また、図5の係数変換回路32では、図1
0(B)に示すように、予測タップ抽出回路41におい
て、注目画素を含むブロック(注目ブロック)の64個
のDCT係数すべてが、ラスタスキャン順に抽出され、
その64個のDCT係数のシーケンスが予測タップとさ
れることから、その予測タップを構成するDCT係数
(以下、適宜、DCT係数タップという)を用いて、式
(1)の線形予測演算を行うには、64個のタップ係数
が必要となる。
Further, in the coefficient conversion circuit 32 of FIG.
As shown in 0 (B), in the prediction tap extraction circuit 41, all 64 DCT coefficients of the block including the pixel of interest (block of interest) are extracted in raster scan order,
Since the sequence of the 64 DCT coefficients is used as a prediction tap, it is possible to perform the linear prediction calculation of Expression (1) using the DCT coefficient (hereinafter, appropriately referred to as DCT coefficient tap) forming the prediction tap. Requires 64 tap coefficients.

【0141】即ち、いま、ブロックにおけるある画素の
画素位置モードを#nとすると、図5の積和演算回路4
5において、その画素の画素値の予測値Lnは、式
(1)に対応する次式にしたがって求められる。
That is, assuming that the pixel position mode of a certain pixel in the block is #n, the product-sum calculation circuit 4 of FIG.
5, the predicted value L n of the pixel value of that pixel is obtained according to the following equation corresponding to equation (1).

【0142】 Ln=Fn,0×f0+Fn,1×f1+・・・+Fn,63×f63 ・・・(9)L n = F n, 0 × f 0 + F n, 1 × f 1 + ... + F n, 63 × f 63 (9)

【0143】但し、fi-1は、予測タップとしての64
個のDCT係数のシーケンスのうちの、先頭からi番目
のDCT係数を表す。また、Fn,i-1は、画素位置モー
ド#nのタップ係数のセットのうちの、予測タップとし
ての64個のDCT係数のシーケンスの先頭からi番目
のDCT係数fi-1と乗算されるタップ係数を表す。
However, f i-1 is 64 as a prediction tap.
It represents the i-th DCT coefficient from the beginning of the sequence of DCT coefficients. Further, F n, i−1 is multiplied by the i- th DCT coefficient f i−1 from the beginning of the sequence of 64 DCT coefficients as prediction taps in the set of tap coefficients in the pixel position mode #n. Represents the tap coefficient.

【0144】式(9)において、画素位置モード#n
は、0乃至63の64個の値を取り得るから、クラスの
総数が1クラスであったとしても、タップ係数の個数
は、64×64=4096個必要となる。さらに、注目
画素についてクラス分類が行われる場合には、そのクラ
スの総数をCとすると、4096×C個のタップ係数が
必要となる。従って、図5の係数テーブル記憶部44と
しては、少なくとも、そのような数のタップ係数を記憶
することのできる記憶容量のものが必要となる。
In equation (9), pixel position mode #n
Can take 64 values from 0 to 63. Therefore, even if the total number of classes is 1, the number of tap coefficients is 64 × 64 = 4096. Further, when the target pixel is classified into classes, 4096 × C tap coefficients are required, where C is the total number of classes. Therefore, at least the coefficient table storage unit 44 of FIG. 5 needs to have a storage capacity capable of storing such a number of tap coefficients.

【0145】また、学習装置では、各クラスについて、
64個の画素位置モードごとに、正規方程式がたてられ
る。従って、ブロックにおける各画素の位置を考慮しな
い場合、つまり、画素位置モードを1つのモードだけと
する場合に比較して、教師データと生徒データの組が、
64個の画素位置モードごとの正規方程式に分散される
こととなり、このため、学習効率が1/64に低下す
る。
In the learning device, for each class,
A normal equation is established for each of the 64 pixel position modes. Therefore, as compared with the case where the position of each pixel in the block is not considered, that is, the pixel position mode is only one mode, the set of teacher data and student data is
It is distributed to the normal equation for each of the 64 pixel position modes, which reduces the learning efficiency to 1/64.

【0146】そこで、図11は、本発明を適用した係数
変換回路32の第1実施の形態の構成例を示している。
なお、図中、図5における場合と対応する部分について
は、同一の符号を付してあり、以下では、その説明は、
適宜省略する。即ち、図11の係数変換回路32は、モ
ード制御部46に代えてモード制御部81が設けられて
いるとともに、符号制御部82が新たに設けられている
他は、図5における場合と基本的に同様に構成されてい
る。
Therefore, FIG. 11 shows a configuration example of the first embodiment of the coefficient conversion circuit 32 to which the present invention is applied.
In the figure, parts corresponding to those in FIG. 5 are designated by the same reference numerals, and the description thereof will be given below.
Omitted as appropriate. That is, the coefficient conversion circuit 32 of FIG. 11 is basically the same as the case of FIG. 5 except that the mode control unit 81 is provided instead of the mode control unit 46 and the code control unit 82 is newly provided. Is similarly configured.

【0147】モード制御部81は、図5のモード制御部
46における場合と同様に、予測タップ抽出回路41か
ら供給される注目画素の位置情報に基づいて、その画素
位置モードを判定する。さらに、モード制御部81は、
注目画素の画素位置モードを、例えば、1/4に縮退
し、ブロックにおける画素の数よりも総数が少ない(総
数が1/4の)画素位置モードである縮退画素位置モー
ドを得て、積和演算回路45に供給する。また、モード
制御部81は、後述するような注目画素の領域情報を得
て、その領域情報に基づき、符号制御部82を制御す
る。
The mode control unit 81 determines the pixel position mode based on the position information of the pixel of interest supplied from the prediction tap extraction circuit 41, as in the case of the mode control unit 46 of FIG. Furthermore, the mode control unit 81
The pixel position mode of the pixel of interest is degenerated to, for example, 1/4, and a degenerate pixel position mode that is a pixel position mode in which the total number is smaller than the number of pixels in the block (total number is 1/4) is obtained, and the sum of products is calculated. It is supplied to the arithmetic circuit 45. Further, the mode control unit 81 obtains area information of a pixel of interest, which will be described later, and controls the code control unit 82 based on the area information.

【0148】符号制御部82には、予測タップ抽出回路
41が出力する注目画素についての予測タップが供給さ
れるようになっており、符号制御部82は、モード制御
部81の制御にしたがい、予測タップ抽出回路41から
の予測タップを構成するDCT係数の符号を操作し、積
和演算回路45に出力する。
The code control unit 82 is supplied with the prediction tap for the pixel of interest output from the prediction tap extraction circuit 41. The code control unit 82 follows the control of the mode control unit 81 and performs prediction. The sign of the DCT coefficient forming the prediction tap from the tap extraction circuit 41 is operated and output to the product-sum calculation circuit 45.

【0149】ここで、図11の実施の形態では、モード
制御部81において、画素位置モードが1/4に縮退さ
れ(減らされ)、縮退画素位置モードとされる。そし
て、モード制御部81から積和演算回路45に対して
は、縮退画素位置モードが供給され、積和演算回路45
では、注目画素の縮退画素位置モードに対応するタップ
係数のセットを用いて、式(1)の線形予測演算が行わ
れる。
Here, in the embodiment of FIG. 11, the pixel position mode is degenerated (reduced) to 1/4 in the mode control unit 81 to be the degenerated pixel position mode. Then, the degenerate pixel position mode is supplied from the mode control unit 81 to the product-sum calculation circuit 45, and the product-sum calculation circuit 45 is supplied.
Then, the linear prediction calculation of Expression (1) is performed using the set of tap coefficients corresponding to the degenerate pixel position mode of the pixel of interest.

【0150】従って、図11の実施の形態では、タップ
係数は、各クラスについて、縮退画素位置モードごとに
存在すれば足り、縮退画素位置モードは、ここでは、画
素位置モードの総数の1/4、つまり16モード(=6
4モード/4)であるから、タップ係数の総数を少なく
することができる。
Therefore, in the embodiment of FIG. 11, it suffices that the tap coefficient exists for each degenerate pixel position mode for each class, and the degenerate pixel position mode here is 1/4 of the total number of pixel position modes. , That is, 16 modes (= 6
Since 4 modes / 4), the total number of tap coefficients can be reduced.

【0151】即ち、図11の係数テーブル記憶部44に
おいては、各クラスについて、16の縮退画素位置モー
ドごとのタップ係数のセット、つまり16セットのタッ
プ係数が記憶されている。従って、各クラスについて、
64の画素位置モードごとのタップ係数のセット(64
セットのタップ係数)を記憶する図5における場合に比
較して、係数テーブル記憶部44として、記憶容量の小
さいものを採用することが可能となる。
That is, the coefficient table storage unit 44 of FIG. 11 stores a set of 16 tap coefficients for each degenerate pixel position mode, that is, 16 sets of tap coefficients for each class. So for each class,
A set of tap coefficients for each of 64 pixel position modes (64
As compared with the case of FIG. 5 in which the tap coefficient of the set) is stored, it is possible to use the coefficient table storage unit 44 having a small storage capacity.

【0152】次に、図12を参照して、モード制御部8
1による画素位置モードの縮退(画素位置モードの縮退
画素位置モードへの変換)と、符号制御部82による予
測タップの符号の操作について説明する。
Next, referring to FIG. 12, the mode control unit 8
The degeneracy of the pixel position mode by 1 (conversion of the pixel position mode to the degenerate pixel position mode) and the operation of the sign of the prediction tap by the sign control unit 82 will be described.

【0153】モード制御部81は、注目画素が、注目ブ
ロックにおける複数の領域のうちのいずれに位置するか
によって、その注目画素の画素位置モードを縮退画素位
置モードに変換する。
The mode control unit 81 converts the pixel position mode of the target pixel into the degenerate pixel position mode depending on which of the plurality of regions in the target block the target pixel is located in.

【0154】即ち、モード制御部81は、注目ブロック
を、垂直方向と水平方向にそれぞれ2等分して得られる
左上、右上、左下、右下の4つの4×4の領域のうちの
いずれの領域に、注目画素が位置するかを判定する。
That is, the mode control section 81 determines which of the four 4 × 4 regions of upper left, upper right, lower left and lower right obtained by dividing the target block into two equal parts in the vertical direction and the horizontal direction. It is determined whether the pixel of interest is located in the area.

【0155】注目画素が位置する領域(以下、適宜、注
目領域という)が、注目ブロックの左上の領域(左上領
域)である場合、モード制御部81は、注目ブロックに
おける注目画素の位置を表す情報を、縮退画素位置モー
ドとして出力する。即ち、この場合、モード制御部81
は、例えば、図12(A−1)に示すように、注目ブロ
ックの4×4の左上領域のいずれに、注目画素が位置す
るかによって、0乃至15の16モードの縮退画素位置
モードのうちのいずれかを、注目画素の縮退画素位置モ
ードとして出力する。ここで、図12(A−1)の実施
の形態では、4×4の左上領域のラスタスキャン順に、
0から15までの縮退画素位置モードが割り当てられて
いる。即ち、例えば、いま、注目ブロックの左からx番
目で、上からy番目の画素を、p(x,y)と表すこと
とすると、左上領域に位置する画素p(1,1),p
(2,1),p(3,1),p(4,1),p(1,
2),p(2,2),p(3,2),p(4,2),p
(1,3),p(2,3),p(3,3),p(4,
3),p(1,4),p(2,4),p(3,4),p
(4,4)については、縮退画素位置モード#0,#
1,#2,#3,#4,#5,#6,#7,#8,#
9,#10,#11,#12,#13,#14,#15
が、それぞれ出力される。
When the area in which the pixel of interest is located (hereinafter referred to as the area of interest as appropriate) is the upper left area (upper left area) of the block of interest, the mode control unit 81 provides information indicating the position of the pixel of interest in the block of interest. Is output as the degenerate pixel position mode. That is, in this case, the mode control unit 81
For example, as shown in FIG. 12 (A-1), depending on which of the 4 × 4 upper left area of the target block the target pixel is located, among the degenerate pixel position modes of 16 modes of 0 to 15 Is output as the degenerate pixel position mode of the pixel of interest. Here, in the embodiment of FIG. 12A-1, in the raster scan order of the 4 × 4 upper left region,
Degenerate pixel position modes 0 to 15 are assigned. That is, for example, if the pixel at the x-th position from the left and the y-th pixel from the top of the block of interest is represented by p (x, y), the pixels p (1, 1), p located in the upper left region are represented.
(2,1), p (3,1), p (4,1), p (1,
2), p (2, 2), p (3, 2), p (4, 2), p
(1, 3), p (2, 3), p (3, 3), p (4
3), p (1,4), p (2,4), p (3,4), p
For (4, 4), degenerate pixel position modes # 0, #
1, # 2, # 3, # 4, # 5, # 6, # 7, # 8, #
9, # 10, # 11, # 12, # 13, # 14, # 15
Are output respectively.

【0156】さらに、注目領域が左上領域である場合に
は、モード制御部81は、予測タップを構成するDCT
係数の符号を、そのままとするように、符号制御部82
を制御する。従って、この場合、符号制御部82は、予
測タップ抽出回路41が出力する注目画素についての予
測タップとしてのDCT係数を、図12(A−2)に示
すように、そのまま積和演算回路45に供給する。
Further, when the attention area is the upper left area, the mode control unit 81 determines the DCT which constitutes the prediction tap.
The code control unit 82 keeps the code of the coefficient as it is.
To control. Therefore, in this case, the code control unit 82 outputs the DCT coefficient as the prediction tap for the pixel of interest output from the prediction tap extraction circuit 41 to the product-sum operation circuit 45 as it is, as shown in FIG. Supply.

【0157】積和演算回路45は、動作モードが縮退画
素位置モード#n’のときには、予測タップと、注目画
素のクラスに対応する16セットのタップ係数のうちの
セットWn'とを用いて、式(1)の積和演算を行い、そ
の積和演算結果を、注目画素の復号結果とする。
[0157] product-sum operation circuit 45, the operation mode is degenerate pixel position mode #n 'when are the prediction taps, set W n of the tap coefficients of the 16 sets corresponding to the class of the pixel of interest' with the , (1) is performed, and the product-sum operation result is used as the decoding result of the pixel of interest.

【0158】従って、左上領域に位置する注目画素の縮
退画素位置モードを#n’とすると、図11の積和演算
回路45において、その画素の画素値の予測値Lnは、
式(1)に対応する次式にしたがって求められる。
Therefore, assuming that the degenerate pixel position mode of the pixel of interest located in the upper left area is #n ', the predicted value L n of the pixel value of that pixel in the product-sum operation circuit 45 of FIG.
It is obtained according to the following equation corresponding to the equation (1).

【0159】 Ln'=Fn',0×f0+Fn',1×f1+・・・+Fn',63×f63 ・・・(10)L n ′ = F n ′, 0 × f 0 + F n ′, 1 × f 1 + ... + F n ′, 63 × f 63・ ・ ・ (10)

【0160】但し、Fn',i-1は、縮退画素位置モード#
n’のタップ係数のセットのうちの、予測タップとして
の64個のDCT係数のシーケンスの先頭からi番目の
DCT係数fi-1と乗算されるタップ係数を表す。
However, F n ', i-1 is the degenerate pixel position mode #
Of the set of n'tap coefficients, it represents the tap coefficient to be multiplied by the i- th DCT coefficient f i-1 from the beginning of the sequence of 64 DCT coefficients as prediction taps.

【0161】次に、注目領域が、注目ブロックの右上の
領域(右上領域)である場合、モード制御部81は、注
目ブロックを左右に2等分する線(以下、適宜、垂直分
割線という)について、注目画素と線対称の位置にある
注目ブロックの左上領域における画素の位置を表す情報
としての縮退画素位置モードを、注目画素の縮退画素位
置モードとして出力する。即ち、モード制御部81は、
例えば、図12(B−1)に示すように、注目ブロック
の4×4の右上領域のいずれに、注目画素が位置するか
によって、0乃至15の16モードの縮退画素位置モー
ドのうちのいずれかを、注目画素の縮退画素位置モード
として出力する。従って、右上領域に位置する画素p
(8,1),p(7,1),p(6,1),p(5,
1),p(8,2),p(7,2),p(6,2),p
(5,2),p(8,3),p(7,3),p(6,
3),p(5,3),p(8,4),p(7,4),p
(6,4),p(5,4)については、左上領域に位置
する画素p(1,1)乃至p(4,4)における場合と
同様に、縮退画素位置モード#0乃至#15が、それぞ
れ出力される。
Next, when the attention area is the upper right area (upper right area) of the attention block, the mode control unit 81 divides the attention block into left and right lines (hereinafter appropriately referred to as vertical dividing lines). With respect to, the degenerate pixel position mode, which is information indicating the position of the pixel in the upper left region of the block of interest that is line-symmetric with the pixel of interest, is output as the degenerate pixel position mode of the pixel of interest. That is, the mode control unit 81
For example, as shown in FIG. 12 (B-1), depending on which of the 4 × 4 upper right area of the target block the target pixel is located, which of the 16 degenerate pixel position modes from 0 to 15 is selected. Is output as the degenerate pixel position mode of the pixel of interest. Therefore, the pixel p located in the upper right area
(8,1), p (7,1), p (6,1), p (5
1), p (8, 2), p (7, 2), p (6, 2), p
(5, 2), p (8, 3), p (7, 3), p (6
3), p (5,3), p (8,4), p (7,4), p
For (6,4) and p (5,4), the degenerate pixel position modes # 0 to # 15 are the same as in the case of the pixels p (1,1) to p (4,4) located in the upper left region. , Respectively.

【0162】さらに、注目領域が右上領域である場合に
は、モード制御部81は、予測タップを構成するDCT
係数のうち、注目ブロックの偶数列(最左列を第1列と
する)に位置するものの符号を反転するように、符号制
御部82を制御する。従って、この場合、符号制御部8
2は、予測タップ抽出回路41が出力する注目画素につ
いての予測タップを構成するDCT係数のうち、図12
(B−2)に影を付して示す注目ブロックの偶数列に位
置するものの符号を反転し、積和演算回路45に供給す
る。
Further, when the attention area is the upper right area, the mode control unit 81 determines the DCT which constitutes the prediction tap.
The sign control unit 82 is controlled to invert the sign of the coefficient located in the even column (the leftmost column is the first column) of the block of interest. Therefore, in this case, the code control unit 8
2 is a DCT coefficient included in the prediction tap for the pixel of interest output from the prediction tap extraction circuit 41, and FIG.
The sign of the even-numbered column of the block of interest shown shaded in (B-2) is inverted and supplied to the product-sum operation circuit 45.

【0163】積和演算回路45は、動作モードが縮退画
素位置モード#n’のときには、予測タップと、注目画
素のクラスに対応する16セットのタップ係数のうちの
セットWn'とを用いて、式(1)の積和演算を行い、そ
の積和演算結果を、注目画素の復号結果とする。
[0163] product-sum operation circuit 45, the operation mode is degenerate pixel position mode #n 'when are the prediction taps, set W n of the tap coefficients of the 16 sets corresponding to the class of the pixel of interest' with the , (1) is performed, and the product-sum operation result is used as the decoding result of the pixel of interest.

【0164】従って、右上領域に位置する注目画素の縮
退画素位置モードを#n’とすると、図11の積和演算
回路45において、その画素の画素値の予測値Lnは、
式(1)に対応する次式にしたがって求められる。
Therefore, assuming that the degenerate pixel position mode of the pixel of interest located in the upper right area is #n ', the predicted value L n of the pixel value of that pixel in the product-sum operation circuit 45 of FIG.
It is obtained according to the following equation corresponding to the equation (1).

【0165】 Ln'=Fn',0×f0+Fn',1×(−f1)+・・・+Fn',63×(−f63) ・・・(11)L n ′ = F n ′, 0 × f 0 + F n ′, 1 × (−f 1 ) + ... + F n ′, 63 × (−f 63 ) ... (11)

【0166】なお、式(11)においては、予測タップ
を構成する注目ブロックの64個のDCT係数のうち、
偶数列に位置するもの(以下、適宜、偶数列DCT係数
という)に対して、(−1)が乗算されることにより、
その偶数列DCT係数の符号が反転されている(+から
−、または−から+にされている)。
In the equation (11), among the 64 DCT coefficients of the block of interest forming the prediction tap,
By multiplying (-1) by the one located in the even column (hereinafter, appropriately referred to as the even column DCT coefficient),
The sign of the DCT coefficient of the even column is inverted (changed from + to − or − to +).

【0167】ここで、注目領域が、右上領域である場
合、モード制御部81は、上述のように、垂直分割線に
ついて、注目画素と線対称の位置にある左上領域におけ
る画素(以下、適宜、垂直線対称画素という)の縮退画
素位置モードを、注目画素の縮退画素位置モードとして
採用することにより、画素位置モードを縮退する。
Here, when the attention area is the upper right area, the mode control unit 81, as described above, the pixels in the upper left area which are line-symmetrical to the attention pixel with respect to the vertical dividing line (hereinafter referred to as appropriate). The pixel position mode is degenerated by adopting the degenerate pixel position mode of the vertical line symmetric pixel) as the degenerate pixel position mode of the target pixel.

【0168】このように、右上領域の画素の縮退画素位
置モードを、その垂直線対称画素の縮退画素位置モード
と兼用する場合、仮に、クラス分類を行わないとすれ
ば、右上領域の画素と、その垂直線対称画素とは、同一
のタップ係数のセットを用いて予測されることになる。
As described above, when the degenerate pixel position mode of the pixel in the upper right area is also used as the degenerate pixel position mode of the vertical line symmetric pixel, if the classification is not performed, the pixel in the upper right area, The vertically axisymmetric pixel will be predicted using the same set of tap coefficients.

【0169】即ち、右上領域の画素と、その垂直線対称
画素とは、垂直分割線に対して左右対称となる位置関係
を有し、右上領域の画素の画素値は、その位置関係が左
右対称になっている垂直線対称画素と同一の縮退画素位
置モードに対応するタップ係数のセットを用いて予測さ
れる。従って、右上領域の画素の位置におけるDCT係
数の基底となるコサイン波形には、その垂直線対称画素
の位置におけるDCT係数の基底となるコサイン波形の
左右を反転したコサイン波形が割り当てられることにな
る。このため、右上領域の画素の画素値を予測する場合
には、式(11)に示したように、偶数列DCT係数の
符号を反転することとしている。
That is, the pixel in the upper right region and its vertical line symmetric pixel have a left-right symmetrical positional relationship with respect to the vertical dividing line, and the pixel value of the pixel in the upper right region has a left-right symmetrical relationship. Prediction is performed using a set of tap coefficients corresponding to the same degenerate pixel position mode as the vertical line-symmetrical pixel. Therefore, the cosine waveform that is the basis of the DCT coefficient at the pixel position in the upper right region is assigned the cosine waveform that is the left and right of the cosine waveform that is the basis of the DCT coefficient at the position of the vertically axisymmetric pixel. Therefore, when predicting the pixel value of the pixel in the upper right area, the sign of the even-numbered column DCT coefficient is inverted as shown in Expression (11).

【0170】即ち、図13は、偶数列DCT係数となっ
ているDCT係数の1つであるf1の基底となっている
コサイン波形(図13(A))と、偶数列DCT係数で
はないDCT係数の1つであるf2の基底となっている
コサイン波形(図13(B))とを示している。
That is, FIG. 13 shows the cosine waveform (FIG. 13A) which is the basis of f 1 which is one of the DCT coefficients which is the even column DCT coefficient and the DCT coefficient which is not the even column DCT coefficient. FIG. 13B shows a cosine waveform (FIG. 13B) which is the basis of f 2 which is one of the coefficients.

【0171】図13(A)に実線で示す偶数列DCT係
数f1の基底のコサイン波形は、その左右を反転する
と、図13(A)に点線で示す波形となり、この左右反
転波形(点線の波形)は、元のコサイン波形(実線の波
形)の符号を反転したもの(−1倍したもの)となる。
The base cosine waveform of the even column DCT coefficient f 1 shown by the solid line in FIG. 13A becomes the waveform shown by the dotted line in FIG. 13A when the left and right thereof are inverted. The waveform) is the original cosine waveform (solid line waveform) with the sign inverted (multiplied by -1).

【0172】一方、図13(B)に実線で示す、偶数列
DCT係数でないDCT係数f2の基底のコサイン波形
は、その左右を反転すると、やはり、図13(B)に実
線で示す波形に一致する。
On the other hand, the cosine waveform of the base of the DCT coefficient f 2 which is not the even-numbered DCT coefficient shown by the solid line in FIG. 13B becomes the waveform shown by the solid line in FIG. Match.

【0173】従って、空間領域において、右上領域の画
素を、その垂直線対称画素と対応させることは、周波数
領域において、偶数列DCT係数の基底のコサイン波形
の符号を反転させることと等価である。
Therefore, in the spatial domain, associating the pixel in the upper right region with the vertical line-symmetrical pixel is equivalent to inverting the sign of the cosine waveform of the base of the even column DCT coefficient in the frequency domain.

【0174】このため、右上領域の画素の縮退画素位置
モードを、垂直線対称画素の縮退画素位置モードと兼用
して、右上領域の画素の画素値を予測する場合には、式
(11)に示したように、偶数列DCT係数の符号が反
転される。
Therefore, when the degenerate pixel position mode of pixels in the upper right region is also used as the degenerate pixel position mode of vertical line symmetric pixels to predict the pixel value of the pixel in the upper right region, the formula (11) is used. As shown, the sign of the even column DCT coefficients is inverted.

【0175】なお、上述のように、偶数列DCT係数で
ないDCT係数の基底のコサイン波形は、その左右を反
転しても、元のコサイン波形に一致するので、偶数列D
CT係数でないDCT係数については、符号を反転する
必要はない。
As described above, the base cosine waveform of a DCT coefficient that is not an even column DCT coefficient matches the original cosine waveform even if its left and right sides are inverted, so that even column D
For DCT coefficients that are not CT coefficients, it is not necessary to invert the sign.

【0176】次に、注目領域が、注目ブロックの左下の
領域(左下領域)である場合、モード制御部81は、注
目ブロックを上下に2等分する線(以下、適宜、水平分
割線という)について、注目画素と線対称の位置にある
注目ブロックの左上領域における画素の位置を表す情報
としての縮退画素位置モードを、注目画素の縮退画素位
置モードとして出力する。即ち、モード制御部81は、
例えば、図12(C−1)に示すように、注目ブロック
の4×4の左下領域のいずれに、注目画素が位置するか
によって、0乃至15の16モードの縮退画素位置モー
ドのうちのいずれかを、注目画素の縮退画素位置モード
として出力する。従って、左下領域に位置する画素p
(1,8),p(2,8),p(3,8),p(4,
8),p(1,7),p(2,7),p(3,7),p
(4,7),p(1,6),p(2,6),p(3,
6),p(4,6),p(1,5),p(2,5),p
(3,5),p(4,5)については、左上領域に位置
する画素p(1,1)乃至p(4,4)における場合と
同様に、縮退画素位置モード#0乃至#15が、それぞ
れ出力される。
Next, when the attention area is the lower left area of the attention block (lower left area), the mode control unit 81 divides the attention block into upper and lower halves (hereinafter appropriately referred to as horizontal dividing line). With respect to, the degenerate pixel position mode, which is information indicating the position of the pixel in the upper left region of the block of interest that is line-symmetric with the pixel of interest, is output as the degenerate pixel position mode of the pixel of interest. That is, the mode control unit 81
For example, as shown in FIG. 12C-1, depending on which of the 4 × 4 lower left area of the target block the target pixel is located, any one of the 16-mode degenerate pixel position modes 0 to 15 is selected. Is output as the degenerate pixel position mode of the pixel of interest. Therefore, the pixel p located in the lower left area
(1,8), p (2,8), p (3,8), p (4
8), p (1,7), p (2,7), p (3,7), p
(4, 7), p (1, 6), p (2, 6), p (3
6), p (4, 6), p (1, 5), p (2, 5), p
For (3,5) and p (4,5), the degenerate pixel position modes # 0 to # 15 are set in the same manner as the case of the pixels p (1,1) to p (4,4) located in the upper left area. , Respectively.

【0177】さらに、注目領域が左下領域である場合に
は、モード制御部81は、予測タップを構成するDCT
係数のうち、注目ブロックの偶数行(最上行を第1行と
する)に位置するものの符号を反転するように、符号制
御部82を制御する。従って、この場合、符号制御部8
2は、予測タップ抽出回路41が出力する注目画素につ
いての予測タップを構成するDCT係数のうち、図12
(C−2)に影を付して示す注目ブロックの偶数行に位
置するものの符号を反転し、積和演算回路45に供給す
る。
Further, when the attention area is the lower left area, the mode control unit 81 determines the DCT which constitutes the prediction tap.
The sign control unit 82 is controlled to invert the sign of the coefficient located in the even-numbered row (the uppermost row is the first row) of the block of interest. Therefore, in this case, the code control unit 8
2 is a DCT coefficient included in the prediction tap for the pixel of interest output from the prediction tap extraction circuit 41, and FIG.
The sign of the even block of the target block indicated by (C-2) shaded is inverted and supplied to the product-sum calculation circuit 45.

【0178】積和演算回路45は、動作モードが縮退画
素位置モード#n’のときには、予測タップと、注目画
素のクラスに対応する16セットのタップ係数のうちの
セットWn'とを用いて、式(1)の積和演算を行い、そ
の積和演算結果を、注目画素の復号結果とする。
[0178] product-sum operation circuit 45, the operation mode is degenerate pixel position mode #n 'when are the prediction taps, set W n of the tap coefficients of the 16 sets corresponding to the class of the pixel of interest' with the , (1) is performed, and the product-sum operation result is used as the decoding result of the pixel of interest.

【0179】従って、左下領域に位置する注目画素の縮
退画素位置モードを#n’とすると、図11の積和演算
回路45において、その画素の画素値の予測値Lnは、
式(1)に対応する次式にしたがって求められる。
Therefore, assuming that the degenerate pixel position mode of the pixel of interest located in the lower left area is #n ', the predicted value L n of the pixel value of that pixel in the product-sum operation circuit 45 of FIG.
It is obtained according to the following equation corresponding to the equation (1).

【0180】 Ln'=Fn',0×f0+Fn',1×f1+・・・+Fn',63×(−f63) ・・・(12)L n ′ = F n ′, 0 × f 0 + F n ′, 1 × f 1 + ... + F n ′, 63 × (−f 63 ) ... (12)

【0181】なお、式(12)においては、予測タップ
を構成する注目ブロックの64個のDCT係数のうち、
偶数行に位置するもの(以下、適宜、偶数行DCT係数
という)に対して、(−1)が乗算されることにより、
その偶数行DCT係数の符号が反転されている。
In the equation (12), among the 64 DCT coefficients of the block of interest constituting the prediction tap,
By multiplying (-1) by the one located in an even-numbered row (hereinafter, appropriately referred to as even-numbered row DCT coefficient),
The sign of the even row DCT coefficient is inverted.

【0182】ここで、注目領域が、左下領域である場
合、モード制御部81は、上述のように、水平分割線に
ついて、注目画素と線対称の位置にある左上領域におけ
る画素(以下、適宜、水平線対称画素という)の縮退画
素位置モードを、注目画素の縮退画素位置モードとして
採用することにより、画素位置モードを縮退する。
Here, when the attention area is the lower left area, the mode control unit 81, as described above, the pixels in the upper left area (hereinafter, appropriately, with respect to the horizontal dividing line, which are line symmetrical to the attention pixel). The degenerate pixel position mode (referred to as a horizontal line symmetric pixel) is adopted as the degenerate pixel position mode of the target pixel, thereby degenerating the pixel position mode.

【0183】このように、左下領域の画素の縮退画素位
置モードを、その水平線対称画素の縮退画素位置モード
と兼用する場合、仮に、クラス分類を行わないとすれ
ば、左下領域の画素と、その水平線対称画素とは、同一
のタップ係数のセットを用いて予測されることになる。
As described above, when the degenerate pixel position mode of the pixel in the lower left area is also used as the degenerate pixel position mode of the horizontal line symmetrical pixel, if the classification is not performed, the pixel in the lower left area and its Horizontally symmetric pixels will be predicted using the same set of tap coefficients.

【0184】即ち、左下領域の画素と、その水平線対称
画素とは、水平分割線に対して上下対称となる位置関係
を有し、左下領域の画素の画素値は、その位置関係が上
下対称になっている水平線対称画素と同一の縮退画素位
置モードに対応するタップ係数のセットを用いて予測さ
れる。従って、左下領域の画素の位置におけるDCT係
数の基底となるコサイン波形には、その水平線対称画素
の位置におけるDCT係数の基底となるコサイン波形の
上下を反転したコサイン波形が割り当てられることにな
る。このため、左下領域の画素の画素値を予測する場合
には、式(12)に示したように、偶数行DCT係数の
符号を反転することとしている。
That is, the pixel in the lower left area and the horizontal line symmetrical pixel have a positional relationship that is vertically symmetrical with respect to the horizontal dividing line, and the pixel values of the pixel in the lower left area have a vertically symmetrical positional relationship. Prediction is performed using a set of tap coefficients corresponding to the same degenerate pixel position mode as the horizontal symmetric pixel. Therefore, the cosine waveform that is the basis of the DCT coefficient at the pixel position in the lower left region is assigned the cosine waveform that is the inverted cosine waveform that is the basis of the DCT coefficient at the position of the horizontal axisymmetric pixel. Therefore, when predicting the pixel value of the pixel in the lower left area, the sign of the even-numbered row DCT coefficient is inverted as shown in Expression (12).

【0185】即ち、偶数行DCT係数の基底のコサイン
波形は、その上下を反転すると、図13(A)に示した
偶数列DCT係数における場合と同様に、元のコサイン
波形の符号を反転したもの(−1倍したもの)となる。
That is, when the upper and lower sides of the base cosine waveform of the even row DCT coefficient are inverted, the sign of the original cosine waveform is inverted as in the case of the even column DCT coefficient shown in FIG. 13A. (Multiplied by -1).

【0186】一方、偶数行DCT係数でないDCT係数
の基底のコサイン波形は、その上下を反転すると、図1
3(B)に示した偶数列DCT係数でないDCT係数に
おける場合と同様に、元の波形に一致する。
On the other hand, when the cosine waveform of the base of the DCT coefficient which is not the even row DCT coefficient is inverted vertically,
Similar to the case of the DCT coefficient that is not the even-numbered DCT coefficient shown in FIG. 3B, the waveform matches the original waveform.

【0187】従って、空間領域において、左下領域の画
素を、その水平線対称画素と対応させることは、周波数
領域において、偶数行DCT係数の基底のコサイン波形
の符号を反転させることと等価である。
Therefore, in the spatial domain, associating the pixel in the lower left area with the horizontal line-symmetrical pixel is equivalent to inverting the sign of the base cosine waveform of the even row DCT coefficient in the frequency domain.

【0188】このため、左下領域の画素の縮退画素位置
モードを、水平線対称画素の縮退画素位置モードと兼用
して、左下領域の画素の画素値を予測する場合には、式
(12)に示したように、偶数行DCT係数の符号が反
転される。
For this reason, when the degenerate pixel position mode of the pixel in the lower left area is also used as the degenerate pixel position mode of the horizontal line symmetric pixel to predict the pixel value of the pixel in the lower left area, it is expressed by equation (12). As described above, the sign of the even row DCT coefficient is inverted.

【0189】なお、上述のように、偶数行DCT係数で
ないDCT係数の基底のコサイン波形は、その上下を反
転しても、元のコサイン波形に一致するので、偶数行D
CT係数でないDCT係数については、符号を反転する
必要はない。
As described above, the base cosine waveform of the DCT coefficient that is not the even row DCT coefficient matches the original cosine waveform even if it is inverted upside down.
For DCT coefficients that are not CT coefficients, it is not necessary to invert the sign.

【0190】次に、注目領域が、注目ブロックの右下の
領域(右下領域)である場合、モード制御部81は、注
目ブロックの垂直分割線と水平分割線との交点(以下、
適宜、ブロック中心点という)について、注目画素と点
対称の位置にある注目ブロックの左上領域における画素
の位置を表す情報としての縮退画素位置モードを、注目
画素の縮退画素位置モードとして出力する。即ち、モー
ド制御部81は、例えば、図12(D−1)に示すよう
に、注目ブロックの4×4の右下領域のいずれに、注目
画素が位置するかによって、0乃至15の16モードの
縮退画素位置モードのうちのいずれかを、注目画素の縮
退画素位置モードとして出力する。従って、右下領域に
位置する画素p(8,8),p(7,8),p(6,
8),p(5,8),p(8,7),p(7,7),p
(6,7),p(5,7),p(8,6),p(7,
6),p(6,6),p(5,6),p(8,5),p
(7,5),p(6,5),p(5,5)については、
左上領域に位置する画素p(1,1)乃至p(4,4)
における場合と同様に、縮退画素位置モード#0乃至#
15が、それぞれ出力される。
Next, when the attention area is the lower right area (lower right area) of the attention block, the mode control unit 81 causes the intersection point of the vertical division line and the horizontal division line of the attention block (hereinafter,
The degenerate pixel position mode, which is information indicating the position of the pixel in the upper left region of the target block that is point-symmetric with respect to the target pixel, is output as the degenerate pixel position mode of the target pixel. That is, for example, as shown in FIG. 12 (D-1), the mode control unit 81 selects 16 modes from 0 to 15 depending on which of the 4 × 4 lower right region of the target block the target pixel is located. Any one of the degenerate pixel position modes of is output as the degenerate pixel position mode of the pixel of interest. Therefore, the pixels p (8,8), p (7,8), p (6,6) located in the lower right area
8), p (5, 8), p (8, 7), p (7, 7), p
(6,7), p (5,7), p (8,6), p (7,
6), p (6, 6), p (5, 6), p (8, 5), p
For (7,5), p (6,5), p (5,5),
Pixels p (1,1) to p (4,4) located in the upper left area
In the same manner as in the above, the degenerate pixel position modes # 0 to #
15 are output respectively.

【0191】さらに、注目領域が右下領域である場合に
は、モード制御部81は、予測タップを構成するDCT
係数のうち、偶数列DCT係数の符号を反転するととも
に、偶数行DCT係数の符号を反転するように、符号制
御部82を制御する。従って、この場合、符号制御部8
2は、予測タップ抽出回路41が出力する注目画素につ
いての予測タップを構成するDCT係数のうち、図12
(D−2)に影を付して示す注目ブロックの偶数列DC
T係数にのみなっているものと、偶数行DCT係数にの
みなっているものの符号を反転し、積和演算回路45に
供給する。なお、この場合、予測タップを構成するDC
T係数のうち、偶数列DCT係数にもなっており、偶数
行DCT係数にもなっているものは、符号が2回反転さ
れるため、結局、元の符号に戻される。
Further, when the attention area is the lower right area, the mode control unit 81 makes the DCT constituting the prediction tap.
Of the coefficients, the sign control unit 82 is controlled so that the sign of the even-numbered column DCT coefficient is inverted and the sign of the even-numbered row DCT coefficient is inverted. Therefore, in this case, the code control unit 8
2 is a DCT coefficient included in the prediction tap for the pixel of interest output from the prediction tap extraction circuit 41, and FIG.
Even-numbered column DC of the block of interest shown by shadowing (D-2)
The signs of only the T coefficient and those of the even row DCT coefficient are inverted and supplied to the product-sum operation circuit 45. In this case, the DC that constitutes the prediction tap
Of the T coefficients, those that are also even column DCT coefficients and even row DCT coefficients have their signs inverted twice, so that they are eventually returned to their original signs.

【0192】積和演算回路45は、動作モードが縮退画
素位置モード#n’のときには、予測タップと、注目画
素のクラスに対応する16セットのタップ係数のうちの
セットWn'とを用いて、式(1)の積和演算を行い、そ
の積和演算結果を、注目画素の復号結果とする。
[0192] product-sum operation circuit 45, the operation mode is degenerate pixel position mode #n 'when are the prediction taps, set W n of the tap coefficients of the 16 sets corresponding to the class of the pixel of interest' with the , (1) is performed, and the product-sum operation result is used as the decoding result of the pixel of interest.

【0193】従って、右下領域に位置する注目画素の縮
退画素位置モードを#n’とすると、図11の積和演算
回路45において、その画素の画素値の予測値Lnは、
式(1)に対応する次式にしたがって求められる。
[0193] Therefore, when the degenerate pixel position mode of the target pixel located in the lower right area and #n ', in the product-sum operation circuit 45 of FIG. 11, the predicted value L n of the pixel value of the pixel is,
It is obtained according to the following equation corresponding to the equation (1).

【0194】 Ln'=Fn',0×f0+Fn',1×(−f1)+・・・+Fn',63×f63 ・・・(13)L n ′ = F n ′, 0 × f 0 + F n ′, 1 × (−f 1 ) + ... + F n ′, 63 × f 63・ ・ ・ (13)

【0195】なお、式(13)においては、予測タップ
を構成する注目ブロックの64個のDCT係数のうち、
偶数列DCT係数と偶数行DCT係数の両方に対して、
(−1)が乗算されることにより、偶数列DCT係数ま
たは偶数行DCT係数のうちのいずれか一方のみになっ
ているDCT係数の符号が反転されている。
In equation (13), among the 64 DCT coefficients of the block of interest forming the prediction tap,
For both even column DCT coefficients and even row DCT coefficients,
By being multiplied by (−1), the sign of the DCT coefficient which is only one of the even column DCT coefficient or the even row DCT coefficient is inverted.

【0196】ここで、注目領域が、右下領域である場
合、モード制御部81は、上述のように、ブロック中心
点について、注目画素と点対称の位置にある左上領域に
おける画素(以下、適宜、点対称画素という)の縮退画
素位置モードを、注目画素の縮退画素位置モードとして
採用することにより、画素位置モードを縮退する。
Here, when the attention area is the lower right area, the mode control unit 81, as described above, the pixels in the upper left area (hereinafter, appropriately referred to as the center point of the block) are symmetrical with respect to the attention pixel. , A point-symmetrical pixel) is adopted as the degenerate pixel position mode of the target pixel, thereby degenerating the pixel position mode.

【0197】このように、右下領域の画素の縮退画素位
置モードを、その点対称画素の縮退画素位置モードと兼
用する場合、仮に、クラス分類を行わないとすれば、右
下領域の画素と、その点対称画素とは、同一のタップ係
数のセットを用いて予測されることになる。
As described above, when the degenerate pixel position mode of the pixel in the lower right area is also used as the degenerate pixel position mode of the point-symmetrical pixel, if the class classification is not performed, the pixel in the lower right area is regarded as the pixel. , The point-symmetrical pixel will be predicted using the same set of tap coefficients.

【0198】即ち、右下領域の画素と、その点対称画素
とは、ブロック中心点に対して点対称となる位置関係を
有し、つまり、垂直分割線に対して線対称に移動し、さ
らに、水平分割線に対して線対称に移動した位置関係を
有し、右下領域の画素の画素値は、その位置関係が点対
称になっている点対称画素と同一の縮退画素位置モード
に対応するタップ係数のセットを用いて予測される。従
って、右下領域の画素の位置におけるDCT係数の基底
となるコサイン波形には、その点対称画素の位置におけ
るDCT係数の基底となるコサイン波形の左右を反転
し、さらに、上下を反転したコサイン波形が割り当てら
れることになる。このため、右下領域の画素の画素値を
予測する場合には、式(13)に示したように、偶数列
DCT係数の符号を反転し、さらに偶数行DCT係数の
符号を反転することとしている。
That is, the pixel in the lower right area and the point-symmetrical pixel have a positional relationship that is point-symmetrical with respect to the block center point, that is, moves in line symmetry with respect to the vertical dividing line, and , The pixel value of the pixel in the lower right area has a positional relationship that is moved in line symmetry with respect to the horizontal dividing line, and corresponds to the same degenerate pixel position mode as the point-symmetrical pixel whose positional relationship is point symmetric. Is predicted using a set of tap coefficients that Therefore, the cosine waveform that is the basis of the DCT coefficient at the pixel position in the lower right region is the cosine waveform that is the inverted cosine waveform that is the basis of the DCT coefficient at the point-symmetrical pixel position, and that is the inverted cosine waveform. Will be assigned. Therefore, when predicting the pixel value of the pixel in the lower right area, the sign of the even-numbered column DCT coefficient is inverted and the sign of the even-numbered row DCT coefficient is inverted as shown in Expression (13). There is.

【0199】即ち、上述したように、偶数列DCT係数
の基底のコサイン波形は、その左右を反転すると、元の
コサイン波形の符号を反転したものとなり、偶数行DC
T係数の基底のコサイン波形は、その上下を反転する
と、元のコサイン波形の符号を反転したものとなる。
That is, as described above, when the right and left sides of the base cosine waveform of the even-numbered column DCT coefficient are inverted, the sign of the original cosine waveform is inverted, and even-numbered row DCT coefficients are inverted.
When the upper and lower sides of the cosine waveform of the base of the T coefficient are inverted, the sign of the original cosine waveform is inverted.

【0200】従って、空間領域において、右下領域の画
素を、その点対称画素と対応させることは、周波数領域
において、偶数行DCT係数の基底のコサイン波形の符
号を反転させるとともに、偶数行DCT係数の基底のコ
サイン波形の符号を反転させることと等価である。
Therefore, in the spatial domain, associating the pixel in the lower right region with the point-symmetrical pixel inverts the sign of the base cosine waveform of the even-row DCT coefficient in the frequency domain, and also makes the even-row DCT coefficient It is equivalent to inverting the sign of the cosine waveform of the basis of.

【0201】このため、左下領域の画素の画素値を予測
する場合には、式(13)に示したように、偶数列DC
T係数にのみなっているDCT係数と、偶数行DCT係
数にのみなっているDCT係数の符号が反転される。
Therefore, when predicting the pixel value of the pixel in the lower left area, as shown in equation (13), the even column DC
The signs of the DCT coefficient which is only the T coefficient and the DCT coefficient which is only the even row DCT coefficient are inverted.

【0202】なお、偶数列DCT係数でもあり、偶数行
DCT係数でもあるDCT係数については、符号の反転
が2度行われることにより、結局、元の符号に戻るた
め、符号の反転を行う必要はない。
For the DCT coefficient which is both the even-column DCT coefficient and the even-row DCT coefficient, the sign is inverted twice to return to the original sign. Therefore, it is not necessary to invert the sign. Absent.

【0203】式(10)乃至(13)において、縮退画
素位置モード#n’は、0乃至15の16個の値を取り
得るから、クラスの総数が1クラスであるとすると、必
要なタップ係数の総数は、64×16=1024個とな
る。従って、画素位置モードを縮退しない場合(上述し
たように、必要なタップ係数の総数は4096個)に比
較して、係数テーブル記憶部44としては、記憶容量の
小さいもの(単純には、図5における場合の1/4の記
憶容量のもの)を採用することが可能となる。
In equations (10) to (13), the degenerate pixel position mode #n 'can take 16 values from 0 to 15, so if the total number of classes is one, the required tap coefficient Is 64 × 16 = 1024. Therefore, as compared with the case where the pixel position mode is not degenerated (the total number of required tap coefficients is 4096 as described above), the coefficient table storage unit 44 has a small storage capacity (simply, FIG. Of the storage capacity of 1/4).

【0204】なお、上述の場合には、符号制御部82に
おいて、予測タップ抽出回路41が出力する予測タップ
を構成するDCT係数の符号を操作するようにしたが、
符号制御部82では、積和演算回路45が用いるタップ
係数の符号を操作するようにし、積和演算回路45にお
いて、実質的に、式(10)乃至式(13)の予測式が
計算されるようにすることも可能である。
In the above case, the code control unit 82 operates the code of the DCT coefficient forming the prediction tap output from the prediction tap extraction circuit 41.
In the sign control unit 82, the sign of the tap coefficient used by the product-sum calculation circuit 45 is manipulated, and in the product-sum calculation circuit 45, the prediction formulas of Expressions (10) to (13) are substantially calculated. It is also possible to do so.

【0205】次に、図14は、図11のモード制御部8
1の構成例を示している。
Next, FIG. 14 shows the mode control unit 8 of FIG.
1 shows a configuration example of No. 1.

【0206】領域判定部91には、予測タップ抽出回路
41(図11)が出力する注目画素の位置情報が供給さ
れるようになっており、領域判定部91は、その位置情
報に基づき、注目領域を判定する。即ち、領域判定部9
1は、注目画素が、注目ブロックの左上領域、右上領
域、左下領域、右下領域のうちのいずれに位置するかを
判定する。そして、領域判定部91は、注目領域の判定
結果を、領域情報(注目領域が、注目ブロックの左上領
域、右上領域、左下領域、右下領域のうちのいずれであ
るかを表す情報)を出力する。この領域情報は、モード
縮退部93に供給されるとともに、符号制御部82(図
11)にも供給される。そして、符号制御部82では、
この領域情報に基づき、図12で説明したような予測タ
ップの符号の操作(制御)が行われる。
The area determination section 91 is supplied with the position information of the pixel of interest output from the prediction tap extraction circuit 41 (FIG. 11), and the area determination section 91 draws attention based on the position information. Determine the area. That is, the area determination unit 9
1 determines whether the pixel of interest is located in the upper left region, upper right region, lower left region, or lower right region of the block of interest. Then, the region determination unit 91 outputs the determination result of the attention region as region information (information indicating whether the attention region is the upper left region, the upper right region, the lower left region, or the lower right region of the attention block). To do. This area information is supplied to the mode degeneration unit 93 and also to the code control unit 82 (FIG. 11). Then, in the code control unit 82,
Based on this area information, the operation (control) of the code of the prediction tap as described in FIG. 12 is performed.

【0207】画素位置モード判定部92には、予測タッ
プ抽出回路41(図11)が出力する注目画素の位置情
報が供給されるようになっており、画素位置モード判定
部92は、その位置情報に基づき、注目画素の画素位置
モードが、図6に示した64個の画素位置モードのうち
のいずれであるかを判定し、モード縮退部93に供給す
る。
The position information of the pixel of interest output from the prediction tap extraction circuit 41 (FIG. 11) is supplied to the pixel position mode determination unit 92, and the pixel position mode determination unit 92 receives the position information. On the basis of the above, it is determined which of the 64 pixel position modes shown in FIG. 6 the pixel position mode of the pixel of interest is, and the result is supplied to the mode degeneracy unit 93.

【0208】モード縮退部93は、領域判定部91から
供給される注目画素についての領域情報に基づき、画素
位置モード判定部92から供給される注目画素の画素位
置モードを縮退し、縮退画素位置モードを出力する。
The mode degeneracy unit 93 degenerates the pixel position mode of the pixel of interest supplied from the pixel position mode determination unit 92 based on the region information on the pixel of interest supplied from the region determination unit 91, and degenerates the pixel position mode. Is output.

【0209】即ち、モード縮退部93は、注目領域が左
上領域である場合、画素位置モード判定部92が出力す
る画素位置モードが表す注目画素の位置に対応して、図
12(A−1)に示した0乃至15のうちのいずれかの
値を、縮退画素位置モードとして出力する。
That is, when the attention area is the upper left area, the mode degeneracy section 93 corresponds to the position of the attention pixel represented by the pixel position mode output by the pixel position mode determination section 92, as shown in FIG. Any one of the values 0 to 15 shown in is output as the degenerate pixel position mode.

【0210】また、モード縮退部93は、注目領域が右
上領域である場合、画素位置モード判定部92が出力す
る画素位置モードが表す注目画素の位置に対応して、図
12(B−1)に示した0乃至15のうちのいずれかの
値を、縮退画素位置モードとして出力する。さらに、モ
ード縮退部93は、注目領域が左下領域である場合、画
素位置モード判定部92が出力する画素位置モードが表
す注目画素の位置に対応して、図12(C−1)に示し
た0乃至15のうちのいずれかの値を、縮退画素位置モ
ードとして出力し、注目領域が右下領域である場合、画
素位置モード判定部92が出力する画素位置モードが表
す注目画素の位置に対応して、図12(D−1)に示し
た0乃至15のうちのいずれかの値を、縮退画素位置モ
ードとして出力する。
Further, when the attention area is the upper right area, the mode degenerating section 93 corresponds to the position of the attention pixel indicated by the pixel position mode output from the pixel position mode determination section 92, as shown in FIG. 12 (B-1). Any one of the values 0 to 15 shown in is output as the degenerate pixel position mode. Further, when the attention area is the lower left area, the mode degeneration unit 93 corresponds to the position of the attention pixel indicated by the pixel position mode output by the pixel position mode determination unit 92, and is illustrated in FIG. 12 (C-1). When any one of 0 to 15 is output as the degenerate pixel position mode and the attention area is the lower right area, it corresponds to the position of the attention pixel represented by the pixel position mode output by the pixel position mode determination unit 92. Then, one of the values 0 to 15 shown in FIG. 12D-1 is output as the degenerate pixel position mode.

【0211】モード縮退部93が出力する注目画素の縮
退画素位置モードは、積和演算回路45(図11)に供
給され、積和演算回路45では、その縮退画素位置モー
ドに対応するタップ係数を用いて、式(1)の線形予測
演算が行われる。
The degenerate pixel position mode of the pixel of interest output from the mode degenerating unit 93 is supplied to the product-sum operation circuit 45 (FIG. 11), and the product-sum operation circuit 45 obtains the tap coefficient corresponding to the degenerate pixel position mode. Then, the linear prediction calculation of Expression (1) is performed.

【0212】次に、図15のフローチャートを参照し
て、図11の係数変換回路32の処理について説明す
る。
Next, the processing of the coefficient conversion circuit 32 of FIG. 11 will be described with reference to the flowchart of FIG.

【0213】エントロピー復号回路31(図3)が出力
するブロックごとの量子化DCT係数は、逆量子化回路
40に供給され、逆量子化回路40は、ステップS51
において、そこに供給されるブロックごとの量子化DC
T係数の逆量子化を開始する。逆量子化回路40が逆量
子化を行うことにより得られるブロックごとのDCT係
数は、順次、予測タップ抽出回路41およびクラスタッ
プ抽出回路42に供給される。
The quantized DCT coefficient for each block output from the entropy decoding circuit 31 (FIG. 3) is supplied to the dequantization circuit 40, and the dequantization circuit 40 proceeds to step S51.
, The quantized DC for each block supplied thereto
Dequantize the T coefficient. The DCT coefficients for each block obtained by the inverse quantization circuit 40 performing inverse quantization are sequentially supplied to the prediction tap extraction circuit 41 and the class tap extraction circuit 42.

【0214】予測タップ抽出回路41は、逆量子化回路
40から供給されるDCT係数のブロックを、順次、注
目ブロックとする。そして、予測タップ抽出回路41
は、ステップS52において、注目ブロックの画素のう
ち、ラスタスキャン順で、まだ注目画素としていないも
のを注目画素として選択し、その注目画素の位置情報
を、モード制御部81に出力して、ステップS53に進
む。
The prediction tap extracting circuit 41 sequentially sets the blocks of DCT coefficients supplied from the inverse quantizing circuit 40 as the target block. Then, the prediction tap extraction circuit 41
In step S52, among the pixels of the block of interest, those in the raster scan order that have not yet been selected as the pixel of interest are selected as the pixel of interest, and the position information of the pixel of interest is output to the mode control unit 81, and in step S53. Proceed to.

【0215】ステップS53では、モード制御部81
(図14)の領域判定部91と画素位置モード判定部9
2が、予測タップ抽出回路41からの位置情報に基づい
て、注目画素の領域情報と画素位置モード#nをそれぞ
れ判定し、ステップS54に進む。ステップS54で
は、モード制御部81のモード縮退部93が、注目画素
の画素位置モード#nを、その領域情報に基づいて縮退
し、縮退画素位置モード#n’を求める。そして、注目
画素の領域情報は、領域判定部91から符号制御部82
に供給され、注目画素の縮退画素位置モード#n’は、
モード縮退部93から積和演算回路45に供給される。
At step S53, the mode controller 81
Area determination unit 91 and pixel position mode determination unit 9 of FIG.
2 determines the area information of the pixel of interest and the pixel position mode #n based on the position information from the prediction tap extraction circuit 41, and proceeds to step S54. In step S54, the mode degeneracy unit 93 of the mode control unit 81 degenerates the pixel position mode #n of the pixel of interest based on the area information, and obtains a degenerate pixel position mode #n '. Then, the area information of the target pixel is obtained from the area determination unit 91 to the code control unit 82.
And the degenerate pixel position mode #n ′ of the pixel of interest is
It is supplied from the mode degeneracy unit 93 to the product-sum calculation circuit 45.

【0216】その後、ステップS55において、クラス
タップ抽出回路42は、逆量子化回路40から供給され
るDCT係数の中から、注目画素をクラス分類するのに
用いるものを抽出して、クラスタップを構成する。即
ち、ここでは、クラスタップ抽出回路42は、例えば、
図7のステップS14における場合と同様にして、注目
画素のクラスタップを構成し、クラス分類回路43に供
給する。
After that, in step S55, the class tap extraction circuit 42 extracts the DCT coefficients supplied from the inverse quantization circuit 40, which are used for classifying the pixel of interest, to form a class tap. To do. That is, here, the class tap extraction circuit 42, for example,
Similar to the case in step S14 of FIG. 7, a class tap of the pixel of interest is configured and supplied to the class classification circuit 43.

【0217】クラス分類回路43は、ステップS56に
おいて、クラスタップ抽出回路42からのクラスタップ
を用いて、注目画素をクラス分類し、その結果得られる
クラスコードを、係数テーブル記憶部44に出力する。
In step S56, the class classification circuit 43 classifies the pixel of interest using the class tap from the class tap extraction circuit 42, and outputs the resulting class code to the coefficient table storage unit 44.

【0218】係数テーブル記憶部44は、クラス分類回
路43からのクラスコードを受信すると、ステップS5
7において、そのクラスコードに対応するアドレスに記
憶されている16セットのタップ係数を読み出し、積和
演算回路45に出力する。
Upon receiving the class code from the class classification circuit 43, the coefficient table storage section 44 receives the step S5.
In 7, the 16 sets of tap coefficients stored at the address corresponding to the class code are read out and output to the product-sum operation circuit 45.

【0219】即ち、図11の係数テーブル記憶部44
は、上述したように、各クラスについて、縮退画素位置
モードの総数である16セットのタップ係数を記憶して
おり、その中から、注目画素のクラスコードに対応する
アドレスに記憶されている16セットのタップ係数を読
み出し、積和演算回路45に出力する。
That is, the coefficient table storage unit 44 of FIG.
As described above, 16 sets of tap coefficients, which are the total number of degenerate pixel position modes, are stored for each class, and 16 sets of tap coefficients are stored at the address corresponding to the class code of the pixel of interest. The tap coefficient of is read and output to the product-sum calculation circuit 45.

【0220】そして、ステップS58に進み、予測タッ
プ抽出回路41は、注目画素の画素値を予測するのに用
いるDCT係数を抽出し、予測タップとして構成する。
即ち、予測タップ抽出回路41は、例えば、図7のステ
ップS17における場合と同様にして、注目画素の予測
タップを構成し、符号制御部82に供給する。
Then, proceeding to step S58, the prediction tap extraction circuit 41 extracts the DCT coefficient used for predicting the pixel value of the target pixel, and configures it as a prediction tap.
That is, the prediction tap extraction circuit 41 configures a prediction tap of the pixel of interest and supplies the prediction tap to the code control unit 82, for example, as in the case of step S17 of FIG. 7.

【0221】さらに、ステップS58では、符号制御部
82は、予測タップ抽出回路41からの予測タップの符
号を、モード制御部81からの注目画素についての領域
情報に基づいて操作する。
Further, in step S58, the code control unit 82 operates the code of the prediction tap from the prediction tap extraction circuit 41 based on the area information of the pixel of interest from the mode control unit 81.

【0222】即ち、符号制御部82は、領域情報におい
て、注目領域が左上領域であることが示されている場
合、図12(A−2)で説明したように、予測タップ抽
出回路41からの予測タップを、そのまま積和演算回路
45に供給する。
That is, when the region information indicates that the region of interest is the upper left region, the code control unit 82 outputs from the prediction tap extraction circuit 41 as described in FIG. 12 (A-2). The prediction tap is directly supplied to the product-sum calculation circuit 45.

【0223】また、符号制御部82は、領域情報におい
て、注目領域が左上領域であることが示されている場
合、図12(B−2)で説明したように、予測タップ抽
出回路41からの予測タップを構成するDCT係数のう
ち、偶数列DCT係数の符号を反転し、積和演算回路4
5に供給する。
When the region information indicates that the region of interest is the upper left region, the code control unit 82 outputs the prediction tap extraction circuit 41 from the prediction tap extraction circuit 41 as described with reference to FIG. 12B-2. Of the DCT coefficients forming the prediction tap, the sign of the DCT coefficient in the even column is inverted, and the product-sum operation circuit 4
Supply to 5.

【0224】さらに、符号制御部82は、領域情報にお
いて、注目領域が左上領域であることが示されている場
合、図12(C−2)で説明したように、予測タップ抽
出回路41からの予測タップを構成するDCT係数のう
ち、偶数行DCT係数の符号を反転し、積和演算回路4
5に供給する。
Further, when the region information indicates that the region of interest is the upper left region, the code control unit 82 outputs from the prediction tap extraction circuit 41 as described in FIG. 12 (C-2). Of the DCT coefficients forming the prediction tap, the sign of the DCT coefficient in the even-numbered row is inverted, and the product-sum operation circuit 4
Supply to 5.

【0225】また、符号制御部82は、領域情報におい
て、注目領域が左上領域であることが示されている場
合、図12(D−2)で説明したように、予測タップ抽
出回路41からの予測タップを構成するDCT係数のう
ち、偶数列DCT係数または偶数行DCT係数にのみな
っているDCT係数の符号を反転し、積和演算回路45
に供給する。
When the region information indicates that the region of interest is the upper left region, the code control unit 82 outputs from the prediction tap extraction circuit 41 as described with reference to FIG. 12D-2. Of the DCT coefficients forming the prediction tap, the sign of the DCT coefficient that is only the even-column DCT coefficient or the even-row DCT coefficient is inverted, and the product-sum operation circuit 45
Supply to.

【0226】積和演算回路45は、ステップS59にお
いて、ステップS57で係数テーブル記憶部44が出力
する16セットのタップ係数のうち、注目画素の縮退画
素位置モード#n’に対応するタップ係数のセットを取
得して、ステップS60に進み、そのタップ係数のセッ
トと、ステップS58で符号制御部82から供給される
予測タップとを用いて、式(1)に示した積和演算を行
い、注目画素の画素値の復号値を得る。
In step S59, the product-sum calculation circuit 45 sets the tap coefficient corresponding to the degenerate pixel position mode #n 'of the pixel of interest among the 16 sets of tap coefficients output from the coefficient table storage section 44 in step S57. Is obtained, the process proceeds to step S60, and the product-sum operation shown in equation (1) is performed using the set of tap coefficients and the prediction tap supplied from the code control unit 82 in step S58 to obtain the pixel of interest. Get the decoded value of the pixel value of.

【0227】そして、ステップS61に進み、予測タッ
プ抽出回路41は、注目ブロックのすべての画素を、注
目画素として処理を行ったかどうかを判定する。ステッ
プS61において、注目ブロックのすべての画素を、注
目画素として、まだ処理を行っていないと判定された場
合、ステップS52に戻り、予測タップ抽出回路41
は、注目ブロックの画素のうち、ラスタスキャン順で、
まだ、注目画素とされていない画素を、新たに注目画素
として、以下、同様の処理を繰り返す。
Then, in step S61, the prediction tap extracting circuit 41 determines whether or not all the pixels of the target block have been processed as the target pixel. When it is determined in step S61 that all the pixels of the target block have not been processed as the target pixel, the process returns to step S52, and the prediction tap extracting circuit 41
Is the pixel of the block of interest, in raster scan order,
The same process is repeated from now on, assuming that the pixel not yet set as the target pixel is newly set as the target pixel.

【0228】また、ステップS61において、注目ブロ
ックのすべての画素を、注目画素として処理を行ったと
判定された場合、即ち、注目ブロックのすべての画素の
復号値が得られた場合、積和演算回路45は、その復号
値で構成されるブロック(復号ブロック)を、ブロック
分解回路33(図3)に出力し、ステップS62に進
む。
If it is determined in step S61 that all the pixels of the target block have been processed as the target pixel, that is, if the decoded values of all the pixels of the target block have been obtained, the product-sum operation circuit The 45 outputs a block (decoded block) composed of the decoded value to the block decomposition circuit 33 (FIG. 3), and proceeds to step S62.

【0229】ステップS62では、予測タップ抽出回路
41が、逆量子化回路40が出力するDCT係数のブロ
ックすべてを、注目ブロックとして処理したかどうかを
判定する。ステップS62において、逆量子化回路40
が出力するDCT係数のブロックすべてが、まだ、注目
ブロックとされていないと判定された場合、予測タップ
抽出回路41は、逆量子化回路40が出力するDCT係
数のブロックのうち、まだ、注目ブロックとしていない
ブロックを、新たに注目ブロックとして、ステップS5
2に戻り、以下、同様の処理が繰り返される。
In step S62, the prediction tap extraction circuit 41 determines whether or not all the blocks of DCT coefficients output by the inverse quantization circuit 40 have been processed as the block of interest. In step S62, the inverse quantization circuit 40
If it is determined that all the blocks of the DCT coefficients output by the block are not considered as the block of interest, the prediction tap extraction circuit 41 determines that the block of the DCT coefficients output by the inverse quantization circuit 40 is the block of interest. The block that has not been set is newly set as a block of interest, and step S5 is performed.
Returning to 2, the same processing is repeated thereafter.

【0230】また、ステップS62において、逆量子化
回路40が出力するDCT係数のブロックすべてが、注
目ブロックとして処理されたと判定された場合、処理を
終了する。
If it is determined in step S62 that all the blocks of DCT coefficients output by the inverse quantization circuit 40 have been processed as the block of interest, the process ends.

【0231】以上のように、図11の係数変換回路32
では、画素位置モードが縮退されるので、タップ係数の
総数が少なくて済み、係数テーブル記憶部44として、
記憶容量の小さいものを採用して、効率的に、高画質の
画像を復号することが可能となる。
As described above, the coefficient conversion circuit 32 of FIG.
Then, since the pixel position mode is degenerated, the total number of tap coefficients may be small, and as the coefficient table storage unit 44,
It becomes possible to efficiently decode a high-quality image by adopting one having a small storage capacity.

【0232】次に、図16は、図11の係数テーブル記
憶部44に記憶させるタップ係数の学習処理を行う学習
装置の構成例を示している。なお、図中、図8における
場合と対応する部分については、同一の符号を付してあ
り、以下では、その説明は、適宜省略する。即ち、図1
6の学習装置は、モード制御部71に代えて、モード制
御部101が設けられているとともに、符号制御部10
2が新たに設けられている他は、図8における場合と基
本的に同様に構成されている。
Next, FIG. 16 shows an example of the structure of a learning device for carrying out the learning process of the tap coefficient stored in the coefficient table storage section 44 of FIG. In the figure, parts corresponding to those in FIG. 8 are designated by the same reference numerals, and description thereof will be omitted below as appropriate. That is, FIG.
In the learning device of No. 6, a mode control unit 101 is provided instead of the mode control unit 71, and the code control unit 10
The configuration is basically the same as the case in FIG. 8 except that 2 is newly provided.

【0233】モード制御部101は、図11のモード制
御部81(図14)と同様に構成され、予測タップ抽出
回路65から供給される注目画素の位置情報に基づい
て、その画素位置モードを判定し、さらに、その画素位
置モードを縮退することにより、縮退画素位置モードを
得て、正規方程式加算回路68に供給する。また、モー
ド制御部101は、やはり、図11のモード制御部81
と同様に、注目画素の領域情報を判定し、その領域情報
に基づき、符号制御部102を制御する。
The mode control unit 101 is configured similarly to the mode control unit 81 (FIG. 14) of FIG. 11, and determines the pixel position mode based on the position information of the pixel of interest supplied from the prediction tap extraction circuit 65. Then, by further degenerating the pixel position mode, the degenerate pixel position mode is obtained and supplied to the normal equation adding circuit 68. In addition, the mode control unit 101 is also the mode control unit 81 of FIG.
Similarly, the area information of the target pixel is determined, and the code control unit 102 is controlled based on the area information.

【0234】符号制御部102には、予測タップ抽出回
路65が出力する注目画素についての予測タップが供給
されるようになっており、符号制御部102は、図11
の符号制御部82と同様に、モード制御部101の制御
にしたがい、予測タップ抽出回路65からの予測タップ
を構成するDCT係数の符号を操作し、正規方程式加算
回路68に出力する。
The code control unit 102 is supplied with the prediction taps for the pixel of interest output from the prediction tap extraction circuit 65.
Similarly to the sign control unit 82, the sign of the DCT coefficient forming the prediction tap from the prediction tap extraction circuit 65 is operated under the control of the mode control unit 101, and is output to the normal equation addition circuit 68.

【0235】次に、図17のフローチャートを参照し
て、図16の学習装置の処理(学習処理)について説明
する。
Next, the processing (learning processing) of the learning device in FIG. 16 will be described with reference to the flowchart in FIG.

【0236】学習処理では、まず最初に、ステップS7
1において、図9のステップS31における場合と同様
に、ブロック化回路61、DCT回路62、量子化回路
63、および逆量子化回路64が、学習用の画像データ
をJPEG符号化し、さらに、その符号化データから、
生徒データとなるDCT係数を取得する。
In the learning process, first, in step S7.
1, the blocking circuit 61, the DCT circuit 62, the quantization circuit 63, and the dequantization circuit 64 JPEG-encode the learning image data, and further, in the same manner as in step S31 of FIG. From the digitized data,
A DCT coefficient that becomes student data is acquired.

【0237】その後、予測タップ抽出回路65は、ブロ
ック化回路61でブロック化された画像データのブロッ
クを、順次、注目ブロックとする。そして、予測タップ
抽出回路65は、ステップS72において、注目ブロッ
クの画素のうち、ラスタスキャン順で、まだ注目画素と
していないものを注目画素として選択し、その注目画素
の位置情報を、モード制御部101に出力して、ステッ
プS73に進む。
After that, the prediction tap extracting circuit 65 sequentially sets the blocks of the image data divided by the blocking circuit 61 as the target block. Then, in step S72, the prediction tap extraction circuit 65 selects, as the pixel of interest, a pixel of the block of interest that has not yet been set as the pixel of interest in the raster scan order, and the position information of the pixel of interest is set to the mode control unit 101. Output to step S73.

【0238】ステップS73では、モード制御部101
が、予測タップ抽出回路65からの位置情報に基づい
て、注目画素の画素位置モード#nと領域情報を判定
し、ステップS74に進む。ステップS74では、モー
ド制御部101が、注目画素の画素位置モード#nを、
その領域情報に基づいて縮退し、縮退画素位置モード#
n’を求める。そして、モード制御部101は、注目画
素の縮退画素位置モード#n’を、正規方程式加算回路
68に供給するとともに、領域情報を、符号制御部10
2に供給して、ステップS75に進む。
At step S73, the mode control unit 101
Determines the pixel position mode #n of the pixel of interest and the region information based on the position information from the prediction tap extraction circuit 65, and proceeds to step S74. In step S74, the mode control unit 101 sets the pixel position mode #n of the target pixel to
Degenerate and degenerate pixel position mode based on the region information #
Find n '. Then, the mode control unit 101 supplies the degenerate pixel position mode #n ′ of the pixel of interest to the normal equation adding circuit 68, and the area information is also supplied to the code control unit 10.
2 and the process proceeds to step S75.

【0239】ステップS75では、クラスタップ抽出回
路66は、逆量子化回路64から、注目画素をクラス分
類するのに用いるDCT係数を読み出し、例えば、図9
のステップS34における場合と同様にして、クラスタ
ップを構成して、クラス分類回路67に供給する。
In step S75, the class tap extraction circuit 66 reads out the DCT coefficient used for classifying the pixel of interest from the inverse quantization circuit 64, for example, as shown in FIG.
In the same manner as in step S34, the class tap is constructed and supplied to the class classification circuit 67.

【0240】クラス分類回路67は、ステップS76に
おいて、クラスタップ抽出回路66からのクラスタップ
を用い、図9のステップS35における場合と同様にし
て、注目画素をクラス分類し、その結果得られるクラス
コードを、正規方程式加算回路68に出力する。
In step S76, the class classification circuit 67 classifies the pixel of interest using the class tap from the class tap extraction circuit 66 in the same manner as in step S35 of FIG. 9, and obtains the class code obtained as a result. Is output to the normal equation adding circuit 68.

【0241】一方、予測タップ抽出回路65は、ステッ
プS77において、逆量子化回路64から、注目画素の
画素値を予測するのに用いるDCT係数を読み出し、図
9のステップS36における場合と同様にして、予測タ
ップを構成する。この予測タップは、予測タップ抽出回
路65から符号制御部102に供給される。
On the other hand, the prediction tap extraction circuit 65 reads the DCT coefficient used for predicting the pixel value of the target pixel from the inverse quantization circuit 64 in step S77, and performs the same process as in step S36 of FIG. , Configure prediction taps. This prediction tap is supplied from the prediction tap extraction circuit 65 to the code control unit 102.

【0242】さらに、ステップS77では、符号制御部
102が、符号制御部82が図15のステップS58で
行うのと同様にして、予測タップ抽出回路65からの予
測タップの符号を、モード制御部101からの注目画素
についての領域情報に基づいて操作し、正規方程式加算
回路68に供給して、ステップS78に進む。
Further, in step S77, the code control unit 102 sets the code of the prediction tap from the prediction tap extraction circuit 65 to the mode control unit 101 in the same manner as the code control unit 82 does in step S58 of FIG. The pixel is operated based on the area information of the pixel of interest from and is supplied to the normal equation adding circuit 68, and the process proceeds to step S78.

【0243】ステップS78では、正規方程式加算回路
68が、ブロック化回路61から、教師データとしての
注目画素を読み出し、予測タップ抽出回路65からの生
徒データとしての予測タップ(を構成するDCT係
数)、および教師データとしての注目画素を対象とし
て、式(8)の行列Aとベクトルvの、上述したような
足し込みを、クラス分類回路67からの注目画素のクラ
スコードごとに、かつモード制御部101からの注目画
素の縮退画素位置モードごとに行う。
In step S78, the normal equation adding circuit 68 reads out the target pixel as the teacher data from the blocking circuit 61, and the prediction taps (the DCT coefficients forming the prediction taps) as the student data from the prediction tap extracting circuit 65, And for the target pixel as the teacher data, the above-described addition of the matrix A and the vector v in Expression (8) is performed for each class code of the target pixel from the class classification circuit 67, and the mode control unit 101. Is performed for each degenerate pixel position mode of the target pixel from.

【0244】そして、ステップS79に進み、予測タッ
プ抽出回路65は、注目ブロックのすべての画素を、注
目画素として、足し込みを行ったかどうかを判定する。
ステップS79において、注目ブロックのすべての画素
を、注目画素として、まだ足し込みを行っていないと判
定された場合、ステップS72に戻り、予測タップ抽出
回路65は、注目ブロックの画素のうち、ラスタスキャ
ン順で、まだ、注目画素とされていない画素を、新たに
注目画素として、以下、同様の処理を繰り返す。
Then, in step S79, the prediction tap extracting circuit 65 determines whether or not addition has been performed by setting all the pixels of the target block as the target pixels.
If it is determined in step S79 that all the pixels in the target block have not been added as the target pixels, the process returns to step S72, and the prediction tap extraction circuit 65 selects the raster scan among the pixels in the target block. In this order, a pixel which has not yet been set as a target pixel is newly set as a target pixel, and the same processing is repeated thereafter.

【0245】また、ステップS79において、注目ブロ
ックのすべての画素を、注目画素として、足し込みを行
ったと判定された場合、ステップS80に進み、予測タ
ップ抽出回路65は、ブロック化回路61でブロック化
された学習用の画像データのブロックすべてを、注目ブ
ロックとして処理を行ったかどうかを判定する。ステッ
プS80において、学習用の画像データのブロックすべ
てを、注目ブロックとして、まだ処理を行っていないと
判定された場合、予測タップ抽出回路65は、学習用の
画像データのブロックのうち、まだ、注目ブロックとさ
れていないものを、新たに注目ブロックとし、ステップ
S72に戻り、以下、同様の処理が繰り返される。
If it is determined in step S79 that all pixels in the target block have been added as target pixels, the process proceeds to step S80, and the prediction tap extraction circuit 65 is blocked by the blocking circuit 61. It is determined whether or not all the blocks of the learned image data for learning have been processed as the block of interest. If it is determined in step S80 that all blocks of the learning image data have not been processed as the blocks of interest, the prediction tap extraction circuit 65 determines that all the blocks of the image data for learning have not been processed. A block that is not a block is newly set as a block of interest, the process returns to step S72, and the same process is repeated thereafter.

【0246】一方、ステップS80において、学習用の
画像データのブロックすべてを、注目ブロックとして処
理を行ったと判定された場合、正規方程式加算回路68
は、各クラスについての画素位置モードごとの正規方程
式を、タップ係数決定回路69に供給し、ステップS8
1に進む。
On the other hand, if it is determined in step S80 that all blocks of the image data for learning have been processed as the block of interest, the normal equation adding circuit 68
Supplies the normal equation for each pixel position mode for each class to the tap coefficient determination circuit 69, and step S8
Go to 1.

【0247】ステップS81では、タップ係数決定回路
69が、各クラスの縮退画素位置モードごとの正規方程
式を解くことにより、各クラスごとに、そのクラスの1
6の縮退画素位置モードそれぞれに対応する16セット
のタップ係数を求め、係数テーブル記憶部70の、各ク
ラスに対応するアドレスに供給して記憶させ、処理を終
了する。
In step S81, the tap coefficient determination circuit 69 solves the normal equation for each degenerate pixel position mode of each class, thereby
Sixteen sets of tap coefficients corresponding to each of the six degenerate pixel position modes are obtained, supplied to the address corresponding to each class of the coefficient table storage unit 70, and stored therein, and the processing is ended.

【0248】以上のように、図16の学習装置では、各
クラスについて、16個の縮退画素位置モードごとに、
正規方程式がたてられる。従って、図8の学習装置のよ
うに、64個の画素位置モードごとに正規方程式がたて
られる場合に比較して、学習効率を4倍(=(1/1
6)/(1/64))に向上させることができる。
As described above, in the learning device of FIG. 16, for each class, for each of the 16 degenerate pixel position modes,
A normal equation is created. Therefore, as compared with the case where the normal equation is set for each of the 64 pixel position modes as in the learning device of FIG. 8, the learning efficiency is four times (= (1/1
6) / (1/64)).

【0249】次に、図5の係数変換回路32では、図1
0(A)と同一の図18(A)に示すように、各ブロッ
クについて、0乃至63の64個の画素位置モードが存
在するから、上述のように、注目画素についてクラス分
類を行わないとしても(クラスの総数が1クラスである
としても)、64セットのタップ係数が必要になる。
Next, in the coefficient conversion circuit 32 of FIG.
As shown in FIG. 18 (A), which is the same as 0 (A), there are 64 pixel position modes of 0 to 63 for each block. Also (even if the total number of classes is one class), 64 sets of tap coefficients are required.

【0250】また、図5の係数変換回路32では、図1
0(B)と同一の図18(B)に示すように、注目画素
を含むブロック(注目ブロック)の64個のDCT係数
すべてが予測タップとされることから、上述したよう
に、式(1)の線形予測演算を行うには、64個のタッ
プ係数が必要となる。
Further, in the coefficient conversion circuit 32 of FIG.
As shown in FIG. 18 (B), which is the same as 0 (B), all the 64 DCT coefficients of the block including the pixel of interest (block of interest) are used as prediction taps. 64 tap coefficients are required to perform the linear prediction operation of).

【0251】ところで、予測タップは、注目ブロックの
64個のDCT係数すべての他だけでなく、他の情報、
即ち、例えば、図18(C)に示すように、注目ブロッ
クの上、左、右、下にそれぞれ隣接する4画素a,b,
c,dをも用いて構成される場合がある。
By the way, the prediction tap is not limited to all the 64 DCT coefficients of the target block, but also other information,
That is, for example, as shown in FIG. 18C, four pixels a, b, and
It may be configured by using c and d as well.

【0252】ここで、画素aは、注目ブロックの上に隣
接する8画素のうちの、注目画素と同一の列に位置する
画素であり、画素bは、注目ブロックの左に隣接する8
画素のうちの、注目画素と同一の行に位置する画素であ
る。また、画素cは、注目ブロックの右に隣接する8画
素のうちの、注目画素と同一の行に位置する画素であ
り、画素dは、注目ブロックの下に隣接する8画素のう
ちの、注目画素と同一の列に位置する画素である。
Here, the pixel a is a pixel located in the same column as the target pixel among the eight pixels adjacent to the target block, and the pixel b is adjacent to the left of the target block.
Among the pixels, the pixels are located in the same row as the pixel of interest. The pixel c is a pixel located in the same row as the pixel of interest among the eight pixels adjacent to the right of the block of interest, and the pixel d is the pixel of interest among the eight pixels adjacent to the block of interest. It is a pixel located in the same column as the pixel.

【0253】なお、以下、適宜、画素a,b,c,d
を、それぞれ、上隣接ブロック画素、左隣接ブロック画
素、右隣接ブロック画素、下隣接ブロック画素という。
また、以下、適宜、画素a乃至dを、まとめて、隣接ブ
ロック画素という。
The pixels a, b, c and d will be referred to as appropriate below.
Are referred to as upper adjacent block pixels, left adjacent block pixels, right adjacent block pixels, and lower adjacent block pixels, respectively.
Further, hereinafter, the pixels a to d are collectively referred to as an adjacent block pixel as appropriate.

【0254】このように、予測タップが、注目ブロック
の64個のDCT係数すべての他、注目ブロックに隣接
する4画素で構成される場合、式(1)の線形予測演算
を行うには、68(=64+4)個のタップ係数が必要
となる。
As described above, when the prediction tap is composed of all 64 DCT coefficients of the block of interest and 4 pixels adjacent to the block of interest, the linear prediction calculation of the equation (1) requires 68. (= 64 + 4) tap coefficients are required.

【0255】即ち、この場合、ブロックにおけるある画
素の画素位置モードを#nとすると、図5の積和演算回
路45において、その画素の画素値の予測値Lnは、式
(1)に対応する次式にしたがって求められる。
That is, in this case, assuming that the pixel position mode of a certain pixel in the block is #n, the predicted value L n of the pixel value of the pixel in the product-sum operation circuit 45 of FIG. 5 corresponds to the equation (1). It is calculated according to the following formula.

【0256】 Ln=An×a+Bn×b+Cn×c+Dn×d +Fn,0×f0+Fn,1×f1+・・・+Fn,63×f63 ・・・(14)[0256] L n = A n × a + B n × b + C n × c + D n × d + F n, 0 × f 0 + F n, 1 × f 1 + ··· + F n, 63 × f 63 ··· (14)

【0257】但し、fi-1は、予測タップとしての64
個のDCT係数のシーケンスのうちの、先頭からi番目
のDCT係数を表す。また、Fn,i-1は、画素位置モー
ド#nのタップ係数のセットのうちの、予測タップとし
ての64個のDCT係数のシーケンスの先頭からi番目
のDCT係数fi-1と乗算されるタップ係数を表す。ま
た、An,Bn,Cn,Dnは、画素位置モード#nのタッ
プ係数のセットのうちの、予測タップとしての画素(の
画素値)a,b,c,dと乗算されるタップ係数をそれ
ぞれ表す。
However, f i-1 is 64 as a prediction tap.
It represents the i-th DCT coefficient from the beginning of the sequence of DCT coefficients. Further, F n, i−1 is multiplied by the i- th DCT coefficient f i−1 from the beginning of the sequence of 64 DCT coefficients as prediction taps in the set of tap coefficients in the pixel position mode #n. Represents the tap coefficient. Also, A n , B n , C n , and D n are multiplied by (a pixel value of) a, b, c, and d as a prediction tap in the set of tap coefficients in the pixel position mode #n. Each tap coefficient is shown.

【0258】式(14)において、画素位置モード#n
は、0乃至63の64個の値を取り得るから、クラスの
総数が1クラスであったとしても、タップ係数の個数
は、64×68=4352個必要となる。さらに、注目
画素についてクラス分類が行われる場合には、そのクラ
スの総数をCとすると、4352×C個のタップ係数が
必要となる。従って、図5の係数テーブル記憶部44と
しては、少なくとも、そのような数のタップ係数を記憶
することのできる記憶容量のものが必要となる。
In equation (14), pixel position mode #n
Can take 64 values from 0 to 63. Therefore, even if the total number of classes is 1, the number of tap coefficients is 64 × 68 = 4352. Further, when the target pixel is classified into classes, assuming that the total number of classes is C, 4352 × C tap coefficients are required. Therefore, at least the coefficient table storage unit 44 of FIG. 5 needs to have a storage capacity capable of storing such a number of tap coefficients.

【0259】即ち、予測タップを、注目ブロックの64
個のDCT係数すべてだけでなく、他の情報も用いて構
成すると、図5の係数テーブル記憶部44としては、予
測タップを、注目ブロックの64個のDCT係数だけで
構成する場合に比較して、より大容量のものが必要とな
る。
That is, the prediction tap is set to 64 of the target block.
If not only all the DCT coefficients but also other information is used, the coefficient table storage unit 44 of FIG. 5 compares the prediction tap with only the 64 DCT coefficients of the block of interest. , Larger capacity is required.

【0260】さらに、この場合も、画素位置モード#n
は、0乃至63の64個の値を取り得るから、やはり、
ブロックにおける各画素の位置を考慮しない場合(画素
位置モードを1つのモードだけとする場合)に比較し
て、学習装置における学習効率は1/64に低下する。
Further, also in this case, the pixel position mode #n
Can take 64 values from 0 to 63, so
Compared with the case where the position of each pixel in the block is not considered (when the pixel position mode is only one mode), the learning efficiency in the learning device is reduced to 1/64.

【0261】そこで、図19は、本発明を適用した係数
変換回路32の第2実施の形態の構成例を示している。
なお、図中、図11における場合と対応する部分につい
ては、同一の符号を付してあり、以下では、その説明
は、適宜省略する。即ち、図19の係数変換回路32
は、タップ構造記憶部111および逆DCT回路112
が新たに設けられている他は、図11における場合と基
本的に同様に構成されている。
Therefore, FIG. 19 shows a configuration example of the second embodiment of the coefficient conversion circuit 32 to which the present invention is applied.
Note that, in the figure, parts corresponding to those in FIG. 11 are denoted by the same reference numerals, and description thereof will be omitted below as appropriate. That is, the coefficient conversion circuit 32 of FIG.
Is a tap structure storage unit 111 and an inverse DCT circuit 112.
The configuration is basically the same as the case in FIG. 11 except that is newly provided.

【0262】タップ構造記憶部111には、モード制御
部81から、領域情報が供給されるようになっており、
タップ構造記憶部111は、予測タップ抽出回路41が
構成する予測タップのタップ構造を制御する。即ち、タ
ップ構造記憶部111は、注目領域と、予測タップのタ
ップ構造を表すタップ構造情報とを対応付けて記憶して
おり、モード制御部81から供給される領域情報が表す
注目領域と対応付けられているタップ構造情報を読み出
し、予測タップ抽出回路41に供給する。
Area information is supplied to the tap structure storage section 111 from the mode control section 81.
The tap structure storage unit 111 controls the tap structure of the prediction tap formed by the prediction tap extraction circuit 41. That is, the tap structure storage unit 111 stores the attention area and the tap structure information indicating the tap structure of the prediction tap in association with each other, and associates the attention area with the attention area represented by the area information supplied from the mode control unit 81. The tap structure information stored is read and supplied to the prediction tap extraction circuit 41.

【0263】逆DCT回路112には、逆量子化回路4
0が出力するブロックごとのDCT係数が供給されるよ
うになっており、逆DCT回路112は、そのブロック
ごとのDCT係数を逆DCT変換し、ブロックごとの画
素値を求めて、予測タップ抽出回路41に供給する。
The inverse DCT circuit 112 includes an inverse quantization circuit 4
The DCT coefficient for each block output by 0 is supplied, and the inverse DCT circuit 112 performs inverse DCT conversion on the DCT coefficient for each block to obtain the pixel value for each block, and the prediction tap extraction circuit. 41.

【0264】なお、図19の実施の形態では、予測タッ
プ抽出回路41は、タップ構造記憶部111から供給さ
れるタップ構造情報が表すタップ構造の予測タップを構
成する。さらに、予測タップ抽出回路41は、逆量子化
回路40から供給されるDCT係数から、注目ブロック
のDCT係数を抽出する他、逆DCT回路112から供
給される画素から、注目画素についての隣接ブロック画
素a乃至dを抽出し、その隣接ブロック画素a乃至dを
も用いて、タップ構造記憶部111から供給されるタッ
プ構造情報が表すタップ構造の予測タップを構成する。
In the embodiment of FIG. 19, the prediction tap extraction circuit 41 constitutes a prediction tap having a tap structure represented by the tap structure information supplied from the tap structure storage unit 111. Further, the prediction tap extraction circuit 41 extracts the DCT coefficient of the target block from the DCT coefficient supplied from the inverse quantization circuit 40, and the pixel supplied from the inverse DCT circuit 112 to the adjacent block pixel of the target pixel. a to d are extracted, and adjacent block pixels a to d are also used to configure a prediction tap having a tap structure represented by the tap structure information supplied from the tap structure storage unit 111.

【0265】次に、図20を参照して、タップ構造情報
記憶部111による予測タップのタップ構造の制御につ
いて説明する。
Next, the control of the tap structure of the prediction tap by the tap structure information storage unit 111 will be described with reference to FIG.

【0266】注目領域が左上領域である場合、モード制
御部81は、図12(A−1)と同一の図20(A−
1)に示すように、注目ブロックの4×4の左上領域の
いずれに、注目画素が位置するかによって、0乃至15
の16モードの縮退画素位置モードのうちのいずれか
を、注目画素の縮退画素位置モードとして出力する。
When the region of interest is the upper left region, the mode control unit 81 is the same as that shown in FIG.
As shown in 1), depending on which of the 4 × 4 upper left area of the target block the target pixel is located, 0 to 15
One of the 16 degenerate pixel position modes is output as the degenerate pixel position mode of the pixel of interest.

【0267】一方、タップ構造記憶部111は、上隣接
ブロック画素a、左隣接ブロック画素b、右隣接ブロッ
ク画素c、下隣接ブロック画素dの(画素値の)シーケ
ンスに、注目ブロックの64個のDCT係数のシーケン
スを接続した並びを表すタップ構造情報を、注目領域が
左上領域である旨の領域情報に対応付けて記憶してい
る。なお、ここでは、注目領域が左上領域である旨の領
域情報に対応付けられているタップ構造情報が表すタッ
プ構造が、例えば、デフォルトのタップ構造とされてい
るものとする。
On the other hand, the tap structure storage section 111 stores the 64 blocks of the target block in the sequence (of pixel values) of the upper adjacent block pixel a, the left adjacent block pixel b, the right adjacent block pixel c, and the lower adjacent block pixel d. The tap structure information indicating the sequence in which the sequences of DCT coefficients are connected is stored in association with the area information indicating that the attention area is the upper left area. Note that, here, the tap structure represented by the tap structure information associated with the area information indicating that the attention area is the upper left area is, for example, the default tap structure.

【0268】注目領域が左上領域である場合には、予測
タップ抽出回路41は、上述のようなデフォルトのタッ
プ構造を表すタップ構造情報にしたがい、逆量子化回路
40の出力からDCT係数を抽出するとともに、逆DC
T回路112の出力から画素を抽出することによって、
デフォルトのタップ構造の予測タップを構成する。
When the attention area is the upper left area, the prediction tap extraction circuit 41 extracts the DCT coefficient from the output of the inverse quantization circuit 40 according to the tap structure information representing the default tap structure as described above. With reverse DC
By extracting pixels from the output of the T circuit 112,
Configure a predictive tap with a default tap structure.

【0269】即ち、予測タップ抽出回路41は、逆DC
T回路40の出力から、図20(A−3)に示すよう
に、上隣接ブロック画素a、左隣接ブロック画素b、右
隣接ブロック画素c、下隣接ブロック画素dを抽出し、
その順番の並びのタップ(a,b,c,d)を構成す
る。さらに、予測タップ抽出回路41は、逆量子化回路
40の出力から、注目ブロックの64個のDCT係数す
べてを抽出し、ラインスキャン順の並びのタップを構成
する。そして、予測タップ抽出回路41は、隣接ブロッ
ク画素のタップの後に、DCT係数のタップを接続(配
置)することで、予測タップを構成し、符号制御部82
に供給する。
That is, the prediction tap extracting circuit 41 uses the inverse DC.
As shown in FIG. 20 (A-3), an upper adjacent block pixel a, a left adjacent block pixel b, a right adjacent block pixel c, and a lower adjacent block pixel d are extracted from the output of the T circuit 40,
The taps (a, b, c, d) arranged in that order are configured. Further, the prediction tap extraction circuit 41 extracts all 64 DCT coefficients of the target block from the output of the dequantization circuit 40 to form taps arranged in the line scan order. Then, the prediction tap extraction circuit 41 configures a prediction tap by connecting (arranging) DCT coefficient taps after the taps of adjacent block pixels, and the code control unit 82.
Supply to.

【0270】注目領域が左上領域である場合、モード制
御部81は、上述したように、予測タップを構成するD
CT係数の符号を、そのままとするように、符号制御部
82を制御する。従って、この場合、符号制御部82
は、予測タップ抽出回路41が出力する注目画素につい
ての予測タップを、図12(A−2)と同一の図20
(A−2)に示すように、そのまま積和演算回路45に
供給する。
When the region of interest is the upper left region, the mode control unit 81, as described above, forms the prediction tap.
The sign control unit 82 is controlled so that the sign of the CT coefficient remains unchanged. Therefore, in this case, the code control unit 82
20 shows the prediction taps of the pixel of interest output by the prediction tap extraction circuit 41, which are the same as those in FIG.
As shown in (A-2), it is supplied to the product-sum calculation circuit 45 as it is.

【0271】積和演算回路45は、動作モードが、縮退
画素位置モード#n’のときには、予測タップと、注目
画素のクラスに対応する16セットのタップ係数のうち
のセットWnとを用いて、式(1)の積和演算を行い、
その積和演算結果を、注目画素の復号結果とする。
When the operation mode is the degenerate pixel position mode #n ', the product-sum operation circuit 45 uses the prediction tap and the set W n of the 16 sets of tap coefficients corresponding to the class of the pixel of interest. , Perform the sum of products operation of equation (1),
The product-sum calculation result is used as the decoding result of the pixel of interest.

【0272】従って、左上領域に位置する注目画素の縮
退画素位置モードを#n’とすると、図19の積和演算
回路45において、その画素の画素値の予測値Lnは、
式(1)に対応する次式にしたがって求められる。
Therefore, assuming that the degenerate pixel position mode of the pixel of interest located in the upper left area is #n ', the predicted value L n of the pixel value of that pixel in the product-sum operation circuit 45 of FIG.
It is obtained according to the following equation corresponding to the equation (1).

【0273】 Ln'=An'×a+Bn'×b+Cn'×c+Dn'×d +Fn',0×f0+Fn',1×f1+・・・+Fn',63×f63 ・・・(15)L n ′ = A n ′ × a + B n ′ × b + C n ′ × c + D n ′ × d + F n ′, 0 × f 0 + F n ′, 1 × f 1 ++ ... + F n ′, 63 × f 63 (15)

【0274】但し、An',Bn',Cn',Dn'は、縮退画
素位置モード#n’のタップ係数のセットのうちの、デ
フォルトのタップ構造の予測タップを構成する隣接ブロ
ック画素(の画素値)a,b,c,dと乗算されるタッ
プ係数を表す。
However, A n ′ , B n ′ , C n ′ , and D n ′ are adjacent blocks forming a prediction tap of the default tap structure in the set of tap coefficients in the degenerate pixel position mode #n ′. Represents a tap coefficient that is multiplied by the pixel (pixel value thereof) a, b, c, d.

【0275】なお、式(15)は、上述した式(10)
の右辺に、予測タップを構成する隣接ブロック画素a乃
至dに関する項An'×a+Bn'×b+Cn'×c+Dn'×
dが付加されたものとなっている。
The expression (15) is the above expression (10).
On the right-hand side of, the terms A n ′ × a + B n ′ × b + C n ′ × c + D n ′ × regarding the adjacent block pixels a to d forming the prediction taps
d is added.

【0276】次に、注目領域が右上領域である場合、モ
ード制御部81は、図12(B−1)と同一の図20
(B−1)に示すように、注目ブロックの4×4の右上
領域のいずれに、注目画素が位置するかによって、0乃
至15の16モードの縮退画素位置モードのうちのいず
れかを、注目画素の縮退画素位置モードとして出力す
る。
Next, when the attention area is the upper right area, the mode control unit 81 operates as shown in FIG.
As shown in (B-1), depending on which of the 4 × 4 upper right region of the target block the target pixel is located, one of the 16 modes of degenerate pixel position modes 0 to 15 is selected. Output as a pixel degenerate pixel position mode.

【0277】一方、タップ構造記憶部111は、上隣接
ブロック画素a、右隣接ブロック画素c、左隣接ブロッ
ク画素b、下隣接ブロック画素dのシーケンスに、注目
ブロックの64個のDCT係数のシーケンスを接続した
並びを表すタップ構造情報を、注目領域が右上領域であ
る旨の領域情報に対応付けて記憶している。即ち、タッ
プ構造記憶部111は、デフォルトのタップ構造におけ
る左隣接ブロック画素bと右隣接ブロック画素cとを入
れ替えたタップ構造を表すタップ構造情報を、注目領域
が右上領域である旨の領域情報に対応付けて記憶してい
る。
On the other hand, the tap structure storage section 111 stores the sequence of 64 DCT coefficients of the target block in the sequence of the upper adjacent block pixel a, the right adjacent block pixel c, the left adjacent block pixel b, and the lower adjacent block pixel d. The tap structure information indicating the connected sequence is stored in association with the area information indicating that the attention area is the upper right area. That is, the tap structure storage unit 111 uses the tap structure information representing the tap structure in which the left adjacent block pixel b and the right adjacent block pixel c are replaced in the default tap structure as the area information indicating that the attention area is the upper right area. It is associated and stored.

【0278】注目領域が右上領域である場合には、予測
タップ抽出回路41は、上述のようなタップ構造を表す
タップ構造情報にしたがい、逆量子化回路40の出力か
らDCT係数を抽出するとともに、逆DCT回路112
の出力から画素を抽出することによって、予測タップを
構成する。
When the attention area is the upper right area, the prediction tap extraction circuit 41 extracts the DCT coefficient from the output of the inverse quantization circuit 40 according to the tap structure information representing the tap structure as described above, and Inverse DCT circuit 112
A prediction tap is constructed by extracting pixels from the output of

【0279】即ち、予測タップ抽出回路41は、逆DC
T回路40の出力から、図20(B−3)に示すよう
に、上隣接ブロック画素a、左隣接ブロック画素b、右
隣接ブロック画素c、下隣接ブロック画素dを抽出し、
左隣接ブロック画素bと右隣接ブロック画素cの順番を
入れ替えたタップ(a,c,b,d)を構成する。さら
に、予測タップ抽出回路41は、逆量子化回路40の出
力から、注目ブロックの64個のDCT係数すべてを抽
出し、ラインスキャン順の並びのタップを構成する。そ
して、予測タップ抽出回路41は、隣接ブロック画素の
タップの後に、DCT係数のタップを接続することで、
予測タップを構成し、符号制御部82に供給する。
That is, the prediction tap extraction circuit 41 uses the inverse DC.
As shown in FIG. 20 (B-3), the upper adjacent block pixel a, the left adjacent block pixel b, the right adjacent block pixel c, and the lower adjacent block pixel d are extracted from the output of the T circuit 40,
A tap (a, c, b, d) in which the order of the left adjacent block pixel b and the right adjacent block pixel c is exchanged is formed. Further, the prediction tap extraction circuit 41 extracts all 64 DCT coefficients of the target block from the output of the dequantization circuit 40 to form taps arranged in the line scan order. Then, the prediction tap extraction circuit 41 connects the tap of the DCT coefficient after the tap of the adjacent block pixel,
A prediction tap is configured and supplied to the code control unit 82.

【0280】注目領域が右上領域である場合、モード制
御部81は、上述したように、予測タップを構成するD
CT係数のうち、偶数列DCT係数の符号を反転するよ
うに、符号制御部82を制御する。従って、この場合、
符号制御部82は、予測タップ抽出回路41が出力する
注目画素についての予測タップを構成するDCT係数の
うち、図12(B−2)と同一の図20(B−2)に影
を付して示す偶数列DCT係数の符号を反転し、積和演
算回路45に供給する。
When the region of interest is the upper right region, the mode control unit 81, as described above, forms the prediction tap.
The sign control unit 82 is controlled to invert the sign of the even-numbered column DCT coefficient among the CT coefficients. So in this case,
The code control unit 82 shades FIG. 20 (B-2), which is the same as FIG. 12 (B-2), among the DCT coefficients forming the prediction tap for the pixel of interest output from the prediction tap extraction circuit 41. The sign of the even-numbered column DCT coefficient indicated by is inverted and supplied to the product-sum operation circuit 45.

【0281】積和演算回路45は、動作モードが、縮退
画素位置モード#n’のときには、予測タップと、注目
画素のクラスに対応する16セットのタップ係数のうち
のセットWn'とを用いて、式(1)の積和演算を行い、
その積和演算結果を、注目画素の復号結果とする。
[0281] product-sum operation circuit 45, the operation mode is degenerate pixel position mode #n 'when are the prediction taps, set W n of the tap coefficients of the 16 sets corresponding to the class of the pixel of interest' with the Then, the sum of products operation of equation (1) is performed,
The product-sum calculation result is used as the decoding result of the pixel of interest.

【0282】従って、右上領域に位置する注目画素の縮
退画素位置モードを#n’とすると、図19の積和演算
回路45において、その画素の画素値の予測値Lnは、
式(1)に対応する次式にしたがって求められる。
Therefore, assuming that the degenerate pixel position mode of the pixel of interest located in the upper right area is #n ', the predicted value L n of the pixel value of that pixel in the product-sum operation circuit 45 of FIG.
It is obtained according to the following equation corresponding to the equation (1).

【0283】 Ln'=An'×a+Bn'×c+Cn'×b+Dn'×d +Fn',0×f0+Fn',1×(−f1)+・・・+Fn',63×(−f63) ・・・(16)L n ′ = A n ′ × a + B n ′ × c + C n ′ × b + D n ′ × d + F n ′, 0 × f 0 + F n ′, 1 × (−f 1 ) + ... + F n ′ , 63 × (-f 63 ) ... (16)

【0284】なお、式(16)は、上述した式(11)
の右辺に、予測タップを構成する隣接ブロック画素a乃
至dに関する項An'×a+Bn'×c+Cn'×b+Dn'×
dが付加されたものとなっている。
The equation (16) is the above-mentioned equation (11).
On the right side of the term, A n ′ × a + B n ′ × c + C n ′ × b + D n ′ × relating to adjacent block pixels a to d that form the prediction tap.
d is added.

【0285】ここで、注目領域が、右上領域である場
合、モード制御部81は、上述のように、垂直線対称画
素の縮退画素位置モードを、注目画素の縮退画素位置モ
ードとして採用することにより、画素位置モードを縮退
する。
Here, when the attention area is the upper right area, the mode control unit 81 adopts the degenerate pixel position mode of the vertical line symmetrical pixel as the degenerate pixel position mode of the attention pixel as described above. , Degenerate the pixel position mode.

【0286】このように、右上領域の画素の縮退画素位
置モードを、その垂直線対称画素の縮退画素位置モード
と兼用する場合、仮に、クラス分類を行わないとすれ
ば、右上領域の画素と、その垂直線対称画素とは、同一
のタップ係数のセットを用いて予測されることになる。
As described above, when the degenerate pixel position mode of the pixel in the upper right area is also used as the degenerate pixel position mode of the vertical line symmetric pixel, if the classification is not performed, the pixel in the upper right area, The vertically axisymmetric pixel will be predicted using the same set of tap coefficients.

【0287】即ち、右上領域の画素と、その垂直線対称
画素とは、垂直分割線に対して左右対称となる位置関係
を有し、右上領域の画素の画素値は、その位置関係が、
垂直分割線に対して左右反対になっている垂直線対称画
素と同一の縮退画素位置モードに対応するタップ係数の
セットを用いて予測される。従って、右上領域の画素の
画素値を予測するにあたっては、予測タップを構成する
隣接ブロック画素の位置関係も、デフォルトのタップ構
造における場合の左右の位置関係を反対にしたものとす
る必要がある。
That is, the pixel in the upper right area and the vertical line symmetric pixel have a positional relationship that is bilaterally symmetric with respect to the vertical dividing line, and the pixel value of the pixel in the upper right area has the following positional relationship.
Prediction is performed using a set of tap coefficients corresponding to the same degenerate pixel position mode as the vertically axisymmetric pixel that is the opposite of the vertical dividing line. Therefore, in predicting the pixel value of the pixel in the upper right region, the positional relationship between adjacent block pixels forming the prediction tap also needs to be the opposite of the lateral positional relationship in the case of the default tap structure.

【0288】このため、式(16)では、式(15)に
おける左隣接ブロック画素bと右隣接ブロック画素cの
位置関係が入れ替えられている。
Therefore, in the expression (16), the positional relationship between the left adjacent block pixel b and the right adjacent block pixel c in the expression (15) is exchanged.

【0289】なお、式(16)では、式(11)におけ
る場合と同様に、偶数列DCT係数の符号も反転されて
いる。
Note that, in the equation (16), the sign of the even-numbered column DCT coefficient is also inverted, as in the case of the equation (11).

【0290】次に、注目領域が左下領域である場合、モ
ード制御部81は、図12(C−1)と同一の図20
(C−1)に示すように、注目ブロックの4×4の左下
領域のいずれに、注目画素が位置するかによって、0乃
至15の16モードの縮退画素位置モードのうちのいず
れかを、注目画素の縮退画素位置モードとして出力す
る。
Next, when the attention area is the lower left area, the mode controller 81 shown in FIG.
As shown in (C-1), depending on which of the 4 × 4 lower left area of the target block the target pixel is positioned, one of the 16 degenerate pixel position modes of 0 to 15 is selected. Output as a pixel degenerate pixel position mode.

【0291】一方、タップ構造記憶部111は、下隣接
ブロック画素d、左隣接ブロック画素b、右隣接ブロッ
ク画素c、上隣接ブロック画素aのシーケンスに、注目
ブロックの64個のDCT係数のシーケンスを接続した
並びを表すタップ構造情報を、注目領域が左下領域であ
る旨の領域情報に対応付けて記憶している。即ち、タッ
プ構造記憶部111は、デフォルトのタップ構造におけ
る上隣接ブロック画素aと下隣接ブロック画素dとを入
れ替えたタップ構造を表すタップ構造情報を、注目領域
が左下領域である旨の領域情報に対応付けて記憶してい
る。
On the other hand, the tap structure storage section 111 stores the sequence of 64 DCT coefficients of the target block in the sequence of the lower adjacent block pixel d, the left adjacent block pixel b, the right adjacent block pixel c, and the upper adjacent block pixel a. The tap structure information indicating the connected sequence is stored in association with the area information indicating that the attention area is the lower left area. That is, the tap structure storage unit 111 converts the tap structure information indicating the tap structure in which the upper adjacent block pixel a and the lower adjacent block pixel d are replaced in the default tap structure into the area information indicating that the attention area is the lower left area. It is associated and stored.

【0292】注目領域が左下領域である場合には、予測
タップ抽出回路41は、上述のようなタップ構造を表す
タップ構造情報にしたがい、逆量子化回路40の出力か
らDCT係数を抽出するとともに、逆DCT回路112
の出力から画素を抽出することによって、予測タップを
構成する。
When the attention area is the lower left area, the prediction tap extraction circuit 41 extracts the DCT coefficient from the output of the inverse quantization circuit 40 according to the tap structure information representing the tap structure as described above, and Inverse DCT circuit 112
A prediction tap is constructed by extracting pixels from the output of

【0293】即ち、予測タップ抽出回路41は、逆DC
T回路40の出力から、図20(C−3)に示すよう
に、上隣接ブロック画素a、左隣接ブロック画素b、右
隣接ブロック画素c、下隣接ブロック画素dを抽出し、
上隣接ブロック画素aと下隣接ブロック画素dの順番を
入れ替えたタップ(d,b,c,a)を構成する。さら
に、予測タップ抽出回路41は、逆量子化回路40の出
力から、注目ブロックの64個のDCT係数すべてを抽
出し、ラインスキャン順の並びのタップを構成する。そ
して、予測タップ抽出回路41は、隣接ブロック画素の
タップの後に、DCT係数のタップを接続することで、
予測タップを構成し、符号制御部82に供給する。
That is, the prediction tap extracting circuit 41 uses the inverse DC.
As shown in FIG. 20C-3, the upper adjacent block pixel a, the left adjacent block pixel b, the right adjacent block pixel c, and the lower adjacent block pixel d are extracted from the output of the T circuit 40,
A tap (d, b, c, a) in which the order of the upper adjacent block pixel a and the lower adjacent block pixel d is exchanged is configured. Further, the prediction tap extraction circuit 41 extracts all 64 DCT coefficients of the target block from the output of the dequantization circuit 40 to form taps arranged in the line scan order. Then, the prediction tap extraction circuit 41 connects the tap of the DCT coefficient after the tap of the adjacent block pixel,
A prediction tap is configured and supplied to the code control unit 82.

【0294】注目領域が左下領域である場合、モード制
御部81は、上述したように、予測タップを構成するD
CT係数のうち、偶数行DCT係数の符号を反転するよ
うに、符号制御部82を制御する。従って、この場合、
符号制御部82は、予測タップ抽出回路41が出力する
注目画素についての予測タップを構成するDCT係数の
うち、図12(C−2)と同一の図20(C−2)に影
を付して示す偶数行DCT係数の符号を反転し、積和演
算回路45に供給する。
When the region of interest is the lower left region, the mode control unit 81, as described above, forms the prediction tap.
The sign control unit 82 is controlled to invert the sign of the even-numbered DCT coefficient among the CT coefficients. So in this case,
The code control unit 82 shades FIG. 20 (C-2), which is the same as FIG. 12 (C-2), among the DCT coefficients forming the prediction tap for the pixel of interest output from the prediction tap extraction circuit 41. The sign of the even-numbered row DCT coefficient shown by is inverted and supplied to the product-sum operation circuit 45.

【0295】積和演算回路45は、動作モードが、縮退
画素位置モード#n’のときには、予測タップと、注目
画素のクラスに対応する16セットのタップ係数のうち
のセットWn'とを用いて、式(1)の積和演算を行い、
その積和演算結果を、注目画素の復号結果とする。
When the operation mode is the degenerate pixel position mode #n ', the product-sum operation circuit 45 uses the prediction tap and the set W n' of 16 tap coefficients corresponding to the class of the pixel of interest. Then, the sum of products operation of equation (1) is performed,
The product-sum calculation result is used as the decoding result of the pixel of interest.

【0296】従って、左下領域に位置する注目画素の縮
退画素位置モードを#n’とすると、図19の積和演算
回路45において、その画素の画素値の予測値Lnは、
式(1)に対応する次式にしたがって求められる。
Therefore, assuming that the degenerate pixel position mode of the target pixel located in the lower left area is #n ', the predicted value L n of the pixel value of that pixel in the product-sum operation circuit 45 of FIG.
It is obtained according to the following equation corresponding to the equation (1).

【0297】 Ln'=An'×d+Bn'×b+Cn'×c+Dn'×a +Fn',0×f0+Fn',1×f1+・・・+Fn',63×(−f63) ・・・(17)L n ′ = A n ′ × d + B n ′ × b + C n ′ × c + D n ′ × a + F n ′, 0 × f 0 + F n ′, 1 × f 1 ++ ... + F n ′, 63 × (-F 63 ) ... (17)

【0298】なお、式(17)は、上述した式(12)
の右辺に、予測タップを構成する隣接ブロック画素a乃
至dに関する項An'×d+Bn'×b+Cn'×c+Dn'×
aが付加されたものとなっている。
The expression (17) is the above-mentioned expression (12).
On the right-hand side of, the terms A n ′ × d + B n ′ × b + C n ′ × c + D n ′ × regarding the adjacent block pixels a to d forming the prediction taps
a is added.

【0299】ここで、注目領域が、左下領域である場
合、モード制御部81は、上述のように、水平線対称画
素の縮退画素位置モードを、注目画素の縮退画素位置モ
ードとして採用することにより、画素位置モードを縮退
する。
When the attention area is the lower left area, the mode control unit 81 adopts the degenerate pixel position mode of the horizontal line symmetrical pixel as the degenerate pixel position mode of the attention pixel as described above. Degenerate the pixel position mode.

【0300】このように、左下領域の画素の縮退画素位
置モードを、その水平線対称画素の縮退画素位置モード
と兼用する場合、仮に、クラス分類を行わないとすれ
ば、左下領域の画素と、その水平線対称画素とは、同一
のタップ係数のセットを用いて予測されることになる。
As described above, when the degenerate pixel position mode of the pixel in the lower left area is also used as the degenerate pixel position mode of the horizontal line symmetrical pixel, if the class classification is not performed, the pixel in the lower left area and its Horizontally symmetric pixels will be predicted using the same set of tap coefficients.

【0301】即ち、左下領域の画素と、その水平線対称
画素とは、水平分割線に対して上下対称となる位置関係
を有し、左下領域の画素の画素値は、その位置関係が、
水平分割線に対して上下反対になっている水平線対称画
素と同一の縮退画素位置モードに対応するタップ係数の
セットを用いて予測される。従って、左下領域の画素の
画素値を予測するにあたっては、予測タップを構成する
隣接ブロック画素の位置関係も、デフォルトのタップ構
造における場合の上下の位置関係を反対にしたものとす
る必要がある。
That is, the pixel in the lower left area and its horizontal line symmetric pixel have a positional relationship of being vertically symmetrical with respect to the horizontal dividing line, and the pixel value of the pixel in the lower left area has a positional relationship of
Prediction is performed using the set of tap coefficients corresponding to the same degenerate pixel position mode as the horizontal line symmetrical pixel which is upside down with respect to the horizontal dividing line. Therefore, when predicting the pixel value of the pixel in the lower left area, it is necessary to make the positional relationship between the adjacent block pixels forming the prediction tap reverse the vertical positional relationship in the case of the default tap structure.

【0302】このため、式(17)では、式(15)に
おける上隣接ブロック画素aと下隣接ブロック画素dの
位置関係が入れ替えられている。
Therefore, in the expression (17), the positional relationship between the upper adjacent block pixel a and the lower adjacent block pixel d in the expression (15) is exchanged.

【0303】なお、式(17)では、式(12)におけ
る場合と同様に、偶数行DCT係数の符号も反転されて
いる。
In the equation (17), the sign of the even-numbered row DCT coefficient is also inverted as in the case of the equation (12).

【0304】次に、注目領域が右下領域である場合、モ
ード制御部81は、図12(D−1)と同一の図20
(D−1)に示すように、注目ブロックの4×4の右下
領域のいずれに、注目画素が位置するかによって、0乃
至15の16モードの縮退画素位置モードのうちのいず
れかを、注目画素の縮退画素位置モードとして出力す
る。
Next, when the attention area is the lower right area, the mode controller 81 shown in FIG.
As shown in (D-1), depending on which of the 4 × 4 lower right area of the target block the target pixel is located, one of the 16-mode degenerate pixel position modes of 0 to 15 is set, It is output as the degenerate pixel position mode of the pixel of interest.

【0305】一方、タップ構造記憶部111は、下隣接
ブロック画素d、右隣接ブロック画素c、左隣接ブロッ
ク画素b、上隣接ブロック画素aのシーケンスに、注目
ブロックの64個のDCT係数のシーケンスを接続した
並びを表すタップ構造情報を、注目領域が右下領域であ
る旨の領域情報に対応付けて記憶している。即ち、タッ
プ構造記憶部111は、デフォルトのタップ構造におけ
る左隣接ブロック画素bと右隣接ブロック画素cとを入
れ替えるとともに、上隣接ブロック画素aと下隣接ブロ
ック画素dとを入れ替えたタップ構造を表すタップ構造
情報を、注目領域が右下領域である旨の領域情報に対応
付けて記憶している。
On the other hand, the tap structure storage section 111 stores the sequence of 64 DCT coefficients of the target block in the sequence of the lower adjacent block pixel d, the right adjacent block pixel c, the left adjacent block pixel b, and the upper adjacent block pixel a. The tap structure information indicating the connected sequence is stored in association with the area information indicating that the attention area is the lower right area. That is, the tap structure storage unit 111 replaces the left adjacent block pixel b and the right adjacent block pixel c in the default tap structure and also replaces the upper adjacent block pixel a and the lower adjacent block pixel d with each other. The structure information is stored in association with the area information indicating that the attention area is the lower right area.

【0306】注目領域が右下領域である場合には、予測
タップ抽出回路41は、上述のようなタップ構造を表す
タップ構造情報にしたがい、逆量子化回路40の出力か
らDCT係数を抽出するとともに、逆DCT回路112
の出力から画素を抽出することによって、予測タップを
構成する。
When the attention area is the lower right area, the prediction tap extraction circuit 41 extracts the DCT coefficient from the output of the inverse quantization circuit 40 according to the tap structure information representing the tap structure as described above. , Inverse DCT circuit 112
A prediction tap is constructed by extracting pixels from the output of

【0307】即ち、予測タップ抽出回路41は、逆DC
T回路40の出力から、図20(D−3)に示すよう
に、上隣接ブロック画素a、左隣接ブロック画素b、右
隣接ブロック画素c、下隣接ブロック画素dを抽出し、
左隣接ブロック画素bと右隣接ブロック画素cの順番を
入れ替えるとともに、上隣接ブロック画素aと下隣接ブ
ロック画素dの順番を入れ替えたタップ(d,c,b,
a)を構成する。さらに、予測タップ抽出回路41は、
逆量子化回路40の出力から、注目ブロックの64個の
DCT係数すべてを抽出し、ラインスキャン順の並びの
タップを構成する。そして、予測タップ抽出回路41
は、隣接ブロック画素のタップの後に、DCT係数のタ
ップを接続することで、予測タップを構成し、符号制御
部82に供給する。
That is, the prediction tap extraction circuit 41 uses the inverse DC.
As shown in FIG. 20D-3, the upper adjacent block pixel a, the left adjacent block pixel b, the right adjacent block pixel c, and the lower adjacent block pixel d are extracted from the output of the T circuit 40,
Taps (d, c, b,) in which the order of the left adjacent block pixel b and the right adjacent block pixel c is changed and the order of the upper adjacent block pixel a and the lower adjacent block pixel d is changed.
a). Furthermore, the prediction tap extraction circuit 41
From the output of the inverse quantization circuit 40, all 64 DCT coefficients of the target block are extracted to form taps arranged in the line scan order. Then, the prediction tap extraction circuit 41
Is connected to the tap of the DCT coefficient after the tap of the adjacent block pixel to form a prediction tap, and supplies the prediction tap to the code control unit 82.

【0308】注目領域が右下領域である場合、モード制
御部81は、上述したように、予測タップを構成するD
CT係数のうち、偶数列DCT係数の符号を反転すると
ともに、偶数行DCT係数の符号を反転するように、符
号制御部82を制御する。従って、この場合、符号制御
部82は、予測タップ抽出回路41が出力する注目画素
についての予測タップを構成するDCT係数のうち、図
12(D−2)と同一の図20(D−2)に影を付して
示す偶数列DCT係数または偶数行DCT係数にのみな
っているDCT係数の符号を反転し、積和演算回路45
に供給する。
When the attention area is the lower right area, the mode control unit 81, as described above, forms the prediction tap.
The sign control unit 82 is controlled so as to invert the sign of the even-numbered column DCT coefficient among the CT coefficients and invert the sign of the even-numbered row DCT coefficient. Therefore, in this case, the code control unit 82, among the DCT coefficients that form the prediction tap for the pixel of interest output by the prediction tap extraction circuit 41, the same as in FIG. The sign of the DCT coefficient which is only the even-column DCT coefficient or the even-row DCT coefficient indicated by shading is inverted, and the product-sum operation circuit 45
Supply to.

【0309】積和演算回路45は、動作モードが、縮退
画素位置モード#n’のときには、予測タップと、注目
画素のクラスに対応する16セットのタップ係数のうち
のセットWn'とを用いて、式(1)の積和演算を行い、
その積和演算結果を、注目画素の復号結果とする。
[0309] product-sum operation circuit 45, the operation mode is degenerate pixel position mode #n 'when are the prediction taps, set W n of the tap coefficients of the 16 sets corresponding to the class of the pixel of interest' with the Then, the sum of products operation of equation (1) is performed,
The product-sum calculation result is used as the decoding result of the pixel of interest.

【0310】従って、右下領域に位置する注目画素の縮
退画素位置モードを#n’とすると、図19の積和演算
回路45において、その画素の画素値の予測値Lnは、
式(1)に対応する次式にしたがって求められる。
Therefore, assuming that the degenerate pixel position mode of the pixel of interest located in the lower right region is #n ', the predicted value L n of the pixel value of that pixel in the product-sum operation circuit 45 of FIG.
It is obtained according to the following equation corresponding to the equation (1).

【0311】 Ln'=An'×d+Bn'×c+Cn'×d+Dn'×a +Fn',0×f0+Fn',1×(−f1)+・・・+Fn',63×f63 ・・・(18)L n ′ = A n ′ × d + B n ′ × c + C n ′ × d + D n ′ × a + F n ′, 0 × f 0 + F n ′, 1 × (−f 1 ) + ... + F n ′ , 63 × f 63・ ・ ・ (18)

【0312】なお、式(18)は、上述した式(13)
の右辺に、予測タップを構成する隣接ブロック画素a乃
至dに関する項An'×d+Bn'×c+Cn'×b+Dn'×
aが付加されたものとなっている。
The equation (18) is the above equation (13).
On the right side of the term, A n ′ × d + B n ′ × c + C n ′ × b + D n ′ × relating to adjacent block pixels a to d that form the prediction tap.
a is added.

【0313】ここで、注目領域が、右下領域である場
合、モード制御部81は、上述のように、点対称画素の
縮退画素位置モードを、注目画素の縮退画素位置モード
として採用することにより、画素位置モードを縮退す
る。
Here, when the attention area is the lower right area, the mode control unit 81 adopts the degenerate pixel position mode of the point symmetric pixel as the degenerate pixel position mode of the attention pixel as described above. , Degenerate the pixel position mode.

【0314】このように、右下領域の画素の縮退画素位
置モードを、その点対称画素の縮退画素位置モードと兼
用する場合、仮に、クラス分類を行わないとすれば、右
下領域の画素と、その点線対称画素とは、同一のタップ
係数のセットを用いて予測されることになる。
As described above, when the degenerate pixel position mode of the pixel in the lower right area is also used as the degenerate pixel position mode of the point-symmetrical pixel, if the class classification is not performed, the pixel is in the lower right area. , The dotted line symmetric pixel will be predicted using the same set of tap coefficients.

【0315】即ち、右下領域の画素と、その点対称画素
とは、垂直分割線に対して左右対称となり、かつ水平分
割線に対して上下対称となる位置関係を有し、右下領域
の画素の画素値は、その位置関係が、垂直分割線に対し
て左右反対になっており、かつ水平分割線に対して上下
反対になっている点対称画素と同一の縮退画素位置モー
ドに対応するタップ係数のセットを用いて予測される。
従って、右下領域の画素の画素値を予測するにあたって
は、予測タップを構成する隣接ブロック画素の位置関係
も、デフォルトのタップ構造における場合の左右の位置
関係と上下の位置関係を反対にしたものとする必要があ
る。
That is, the pixel in the lower right region and its point-symmetrical pixel have a positional relationship of being bilaterally symmetric with respect to the vertical dividing line and vertically symmetrical with respect to the horizontal dividing line, and The pixel value of the pixel corresponds to the same degenerate pixel position mode as the point-symmetrical pixel whose positional relationship is left-right opposite to the vertical dividing line and upside down with respect to the horizontal dividing line. Predicted using a set of tap coefficients.
Therefore, when predicting the pixel value of the pixel in the lower right area, the positional relationship between the adjacent block pixels forming the prediction tap is the same as the positional relationship between the left and right in the case of the default tap structure, but the vertical positional relationship is reversed. And need to.

【0316】このため、式(18)では、式(15)に
おける左隣接ブロック画素bと右隣接ブロック画素cの
位置関係が入れ替えられているとともに、上隣接ブロッ
ク画素aと下隣接ブロック画素dの位置関係が入れ替え
られている。
Therefore, in the expression (18), the positional relationship between the left adjacent block pixel b and the right adjacent block pixel c in the expression (15) is exchanged, and the upper adjacent block pixel a and the lower adjacent block pixel d are changed. The positional relationship has been changed.

【0317】なお、式(18)では、式(13)におけ
る場合と同様に、偶数列DCT係数または偶数行DCT
係数にのみなっているDCT係数の符号も反転されてい
る。
In the equation (18), as in the case of the equation (13), the even column DCT coefficient or the even row DCT coefficient is used.
The sign of the DCT coefficient, which is only a coefficient, is also inverted.

【0318】式(15)乃至(18)においても、式
(10)乃至(13)における場合と同様に、縮退画素
位置モード#n’は、0乃至15の16個の値を取り得
るから、クラスの総数が1クラスであるとすると、必要
なタップ係数の総数は、68×16=1088個とな
る。従って、画素位置モードを縮退しない場合(上述し
たように、必要なタップ係数の総数は4352個)に比
較して、係数テーブル記憶部44としては、記憶容量の
小さいものを採用することが可能となる。
Also in formulas (15) to (18), as in the case of formulas (10) to (13), the degenerate pixel position mode #n 'can take 16 values of 0 to 15, Assuming that the total number of classes is one, the total number of required tap coefficients is 68 × 16 = 1088. Therefore, as compared with the case where the pixel position mode is not degenerated (the total number of required tap coefficients is 4352 as described above), the coefficient table storage unit 44 having a small storage capacity can be adopted. Become.

【0319】次に、図21のフローチャートを参照し
て、図19の係数変換回路32の処理について説明す
る。
Next, the processing of the coefficient conversion circuit 32 of FIG. 19 will be described with reference to the flowchart of FIG.

【0320】エントロピー復号回路31(図3)が出力
するブロックごとの量子化DCT係数は、逆量子化回路
40に供給され、ステップS91において、逆量子化回
路40は、そこに供給されるブロックごとの量子化DC
T係数の逆量子化を開始する。逆量子化回路40が逆量
子化を行うことにより得られるブロックごとのDCT係
数は、順次、予測タップ抽出回路41、クラスタップ抽
出回路42、および逆DCT回路112に供給される。
さらに、ステップS91では、逆DCT回路112が、
逆量子化回路40が出力するブロックごとのDCT係数
の逆DCT変換を開始し、その逆DCT変換により得ら
れるブロックごとの画素(画素値)は、順次、予測タッ
プ抽出回路41に供給される。
The quantized DCT coefficients for each block output from the entropy decoding circuit 31 (FIG. 3) are supplied to the dequantization circuit 40, and in step S91, the dequantization circuit 40 is supplied to each block supplied thereto. Quantized DC
Dequantize the T coefficient. The DCT coefficients for each block obtained by the inverse quantization circuit 40 performing inverse quantization are sequentially supplied to the prediction tap extraction circuit 41, the class tap extraction circuit 42, and the inverse DCT circuit 112.
Further, in step S91, the inverse DCT circuit 112
The inverse DCT transform of the DCT coefficient for each block output from the inverse quantization circuit 40 is started, and the pixel (pixel value) for each block obtained by the inverse DCT transform is sequentially supplied to the prediction tap extracting circuit 41.

【0321】予測タップ抽出回路41は、逆量子化回路
40から供給されるDCT係数のブロックを、順次、注
目ブロックとする。そして、以下、ステップS92乃至
S97において、図15のステップS52乃至S57に
おける場合とそれぞれ同様の処理が行われる。
The prediction tap extracting circuit 41 sequentially sets the blocks of DCT coefficients supplied from the inverse quantizing circuit 40 as the target block. Then, hereinafter, in steps S92 to S97, the same processing as that in steps S52 to S57 of FIG. 15 is performed.

【0322】そして、ステップS97において、係数テ
ーブル記憶部44から積和演算回路45に対して、注目
画素のクラスに対応する16セットのタップ係数が供給
されると、ステップS98に進み、タップ構造記憶部1
11は、モード制御部81がステップS93で出力する
領域情報に対応付けられているタップ構造情報を読み出
し、予測タップ抽出回路41に供給して、ステップS9
9に進む。
Then, in step S97, 16 sets of tap coefficients corresponding to the class of the pixel of interest are supplied from the coefficient table storage section 44 to the product-sum calculation circuit 45, the flow proceeds to step S98, and tap structure storage is performed. Part 1
11 reads the tap structure information associated with the area information output by the mode control unit 81 in step S93, supplies the tap structure information to the prediction tap extraction circuit 41, and then performs step S9.
Proceed to 9.

【0323】ステップS99では、予測タップ抽出回路
41が、逆量子化回路40と逆DCT回路112の出力
から、注目画素の画素値を予測するのに用いるDCT係
数と隣接ブロック画素をそれぞれ抽出し、ステップS9
8でタップ構造記憶部111から供給されるタップ構造
情報が表すタップ構造の予測タップを構成する。この予
測タップは、予測タップ抽出回路41から符号制御部8
2に供給される。
In step S99, the prediction tap extraction circuit 41 extracts the DCT coefficient and the adjacent block pixel used for predicting the pixel value of the target pixel from the outputs of the inverse quantization circuit 40 and the inverse DCT circuit 112, respectively. Step S9
At 8, the prediction tap of the tap structure represented by the tap structure information supplied from the tap structure storage unit 111 is configured. This prediction tap is from the prediction tap extraction circuit 41 to the code control unit 8
2 is supplied.

【0324】さらに、ステップS99では、符号制御部
82が、予測タップ抽出回路41からの注目画素の予測
タップの符号を、モード制御部81から供給される注目
画素についての領域情報に基づき、図15のステップS
58における場合と同様に操作し、積和演算回路45に
供給する。
Further, in step S99, the code control unit 82 determines the code of the prediction tap of the pixel of interest from the prediction tap extraction circuit 41 based on the area information of the pixel of interest supplied from the mode control unit 81, as shown in FIG. Step S
The operation is performed in the same manner as in 58, and the product-sum calculation circuit 45 is supplied.

【0325】そして、ステップS100に進み、以下、
ステップS100乃至S103において、図15のステ
ップS59乃至S62における場合とそれぞれ同様の処
理が行われ、ステップS103において、逆量子化回路
40が出力するDCT係数のブロックすべてが、注目ブ
ロックとして処理されたと判定されると、処理を終了す
る。
Then, the process proceeds to step S100, and
In steps S100 to S103, the same processing as in steps S59 to S62 of FIG. 15 is performed, respectively, and in step S103, it is determined that all the blocks of the DCT coefficients output by the inverse quantization circuit 40 have been processed as the target block. If so, the process ends.

【0326】以上のように、予測タップを、注目ブロッ
クのDCT係数の他、隣接ブロック画素をも用いて構成
する場合には、より高画質の復号画像を得ることが可能
となる。
As described above, when the prediction tap is configured by using not only the DCT coefficient of the target block but also the adjacent block pixel, it is possible to obtain a decoded image of higher quality.

【0327】なお、上述の場合には、注目ブロックのD
CT係数の他、隣接ブロック画素を用いて、予測タップ
を構成するようにしたが、予測タップは、隣接ブロック
画素以外の、注目ブロックの上側、下側、左側、または
右側にそれぞれ位置する画素に関する情報である上側画
素情報、下側画素情報、左側画素情報、または右側画素
情報を用いて構成することが可能である。ここで、隣接
ブロック画素以外の上側画素情報、下側画素情報、左側
画素情報、または右側画素情報としては、例えば、注目
ブロックの上、下、左、または右に隣接ブロックのDC
T係数等を採用することが可能である。但し、上側画素
情報、下側画素情報、左側画素情報、および右側画素情
報として、どのような情報を用いる場合でも、上述の隣
接ブロック画素における場合と同様に、予測タップの左
右または上下の位置関係を反転させる必要がある。
In the above case, D of the target block
In addition to the CT coefficient, adjacent block pixels are used to form the prediction taps. The prediction taps relate to pixels located above, below, on the left side, or on the right side of the block of interest other than the adjacent block pixels. It is possible to configure by using upper side pixel information, lower side pixel information, left side pixel information, or right side pixel information which is information. Here, as the upper side pixel information other than the adjacent block pixels, the lower side pixel information, the left side pixel information, or the right side pixel information, for example, DC of the adjacent block above, below, left, or right of the target block
It is possible to adopt a T coefficient or the like. However, no matter what information is used as the upper side pixel information, the lower side pixel information, the left side pixel information, and the right side pixel information, the horizontal or vertical positional relationship of the prediction taps is the same as in the case of the adjacent block pixel described above. Need to be reversed.

【0328】次に、図22は、図19の係数テーブル記
憶部44に記憶させるタップ係数の学習処理を行う学習
装置の構成例を示している。なお、図中、図16におけ
る場合と対応する部分については、同一の符号を付して
あり、以下では、その説明は、適宜省略する。即ち、図
22の学習装置は、タップ構造記憶部121と逆DCT
回路122が新たに設けられている他は、図16におけ
る場合と基本的に同様に構成されている。
Next, FIG. 22 shows an example of the structure of a learning device for carrying out the learning process of the tap coefficient stored in the coefficient table storage section 44 of FIG. Note that, in the figure, parts corresponding to those in FIG. 16 are denoted by the same reference numerals, and description thereof will be omitted below as appropriate. That is, the learning device of FIG. 22 has the tap structure storage unit 121 and the inverse DCT.
The configuration is basically the same as that in FIG. 16 except that a circuit 122 is newly provided.

【0329】タップ構造記憶部121は、図19のタッ
プ構造記憶部111と同様に、予測タップ抽出回路65
が構成する予測タップのタップ構造を制御する。即ち、
タップ構造記憶部121には、モード制御部101か
ら、領域情報が供給されるようになっている。そして、
タップ構造記憶部121は、注目領域と、予測タップの
タップ構造を表すタップ構造情報とを対応付けて記憶し
ており、モード制御部101から供給される領域情報が
表す注目領域と対応付けられているタップ構造情報を読
み出し、予測タップ抽出回路65に供給する。
The tap structure storage unit 121 has the same structure as the tap structure storage unit 111 of FIG.
Controls the tap structure of the prediction taps that That is,
Area information is supplied from the mode control unit 101 to the tap structure storage unit 121. And
The tap structure storage unit 121 stores the attention area and the tap structure information indicating the tap structure of the prediction tap in association with each other, and associates the attention area with the attention area represented by the area information supplied from the mode control unit 101. Existing tap structure information is read out and supplied to the prediction tap extraction circuit 65.

【0330】逆DCT回路122には、逆量子化回路6
4が出力するブロックごとのDCT係数が供給されるよ
うになっており、逆DCT回路122は、図19の逆D
CT回路112と同様に、逆量子化回路64が出力する
ブロックごとのDCT係数を逆DCT変換し、ブロック
ごとの画素値を求めて、予測タップ抽出回路65に供給
する。
The inverse DCT circuit 122 includes an inverse quantization circuit 6
4 outputs DCT coefficients for each block, and the inverse DCT circuit 122 uses the inverse D
Similar to the CT circuit 112, the DCT coefficient for each block output from the inverse quantization circuit 64 is inversely DCT-transformed to obtain the pixel value for each block, and the pixel value is supplied to the prediction tap extraction circuit 65.

【0331】なお、図22の実施の形態では、予測タッ
プ抽出回路65は、図19の予測タップ抽出回路41と
同様に、タップ構造記憶部121から供給されるタップ
構造情報が表すタップ構造の予測タップを構成する。さ
らに、予測タップ抽出回路65は、やはり、図19の予
測タップ抽出回路41と同様に、逆量子化回路64から
供給されるDCT係数から、注目ブロックのDCT係数
を抽出する他、逆DCT回路122から供給される画素
から、注目画素についての隣接ブロック画素a乃至dを
抽出し、その隣接ブロック画素a乃至dをも用いて、タ
ップ構造情報が表すタップ構造の予測タップを構成す
る。
In the embodiment of FIG. 22, the prediction tap extraction circuit 65, like the prediction tap extraction circuit 41 of FIG. 19, predicts the tap structure represented by the tap structure information supplied from the tap structure storage unit 121. Configure the tap. Furthermore, the prediction tap extraction circuit 65 also extracts the DCT coefficient of the target block from the DCT coefficient supplied from the inverse quantization circuit 64, as in the prediction tap extraction circuit 41 of FIG. The adjacent block pixels a to d for the pixel of interest are extracted from the pixels supplied from, and the adjacent block pixels a to d are also used to configure a prediction tap having a tap structure represented by the tap structure information.

【0332】次に、図23のフローチャートを参照し
て、図22の学習装置の処理(学習処理)について説明
する。
Next, the processing (learning processing) of the learning device in FIG. 22 will be described with reference to the flowchart in FIG.

【0333】学習処理では、まず最初に、ステップS1
11において、図17のステップS71における場合と
同様に、ブロック化回路61、DCT回路62、量子化
回路63、および逆量子化回路64が、学習用の画像デ
ータをJPEG符号化し、さらに、その符号化データか
ら、生徒データとなるDCT係数を取得する。さらに、
ステップS111では、逆DCT回路122が、逆量子
化回路64で得られたブロックごとのDCT係数を逆D
CT変換し、これにより、ブロックごとの画素(画素
値)を取得する。
In the learning process, first, in step S1
11, in the same manner as in step S71 of FIG. 17, the blocking circuit 61, the DCT circuit 62, the quantization circuit 63, and the dequantization circuit 64 JPEG-encode the learning image data, and further, the code thereof. From the digitized data, a DCT coefficient that becomes student data is acquired. further,
In step S111, the inverse DCT circuit 122 inverts the DCT coefficient for each block obtained by the inverse quantization circuit 64 by inverse D.
The CT conversion is performed, and the pixel (pixel value) for each block is thereby acquired.

【0334】そして、予測タップ抽出回路65は、ブロ
ック化回路61でブロック化された画像データのブロッ
クを、順次、注目ブロックとし、その後、ステップS1
12乃至S116において、図17のステップS72乃
至S76における場合とそれぞれ同様の処理が行われ
る。
Then, the prediction tap extraction circuit 65 sequentially sets the blocks of the image data blocked by the blocking circuit 61 as the block of interest, and then, at step S1.
In 12 to S116, the same processes as in steps S72 to S76 of FIG. 17 are performed.

【0335】そして、ステップS116において、クラ
ス分類回路67から正規方程式加算回路68に対して、
注目画素のクラスコードが出力されると、ステップS1
17に進み、タップ構造記憶部121は、モード制御部
101がステップS113で出力する領域情報に対応付
けられているタップ構造情報を読み出し、予測タップ抽
出回路6に供給して、ステップS118に進む。
Then, in step S116, the class classification circuit 67 instructs the normal equation addition circuit 68 to
When the class code of the pixel of interest is output, step S1
In step 17, the tap structure storage unit 121 reads the tap structure information associated with the area information output by the mode control unit 101 in step S113, supplies the tap structure information to the prediction tap extraction circuit 6, and proceeds to step S118.

【0336】ステップS118では、予測タップ抽出回
路65が、逆量子化回路64と逆DCT回路122の出
力から、注目画素の画素値を予測するのに用いるDCT
係数と隣接ブロック画素をそれぞれ抽出し、ステップS
117でタップ構造記憶部121から供給されるタップ
構造情報が表すタップ構造の予測タップを構成する。こ
の予測タップは、予測タップ抽出回路65から符号制御
部102に供給される。
In step S118, the prediction tap extraction circuit 65 uses the DCT used to predict the pixel value of the target pixel from the outputs of the inverse quantization circuit 64 and the inverse DCT circuit 122.
The coefficient and the adjacent block pixel are respectively extracted, and step S
At 117, a prediction tap having a tap structure represented by the tap structure information supplied from the tap structure storage unit 121 is configured. This prediction tap is supplied from the prediction tap extraction circuit 65 to the code control unit 102.

【0337】さらに、ステップS118では、符号制御
部102が、予測タップ抽出回路65からの注目画素の
予測タップの符号を、モード制御部101から供給され
る注目画素についての領域情報に基づき、図17のステ
ップS77における場合と同様に操作し、正規方程式加
算回路68に供給する。
Further, in step S118, the code control unit 102 determines the code of the prediction tap of the pixel of interest from the prediction tap extraction circuit 65 based on the area information of the pixel of interest supplied from the mode control unit 101, as shown in FIG. The operation is performed in the same manner as in step S77 in step S77, and the normal equation adding circuit 68 is supplied.

【0338】そして、ステップS119に進み、以下、
ステップS119乃至S122において、図17のステ
ップS78乃至S81における場合とそれぞれ同様の処
理が行われ、これにより、タップ係数決定回路69にお
いて、各クラスごとに、そのクラスの16の縮退画素位
置モードそれぞれに対応する16セットのタップ係数が
求められ、係数テーブル記憶部70の、各クラスに対応
するアドレスに供給されて記憶され、処理を終了する。
Then, the process proceeds to step S119, and
In steps S119 to S122, the same processing as that in steps S78 to S81 of FIG. 17 is performed, respectively, whereby the tap coefficient determination circuit 69 sets each of the 16 degenerate pixel position modes of the class for each class. Corresponding 16 sets of tap coefficients are obtained, supplied to the address corresponding to each class in the coefficient table storage unit 70, and stored therein, and the processing is ended.

【0339】以上のように、予測タップを、注目ブロッ
クのDCT係数以外の情報を用いて構成する場合におい
ても、画素位置モードを縮退することにより、図16の
実施の形態における場合と同様に、学習効率を向上させ
ることができる。
As described above, even when the prediction tap is formed by using information other than the DCT coefficient of the target block, by degenerating the pixel position mode, as in the case of the embodiment of FIG. Learning efficiency can be improved.

【0340】次に、画素位置モードの縮退は、上述のよ
うに、注目画素が右上領域、左下領域、または右下領域
の画素である場合に、その注目画素の画素位置モード
を、垂直分割線に対して注目画素と線対称の位置にある
画素(垂直線対称画素)、水平分割線に対して注目画素
と線対称の位置にある左上領域の画素(水平線対称画
素)、またはブロック中心点に対して注目画素と点対称
の位置にある左上領域の画素(点対称画素)の画素位置
モードと兼用することで行うようにしているため、予測
タップについては、図12や図20で説明したように、
DCT係数の基底となっているコサイン波形や、隣接ブ
ロック画素の位置の左右、上下、または左右と上下の両
方の位置関係を反対にする(位置関係を反転する)必要
がある。
Next, in the degeneracy of the pixel position mode, as described above, when the pixel of interest is a pixel in the upper right region, the lower left region, or the lower right region, the pixel position mode of the pixel of interest is changed to the vertical division line. With respect to the pixel of interest (vertical line symmetrical pixel) with respect to the pixel of interest, the pixel in the upper left region (horizontal line symmetrical pixel) of line of interest with respect to the horizontal dividing line, or the block center point On the other hand, the prediction tap is performed by also using the pixel position mode of the pixel in the upper left region (point-symmetrical pixel) that is point-symmetrical to the pixel of interest, and thus the prediction tap is as described in FIGS. 12 and 20. To
It is necessary to reverse (reverse the positional relationship) the cosine waveform that is the basis of the DCT coefficient and the positional relationship between the positions of adjacent block pixels on the left and right, the top and bottom, or both the left and right and the top and bottom.

【0341】一方、上述の場合には、係数変換回路32
のクラス分類回路43や、学習装置のクラス分類回路6
7において、注目ブロックのDCT係数すべてをクラス
タップとして、そのクラスタップをADRC処理することに
より、クラス分類を行うようにしたため、即ち、クラス
分類を、上述のような画素位置モードの兼用による画素
位置モードの縮退の影響を受けない方法で行うようにし
ていたため、クラス分類については、予測タップについ
て行う必要があるような位置関係の反転は、行う必要が
なかった。
On the other hand, in the above case, the coefficient conversion circuit 32
Class classification circuit 43 and the class classification circuit 6 of the learning device
In FIG. 7, all DCT coefficients of the block of interest are used as class taps, and the class taps are subjected to ADRC processing to perform class classification. That is, the class classification is performed by using the pixel position in the pixel position mode as described above. Since the method is performed by the method that is not affected by the degeneracy of the mode, it is not necessary to perform the positional reversal, which is necessary for the classification tap, for the classification.

【0342】しかしながら、クラス分類を、例えば、注
目ブロックと、その上下左右に隣接するブロックそれぞ
れとの間の関係に基づいて行うような場合には、予測タ
ップについて行う位置関係の反転と同様の操作を、クラ
スコードについて行う必要がある。
However, when the classification is performed based on the relationship between the block of interest and each of the blocks vertically, horizontally, and adjacently to each other, the same operation as the reversal of the positional relationship for the prediction tap is performed. Needs to be done for the class code.

【0343】そこで、図24は、本発明を適用した係数
変換回路32の第3実施の形態の構成例を示している。
なお、図中、図19における場合と対応する部分につい
ては、同一の符号を付してあり、以下では、その説明
は、適宜省略する。即ち、図24の係数変換回路32
は、クラスコード操作部131が新たに設けられている
他は、図11における場合と基本的に同様に構成されて
いる。
Therefore, FIG. 24 shows a configuration example of the third embodiment of the coefficient conversion circuit 32 to which the present invention is applied.
Note that, in the figure, parts corresponding to those in FIG. 19 are denoted by the same reference numerals, and description thereof will be omitted below as appropriate. That is, the coefficient conversion circuit 32 of FIG.
Is basically the same as the case in FIG. 11 except that a class code operation unit 131 is newly provided.

【0344】但し、図24の実施の形態では、クラスタ
ップ抽出回路42において、注目ブロックと、その上下
左右に隣接するブロックそれぞれとの間において、エッ
ジが繋がっている等の、何らかの連続性があるかどうか
を表す情報を含むクラスタップが、逆量子化回路40の
出力から抽出され、クラス分類回路43では、そのよう
なクラスタップに基づいて、クラス分類が行われるよう
になっている。
However, in the embodiment of FIG. 24, in the class tap extraction circuit 42, there is some continuity such as an edge being connected between the block of interest and each of the blocks vertically and horizontally adjacent thereto. A class tap including information indicating whether or not it is extracted from the output of the inverse quantization circuit 40, and the class classification circuit 43 performs class classification based on such a class tap.

【0345】クラスコード操作部131には、クラス分
類回路43が出力する注目画素のクラスコードと、モー
ド制御部81が出力する注目画素の領域情報が供給され
るようになっている。そして、クラスコード操作部13
1は、注目画素のクラスコードを、注目画素の領域情報
に基づいて操作し、係数テーブル記憶部44に供給す
る。
The class code operation unit 131 is supplied with the class code of the target pixel output from the class classification circuit 43 and the area information of the target pixel output from the mode control unit 81. Then, the class code operation unit 13
1 operates the class code of the pixel of interest based on the area information of the pixel of interest and supplies it to the coefficient table storage unit 44.

【0346】次に、図25は、図24のクラスタップ抽
出回路42の構成例を示している。
Next, FIG. 25 shows a configuration example of the class tap extraction circuit 42 of FIG.

【0347】1次元逆DCT変換部141には、逆量子
化回路40(図24)が出力するブロックごとのDCT
係数が供給されるようになっている。そして、1次元逆
DCT変換部141は、逆量子化回路40から供給され
るブロックごとのDCT係数を、1次元逆DCT変換す
ることにより、水平方向の空間周波数成分を表す水平1
次元DCT係数と、垂直方向の空間周波数成分を表す垂
直1次元DCT係数とを求める。
The one-dimensional inverse DCT transform section 141 has a DCT for each block output from the inverse quantization circuit 40 (FIG. 24).
Coefficients are being supplied. Then, the one-dimensional inverse DCT transform unit 141 performs a one-dimensional inverse DCT transform on the DCT coefficient for each block supplied from the inverse quantization circuit 40, so that a horizontal 1 representing a spatial frequency component in the horizontal direction is obtained.
A three-dimensional DCT coefficient and a vertical one-dimensional DCT coefficient representing a spatial frequency component in the vertical direction are obtained.

【0348】ここで、図26および図27を参照して、
図25の1次元逆DCT変換部141が行う1次元逆D
CT変換について説明する。
Here, referring to FIGS. 26 and 27,
One-dimensional inverse D performed by the one-dimensional inverse DCT transform unit 141 in FIG.
The CT conversion will be described.

【0349】MPEGやJPEG等のDCT変換を利用
した画像の符号化方式では、画像データが、横×縦が8
×8のブロック単位で、水平方向および垂直方向の2次
元のDCT変換(2次元DCT変換)/逆DCT変換
(2次元逆DCT変換)が行われる。
In the image encoding method using DCT conversion such as MPEG and JPEG, the image data is 8 pixels in the horizontal and vertical directions.
Two-dimensional DCT transforms (two-dimensional DCT transforms) / inverse DCT transforms (two-dimensional inverse DCT transforms) in the horizontal and vertical directions are performed in units of × 8 blocks.

【0350】ここで、MPEGやJPEG符号化された
符号化データに含まれるDCT係数は、水平方向と垂直
方向の2方向の空間周波数成分を表すものであり、1次
元DCT係数と区別するために、以下、適宜、2次元D
CT係数という。
Here, the DCT coefficients included in the encoded data that has been MPEG or JPEG encoded represent spatial frequency components in two directions, the horizontal direction and the vertical direction, and are distinguished from the one-dimensional DCT coefficients. , 2D D
It is called CT coefficient.

【0351】さらに、以下、適宜、画素値から2次元D
CT係数への変換を、2次元DCT変換と、2次元DC
T係数から画素値への変換を、2次元逆DCT変換と、
それぞれいう。前述の図1におけるDCT回路2で行わ
れるDCT変換は、2次元DCT変換であり、また、上
述の逆DCT回路112(図19等)や逆DCT回路1
22(図22等)で行われる逆DCT変換は、2次元逆
DCT変換である。
Further, hereinafter, two-dimensional D is calculated from the pixel value as appropriate.
Two-dimensional DCT transform and two-dimensional DC transform to CT coefficient
The conversion from the T coefficient to the pixel value is a two-dimensional inverse DCT conversion,
Say each. The DCT conversion performed by the DCT circuit 2 in FIG. 1 described above is a two-dimensional DCT conversion, and the inverse DCT circuit 112 (FIG. 19 and the like) and the inverse DCT circuit 1 described above are also used.
The inverse DCT transform performed at 22 (FIG. 22 and the like) is a two-dimensional inverse DCT transform.

【0352】いま、図26(A)に示す8×8のブロッ
クにおける画素値を、8行×8列の行列Xで表すととも
に、図26(B)に示す8×8のブロックにおけるDC
T係数を、8行×8列の行列Fで表すこととすると、2
次元DCT変換/2次元逆DCT変換は、次式で表すこ
とができる。
Now, the pixel value in the 8 × 8 block shown in FIG. 26A is represented by a matrix X of 8 rows × 8 columns, and DC in the 8 × 8 block shown in FIG.
If the T coefficient is represented by a matrix F of 8 rows × 8 columns, 2
The dimensional DCT transform / two-dimensional inverse DCT transform can be expressed by the following equation.

【0353】 CXCT=F ・・・(19) CTFC=X ・・・(20)CXC T = F (19) C T FC = X (20)

【0354】ここで、上付のTは、転置を表す。また、
Cは、8行×8列のDCT変換行列で、その第i+1行
第j+1列のコンポーネントcijは、次式で表される。
Here, the superscript T represents transposition. Also,
C is a DCT transformation matrix of 8 rows × 8 columns, and the component c ij of the i + 1-th row and the j + 1-th column is represented by the following equation.

【0355】 cij=Ai×cos((2j+1)×i×π/16) ・・・(21)C ij = A i × cos ((2j + 1) × i × π / 16) (21)

【0356】但し、式(21)において、i=0のとき
は、Ai=1/(2√2)であり、i≠0のときは、Ai
=1/2である。また、iとjは、0乃至7の範囲の整
数値である。
However, in the equation (21), when i = 0, A i = 1 / (2√2), and when i ≠ 0, A i
= 1/2. Further, i and j are integer values in the range of 0 to 7.

【0357】式(19)は、画素値Xを、2次元DCT
係数Fに変換する2次元DCT変換を表し、式(20)
は、2次元DCT係数Fを、画素値Xに変換する2次元
逆DCT変換を表す。
Equation (19) is a two-dimensional DCT for the pixel value X.
A two-dimensional DCT transform for transforming into a coefficient F is expressed by equation (20).
Represents a two-dimensional inverse DCT transform that transforms a two-dimensional DCT coefficient F into a pixel value X.

【0358】従って、式(20)によれば、2次元DC
T係数Fは、その左側から行列CTをかけるとともに、
その右側から行列Cをかけることにより、画素値Xに変
換されるが、1次元逆DCT変換部141は、2次元D
CT係数Fに対して、その左側から行列CTをかけるだ
けか、または、その右側から行列Cをかけるだけかする
ことにより、1次元DCT係数を求める。
Therefore, according to the equation (20), the two-dimensional DC
The T coefficient F is multiplied by the matrix C T from its left side,
The pixel value X is converted by multiplying the matrix C from the right side, but the one-dimensional inverse DCT conversion unit 141 uses the two-dimensional D
A one-dimensional DCT coefficient is obtained by only multiplying the CT coefficient F by the matrix C T from the left side or the matrix C from the right side.

【0359】即ち、1次元逆DCT変換部141は、2
次元DCT係数Fに対して、その左側から行列CTだけ
をかける。この場合、図26(C)に示すように、2次
元DCT係数Fにおける垂直方向が空間領域に変換さ
れ、水平方向が周波数領域のままとされる垂直1次元逆
DCT変換が行われることとなり、その結果、水平方向
の空間周波数成分を表す水平1次元DCT係数vXhF
を得ることができる。
That is, the one-dimensional inverse DCT transform unit 141 is
For the dimension DCT coefficient F, only the matrix C T is multiplied from the left side. In this case, as shown in FIG. 26C, the vertical one-dimensional inverse DCT transform in which the vertical direction in the two-dimensional DCT coefficient F is transformed into the spatial domain and the horizontal direction remains the frequency domain is performed, As a result, the horizontal one-dimensional DCT coefficient vXhF representing the spatial frequency component in the horizontal direction
Can be obtained.

【0360】また、1次元逆DCT変換部141は、2
次元DCT係数Fに対して、その右側から行列Cだけを
かける。この場合、図26(D)に示すように、2次元
DCT係数Fにおける水平方向が空間領域に変換され、
垂直方向が周波数領域のままとされる水平1次元逆DC
T変換が行われることとなり、その結果、垂直方向の空
間周波数成分を表す垂直1次元DCT係数hXvFを得
ることができる。
Further, the one-dimensional inverse DCT transform section 141 is
Multiply the matrix C from the right side of the dimensional DCT coefficient F. In this case, as shown in FIG. 26D, the horizontal direction of the two-dimensional DCT coefficient F is converted into the spatial domain,
Horizontal one-dimensional inverse DC whose vertical direction remains the frequency domain
The T transform is performed, and as a result, the vertical one-dimensional DCT coefficient hXvF representing the spatial frequency component in the vertical direction can be obtained.

【0361】なお、横×縦が8×8の2次元DCT係数
Fを、垂直1次元逆DCT変換した場合には、8×1の
水平1次元DCT係数が、8セット(8行分)得られる
ことになる(図26(C))。また、2次元DCT係数
Fを、水平1次元逆DCT変換した場合には、1×8の
垂直1次元DCT係数が、8セット(8列分)得られる
ことになる(図26(D))。
When the vertical 1-dimensional inverse DCT transformation is performed on the 2-dimensional DCT coefficient F of horizontal × vertical 8 × 8, 8 sets (8 rows) of horizontal 1-dimensional DCT coefficient of 8 × 1 are obtained. (FIG. 26 (C)). Further, when the two-dimensional DCT coefficient F is subjected to the horizontal one-dimensional inverse DCT conversion, eight sets (8 columns) of 1 × 8 vertical one-dimensional DCT coefficients are obtained (FIG. 26 (D)). .

【0362】そして、ある行における8×1の水平1次
元DCT係数については、その左端のDCT係数が、そ
の行の8画素の画素値の直流成分(DC成分)(8画素
の画素値の平均値)を表し、他の7つのDCT係数が、
その行の水平方向の交流成分(AC成分)を表す。ま
た、ある列における1×8の垂直1次元DCT係数につ
いては、その最上行のDCT係数が、その列の8画素の
画素値の直流成分を表し、他の7つのDCT係数が、そ
の列の垂直方向の交流成分を表す。
For the 8 × 1 horizontal one-dimensional DCT coefficient in a certain row, the DCT coefficient at the left end is the DC component (DC component) of the pixel values of the eight pixels in that row (the average of the pixel values of the eight pixels). Value), and the other seven DCT coefficients are
It represents the horizontal AC component (AC component) of the row. Also, regarding the 1 × 8 vertical one-dimensional DCT coefficient in a certain column, the DCT coefficient in the uppermost row represents the DC component of the pixel value of the 8 pixels in that column, and the other seven DCT coefficients are It represents the AC component in the vertical direction.

【0363】ここで、式(19)によれば、水平1次元
DCT係数は、2次元DCT係数Fに対応する画素値X
に対して、その右側から行列CTをかける水平1次元D
CT変換を行うことによっても求めることができる。ま
た、垂直1次元DCT係数は、2次元DCT係数Fに対
応する画素値Xに対して、その左側から行列Cをかける
垂直1次元DCT変換を行うことによっても求めること
ができる。
According to the equation (19), the horizontal one-dimensional DCT coefficient is the pixel value X corresponding to the two-dimensional DCT coefficient F.
, The horizontal one-dimensional D by multiplying the matrix C T from its right side
It can also be obtained by performing CT conversion. The vertical one-dimensional DCT coefficient can also be obtained by performing a vertical one-dimensional DCT transformation by multiplying the pixel value X corresponding to the two-dimensional DCT coefficient F by the matrix C from the left side of the pixel value X.

【0364】図27は、実際の画像と、その画像につい
ての2次元DCT係数、水平1次元DCT係数、および
垂直1次元DCT係数を示している。
FIG. 27 shows an actual image, the two-dimensional DCT coefficient, the horizontal one-dimensional DCT coefficient, and the vertical one-dimensional DCT coefficient for the image.

【0365】なお、図27は、8×8ブロックの画像
と、その画像についての2次元DCT係数、水平1次元
DCT係数、および垂直1次元DCT係数を示してい
る。また、図27(A)が、実際の画像を、図27
(B)が、2次元DCT係数を、図27(C)が、水平
1次元DCT係数を、図27(D)が、垂直1次元DC
T係数を、それぞれ示している。
Note that FIG. 27 shows an 8 × 8 block image and the two-dimensional DCT coefficient, horizontal one-dimensional DCT coefficient, and vertical one-dimensional DCT coefficient for the image. In addition, FIG. 27A shows an actual image in FIG.
27B shows a two-dimensional DCT coefficient, FIG. 27C shows a horizontal one-dimensional DCT coefficient, and FIG. 27D shows a vertical one-dimensional DCT coefficient.
Each T coefficient is shown.

【0366】ここで、図27(A)の画像は、8ビット
の画素値を有するものであり、そのような画素値から求
められるDCT係数は、負の値も取り得る。但し、図2
7(B)乃至図27(D)の実施の形態では、求められ
たDCT係数に対して、128(=27)を加算し、そ
の加算値が0未満となるものは0にクリップするととも
に、加算値が256以上となるものは255にクリップ
することにより、0乃至255の範囲のDCT係数を、
図示してある。
The image of FIG. 27A has a pixel value of 8 bits, and the DCT coefficient obtained from such a pixel value can take a negative value. However, FIG.
In the embodiment of FIGS. 7 (B) to 27 (D), 128 (= 2 7 ) is added to the obtained DCT coefficient, and if the added value is less than 0, it is clipped to 0. , If the added value is 256 or more, the DCT coefficient in the range of 0 to 255 is clipped to 255,
It is shown.

【0367】2次元DCT係数には、8×8画素のブロ
ック全体の情報が反映されているため、2次元DCT係
数からでは、ブロック内の特定の画素の情報等の局所的
な情報を把握するのは困難である。これに対して、水平
1次元DCT係数または垂直1次元DCT係数には、ブ
ロックのある1行または1列だけの情報が、それぞれ反
映されているため、2次元DCT係数に比較して、ブロ
ック内の局所的な情報を容易に把握することができる。
Since information of the entire block of 8 × 8 pixels is reflected in the two-dimensional DCT coefficient, local information such as information of a specific pixel in the block is grasped from the two-dimensional DCT coefficient. Is difficult. On the other hand, the horizontal one-dimensional DCT coefficient or the vertical one-dimensional DCT coefficient reflects the information of only one row or one column in which the block is present, so that it is compared with the two-dimensional DCT coefficient in the block. The local information of can be easily grasped.

【0368】即ち、ブロックのある行の特徴は、その行
の8×1の水平1次元DCT係数から把握することがで
き、ある列の特徴は、その列の1×8の垂直1次元DC
T係数から把握することができる。さらに、ブロックの
ある画素の特徴は、その画素が位置する行の8×1の水
平1次元DCT係数と、その画素が位置する列の1×8
の垂直1次元DCT係数とから把握することができる。
That is, the feature of a certain row of a block can be understood from the 8 × 1 horizontal one-dimensional DCT coefficient of that row, and the feature of a certain column is a 1 × 8 vertical one-dimensional DC of that column.
It can be understood from the T coefficient. Further, the feature of a pixel in a block is that the horizontal 1-dimensional DCT coefficient of 8 × 1 in the row in which the pixel is located and the 1 × 8 in the column in which the pixel is located.
Can be understood from the vertical one-dimensional DCT coefficient of

【0369】また、左右に隣接するブロックどうしの境
界の状態は、ブロック全体の情報が反映された2次元D
CT係数よりも、ブロックの境界部分の垂直方向の空間
周波数成分を表す垂直1次元DCT係数を用いた方が、
より正確に把握することができる。さらに、上下に隣接
するブロックどうしの境界の状態も、ブロック全体の情
報が反映された2次元DCT係数よりも、ブロックの境
界部分の水平方向の空間周波数成分を表す水平1次元D
CT係数を用いた方が、より正確に把握することができ
る。
The state of the boundary between adjacent blocks on the left and right is a two-dimensional D in which the information of the entire block is reflected.
Using a vertical one-dimensional DCT coefficient that represents a spatial frequency component in the vertical direction at the boundary of blocks is more preferable than using a CT coefficient.
It can be grasped more accurately. Furthermore, the state of the boundary between vertically adjacent blocks is also a horizontal one-dimensional D that represents the spatial frequency component in the horizontal direction at the block boundary, rather than the two-dimensional DCT coefficient that reflects the information of the entire block.
It is possible to grasp more accurately by using the CT coefficient.

【0370】なお、以下、適宜、垂直1次元DCT係数
と水平1次元DCT係数とをまとめて、1次元DCT係
数という。
The vertical one-dimensional DCT coefficient and the horizontal one-dimensional DCT coefficient will be collectively referred to as a one-dimensional DCT coefficient hereinafter.

【0371】図25に戻り、1次元逆DCT変換部14
1は、注目ブロックの1次元DCT係数と、注目ブロッ
クの上下左右に隣接するブロックそれぞれの1次元DC
T係数を求めると、それらの1次元DCT係数を、境界
1次元DCT係数抽出部144、および隣接1次元DC
T係数抽出部145に供給する。
Returning to FIG. 25, the one-dimensional inverse DCT transform unit 14
1 is the one-dimensional DCT coefficient of the block of interest and the one-dimensional DC of each of the blocks vertically, horizontally, and adjacently to the block of interest.
When the T-coefficients are obtained, the one-dimensional DCT coefficients are calculated from the boundary one-dimensional DCT coefficient extraction unit 144 and the adjacent one-dimensional DC.
It is supplied to the T coefficient extraction unit 145.

【0372】境界1次元DCT係数抽出部144は、1
次元逆DCT変換部141の出力から、注目ブロックの
上側の境界(1行目の)の水平1次元DCT係数(以
下、適宜、上境界1次元DCT係数という)、下側の境
界の(8行目の)垂直1次元DCT係数(以下、適宜、
下境界1次元DCT係数という)、左側の境界の(1列
目の)垂直1次元DCT係数(以下、適宜、左境界1次
元DCT係数という)、および右側の境界の(8列目
の)垂直1次元DCT係数(以下、適宜、右境界1次元
DCT係数という)を抽出して出力する。
The boundary one-dimensional DCT coefficient extracting section 144 uses
From the output of the dimensional inverse DCT transform unit 141, the horizontal 1-dimensional DCT coefficient of the upper boundary (first row) of the target block (hereinafter, appropriately referred to as the upper boundary 1-dimensional DCT coefficient) and the lower boundary (8 rows) Vertical one-dimensional DCT coefficient (hereinafter, as appropriate,
Lower boundary 1-dimensional DCT coefficient), left boundary (first column) vertical 1-dimensional DCT coefficient (hereinafter appropriately referred to as left boundary 1-dimensional DCT coefficient), and right boundary (8th column) vertical A one-dimensional DCT coefficient (hereinafter, appropriately referred to as a right boundary one-dimensional DCT coefficient) is extracted and output.

【0373】ここで、以下、適宜、上境界1次元DCT
係数、下境界1次元DCT係数、左境界1次元DCT係
数、および右境界1次元DCT係数を、まとめて、境界
1次元DCT係数という。
Here, the upper boundary one-dimensional DCT
The coefficient, the lower boundary one-dimensional DCT coefficient, the left boundary one-dimensional DCT coefficient, and the right boundary one-dimensional DCT coefficient are collectively referred to as a boundary one-dimensional DCT coefficient.

【0374】隣接1次元DCT係数抽出部145は、1
次元逆DCT変換部141の出力から、注目ブロックの
上に隣接するブロックにおける、注目ブロックと隣接す
る水平1次元DCT係数(以下、適宜、上隣接1次元D
CT係数という)、注目ブロックの下に隣接するブロッ
クにおける、注目ブロックと隣接する水平1次元DCT
係数(以下、適宜、下隣接1次元DCT係数という)、
注目ブロックの左に隣接するブロックにおける、注目ブ
ロックと隣接する垂直1次元DCT係数(以下、適宜、
左隣接1次元DCT係数という)、および注目ブロック
の右に隣接するブロックにおける、注目ブロックと隣接
する垂直1次元DCT係数(以下、適宜、右隣接1次元
DCT係数という)を抽出して出力する。
The adjacent one-dimensional DCT coefficient extraction unit 145 sets 1
From the output of the dimensional inverse DCT transform unit 141, the horizontal one-dimensional DCT coefficient adjacent to the target block in the block adjacent to the target block (hereinafter, appropriately referred to as the upper adjacent one-dimensional D
CT coefficient), a horizontal one-dimensional DCT adjacent to the target block in a block adjacent to the target block
Coefficient (hereinafter, appropriately referred to as lower adjacent one-dimensional DCT coefficient),
In the block adjacent to the left of the block of interest, the vertical one-dimensional DCT coefficient adjacent to the block of interest (hereinafter, appropriately,
The left adjacent one-dimensional DCT coefficient) and the vertical one-dimensional DCT coefficient adjacent to the target block in the block adjacent to the right of the target block (hereinafter, appropriately referred to as right adjacent one-dimensional DCT coefficient) are extracted and output.

【0375】ここで、以下、適宜、上隣接1次元DCT
係数、下隣接1次元DCT係数、左隣接1次元DCT係
数、および右隣接1次元DCT係数を、まとめて、隣接
1次元DCT係数という。
Hereafter, the upper adjacent one-dimensional DCT will be referred to as appropriate.
The coefficient, the lower adjacent one-dimensional DCT coefficient, the left adjacent one-dimensional DCT coefficient, and the right adjacent one-dimensional DCT coefficient are collectively referred to as an adjacent one-dimensional DCT coefficient.

【0376】クラスタップ抽出回路42は、逆量子化回
路40の出力から、上述したようにして、境界1次元D
CT係数、および隣接1次元DCT係数をクラスタップ
として抽出し、クラス分類回路43(図24)に供給す
る。
The class tap extraction circuit 42 uses the output of the dequantization circuit 40 to determine the boundary one-dimensional D as described above.
The CT coefficient and the adjacent one-dimensional DCT coefficient are extracted as class taps and supplied to the class classification circuit 43 (FIG. 24).

【0377】次に、図28は、図24のクラス分類回路
43の構成例を示している。
Next, FIG. 28 shows a configuration example of the class classification circuit 43 of FIG.

【0378】ACパワー算出部151は、クラスタップ
抽出回路42が出力するクラスタップとしての境界1次
元DCT係数と、隣接1次元DCT係数を受信し、それ
ぞれの交流成分のパワー(以下、適宜、ACパワーとい
う)を求め、連続性判定部154に供給する。
The AC power calculator 151 receives the boundary one-dimensional DCT coefficient as a class tap and the adjacent one-dimensional DCT coefficient output from the class tap extraction circuit 42, and outputs the power of each AC component (hereinafter, AC Power), and supplies it to the continuity determination unit 154.

【0379】即ち、ACパワー算出部151は、図29
に示すように、境界1次元DCT係数から、水平1次元
DCT係数である上境界1次元DCT係数と下境界1次
元DCT係数を抽出するとともに、隣接1次元DCT係
数から、水平1次元DCT係数である上隣接1次元DC
T係数と下隣接1次元DCT係数を抽出し、水平方向の
ACパワーを求める。さらに、ACパワー算出部151
は、図29に示すように、境界1次元DCT係数から、
垂直1次元DCT係数である左境界1次元DCT係数と
右境界1次元DCT係数を抽出するとともに、隣接1次
元DCT係数から、垂直1次元DCT係数である左隣接
1次元DCT係数と右隣接1次元DCT係数を抽出し、
垂直方向のACパワーを求める。
That is, the AC power calculating section 151 is shown in FIG.
As shown in, the upper 1-dimensional DCT coefficient and the lower 1-dimensional DCT coefficient, which are horizontal 1-dimensional DCT coefficients, are extracted from the 1-dimensional boundary DCT coefficient, and the horizontal 1-dimensional DCT coefficient is extracted from the adjacent 1-dimensional DCT coefficient. One upper one-dimensional DC
The T coefficient and the lower adjacent one-dimensional DCT coefficient are extracted to obtain the AC power in the horizontal direction. Further, the AC power calculation unit 151
As shown in FIG. 29, from the boundary one-dimensional DCT coefficient,
The left boundary one-dimensional DCT coefficient and the right boundary one-dimensional DCT coefficient, which are vertical one-dimensional DCT coefficients, are extracted, and the vertical adjacent one-dimensional DCT coefficient is extracted from the adjacent one-dimensional DCT coefficient. Extract the DCT coefficients,
Determine the AC power in the vertical direction.

【0380】ここで、1次元DCT係数の7つの交流成
分をACnと表すこととすると(n=1,2,・・・,
7)、ACパワーPACは、例えば、次式によって計算さ
れる。
Here, if the seven AC components of the one-dimensional DCT coefficient are represented by AC n (n = 1, 2, ...,
7), AC power P AC is calculated, for example, by the following equation.

【0381】 PAC=ΣACn 2 ・・・(22)P AC = ΣAC n 2 (22)

【0382】但し、式(22)において、Σは、変数n
を1から7に変えてのサメーションを表す。
However, in the equation (22), Σ is a variable n
Represents the summation from 1 to 7.

【0383】なお、以上のようにして、1次元DCT係
数から求められるACパワーは、その1次元DCT係数
に対応する8画素の交流成分の電力と捉えることがで
き、従って、画像のアクティビティを表すということが
できる。
As described above, the AC power obtained from the one-dimensional DCT coefficient can be regarded as the power of the AC component of 8 pixels corresponding to the one-dimensional DCT coefficient, and therefore represents the image activity. Can be said.

【0384】図28に戻り、DC成分抽出部152は、
クラスタップ抽出回路42(図24)が出力するクラス
タップとしての境界1次元DCT係数と、隣接1次元D
CT係数を受信し、それぞれの直流成分(DC成分)を
抽出して、連続性判定部154に供給する。
Returning to FIG. 28, the DC component extracting section 152
A boundary one-dimensional DCT coefficient as a class tap output by the class tap extraction circuit 42 (FIG. 24) and an adjacent one-dimensional D
The CT coefficient is received, each DC component (DC component) is extracted, and is supplied to the continuity determination unit 154.

【0385】即ち、DC成分抽出部152は、境界1次
元DCT係数と、隣接1次元DCT係数における8×1
の水平1次元DCT係数(上境界1次元DCT係数、下
境界1次元DCT係数、上隣接1次元DCT係数、下隣
接1次元DCT係数)については、その最も左側に位置
する直流成分を抽出し、連続性判定部154に供給す
る。また、DC成分抽出部152は、境界1次元DCT
係数と、隣接1次元DCT係数における1×8の垂直1
次元DCT係数(左境界1次元DCT係数、右境界1次
元DCT係数、左隣接1次元DCT係数、右隣接1次元
DCT係数)については、その最も上側に位置する直流
成分を抽出し、連続性判定部154に供給する。
That is, the DC component extracting unit 152 determines the boundary one-dimensional DCT coefficient and the 8 × 1 of the adjacent one-dimensional DCT coefficients.
For the horizontal one-dimensional DCT coefficient (upper boundary one-dimensional DCT coefficient, lower boundary one-dimensional DCT coefficient, upper adjacent one-dimensional DCT coefficient, lower adjacent one-dimensional DCT coefficient), the DC component located on the leftmost side is extracted, It is supplied to the continuity determination unit 154. In addition, the DC component extraction unit 152 uses the boundary one-dimensional DCT.
Coefficient and 1 × 8 vertical 1 in adjacent one-dimensional DCT coefficient
For the three-dimensional DCT coefficient (left boundary one-dimensional DCT coefficient, right boundary one-dimensional DCT coefficient, left-adjacent one-dimensional DCT coefficient, right-adjacent one-dimensional DCT coefficient), the DC component located on the uppermost side is extracted to determine continuity. Supply to the section 154.

【0386】AC内積算出部153は、クラスタップ抽
出回路42(図24)から供給されるクラスタップとし
ての境界1次元DCT係数の交流成分と、隣接1次元D
CT係数の交流成分とを、それぞれベクトルのコンポー
ネントとみなして、その2つのベクトルの内積(AC内
積)を求め、連続性判定部154に供給する。
The AC inner product calculating unit 153 determines the AC component of the boundary one-dimensional DCT coefficient as the class tap supplied from the class tap extraction circuit 42 (FIG. 24) and the adjacent one-dimensional D.
The AC component of the CT coefficient is regarded as a vector component, and the inner product (AC inner product) of the two vectors is calculated and supplied to the continuity determination unit 154.

【0387】即ち、図30に示すように、AC内積算出
部153は、上境界1次元DCT係数の交流成分と、上
境界1次元DCT係数に隣接する上隣接1次元DCT係
数の交流成分とを、それぞれベクトルのコンポーネント
とみなして、その2つのベクトルのAC内積(以下、上
内積という)を、次式にしたがって求める。
That is, as shown in FIG. 30, the AC inner product calculating unit 153 detects the AC component of the upper boundary one-dimensional DCT coefficient and the AC component of the upper adjacent one-dimensional DCT coefficient adjacent to the upper boundary one-dimensional DCT coefficient. Is regarded as a component of each vector, and an AC inner product (hereinafter referred to as an upper inner product) of the two vectors is obtained according to the following equation.

【0388】 I=Σ(ACn×ACn’) ・・・(23)I = Σ (AC n × AC n ') (23)

【0389】但し、式(23)において、Iは、AC内
積を表す。さらに、ACnは、注目ブロックについての
上境界1次元DCT係数のn番目の交流成分を表し、A
n’は、注目ブロックについての上隣接1次元DCT
係数のn番目の交流成分を表す。また、Σは、nを1か
ら7に変えてのサメーションを表す。
However, in the equation (23), I represents an AC inner product. Further, AC n represents the n-th AC component of the upper boundary one-dimensional DCT coefficient for the block of interest, and A n
C n 'is the upper adjacent one-dimensional DCT for the block of interest
It represents the nth AC component of the coefficient. Further, Σ represents the summation in which n is changed from 1 to 7.

【0390】AC内積算出部153は、下境界1次元D
CT係数と下隣接1次元DCT係数、左境界1次元DC
T係数と左隣接1次元DCT係数、または右境界1次元
DCT係数と右隣接1次元DCT係数それぞれについて
も、式(23)にしたがい、AC内積を求める。
The AC inner product calculating unit 153 determines the lower boundary one-dimensional D
CT coefficient, lower one-dimensional DCT coefficient, left boundary one-dimensional DC
For each of the T coefficient and the left adjacent one-dimensional DCT coefficient, or the right boundary one-dimensional DCT coefficient and the right adjacent one-dimensional DCT coefficient, the AC inner product is calculated according to the equation (23).

【0391】ここで、以下、適宜、注目ブロックについ
ての下境界1次元DCT係数と下隣接1次元DCT係数
とから求められるAC内積を、下内積と、左境界1次元
DCT係数と左隣接1次元DCT係数とから求められる
AC内積を、左内積と、右境界1次元DCT係数と右隣
接1次元DCT係数とから求められるAC内積を、右内
積と、それぞれいう。
Here, hereinafter, the AC inner product obtained from the lower boundary one-dimensional DCT coefficient and the lower adjacent one-dimensional DCT coefficient for the target block is appropriately calculated as the lower inner product, the left boundary one-dimensional DCT coefficient, and the left adjacent one-dimensional DCT coefficient. The AC inner product obtained from the DCT coefficient is called the left inner product, and the AC inner product obtained from the right boundary one-dimensional DCT coefficient and the right adjacent one-dimensional DCT coefficient is called the right inner product.

【0392】AC内積は、注目ブロックの境界を挟む境
界1次元DCT係数と隣接1次元DCT係数の交流成分
が類似する場合、即ち、境界1次元DCT係数の交流成
分をコンポーネントとするベクトルと、隣接1次元DC
T係数の交流成分をコンポーネントとするベクトルとが
つくる角度が90度未満(以上)である場合に正の値
(0以上の値)となる。従って、AC内積が正の値であ
ることは、注目ブロックの境界を挟む境界1次元DCT
係数に対応する8画素と、隣接1次元DCT係数に対応
する8画素の波形パターンが似ていることを表してお
り、例えば、注目ブロックとそれに隣接するブロックの
境界において、その境界を横切る形で連続しているエッ
ジが存在することを表す。
The AC inner product is adjacent to a vector having the AC component of the boundary 1-dimensional DCT coefficient as a component, when the AC component of the boundary 1-dimensional DCT coefficient and the AC component of the adjacent 1-dimensional DCT coefficient are similar to each other. One-dimensional DC
When the angle formed by the vector having the AC component of the T coefficient as a component is less than 90 degrees (or more), it has a positive value (value of 0 or more). Therefore, the positive value of the AC inner product means that the boundary one-dimensional DCT that sandwiches the boundary of the block of interest.
It shows that the waveform pattern of 8 pixels corresponding to the coefficient is similar to the waveform pattern of 8 pixels corresponding to the adjacent one-dimensional DCT coefficient. For example, at the boundary between the block of interest and the block adjacent to it, the waveform crosses the boundary. Indicates that there are continuous edges.

【0393】再び図28に戻り、連続性判定部154
は、ACパワー算出部151から供給される境界1次元
DCT係数から求められたACパワー、および隣接1次
元DCT係数から求められたACパワー、DC成分抽出
部152から供給される境界1次元DCT係数の直流成
分、および隣接1次元DCT係数の直流成分、並びにA
C内積算出部153から供給される上内積、下内積、左
内積、および右内積に基づき、注目ブロックの上下左右
それぞれの境界部分における画像の連続性を、注目ブロ
ックとその上下左右に隣接するブロックとの間に関する
上側ブロック間情報、下側ブロック間情報、左側ブロッ
ク間情報、右側ブロック間情報として判定する。さら
に、連続性判定部154は、注目ブロックの上下左右そ
れぞれの境界部分における画像の連続性の判定結果であ
る上側ブロック間情報、下側ブロック間情報、左側ブロ
ック間情報、および右側ブロック間情報に基づいて、注
目画素をクラス分類し、そのクラスを表すクラスコード
を出力する。
Returning to FIG. 28 again, the continuity determining unit 154
Is the AC power calculated from the boundary one-dimensional DCT coefficient supplied from the AC power calculation unit 151, the AC power calculated from the adjacent one-dimensional DCT coefficient, and the boundary one-dimensional DCT coefficient supplied from the DC component extraction unit 152. DC component of A, and DC component of adjacent one-dimensional DCT coefficient, and A
Based on the upper inner product, the lower inner product, the left inner product, and the right inner product supplied from the C inner product calculating unit 153, the continuity of the images at the boundary portions of the target block in the upper, lower, left, and right directions is adjacent to the target block in the upper, lower, left, and right directions. It is determined as the upper block information, the lower block information, the left block information, and the right block information related to the block. Furthermore, the continuity determination unit 154 determines the upper inter-block information, the lower inter-block information, the left inter-block information, and the right inter-block information, which are the results of determining the continuity of the image at the upper, lower, left, and right boundary portions of the target block. Based on this, the pixel of interest is classified into classes, and a class code representing that class is output.

【0394】即ち、連続性判定部154は、注目ブロッ
クと、その上下左右に隣接するブロックそれぞれとの間
の画像のつながり具合を表す画像の連続性を判定する。
そして、連続性判定部154は、注目ブロックの上下左
右の各境界部分について、画像の連続性の有無を表す4
ビットを、クラスコードとして出力する。従って、ここ
では、注目画素は、16(=24)クラスのうちのいず
れかにクラス分類されることになる。
That is, the continuity judging section 154 judges the continuity of the image showing the connection state of the image between the block of interest and each of the blocks vertically and horizontally adjacent to it.
Then, the continuity determination unit 154 represents the presence / absence of image continuity for each of the upper, lower, left, and right boundary portions of the target block.
Output bits as class code. Therefore, here, the pixel of interest is classified into any of 16 (= 2 4 ) classes.

【0395】ここで、連続性判定部154が出力する4
ビットのクラスコードを、その最上位ビットから順に、
(B4,B3,B2,B1)と表すこととすると、ビットB
4,B3,B2,B1は、それぞれ、注目ブロックの上側、
下側、左側、右側の境界部分における連続性を表す。ま
た、例えば、1になっているビットは、画像が連続して
いること(連続性があること)を表し、0になっている
ビットは、画像が不連続であること(連続性がないこ
と)を表す。
[0395] Here, 4 output from the continuity determination unit 154
Bit class code, in order from the most significant bit,
If it is expressed as (B 4 , B 3 , B 2 , B 1 ), the bit B
4 , B 3 , B 2 and B 1 are respectively above the block of interest,
It represents continuity at the lower, left, and right boundaries. Also, for example, a bit of 1 indicates that the image is continuous (having continuity), and a bit of 0 indicates that the image is discontinuous (no continuity). ) Represents.

【0396】なお、連続性判定部154において、連続
性の判定は、例えば、次のようにして行われる。
The continuity determination unit 154 determines the continuity as follows, for example.

【0397】即ち、連続性判定部154は、例えば、注
目ブロックについての上境界1次元DCT係数の直流成
分DCと、その上境界1次元DCT係数と対応する(隣
接する)上隣接1次DCT係数の直流成分DC’との差
分絶対値|DC−DC’|が、所定の閾値TH1よりも
大きい(または以上である)という条件を、境界部エッ
ジ条件として、そのような境界部エッジ条件が満たされ
るかどうかを判定する。
That is, for example, the continuity determining unit 154, for example, the DC component DC of the upper boundary one-dimensional DCT coefficient for the block of interest and the upper adjacent first-order DCT coefficient corresponding (adjacent) to the upper boundary one-dimensional DCT coefficient. The difference absolute value | DC-DC '| of the DC component DC' of the above is larger than (or more than) a predetermined threshold value TH1 as a boundary edge condition, and such a boundary edge condition is satisfied. Is determined.

【0398】境界部エッジ条件が満たされる場合、即
ち、注目ブロックについての上境界1次DCT係数の直
流成分DCと、上隣接1次DCT係数の直流成分DC’
との差が非常に大きく、従って、注目ブロックの上側の
境界部分にエッジが存在し、注目ブロックとその上側に
隣接するブロックの画像パターンにつながりがないと考
えられる場合、連続性判定部154は、4ビットのクラ
スコードのうち、上側の連続性を表す第4ビット(最下
位ビットを第1ビットとする)B4に、連続性がないこ
とを表す0をセットする。
When the boundary edge condition is satisfied, that is, the DC component DC of the upper boundary first-order DCT coefficient and the DC component DC 'of the upper adjacent first-order DCT coefficient for the target block are satisfied.
When there is an edge at the upper boundary of the block of interest and there is no connection between the image pattern of the block of interest and the block adjacent to the block of interest, the continuity determination unit 154 determines that of the 4-bit class code, (and the least significant bit first bit) fourth bits representing the upper continuity B 4, 0 is set indicating that there is no continuity.

【0399】また、境界部エッジ条件が満たされない場
合、連続性判定部154は、注目ブロックについて、上
境界1次元DCT係数から求められたACパワー、上隣
接1次元DCT係数から求められたACパワー、さらに
は、上境界1次元DCT係数の直流成分、上隣接1次元
DCT係数の直流成分に基づき、注目ブロックの上側の
境界部分が平坦であるという平坦性条件が満たされるか
どうかを判定する。
When the boundary edge condition is not satisfied, the continuity determining unit 154 determines the AC power calculated from the upper boundary one-dimensional DCT coefficient and the AC power calculated from the upper adjacent one-dimensional DCT coefficient for the target block. Further, based on the DC component of the upper boundary one-dimensional DCT coefficient and the DC component of the upper adjacent one-dimensional DCT coefficient, it is determined whether the flatness condition that the upper boundary portion of the target block is flat is satisfied.

【0400】即ち、連続性判定部154は、例えば、次
式で表される条件を、平坦性条件として、そのような平
坦性条件が満たされるかどうかを判定する。
That is, the continuity determination unit 154 determines, for example, whether the flatness condition is satisfied by using the condition represented by the following equation as the flatness condition.

【0401】 (PAC≦TH2)∩(PAC’≦TH2)∩(|DC−DC’|≦TH3) ・・・(24)(P AC ≦ TH2) ∩ (P AC '≦ TH2) ∩ (| DC-DC' | ≦ TH3) (24)

【0402】 PAC’≦TH4 ・・・(25)P AC '≦ TH4 (25)

【0403】但し、式(24)および(25)におい
て、TH2,TH3,TH4は、所定の閾値であり、閾
値TH4は、閾値TH2よりも十分小さいものとする。
また、式(24)および(25)において、PACは、注
目ブロックについての上境界1次元DCT係数から求め
られたACパワーを表し、PAC’は、注目ブロックにつ
いての上隣接1次元DCT係数から求められたACパワ
ーを表す。さらに、式(24)において、DCは、注目
ブロックについての上境界1次元DCT係数の直流成分
を表し、DC’は、注目ブロックについての上隣接1次
元DCT係数の直流成分を表す。また、∩は、論理積を
表す。
However, in the equations (24) and (25), TH2, TH3, and TH4 are predetermined threshold values, and the threshold value TH4 is sufficiently smaller than the threshold value TH2.
Further, in the equations (24) and (25), P AC represents the AC power obtained from the upper boundary one-dimensional DCT coefficient for the target block, and P AC ′ is the upper adjacent one-dimensional DCT coefficient for the target block. Represents the AC power obtained from Further, in Expression (24), DC represents the DC component of the upper boundary one-dimensional DCT coefficient for the target block, and DC ′ represents the DC component of the upper adjacent one-dimensional DCT coefficient for the target block. Further, ∩ represents a logical product.

【0404】式(24)は、注目ブロックについての上
境界1次元DCT係数と上隣接1次元DCT係数からそ
れぞれ求められるACパワーPACとPAC’が、いずれも
閾値TH2以下で(または未満で)、かつ、それぞれの
直流成分DCとDC’の差分絶対値|DC−DC’|
が、閾値TH3以下(または未満)の場合に、真とな
る。また、式(25)は、注目ブロックについての上隣
接1次元DCT係数から求められたACパワーPAC
が、閾値TH4以下(または未満)の場合に、真とな
る。
Equation (24) is such that AC powers P AC and P AC ′ obtained from the upper boundary one-dimensional DCT coefficient and the upper adjacent one-dimensional DCT coefficient for the target block are both below (or less than) the threshold value TH2. ), And the absolute value of the difference between the DC components DC and DC '| DC-DC' |
Is true (or less) than the threshold TH3, it is true. Further, the equation (25) is the AC power P AC ′ obtained from the upper adjacent one-dimensional DCT coefficient for the block of interest.
Is true (or less) than the threshold TH4, it is true.

【0405】ここで、閾値TH4は、上述したように、
閾値TH2よりも十分小さい、例えば、0に近い値であ
り、従って、式(25)は、注目ブロックについての上
隣接1次元DCT係数から求められたACパワーPAC
が0に近い場合に、真となる。
Here, the threshold TH4 is, as described above,
The value is sufficiently smaller than the threshold value TH2, for example, a value close to 0. Therefore, the equation (25) indicates that the AC power P AC 'determined from the upper adjacent one-dimensional DCT coefficient for the target block.
Is true when is close to zero.

【0406】なお、ここでは、平坦性条件は、例えば、
式(24)および(25)のうちのいずれか一方が真で
あれば満たされるものとする。
The flatness condition here is, for example,
If either one of equations (24) and (25) is true, it is satisfied.

【0407】平坦性条件が満たされる場合、連続性判定
部154は、4ビットのクラスコードのうち、上側の連
続性を表す第4ビットB4に、連続性があることを表す
1をセットする。
When the flatness condition is satisfied, the continuity determining section 154 sets the fourth bit B 4 representing the continuity on the upper side of the 4-bit class code to 1 which indicates continuity. .

【0408】また、平坦性条件が満たされない場合、連
続性判定部154は、注目ブロックについて求められた
AC内積に基づき、注目ブロックの境界部分が連続して
いるという連続性条件が満たされるかどうかを判定す
る。
If the flatness condition is not satisfied, the continuity determining unit 154 determines whether or not the continuity condition that the boundary portion of the target block is continuous is satisfied based on the AC inner product obtained for the target block. To judge.

【0409】即ち、連続性判定部154は、例えば、注
目ブロックについての上内積が、正の値(または0以
上)であるという条件を、連続性条件として、そのよう
な連続性条件が満たされるかどうかを判定する。
That is, the continuity determining section 154 sets such a continuity condition that the upper inner product of the target block is a positive value (or 0 or more), and the continuity condition is satisfied. Determine whether or not.

【0410】連続性条件が満たされる場合、連続性判定
部154は、4ビットのクラスコードのうち、上側の連
続性を表す第4ビットB4に、連続性があることを表す
1をセットする。
When the continuity condition is satisfied, the continuity determining unit 154 sets the fourth bit B 4 representing the upper continuity of the 4-bit class code to 1 which indicates continuity. .

【0411】また、連続性条件が満たされない場合、即
ち、境界部エッジ条件が満たされず、さらに、平坦性条
件および連続性条件も満たされたない場合、連続性判定
部154は、4ビットのクラスコードのうち、上側の連
続性を表す第4ビットB4に、連続性がないことを表す
0をセットする。
If the continuity condition is not satisfied, that is, the boundary edge condition is not satisfied, and the flatness condition and the continuity condition are also not satisfied, the continuity determining unit 154 determines that the 4-bit class is satisfied. In the code, the fourth bit B 4 indicating the continuity on the upper side is set to 0 indicating that there is no continuity.

【0412】連続性判定部154は、上側の境界部分に
ついての他、下側、左側、および右側の境界部分につい
ても、上側の境界部分に対するのと同様の処理を行い、
これにより、4ビットのクラスコードの第4ビット
4、第3ビットB3、第2ビットB2、第1ビットB
1に、注目ブロックの上側、下側、左側、右側それぞれ
の境界部分における画像の連続性を表す値をセットして
出力する。
The continuity determining unit 154 performs the same processing as for the upper boundary portion on the lower, left, and right boundary portions in addition to the upper boundary portion,
Thereby, the fourth bit B 4 , the third bit B 3 , the second bit B 2 , and the first bit B of the 4-bit class code
1, the upper side of the target block, lower, left, and outputs the set value representing the continuity of the image in the right respective boundary.

【0413】なお、ここでは、説明を簡単にするため
に、注目画素を、注目ブロックの上下左右それぞれの境
界部分における連続性の有無にしたがってクラス分類す
るようにしたが、注目画素のクラス分類は、注目ブロッ
クの境界部分における連続性の有無の他、平坦性その他
にも基づいて行うことが可能である。
Here, in order to simplify the explanation, the target pixel is classified according to the presence / absence of continuity at the upper, lower, left, and right boundaries of the target block. However, the target pixel is classified as follows. In addition to the presence / absence of continuity at the boundary portion of the block of interest, it is possible to perform it based on the flatness and the like.

【0414】また、以下、適宜、上述したようにして、
図24のクラス分類回路43(の連続性判定部154
(図28)が出力する4ビットのクラスコードの第4ビ
ットB 4、第3ビットB3、第2ビットB2、または第1
ビットB1を、それぞれ、上側ブロック間コード、下側
ブロック間コード、左側ブロック間コード、または右側
ブロック間コードという。
Further, as described below, as described above,
Continuity determination unit 154 of () class classification circuit 43 of FIG.
(Fig. 28) outputs the 4th bit of the 4-bit class code.
B Four, 3rd bit B3, The second bit B2Or first
Bit B1The upper block code and the lower block, respectively
Block-to-block code, left block-to-block code, or right
It is called a code between blocks.

【0415】次に、図31を参照して、図24のクラス
コード操作部131によるクラスコードの操作について
説明する。
Next, the operation of the class code by the class code operation unit 131 of FIG. 24 will be described with reference to FIG.

【0416】クラスコード操作部131は、上述したよ
うに、モード制御部81から供給される注目画素の領域
情報に基づき、クラス分類回路43が出力するクラスコ
ードを操作する。
As described above, the class code operation unit 131 operates the class code output by the class classification circuit 43 based on the area information of the pixel of interest supplied from the mode control unit 81.

【0417】即ち、注目領域が左上領域である場合、ク
ラスコード操作部131は、図31(A)に示すよう
に、クラス分類回路43が出力する4ビットのクラスコ
ード(B4,B3,B2,B1)を、そのまま、注目画素の
クラスコードとして出力する。
That is, when the attention area is the upper left area, the class code operation unit 131, as shown in FIG. 31A, outputs the 4-bit class code (B 4 , B 3 , B 2 , B 1 ) is output as it is as the class code of the pixel of interest.

【0418】即ち、注目領域が左上領域であり、注目画
素が、左上領域の16カ所のうちのいずれかに位置する
場合には、注目画素の、左上領域における位置を表す値
0乃至15のうちのいずれかが、そのまま、注目画素の
縮退画素位置モードとして採用されることから、クラス
コード操作部131は、クラス分類回路43が出力する
クラスコード(B4,B3,B2,B1)を、そのまま、注
目画素のクラスコードとして出力する。
That is, when the attention area is the upper left area and the attention pixel is located at any one of 16 positions in the upper left area, among the values 0 to 15 indicating the position of the attention pixel in the upper left area. Since any one of the above is used as the degenerate pixel position mode of the pixel of interest as it is, the class code operation unit 131 causes the class code operation unit 131 to output the class code (B 4 , B 3 , B 2 , B 1 ) Is output as it is as the class code of the pixel of interest.

【0419】次に、注目領域が右上領域である場合、ク
ラスコード操作部131は、図31(B)に示すよう
に、クラス分類回路43が出力する4ビットのクラスコ
ード(B4,B3,B2,B1)における左側ブロック間コ
ードB2と右側ブロック間コードB1とを入れ替え、新た
なクラスコード(B4,B3,B1,B2)を生成し、これ
を、注目画素のクラスコードとして出力する。
Next, when the attention area is the upper right area, the class code operation unit 131, as shown in FIG. 31B, outputs the 4-bit class code (B 4 , B 3 ) output from the class classification circuit 43. , B 2 , B 1 ), the left inter-block code B 2 and the right inter-block code B 1 are exchanged to generate a new class code (B 4 , B 3 , B 1 , B 2 ). Output as a pixel class code.

【0420】即ち、注目領域が右上領域である場合、右
上領域の画素である注目画素の縮退画素位置モードは、
上述したように、垂直分割線に対して線対称の位置にあ
る左上領域の垂直線対称画素の縮退画素位置モードと兼
用されるが(同一とされるが)、この場合、注目画素
と、垂直線対称画素とは、空間領域において、左右の位
置関係が反対になっている。このため、クラスコード操
作部131は、クラス分類回路43が出力するクラスコ
ード(B4,B3,B2,B1)についても、注目ブロック
の左右の境界部分の連続性を表す左側ブロック間コード
2と右側ブロック間コードB1とを入れ替える操作を行
い、その結果得られる新たなクラスコード(B4,B3
1,B2)を、注目画素のクラスコードとして出力す
る。
That is, when the attention area is the upper right area, the degenerate pixel position mode of the attention pixel which is the pixel in the upper right area is
As described above, although it is also used as the degenerate pixel position mode of the vertical line-symmetrical pixel in the upper left region which is line-symmetrical with respect to the vertical division line (although it is the same), in this case, In the spatial area, the left-right positional relationship is opposite to that of the line-symmetrical pixel. Thus, the class code operation unit 131, class code classification circuit 43 outputs (B 4, B 3, B 2, B 1) for also, inter left blocks representing continuity of the right and left boundary of the block of interest The operation of exchanging the code B 2 and the code B 1 between the right blocks is performed, and a new class code (B 4 , B 3 ,
B 1 , B 2 ) are output as the class code of the pixel of interest.

【0421】従って、この場合、クラス分類回路43が
出力するクラスコードが、例えば、(0,0,0,1)
であるとすると、クラスコード操作部131は、その第
2ビットと第1ビットとを入れ替え、(0,0,1,
0)を、注目画素のクラスコードとして出力する。
Therefore, in this case, the class code output from the class classification circuit 43 is, for example, (0,0,0,1).
Then, the class code operation unit 131 exchanges the second bit and the first bit to (0, 0, 1,
0) is output as the class code of the pixel of interest.

【0422】次に、注目領域が左下領域である場合、ク
ラスコード操作部131は、図31(C)に示すよう
に、クラス分類回路43が出力する4ビットのクラスコ
ード(B4,B3,B2,B1)における上側ブロック間コ
ードB4と下側ブロック間コードB3とを入れ替え、新た
なクラスコード(B3,B4,B2,B1)を生成し、これ
を、注目画素のクラスコードとして出力する。
Next, when the attention area is the lower left area, the class code operation unit 131, as shown in FIG. 31C, outputs the 4-bit class code (B 4 , B 3 ) output from the class classification circuit 43. , B 2 , B 1 ), the upper block code B 4 and the lower block code B 3 are replaced with each other to generate a new class code (B 3 , B 4 , B 2 , B 1 ), which is It is output as the class code of the pixel of interest.

【0423】即ち、注目領域が左下領域である場合、左
下領域の画素である注目画素の縮退画素位置モードは、
上述したように、水平分割線に対して線対称の位置にあ
る左上領域の水平線対称画素の縮退画素位置モードと兼
用されるが(同一とされるが)、この場合、注目画素
と、水平線対称画素とは、空間領域において、上下の位
置関係が反対になっている。このため、クラスコード操
作部131は、クラス分類回路43が出力するクラスコ
ード(B4,B3,B2,B1)についても、注目ブロック
の上下の境界部分の連続性を表す上側ブロック間コード
4と下側ブロック間コードB3とを入れ替える操作を行
い、その結果得られる新たなクラスコード(B4,B3
2,B1)を、注目画素のクラスコードとして出力す
る。
That is, when the attention area is the lower left area, the degenerate pixel position mode of the attention pixel which is the pixel in the lower left area is
As described above, it is also used as the degenerate pixel position mode of the horizontal line-symmetrical pixel in the upper left region located in the line-symmetrical position with respect to the horizontal division line (although the same), but in this case, the target pixel and the horizontal line-symmetrical In the spatial area, the vertical positional relationship is opposite to that of the pixel. Therefore, the class code manipulating unit 131, even for the class codes (B 4 , B 3 , B 2 , B 1 ) output by the class classification circuit 43, between upper blocks that represent continuity of the upper and lower boundary portions of the target block. The code B 4 and the code B 3 between the lower blocks are exchanged, and a new class code (B 4 , B 3 ,
B 2 , B 1 ) is output as the class code of the pixel of interest.

【0424】次に、注目領域が右下領域である場合、ク
ラスコード操作部131は、図31(D)に示すよう
に、クラス分類回路43が出力する4ビットのクラスコ
ード(B4,B3,B2,B1)における左側ブロック間コ
ードB2と右側ブロック間コードB1とを入れ替えるとと
もに、上側ブロック間コードB4と下側ブロック間コー
ドB3とを入れ替え、新たなクラスコード(B3,B4
1,B2)を生成し、これを、注目画素のクラスコード
として出力する。
Next, when the attention area is the lower right area, the class code operation unit 131, as shown in FIG. 31D, outputs the 4-bit class code (B 4 , B 4 ) output from the class classification circuit 43. 3 , B 2 , B 1 ), the left inter-block code B 2 and the right inter-block code B 1 are exchanged, and the upper inter-block code B 4 and the lower inter-block code B 3 are exchanged to obtain a new class code ( B 3 , B 4 ,
B 1 , B 2 ) is generated and this is output as the class code of the pixel of interest.

【0425】即ち、注目領域が右下領域である場合、右
下領域の画素である注目画素の縮退画素位置モードは、
上述したように、ブロック中心点に対して点対称の位置
にある左上領域の点対称画素の縮退画素位置モードと兼
用されるが(同一とされるが)、この場合、注目画素
と、点対称画素とは、空間領域において、左右の位置関
係と上下の位置関係が反対になっている。このため、ク
ラスコード操作部131は、クラス分類回路43が出力
するクラスコード(B4,B3,B2,B1)についても、
その左側ブロック間コードB2と右側ブロック間コード
1とを入れ替える操作を行うとともに、上側ブロック
間コードB4と下側ブロック間コードB3とを入れ替える
操作を行い、その結果得られる新たなクラスコード(B
3,B4,B1,B2)を、注目画素のクラスコードとして
出力する。
That is, when the attention area is the lower right area, the degenerate pixel position mode of the attention pixel which is the pixel in the lower right area is
As described above, it is also used as the degenerate pixel position mode of the point-symmetrical pixel in the upper left region located at the point-symmetrical position with respect to the block center point (although it is the same), but in this case, the target pixel and the point-symmetrical In the spatial area, the pixel has a left-right positional relationship and a vertical positional relationship opposite to each other. Therefore, the class code operation unit 131 also applies the class codes (B 4 , B 3 , B 2 , B 1 ) output by the class classification circuit 43 to
The code B 2 between the left blocks and the code B 1 between the right blocks are exchanged, and the code B 4 between the upper blocks and the code B 3 between the lower blocks are exchanged. As a result, a new class is obtained. Code (B
3 , B 4 , B 1 , B 2 ) are output as the class code of the pixel of interest.

【0426】次に、図32のフローチャートを参照し
て、図24の係数変換回路32の処理について説明す
る。
Next, the processing of the coefficient conversion circuit 32 of FIG. 24 will be described with reference to the flowchart of FIG.

【0427】図24の係数変換回路32では、ステップ
S137で、クラスコード操作部131が、クラス分類
回路43が出力するクラスコードを操作することを除
き、図21における場合と同様の処理が行われる。
In the coefficient conversion circuit 32 of FIG. 24, the same processing as that in FIG. 21 is performed except that the class code operation unit 131 operates the class code output by the class classification circuit 43 in step S137. .

【0428】即ち、ステップS131乃至S136で
は、図21のステップS91乃至S96における場合と
それぞれ同様の処理が行われる。
That is, in steps S131 to S136, the same processes as in steps S91 to S96 in FIG. 21 are performed.

【0429】但し、ステップS135では、クラスタッ
プ抽出回路42において、図25乃至図27で説明した
クラスタップが抽出され、ステップS136では、クラ
ス分類回路43において、図28乃至図30で説明した
クラス分類が行われる。
However, in step S135, the class tap extraction circuit 42 extracts the class taps described in FIGS. 25 to 27, and in step S136, the class classification circuit 43 in the class classification circuit 43 described in FIGS. 28 to 30. Is done.

【0430】そして、ステップS136において、クラ
ス分類回路43が注目画素のクラスコードを出力する
と、ステップS137に進み、クラスコード操作部13
1は、モード制御部81が出力する注目画素の領域情報
に基づき、クラス分類回路43が出力するクラスコード
を、図31で説明したようにして操作し、係数テーブル
記憶部44に供給する。
Then, in step S136, when the class classification circuit 43 outputs the class code of the pixel of interest, the process proceeds to step S137, and the class code operation unit 13
1 operates the class code output from the class classification circuit 43 based on the area information of the pixel of interest output from the mode control unit 81 as described in FIG. 31, and supplies it to the coefficient table storage unit 44.

【0431】係数テーブル記憶部44は、クラスコード
操作部131から、注目画素のクラスコードを受信する
と、ステップS138に進み、図21のステップS97
における場合と同様に、注目画素のクラスコードに対応
するアドレスに記憶されている16セットのタップ係数
を読み出し、積和演算回路45に出力する。
When the coefficient table storage unit 44 receives the class code of the pixel of interest from the class code operation unit 131, the process proceeds to step S138 and step S97 in FIG.
As in the case of, the 16 sets of tap coefficients stored at the address corresponding to the class code of the pixel of interest are read out and output to the product-sum operation circuit 45.

【0432】以下、ステップS139乃至S144に順
次進み、図21のステップS98乃至S103における
場合とそれぞれ同様の処理が行われ、ステップS144
において、逆量子化回路40が出力するDCT係数のブ
ロックすべてが、注目ブロックとして処理されたと判定
されると、処理を終了する。
Thereafter, the process proceeds to steps S139 to S144 in sequence, and the same processes as those in steps S98 to S103 of FIG. 21 are performed, respectively, and step S144.
In, when it is determined that all the blocks of the DCT coefficient output by the inverse quantization circuit 40 have been processed as the block of interest, the process ends.

【0433】次に、図33は、図24の係数テーブル記
憶部44に記憶させるタップ係数の学習処理を行う学習
装置の構成例を示している。なお、図中、図22におけ
る場合と対応する部分については、同一の符号を付して
あり、以下では、その説明は、適宜省略する。即ち、図
33の学習装置は、クラスコード操作部161が新たに
設けられている他は、図24における場合と基本的に同
様に構成されている。
Next, FIG. 33 shows an example of the structure of a learning device for carrying out the learning process of the tap coefficient stored in the coefficient table storage section 44 of FIG. Note that, in the figure, parts corresponding to those in FIG. 22 are denoted by the same reference numerals, and description thereof will be omitted below as appropriate. That is, the learning device of FIG. 33 is basically configured similarly to the case of FIG. 24 except that the class code operation unit 161 is newly provided.

【0434】但し、図33の実施の形態においては、ク
ラスタップ抽出回路66とクラス分類回路67は、図2
4のクラスタップ抽出回路42とクラス分類回路43に
おける場合とそれぞれ同様の処理を行うようになってい
る。
However, in the embodiment of FIG. 33, the class tap extraction circuit 66 and the class classification circuit 67 are the same as those of FIG.
The same processing as in the case of the class tap extraction circuit 42 and the class classification circuit 43 of No. 4 is performed.

【0435】クラスコード操作部131は、モード制御
部101が出力する領域情報に基づき、クラス分類回路
67が出力するクラスコードについて、図24のクラス
コード操作部131における場合と同一の操作を行い、
正規方程式加算回路68に供給する。
The class code operation unit 131 performs the same operation as the case of the class code operation unit 131 of FIG. 24 on the class code output by the class classification circuit 67 based on the area information output by the mode control unit 101.
It is supplied to the normal equation adding circuit 68.

【0436】次に、図34のフローチャートを参照し
て、図33の学習装置の処理(学習処理)について説明
する。
Next, the processing (learning processing) of the learning device in FIG. 33 will be described with reference to the flowchart in FIG.

【0437】図33の学習装置では、ステップS157
で、クラスコード操作部161が、クラス分類回路67
が出力するクラスコードを操作することを除き、図23
における場合と同様の処理が行われる。
In the learning device of FIG. 33, step S157.
Then, the class code operation unit 161 causes the class classification circuit 67 to
23 except that the class code output by
The same processing as in the case of is performed.

【0438】即ち、ステップS151乃至S156で
は、図23のステップS111乃至S116における場
合とそれぞれ同様の処理が行われる。
That is, in steps S151 to S156, the same processes as in steps S111 to S116 of FIG. 23 are performed.

【0439】但し、ステップS155では、クラスタッ
プ抽出回路66において、図25乃至図27で説明した
クラスタップが抽出され、ステップS156では、クラ
ス分類回路67において、図28乃至図30で説明した
クラス分類が行われる。
However, in step S155, the class tap extraction circuit 66 extracts the class tap described in FIGS. 25 to 27, and in step S156, the class classification circuit 67 in the class classification circuit 67 described in FIGS. 28 to 30. Is done.

【0440】そして、ステップS156において、クラ
ス分類回路67が注目画素のクラスコードを出力する
と、ステップS157に進み、クラスコード操作部16
1は、モード制御部101が出力する注目画素の領域情
報に基づき、クラス分類回路67が出力するクラスコー
ドを、図31で説明したようにして操作し、正規方程式
加算回路68に供給する。
When the class classification circuit 67 outputs the class code of the pixel of interest in step S156, the process proceeds to step S157, and the class code operation unit 16
1 operates the class code output from the class classification circuit 67 based on the area information of the pixel of interest output from the mode control unit 101 as described in FIG. 31, and supplies it to the normal equation addition circuit 68.

【0441】その後は、ステップS158に進み、以
下、ステップS158乃至S163において、図23の
ステップS117乃至S122における場合とそれぞれ
同様の処理が行われる。これにより、タップ係数決定回
路69において、各クラスごとに、16の縮退画素位置
モードそれぞれに対応する16セットのタップ係数が求
められ、係数テーブル記憶部70の、各クラスに対応す
るアドレスに供給されて記憶され、処理を終了する。
After that, the process proceeds to step S158, and thereafter, in steps S158 to S163, the same processes as in steps S117 to S122 of FIG. 23 are performed. As a result, the tap coefficient determination circuit 69 obtains 16 sets of tap coefficients corresponding to each of the 16 degenerate pixel position modes for each class, and supplies the tap coefficients to the address corresponding to each class in the coefficient table storage unit 70. Is stored, and the process ends.

【0442】なお、上述の図5、図11、図19、およ
び図24の実施の形態においては、逆量子化回路40を
設けて、係数変換回路32を構成するようにしたが、係
数変換回路32は、逆量子化回路40を設けずに構成す
ることが可能である。但し、係数変換回路32を、逆量
子化回路40を設けずに構成する場合には、その係数変
換回路32で用いるタップ係数を学習する学習装置(図
8、図16、図22、図33)も、逆量子化回路64を
設けずに構成する必要がある。
In the embodiments of FIGS. 5, 11, 19, and 24 described above, the inverse quantizing circuit 40 is provided to form the coefficient converting circuit 32. 32 can be configured without providing the inverse quantization circuit 40. However, when the coefficient conversion circuit 32 is configured without providing the inverse quantization circuit 40, a learning device for learning the tap coefficient used in the coefficient conversion circuit 32 (FIG. 8, FIG. 16, FIG. 22, FIG. 33). Also, it is necessary to configure without providing the inverse quantization circuit 64.

【0443】次に、上述の実施の形態では、図2のエン
コーダ21に供給される画像データが静止画であり、エ
ンコーダ21において、その画像データがJPEG符号
化される場合について説明したが、図2の画像伝送シス
テムは、動画の画像データを符号化する場合にも適用可
能である。
Next, in the above-mentioned embodiment, the case where the image data supplied to the encoder 21 in FIG. 2 is a still image and the image data is JPEG encoded in the encoder 21 has been described. The image transmission system No. 2 is also applicable to the case of encoding moving image data.

【0444】そこで、図35は、動画の画像データを符
号化する図2のエンコーダ21の構成例を示している。
Therefore, FIG. 35 shows a configuration example of the encoder 21 of FIG. 2 for encoding the image data of a moving image.

【0445】なお、図35の実施の形態では、画像デー
タが、例えば、MPEG符号化されるようになってい
る。
In the embodiment shown in FIG. 35, the image data is MPEG coded, for example.

【0446】即ち、MPEG符号化の対象である動画の
画像データを構成するフレーム(またはフィールド)
は、順次、動き検出回路201と演算器202に供給さ
れる。
That is, a frame (or field) constituting image data of a moving image which is an object of MPEG encoding.
Are sequentially supplied to the motion detection circuit 201 and the arithmetic unit 202.

【0447】動き検出回路201は、そこに供給される
フレームについて、マクロブロック単位で、動きベクト
ルを検出し、エントロピー符号化回路206および動き
補償回路210に供給する。
The motion detection circuit 201 detects a motion vector in macroblock units for the frame supplied thereto, and supplies it to the entropy coding circuit 206 and the motion compensation circuit 210.

【0448】演算器202は、そこに供給される画像
が、I(Intra)ピクチャであれば、そのままブロック化
回路203に供給し、P(Predictive)またはB(Bidirec
tionally predictive)ピクチャであれば、動き補償回路
100から供給される予測画像との差分を演算して、そ
の差分値を、ブロック化回路203に供給する。
If the image supplied thereto is an I (Intra) picture, the arithmetic unit 202 supplies it to the blocking circuit 203 as it is, and P (Predictive) or B (Bidirec).
In the case of a (tionally predictive) picture, the difference from the prediction image supplied from the motion compensation circuit 100 is calculated, and the difference value is supplied to the blocking circuit 203.

【0449】ブロック化回路203は、演算器202の
出力を、8×8画素のブロックにブロック化し、DCT
回路204に供給する。DCT回路204は、ブロック
化回路203からのブロックを2次元DCT変換し、そ
の結果得られる2次元DCT係数を、量子化回路205
に供給する。量子化回路205は、DCT回路203か
らのブロック単位の2次元DCT係数を所定の量子化ス
テップで量子化し、その結果得られる量子化DCT係数
をエントロピー符号化回路206に供給する。エントロ
ピー符号化回路206は、量子化回路205からの量子
化DCT係数を可変長符号化等することによりエントロ
ピー符号化し、動き検出回路201からの動きベクトル
や、その他の必要な情報を付加する。そして、エントロ
ピー符号化回路206は、その結果得られる符号化デー
タを、MPEG符号化結果として出力する。
The blocking circuit 203 blocks the output of the arithmetic unit 202 into blocks of 8 × 8 pixels, and
Supply to the circuit 204. The DCT circuit 204 performs a two-dimensional DCT transformation on the block from the blocking circuit 203, and outputs a two-dimensional DCT coefficient obtained as a result of the quantization circuit 205.
Supply to. The quantization circuit 205 quantizes the block-based two-dimensional DCT coefficient from the DCT circuit 203 in a predetermined quantization step, and supplies the quantized DCT coefficient obtained as a result to the entropy coding circuit 206. The entropy encoding circuit 206 entropy-encodes the quantized DCT coefficient from the quantization circuit 205 by variable-length encoding or the like, and adds the motion vector from the motion detection circuit 201 and other necessary information. Then, the entropy coding circuit 206 outputs the coded data obtained as a result as the MPEG coding result.

【0450】量子化回路205が出力する量子化DCT
係数のうち、IピクチャおよびPピクチャは、後で符号
化されるPピクチャやBピクチャの参照画像として用い
るのにローカルデコードする必要があるため、エントロ
ピー符号化回路206の他、逆量子化回路207にも供
給される。
Quantized DCT output from the quantization circuit 205
Among the coefficients, the I picture and P picture need to be locally decoded to be used as reference pictures for P pictures and B pictures to be coded later. Therefore, in addition to the entropy coding circuit 206, the inverse quantization circuit 207 is also available. Will also be supplied.

【0451】逆量子化回路207は、量子化回路205
からの量子化DCT係数を逆量子化することにより、2
次元DCT係数とし、逆DCT回路208に供給する。
逆DCT回路208は、逆量子化回路207からの2次
元DCT係数を2次元逆DCT変換し、演算器209に
出力する。演算器209には、逆DCT回路208の出
力の他、動き補償回路210が出力する予測画像も供給
されるようになっており、演算器209は、逆DCT回
路208の出力が、Pピクチャのものである場合には、
その出力と、動き補償回路210の出力とを加算するこ
とで、元の画像を復号し、動き補償回路210に供給す
る。また、演算器209は、逆DCT回路208の出力
が、Iピクチャのものである場合には、その出力は、I
ピクチャの復号画像となっているので、そのまま、動き
補償回路210に供給する。
The inverse quantization circuit 207 is the quantization circuit 205.
By dequantizing the quantized DCT coefficients from
The dimensional DCT coefficient is supplied to the inverse DCT circuit 208.
The inverse DCT circuit 208 performs two-dimensional inverse DCT conversion on the two-dimensional DCT coefficient from the inverse quantization circuit 207 and outputs it to the calculator 209. The calculator 209 is supplied with not only the output of the inverse DCT circuit 208 but also the prediction image output from the motion compensation circuit 210. The calculator 209 outputs the output of the inverse DCT circuit 208 to the P picture. If it is one,
By adding the output and the output of the motion compensation circuit 210, the original image is decoded and supplied to the motion compensation circuit 210. Further, when the output of the inverse DCT circuit 208 is for an I picture, the arithmetic unit 209 outputs the output as I
Since it is a decoded image of a picture, it is supplied to the motion compensation circuit 210 as it is.

【0452】動き補償回路210は、演算器209から
供給される、ローカルデコードされた画像を参照画像と
して、その参照画像に対し、動き検出回路201からの
動きベクトルにしたがった動き補償を施すことにより、
予測画像を生成し、演算器202および209に供給す
る。
The motion compensation circuit 210 uses the locally decoded image supplied from the arithmetic unit 209 as a reference image and performs motion compensation on the reference image according to the motion vector from the motion detection circuit 201. ,
A predicted image is generated and supplied to the arithmetic units 202 and 209.

【0453】次に、図36は、エンコーダ21において
画像データがMPEG符号化される場合の、図2のデコ
ーダ22の構成例を示している。
Next, FIG. 36 shows a configuration example of the decoder 22 of FIG. 2 when the image data is MPEG encoded in the encoder 21.

【0454】エンコーダ21(図35)が出力する符号
化データ(ビデオストリーム)は、分離部221に供給
される。分離部221は、符号化データから、コーデッ
ドブロックパターン(Coded Block Pattern)(以下、適
宜、CBPという)、DCTタイプ、量子化DCT係数
のVLC(可変長符号化)コード、量子化スケール、動
きベクトル、動き補償タイプ(frame motion type, fie
ld motion type)等を分離して出力する。
The coded data (video stream) output by the encoder 21 (FIG. 35) is supplied to the separation unit 221. The separation unit 221 extracts a coded block pattern (coded block pattern) (hereinafter, appropriately referred to as CBP), a DCT type, a VLC (variable length coding) code of a quantized DCT coefficient, a quantization scale, and a motion vector from encoded data. , Motion compensation type (frame motion type, fie
ld motion type) etc. are output separately.

【0455】DCT係数抽出/逆量子化部222は、分
離部221が出力する量子化DCT係数のVLCコー
ド、量子化スケール、およびDCTタイプを受信し、2
次元DCT係数を復号する。即ち、DCT係数抽出/逆
量子化部2は、分離部221が出力する量子化DCT係
数のVLCコードを可変長復号し、8×8画素のブロッ
クごとの量子化DCT係数を求める。さらに、DCT係
数抽出/逆量子化部2は、ブロックごとの量子化DCT
係数を、分離部221が出力する量子化スケールによっ
て逆量子化し、ブロックごとの2次元DCT係数を求め
る。DCT係数抽出/逆量子化部2で得られたブロック
ごとの2次元DCT係数は、周波数領域動き補償加算部
223に供給される。
The DCT coefficient extraction / inverse quantization section 222 receives the VLC code, the quantization scale, and the DCT type of the quantized DCT coefficient output from the separation section 221, and receives the 2
Decode the dimensional DCT coefficients. That is, the DCT coefficient extraction / inverse quantization unit 2 performs variable length decoding on the VLC code of the quantized DCT coefficient output by the separation unit 221, and obtains the quantized DCT coefficient for each block of 8 × 8 pixels. Further, the DCT coefficient extraction / inverse quantization unit 2 uses the quantized DCT for each block.
The coefficient is inversely quantized by the quantization scale output by the separating unit 221, and a two-dimensional DCT coefficient for each block is obtained. The two-dimensional DCT coefficient for each block obtained by the DCT coefficient extraction / inverse quantization section 2 is supplied to the frequency domain motion compensation addition section 223.

【0456】一方、動き補償部224は、分離部221
が出力する動きベクトルや動き補償タイプを受信し、そ
の動き補償タイプに基づいて、参照画像となるフレーム
(またはフィールド)を、後述する画像メモリ229か
ら読み出す。さらに、動き補償部224は、画像メモリ
229から読み出した参照画像に対して、分離部221
が出力する動きベクトルにしたがった動き補償を施し、
その結果得られる予測画像を、画像メモリ225に供給
して記憶させる。
On the other hand, the motion compensating section 224 has the separating section 221.
Receives a motion vector and a motion compensation type output from, and reads a frame (or field) serving as a reference image from an image memory 229 described later based on the motion compensation type. Furthermore, the motion compensation unit 224 separates the reference image read from the image memory 229 from the separation unit 221.
Motion compensation according to the motion vector output by
The predicted image obtained as a result is supplied to and stored in the image memory 225.

【0457】ここで、いま、復号の対象となっているブ
ロックを、以下、適宜、注目ブロックという。
Here, the block which is the object of decoding now is referred to as a block of interest as appropriate.

【0458】DCT変換部226は、分離部221が出
力するDCTタイプに基づき、DCT係数抽出/逆量子
化部2が出力する注目ブロックのDCTタイプを認識す
る。さらに、DCT変換部226は、注目ブロックのD
CTタイプに基づいて、画像メモリ225に記憶された
予測画像から、ブロックと同一の大きさの8×8画素を
選択し、2次元DCT変換することで、2次元DCT係
数に変換する。この予測画像から得られた2次元DCT
係数(以下、適宜、予測DCT係数という)は、DCT
変換部226から周波数領域動き補償加算部223に供
給される。
The DCT conversion unit 226 recognizes the DCT type of the block of interest output by the DCT coefficient extraction / inverse quantization unit 2 based on the DCT type output by the separation unit 221. Furthermore, the DCT conversion unit 226 determines that the D
Based on the CT type, 8 × 8 pixels of the same size as the block are selected from the predicted image stored in the image memory 225, and the two-dimensional DCT conversion is performed by the two-dimensional DCT conversion. Two-dimensional DCT obtained from this predicted image
The coefficient (hereinafter, appropriately referred to as a predicted DCT coefficient) is the DCT
It is supplied from the conversion unit 226 to the frequency domain motion compensation addition unit 223.

【0459】周波数領域動き補償加算部223には、D
CT変換部226から、8×8の予測DCT係数が供給
される他、分離部221から、注目ブロックを含むマク
ロブロック(以下、適宜、注目マクロブロックという)
のCBPが供給されるとともに、DCT係数抽出/逆量
子化部222から、注目ブロックが供給される。
The frequency domain motion compensation adder 223 has D
The 8 × 8 predicted DCT coefficient is supplied from the CT conversion unit 226, and the macroblock including the target block is also supplied from the separation unit 221 (hereinafter, appropriately referred to as the target macroblock).
CBP is supplied, and the target block is supplied from the DCT coefficient extraction / inverse quantization unit 222.

【0460】周波数領域動き補償加算部223は、注目
マクロブロックのCBPに基づき、必要に応じて、注目
ブロックの各2次元DCT係数と、対応する予測DCT
係数とを加算することで、注目ブロックの画素値を2次
元DCT変換した注目DCTブロックを求める。
The frequency domain motion compensation adder 223 determines each two-dimensional DCT coefficient of the target block and the corresponding prediction DCT, if necessary, based on the CBP of the target macroblock.
By adding the coefficient and the coefficient, the pixel value of the block of interest is subjected to two-dimensional DCT conversion to obtain a DCT block of interest.

【0461】即ち、注目ブロックがイントラ符号化され
ているものである場合、その注目ブロックの2次元DC
T係数は、画素値のブロック(画素ブロック)を2次元
DCT変換したものとなっているから、周波数領域動き
補償加算部223は、その注目ブロックを、そのまま、
注目DCTブロックとする。
That is, when the target block is intra-coded, the two-dimensional DC of the target block is
Since the T coefficient is a two-dimensional DCT transform of a block of pixel values (pixel block), the frequency domain motion compensation addition unit 223 does not change the block of interest as it is.
Let it be the DCT block of interest.

【0462】また、注目ブロックがノンイントラ符号化
されているものである場合、その注目ブロックは、画素
値のブロック(画素ブロック)と、予測画像との差分値
(残差画像)を2次元DCT変換したものとなっている
から、周波数領域動き補償加算部223は、その注目ブ
ロックの各2次元DCT係数と、DCT変換部226に
おいて8×8画素の予測画像を2次元DCT変換して得
られる8×8の予測DCT係数のうちの対応するものと
を加算することにより、注目DCTブロックを求める。
When the block of interest is non-intra coded, the block of interest (block of pixels) and the difference value (residual image) between the predicted image and the block of interest are two-dimensional DCT. Since it has been converted, the frequency domain motion compensation addition unit 223 is obtained by performing two-dimensional DCT conversion of each 2D DCT coefficient of the block of interest and the 8 × 8 pixel prediction image in the DCT conversion unit 226. The DCT block of interest is obtained by adding the corresponding 8x8 predicted DCT coefficient.

【0463】周波数領域動き補償加算部223において
求められた注目DCTブロックは、バッファメモリ22
7に供給されて一時記憶される。
The DCT block of interest obtained by the frequency domain motion compensation adder 223 is the buffer memory 22.
7 and is temporarily stored.

【0464】ここで、バッファメモリ227に記憶され
るブロックの2次元DCT係数は、ブロックのピクチャ
タイプによらず、また、ブロックがイントラ符号化また
はノンイントラ符号化されたかによらず、元の画像の画
素値(残差画像ではなく、元の画像)をDCT変換した
ものとなっている。
Here, the two-dimensional DCT coefficient of the block stored in the buffer memory 227 is the original image regardless of the picture type of the block and whether the block is intra-coded or non-intra-coded. The pixel value of the above (not the residual image but the original image) is DCT-transformed.

【0465】なお、ここでいう元の画像は、残差画像と
予測画像とを加算して得られるものを意味し、MPEG
符号化の対象となった原画像そのものではない。
The original image here means an image obtained by adding the residual image and the predicted image, and is the MPEG.
It is not the original image itself that was the target of encoding.

【0466】係数変換回路228は、バッファメモリ2
27に記憶された2次元DCT係数を用いて、上述した
クラス分類適応処理を行うことにより、2次元DCT係
数のブロックを、画素値のブロックに復号し、画像メモ
リ229とピクチャ選択部230に供給する。
The coefficient conversion circuit 228 is used for the buffer memory 2
By performing the above-described class classification adaptation processing using the two-dimensional DCT coefficient stored in 27, the block of the two-dimensional DCT coefficient is decoded into a block of pixel values and supplied to the image memory 229 and the picture selection unit 230. To do.

【0467】画像メモリ229は、係数変換回路228
から供給される復号画像データのうち、IピクチャとP
ピクチャの復号画像データを、その後に復号される符号
化データの参照画像として一時記憶する。なお、MPE
Gでは、Bピクチャは参照画像とされないことから、係
数変換回路228が出力する復号画像が、Bピクチャの
画像である場合には、その復号画像は、画像メモリ22
9に記憶されない。
The image memory 229 has a coefficient conversion circuit 228.
Of the decoded image data supplied from
The decoded image data of a picture is temporarily stored as a reference image of encoded data that is subsequently decoded. In addition, MPE
In G, the B picture is not used as a reference image. Therefore, if the decoded image output by the coefficient conversion circuit 228 is a B picture image, the decoded image is stored in the image memory 22.
Not remembered in 9.

【0468】ピクチャ選択部230は、係数変換回路2
28が出力する復号画像、または画像メモリ229に記
憶された復号画像のフレーム(またはフィールド)を、
表示順に選択して出力する。即ち、MPEGでは、画像
のフレーム(またはフィールド)の表示順と復号順(符
号化順)とが一致していないため、ピクチャ選択部23
0は、復号順に並んでいる復号画像のフレーム(または
フィールド)を表示順に並べ替えて出力する。
[0468] The picture selection unit 230 includes the coefficient conversion circuit 2
The decoded image output by the 28 or the frame (or field) of the decoded image stored in the image memory 229,
Select the display order and output. That is, in MPEG, the display order of the frames (or fields) of the image and the decoding order (coding order) do not match, so the picture selection unit 23
In the case of 0, the frames (or fields) of the decoded images arranged in the decoding order are rearranged in the display order and output.

【0469】次に、図37は、図36の周波数領域動き
補償加算部223およびDCT変換部226の構成例を
示している。
Next, FIG. 37 shows a configuration example of the frequency domain motion compensation addition section 223 and the DCT conversion section 226 of FIG.

【0470】DCT変換部226は、(8×8画素)サ
ンプリング部241とDCT部242から構成され、画
像メモリ225に記憶された予測画像を2次元DCT変
換した予測DCT係数を生成するようになっている。
The DCT transform unit 226 is composed of a (8 × 8 pixel) sampling unit 241 and a DCT unit 242, and generates a predicted DCT coefficient which is a two-dimensional DCT transform of the predicted image stored in the image memory 225. ing.

【0471】即ち、サンプリング部241には、画像メ
モリ225に記憶された予測画像と、分離部221(図
36)が出力する注目ブロック(を含むマクロブロッ
ク)のDCTタイプが供給されるようになっている。
That is, the sampling unit 241 is supplied with the predicted image stored in the image memory 225 and the DCT type of the target block (including the macro block) output from the separating unit 221 (FIG. 36). ing.

【0472】ここで、画像メモリ225には、動き補償
部224(図36)から、マクロブロックと同一の大き
さである16×16画素の予測画像が供給されるように
なっており、画像メモリ225は、注目ブロックに対応
する16×16画素の予測画像を記憶する。従って、画
像メモリ225は、少なくとも16×16画素の画像を
記憶することのできる記憶容量を有している。
Here, the image memory 225 is supplied from the motion compensating unit 224 (FIG. 36) with a predicted image of 16 × 16 pixels having the same size as the macroblock. 225 stores a predicted image of 16 × 16 pixels corresponding to the block of interest. Therefore, the image memory 225 has a storage capacity capable of storing an image of at least 16 × 16 pixels.

【0473】サンプリング部241は、画像メモリ22
5に記憶された16×16画素の予測画像を、注目ブロ
ックのDCTタイプにしたがってサンプリングし、ブロ
ックと同一の大きさの8×8画素の予測画像を生成す
る。
The sampling section 241 controls the image memory 22.
The 16 × 16 pixel prediction image stored in 5 is sampled according to the DCT type of the target block, and an 8 × 8 pixel prediction image having the same size as the block is generated.

【0474】即ち、例えば、いま、エンコーダ21が画
像データをMPEG2方式で符号化するものとすると、
MPEG2では、DCTタイプとして、フレームDCT
とフィールドDCTを選択することができる。一方、画
像メモリ225に記憶された16×16画素の予測画像
は、フレーム構造になっており、注目ブロックの構造と
一致する場合と、一致しない場合とがある。
That is, for example, assuming that the encoder 21 encodes image data by the MPEG2 system,
In MPEG2, as the DCT type, frame DCT
And the field DCT can be selected. On the other hand, the 16 × 16 pixel prediction image stored in the image memory 225 has a frame structure and may or may not match the structure of the target block.

【0475】具体的には、注目ブロックがフレーム構造
である場合には、注目ブロックがフレーム構造で、画像
メモリ225に記憶された16×16画素の予測画像も
フレーム構造であるから、両者は一致した構造(フレー
ム構造)のものとなる。
Specifically, when the block of interest has a frame structure, the block of interest has a frame structure, and the predicted image of 16 × 16 pixels stored in the image memory 225 also has a frame structure. It has a structure (frame structure).

【0476】従って、注目ブロックが、図38(A)に
示すように、マクロブロック(注目マクロブロック)の
左上、左下、右上、または右下のブロックである場合、
サンプリング部241は、図38(B)に示すように、
画像メモリ225に記憶された16×16画素の予測画
像のうち、左上、左下、右上、または右下の8×8画素
を、それぞれサンプリングし、これにより、注目ブロッ
クの各画素と空間的に対応する位置にある8×8画素の
予測画像を得て、DCT部242に供給する。
Therefore, as shown in FIG. 38 (A), if the target block is the upper left, lower left, upper right, or lower right block of the macro block (target macro block),
The sampling unit 241 is, as shown in FIG.
Of the 16 × 16 pixel prediction image stored in the image memory 225, the upper left, lower left, upper right, or lower right 8 × 8 pixels are respectively sampled, and thereby spatially correspond to each pixel of the target block. The predicted image of 8 × 8 pixels at the position to be obtained is obtained and supplied to the DCT unit 242.

【0477】ここで、図38において(後述する図39
においても同様)、影を付してあるラインは、奇数ライ
ン(トップフィールド)を表し、影を付していないライ
ンは、偶数ライン(ボトムフィールド)を表す。
Here, in FIG. 38 (see FIG.
Similarly, the shaded line represents an odd line (top field), and the non-shadowed line represents an even line (bottom field).

【0478】一方、注目ブロックがフィールド構造であ
る場合は、注目ブロックがフィールド構造で、画像メモ
リ225に記憶された16×16画素の予測画像がフレ
ーム構造であるから、両者は、異なる構造のものとな
る。
On the other hand, when the target block has a field structure, the target block has a field structure and the 16 × 16 pixel prediction image stored in the image memory 225 has a frame structure. Becomes

【0479】即ち、この場合、注目ブロックを含むマク
ロブロック(注目マクロブロック)は、図39(A)に
示すように、上側の8ラインが奇数ライン(トップフィ
ールド)で構成され、下側の8ラインが偶数ライン(ボ
トムフィールド)で構成される。
That is, in this case, in the macroblock including the target block (target macroblock), as shown in FIG. 39 (A), the upper eight lines are composed of odd lines (top field), and the lower eight lines are composed. The line is composed of even lines (bottom field).

【0480】従って、注目ブロックが、注目マクロブロ
ックの左上のブロックである場合、その注目ブロックの
8×8画素は、図39(B)に示すように、画像メモリ
225に記憶された16×16画素の予測画像のうち
の、8つの奇数ライン(影を付してあるライン)の左側
の8画素に対応する。また、注目ブロックが、注目マク
ロブロックの左下のブロックである場合、その注目ブロ
ックの8×8画素は、図39(B)に示すように、画像
メモリ225に記憶された16×16画素の予測画像の
うちの、8つの偶数ライン(影を付してないライン)の
左側の8画素に対応する。さらに、注目ブロックが、注
目マクロブロックの右上のブロックである場合には、そ
の注目ブロックの8×8画素は、図39(B)に示すよ
うに、画像メモリ225に記憶された16×16画素の
予測画像のうちの、8つの奇数ライン(影を付してある
ライン)の右側の8画素に対応し、また、注目ブロック
が、注目マクロブロックの右下のブロックである場合に
は、その注目ブロックの8×8画素は、図39(B)に
示すように、画像メモリ225に記憶された16×16
画素の予測画像のうちの、8つの偶数ライン(影を付し
てないライン)の右側の8画素に対応する。
Therefore, when the block of interest is the block at the upper left of the macro block of interest, 8 × 8 pixels of the block of interest are stored in the image memory 225 as shown in FIG. It corresponds to 8 pixels on the left side of 8 odd lines (shaded lines) in the predicted image of pixels. If the block of interest is the block at the lower left of the macro block of interest, the 8 × 8 pixels of the block of interest are predicted to be 16 × 16 pixels stored in the image memory 225, as shown in FIG. It corresponds to the eight pixels on the left side of the eight even lines (lines not shaded) of the image. Further, when the block of interest is the block on the upper right of the macro block of interest, the 8 × 8 pixels of the block of interest are 16 × 16 pixels stored in the image memory 225 as shown in FIG. Corresponding to the eight pixels on the right side of the eight odd lines (shaded lines) of the prediction image of the target image, and if the target block is the lower right block of the target macro block, The 8 × 8 pixels of the block of interest are 16 × 16 pixels stored in the image memory 225, as shown in FIG.
It corresponds to the eight pixels on the right side of eight even lines (lines not shaded) in the pixel prediction image.

【0481】そこで、サンプリング部241は、注目ブ
ロックが、フィールド構造である場合には、画像メモリ
225に記憶された16×16画素の予測画像のうち、
注目マクロブロックにおける注目ブロックの位置に対応
する、上述のような8×8画素をサンプリングし、これ
により、注目ブロックの各画素と空間的に対応する位置
にある8×8画素の予測画像を得て、DCT部242に
供給する。
Therefore, when the target block has a field structure, the sampling unit 241 selects from among the 16 × 16 pixel prediction images stored in the image memory 225.
The 8 × 8 pixels as described above, which correspond to the position of the block of interest in the macro block of interest, are sampled to obtain a prediction image of 8 × 8 pixels at a position spatially corresponding to each pixel of the block of interest. And supplies it to the DCT unit 242.

【0482】DCT部242は、サンプリング部241
から供給される、注目ブロックの各画素と空間的に対応
する位置にある8×8画素の予測画像を2次元DCT変
換し、これにより、8×8の予測DCT係数を得て、周
波数領域動き補償加算部223に供給する。
The DCT unit 242 is the sampling unit 241.
The two-dimensional DCT transformation is performed on the 8 × 8 pixel prediction image that is spatially corresponding to each pixel of the block of interest, which is supplied from, to obtain the 8 × 8 prediction DCT coefficient, and to perform the frequency domain motion. It is supplied to the compensation addition unit 223.

【0483】なお、サンプリング部241において、注
目ブロックの構造は、分離部221(図36)が出力す
る注目ブロック(を含む注目マクロブロック)のDCT
タイプに基づいて認識される。
In the sampling unit 241, the structure of the block of interest is the DCT of the block of interest (including the macro block of interest) output by the separation unit 221 (FIG. 36).
Recognized based on type.

【0484】周波数領域動き補償加算部223は、DC
T係数選択部251、加算部252、および選択部25
3から構成され、DCT係数抽出/逆量子化部222
(図36)から供給される注目ブロックの2次元DCT
係数と、DCT変換部226から供給される予測DCT
係数とを、必要に応じて加算することにより、注目ブロ
ックの元の画像の2次元DCT係数を求める。
The frequency domain motion compensation adder 223 uses the DC
T coefficient selection unit 251, addition unit 252, and selection unit 25
3 and includes a DCT coefficient extraction / inverse quantization unit 222.
Two-dimensional DCT of the block of interest supplied from (FIG. 36)
The coefficient and the predicted DCT supplied from the DCT conversion unit 226
The coefficient and the coefficient are added as necessary to obtain the two-dimensional DCT coefficient of the original image of the block of interest.

【0485】即ち、DCT係数選択部251には、DC
T係数抽出/逆量子化部222(図36)が出力する注
目ブロックの2次元DCT係数と、分離部221(図3
6)が出力する注目ブロック(を含む注目マクロブロッ
ク)のCBPが供給されるようになっている。
That is, the DCT coefficient selecting section 251
The two-dimensional DCT coefficient of the target block output by the T coefficient extraction / inverse quantization unit 222 (FIG. 36) and the separation unit 221 (FIG. 3).
The CBP of the target block (including the target macro block) output by 6) is supplied.

【0486】注目ブロックがイントラ符号化されたもの
である場合、DCT係数選択部251は、注目ブロック
を、そのまま出力する。DCT係数選択部251の出力
は、加算部252と選択部253に供給される。
If the block of interest is intra-coded, the DCT coefficient selecting section 251 outputs the block of interest as it is. The output of the DCT coefficient selecting unit 251 is supplied to the adding unit 252 and the selecting unit 253.

【0487】加算部252は、注目ブロックがイントラ
符号化されたものである場合、特に処理を行わず、ま
た、選択部253は、DCT係数選択部251の出力を
選択し、後段のバッファメモリ227(図36)に供給
する。
If the block of interest is intra-coded, the adding section 252 does not perform any particular processing, and the selecting section 253 selects the output of the DCT coefficient selecting section 251 and the buffer memory 227 at the subsequent stage. (FIG. 36).

【0488】従って、注目ブロックがイントラ符号化さ
れたものである場合、即ち、DCT係数抽出/逆量子化
部222(図36)が出力する注目ブロックの2次元D
CT係数が、注目ブロックの元の画像を2次元DCT変
換したものである場合には、DCT係数抽出/逆量子化
部222(図36)が出力する注目ブロックの2次元D
CT係数が、そのまま、バッファメモリ227(図3
6)に供給される。
Therefore, when the target block is intra-coded, that is, the two-dimensional D of the target block output from the DCT coefficient extraction / inverse quantization unit 222 (FIG. 36).
If the CT coefficient is a two-dimensional DCT transform of the original image of the block of interest, the two-dimensional D of the block of interest output by the DCT coefficient extraction / inverse quantization unit 222 (FIG. 36).
The CT coefficient remains unchanged as it is in the buffer memory 227 (see FIG.
6).

【0489】一方、DCT係数選択部251は、注目ブ
ロックがノンイントラ符号化されたものである場合、そ
の注目ブロックのCBPを参照し、残差画像の2次元D
CT係数の有無を認識する。即ち、注目ブロックがノン
イントラ符号化されたものである場合には、その注目ブ
ロックには、原則として、残差画像の2次元DCT係数
が配置されるが、残差画像の2次元DCT係数(量子化
された2次元DCT係数)がすべて0となるときには、
CBPが0とされ、2次元DCT係数は配置されない。
そして、この場合、注目ブロックの画像は、予測画像に
一致する。
On the other hand, when the block of interest is non-intra coded, the DCT coefficient selecting unit 251 refers to the CBP of the block of interest and refers to the two-dimensional D of the residual image.
Recognize the presence or absence of CT coefficients. That is, when the target block is non-intra-coded, the two-dimensional DCT coefficient of the residual image is basically arranged in the target block, but the two-dimensional DCT coefficient of the residual image ( When all the quantized two-dimensional DCT coefficients) become 0,
The CBP is set to 0, and the two-dimensional DCT coefficient is not arranged.
Then, in this case, the image of the target block matches the predicted image.

【0490】そこで、DCT係数選択部251は、注目
ブロックがノンイントラ符号化されたものであり、その
CBPが0である場合には、残差画像の2次元DCT係
数として0を出力する。
Therefore, if the block of interest is non-intra coded and its CBP is 0, DCT coefficient selecting section 251 outputs 0 as the two-dimensional DCT coefficient of the residual image.

【0491】また、DCT係数選択部251は、注目ブ
ロックがノンイントラ符号化されたものであり、そのC
BPが1である場合、DCT係数抽出/逆量子化部22
2(図36)が出力する注目ブロックには、残差画像の
2次元DCT係数が配置されているから、その2次元D
CT係数を選択して出力する。
Further, the DCT coefficient selecting section 251 is a block in which the block of interest is non-intra coded, and its C
When BP is 1, the DCT coefficient extraction / inverse quantization unit 22
Since the two-dimensional DCT coefficient of the residual image is arranged in the block of interest output by 2 (FIG. 36), its two-dimensional D
Select and output the CT coefficient.

【0492】DCT係数選択部251の出力は、上述し
たように、加算部252と選択部253に供給される。
The output of the DCT coefficient selecting unit 251 is supplied to the adding unit 252 and the selecting unit 253, as described above.

【0493】加算部252は、注目ブロックがノンイン
トラ符号化されたものである場合、DCT係数選択部2
51の出力と、DCT変換部226(のDCT部24
2)が出力する予測画像の2次元DCT係数とを加算
し、これにより、注目ブロックについて、元の画像の2
次元DCT係数を得て、選択部253に供給する。
If the target block is non-intra-coded, the adder 252 selects the DCT coefficient selector 2
51 output and the DCT conversion unit 226 (the DCT unit 24 of the
2) and the two-dimensional DCT coefficient of the predicted image output by the 2) are added.
The dimensional DCT coefficient is obtained and supplied to the selection unit 253.

【0494】選択部253は、注目ブロックがノンイン
トラ符号化されたものである場合、演算部72の出力を
選択し、後段のバッファメモリ227(図36)に供給
する。
When the target block is non-intra coded, selecting section 253 selects the output of arithmetic section 72 and supplies it to buffer memory 227 (FIG. 36) in the subsequent stage.

【0495】従って、注目ブロックがノンイントラ符号
化されたものである場合において、注目ブロックのCB
Pが0であるときには、注目ブロックの画像が、予測画
像に一致するため、加算部252において、DCT係数
選択部251が出力する0と、DCT部242が出力す
る予測画像のDCT係数(予測DCT係数)とが加算さ
れることにより、注目ブロックの元の画像の2次元DC
T係数が求められる。
Therefore, when the target block is non-intra coded, the CB of the target block is
When P is 0, the image of the block of interest matches the predicted image. Therefore, in the addition unit 252, 0 output from the DCT coefficient selection unit 251 and the DCT coefficient of the predicted image output from the DCT unit 242 (predicted DCT 2D DC of the original image of the block of interest by adding
The T coefficient is determined.

【0496】また、注目ブロックのCBPが1であると
きには、加算部252において、DCT係数選択部25
1が出力する注目ブロックの残差画像のDCT係数と、
DCT部242が出力する予測画像のDCT係数(予測
DCT係数)とが加算されることにより、やはり、注目
ブロックの元の画像の2次元DCT係数が求められる。
When the CBP of the target block is 1, the DCT coefficient selecting section 25 in the adding section 252 is added.
1 outputs the DCT coefficient of the residual image of the block of interest,
By adding the DCT coefficient (predicted DCT coefficient) of the predicted image output by the DCT unit 242, the two-dimensional DCT coefficient of the original image of the block of interest is also obtained.

【0497】そして、選択部253では、加算部252
において上述したようにして得られる、注目ブロックの
元の画像の2次元DCT係数が選択されて出力される。
Then, in the selecting unit 253, the adding unit 252
In 2), the two-dimensional DCT coefficient of the original image of the block of interest obtained as described above is selected and output.

【0498】なお、図36のデコーダ22では、周波数
領域において、残差画像と予測画像とを加算して、元の
画像の2次元DCT係数を求めるようにしたが、即ち、
残差画像の2次元DCT係数と、予測画像の2次元DC
T係数とを加算して、元の画像の2次元DCT係数を求
めるようにしたが、元の画像の2次元DCT係数は、そ
の他、例えば、符号化データを、MPEG復号し、これ
により得られる復号画像データをブロック単位で2次元
DCT変換することにより求めるようにすることも可能
である。
In the decoder 22 of FIG. 36, the residual image and the predicted image are added in the frequency domain to obtain the two-dimensional DCT coefficient of the original image.
Two-dimensional DCT coefficient of residual image and two-dimensional DC of predicted image
The two-dimensional DCT coefficient of the original image is calculated by adding the T coefficient and the two-dimensional DCT coefficient of the original image. However, the two-dimensional DCT coefficient of the original image is obtained by MPEG decoding the encoded data, for example. It is also possible to obtain the decoded image data by performing two-dimensional DCT conversion in block units.

【0499】また、元の画像の2次元DCT係数は、D
CT係数抽出/逆量子化部222の出力を2次元逆DC
T変換することにより得られる残差画像と、係数変換回
路228の出力を参照画像として動き補償を行うことに
より得られる予測画像とを、時間領域において加算し、
その加算結果を、2次元DCT変換することによって求
めても良い。
The two-dimensional DCT coefficient of the original image is D
The output of the CT coefficient extraction / inverse quantization unit 222 is the two-dimensional inverse DC
A residual image obtained by T-transforming and a prediction image obtained by performing motion compensation using the output of the coefficient conversion circuit 228 as a reference image are added in the time domain,
The addition result may be obtained by two-dimensional DCT conversion.

【0500】次に、図40は、図36の係数変換回路2
28の構成例を示している。なお、図中、図11の係数
変換回路32における場合と対応する部分については、
同一の符号を付してあり、以下では、その説明は、適宜
省略する。即ち、図40の係数変換回路228は、逆量
子化回路40が設けられていない他は、図11の係数変
換回路32と基本的に同様に構成されている。
Next, FIG. 40 shows the coefficient conversion circuit 2 of FIG.
28 shows a configuration example of No. 28. In the figure, the parts corresponding to the case of the coefficient conversion circuit 32 of FIG.
The same reference numerals are given, and the description thereof will be omitted below as appropriate. That is, the coefficient conversion circuit 228 of FIG. 40 is basically configured similarly to the coefficient conversion circuit 32 of FIG. 11 except that the inverse quantization circuit 40 is not provided.

【0501】従って、図40の係数変換回路228で
は、バッファメモリ227(図36)に記憶された2次
元DCT係数が、図11の係数変換回路32における場
合と基本的に同様に処理されることにより、画素値に復
号される。
Therefore, in the coefficient conversion circuit 228 of FIG. 40, the two-dimensional DCT coefficient stored in the buffer memory 227 (FIG. 36) is basically processed in the same manner as in the coefficient conversion circuit 32 of FIG. Is decoded into a pixel value.

【0502】但し、MPEGでは、予測方式の違いによ
り、Iピクチャ、Pピクチャ、Bピクチャの3つのピク
チャタイプがあるので、図40の係数テーブル記憶部4
4には、その3つのピクチャタイプごとに、タップ係数
が記憶されており、各ピクチャタイプの画像の復号は、
そのピクチャタイプ用のタップ係数を用いて行われるよ
うになっている。
However, in MPEG, there are three picture types, I-picture, P-picture, and B-picture, depending on the difference in the prediction method, so the coefficient table storage unit 4 in FIG.
4, tap coefficients are stored for each of the three picture types, and decoding of an image of each picture type is performed by
The tap coefficient for the picture type is used.

【0503】このため、図40の係数変換回路228で
用いられるタップ係数の学習は、ピクチャタイプごとに
行われるようになっている。
Therefore, the learning of the tap coefficient used in the coefficient conversion circuit 228 of FIG. 40 is performed for each picture type.

【0504】即ち、図41は、図40の係数変換回路2
28で用いられるIピクチャ用のタップ係数を学習する
場合の学習装置の一実施の形態の構成例を示している。
なお、図中、図16における場合と対応する部分につい
ては、同一の符号を付してあり、以下では、その説明
は、適宜省略する。
That is, FIG. 41 shows the coefficient conversion circuit 2 of FIG.
28 illustrates a configuration example of an embodiment of a learning device when learning tap coefficients for an I picture used in No. 28.
Note that, in the figure, parts corresponding to those in FIG. 16 are denoted by the same reference numerals, and description thereof will be omitted below as appropriate.

【0505】生徒データ生成部261には、学習用の画
像データ(ここでは、動画の画像データ)が供給される
ようになっており、生徒データ生成部261は、学習用
の画像データから、生徒データを生成する。
Image data for learning (here, image data of a moving image) is supplied to the student data generation unit 261, and the student data generation unit 261 converts the image data for learning from the student image data. Generate data.

【0506】即ち、生徒データ生成部261は、MPE
Gエンコーダ262、分離部263、およびDCT係数
抽出/逆量子化部264から構成されている。
[0506] That is, the student data generation unit 261 uses the MPE
The G encoder 262, the separation unit 263, and the DCT coefficient extraction / inverse quantization unit 264 are included.

【0507】MPEGエンコーダ262は、図35のエ
ンコーダ21と同様に構成されており、学習用の画像デ
ータとしての動画の画像データを、順次、MPEG符号
化し(例えば、MPEG2方式で符号化し)、その結果
得られる符号化データを、分離部263に供給する。分
離部263とDCT係数抽出/逆量子化部264は、図
36の分離部221とDCT係数抽出/逆量子化部22
2とそれぞれ同様に構成されており、符号化データか
ら、量子化DCT係数を分離、抽出し、逆量子化して出
力する。
The MPEG encoder 262 has the same structure as the encoder 21 of FIG. 35, and sequentially encodes moving image data as image data for learning by MPEG encoding (for example, by the MPEG2 system), The resulting encoded data is supplied to the separating unit 263. The separation unit 263 and the DCT coefficient extraction / inverse quantization unit 264 correspond to the separation unit 221 and the DCT coefficient extraction / inverse quantization unit 22 in FIG.
It has the same configuration as that of No. 2 and separates and extracts quantized DCT coefficients from encoded data, dequantizes and outputs.

【0508】なお、分離部263およびDCT係数抽出
/逆量子化部264は、Iピクチャのみを対象に処理を
行う。
The separation unit 263 and the DCT coefficient extraction / inverse quantization unit 264 perform processing only on I pictures.

【0509】従って、DCT係数抽出/逆量子化部26
4からは、Iピクチャについての2次元DCT係数が出
力され、PピクチャやBピクチャのデータは出力されな
い。
Therefore, the DCT coefficient extraction / inverse quantization unit 26
From 4, the two-dimensional DCT coefficient for the I picture is output, and the data for the P picture and B picture is not output.

【0510】DCT係数抽出/逆量子化部264が出力
するIピクチャについての2次元DCT係数は、生徒デ
ータとして、予測タップ抽出回路65およびクラスタッ
プ抽出回路66に供給される。
The two-dimensional DCT coefficient for the I picture output from the DCT coefficient extraction / inverse quantization unit 264 is supplied to the prediction tap extraction circuit 65 and the class tap extraction circuit 66 as student data.

【0511】一方、学習用の画像データは、教師データ
として、正規方程式加算回路68に供給され、以下、予
測タップ抽出回路65、クラスタップ抽出回路66、ク
ラス分類回路67、正規方程式加算回路68、タップ係
数決定回路69、係数テーブル記憶部70、モード制御
部101、および符号制御部102において、上述の生
徒データおよび教師データを用いて、図16における場
合と同様の処理が行われることにより、Iピクチャ用の
タップ係数が、各クラスごとに、かつ各縮退画素位置モ
ードごとに求められる。
On the other hand, the image data for learning is supplied as teacher data to the normal equation addition circuit 68, and thereafter, the prediction tap extraction circuit 65, the class tap extraction circuit 66, the class classification circuit 67, the normal equation addition circuit 68, In the tap coefficient determination circuit 69, the coefficient table storage unit 70, the mode control unit 101, and the code control unit 102, the same processing as in FIG. 16 is performed using the above-described student data and teacher data. A tap coefficient for a picture is obtained for each class and for each degenerate pixel position mode.

【0512】次に、図42は、図40の係数変換回路2
28で用いられるPピクチャ用のタップ係数を学習する
場合の学習装置の一実施の形態の構成例を示している。
なお、図中、図16または図41における場合と対応す
る部分については、同一の符号を付してあり、以下で
は、その説明は、適宜省略する。即ち、図42の学習装
置は、生徒データ生成部261に代えて、生徒データ生
成部271が設けられている他は、図41における場合
と基本的に同様に構成されている。
Next, FIG. 42 shows the coefficient conversion circuit 2 of FIG.
28 shows an example of the configuration of an embodiment of a learning device for learning the tap coefficient for the P picture used in No. 28.
Note that, in the figure, parts corresponding to those in FIG. 16 or FIG. 41 are denoted by the same reference numerals, and description thereof will be omitted below as appropriate. That is, the learning device of FIG. 42 is basically configured in the same manner as in the case of FIG. 41 except that a student data generation unit 271 is provided instead of the student data generation unit 261.

【0513】ここで、Pピクチャは、時間的に先行して
復号(符号化)されるIまたはPピクチャを参照画像と
して予測符号化(ノンイントラ符号化)されるため、即
ち、原画像から予測画像を減算した残差画像が2次元D
CT変換されるため、図36のデコーダ22では、先に
復号されたIまたはPピクチャに動き補償を施し、その
結果得られる予測画像の2次元DCT係数と、Pピクチ
ャの残差画像の2次元DCT係数とを加算した後に、係
数変換回路228において、クラス分類適応処理を施す
ようになっている。
Here, since the P picture is predictively coded (non-intra coded) with the I or P picture decoded (encoded) preceding in time as the reference image, that is, the P picture is predicted from the original image. The residual image obtained by subtracting the image is a two-dimensional D
Since CT conversion is performed, the decoder 22 of FIG. 36 performs motion compensation on the previously decoded I or P picture, and as a result, the 2D DCT coefficient of the predicted image and the 2D of the residual image of the P picture are obtained. After the addition of the DCT coefficient, the coefficient conversion circuit 228 performs the class classification adaptation processing.

【0514】従って、Pピクチャ用のタップ係数の学習
においては、Pピクチャの残差画像の2次元DCT係数
に、予測画像の2次元DCT係数を加算したものを、生
徒データとして用いる必要がある。
Therefore, in learning the tap coefficient for the P picture, it is necessary to use, as the student data, the one obtained by adding the two-dimensional DCT coefficient of the prediction image to the two-dimensional DCT coefficient of the residual image of the P picture.

【0515】ところで、Pピクチャの予測画像は、先に
復号されたIまたはPピクチャを参照画像として、その
参照画像に、動き補償を施すことで得ることができる
が、いまの場合、Pピクチャのタップ係数を学習しよう
としているので、Pピクチャ用のタップ係数は存在しな
い。
By the way, a predicted picture of a P picture can be obtained by using the previously decoded I or P picture as a reference picture and performing motion compensation on the reference picture. There are no tap coefficients for P-pictures because we are trying to learn the tap coefficients.

【0516】一方、Iピクチャ用のタップ係数は、図4
1の学習装置において、あらかじめ求めておくことがで
きる。
On the other hand, the tap coefficient for I-picture is shown in FIG.
In the first learning device, it can be obtained in advance.

【0517】そこで、図42の学習装置では、生徒デー
タ生成部271において、Iピクチャを参照画像として
予測符号化されるPピクチャのブロックから、生徒デー
タが生成されるようになっている。
Therefore, in the learning apparatus shown in FIG. 42, the student data generation unit 271 generates student data from a block of a P picture that is predictively coded using an I picture as a reference image.

【0518】即ち、生徒データ生成部271において、
MPEGエンコーダ272は、図35のエンコーダ21
と同様に構成され、学習用の画像データをMPEG符号
化し、その結果得られる符号化データを、分離部273
に供給する。分離部273とDCT係数抽出/逆量子化
部274は、図36の分離部221とDCT係数抽出/
逆量子化部222とそれぞれ同様に構成されており、符
号化データから、量子化DCT係数を分離、抽出し、逆
量子化する。
That is, in the student data generation unit 271,
The MPEG encoder 272 is the encoder 21 of FIG.
The image data for learning is MPEG-encoded and the encoded data obtained as a result is separated by the separation unit 273.
Supply to. The separation unit 273 and the DCT coefficient extraction / inverse quantization unit 274 are the same as the separation unit 221 and the DCT coefficient extraction / dequantization unit 274 of FIG.
The dequantization unit 222 has the same configuration as that of the dequantization unit 222, and separates and extracts quantized DCT coefficients from encoded data and dequantizes them.

【0519】なお、分離部273およびDCT係数抽出
/逆量子化部274は、Iピクチャと、Pピクチャの予
測符号化されたブロックのみを対象に処理を行う。ま
た、分離部273は、符号化データから、量子化DCT
係数の他、量子化スケールやDCTタイプや動きベクト
ル等のサイドインフォメーションも、必要に応じて分離
する。
The separation unit 273 and the DCT coefficient extraction / inverse quantization unit 274 perform processing only on the predictively coded blocks of the I picture and P picture. Further, the separating unit 273 uses the encoded data to quantize the DCT.
In addition to the coefficient, side information such as a quantization scale, a DCT type, a motion vector, etc. is separated as necessary.

【0520】DCT係数抽出/逆量子化部274は、I
ピクチャの2次元DCT係数を得た場合、そのIピクチ
ャの2次元DCT係数を、係数変換回路276に供給す
る。
The DCT coefficient extraction / inverse quantization unit 274 uses the I
When the two-dimensional DCT coefficient of the picture is obtained, the two-dimensional DCT coefficient of the I picture is supplied to the coefficient conversion circuit 276.

【0521】また、DCT係数抽出/逆量子化部274
は、Pピクチャの予測符号化されたブロックの2次元D
CT係数、即ち、Pピクチャの残差画像の2次元DCT
係数を得た場合、その残差画像の2次元DCT係数を、
周波数領域動き補償加算部275に供給する。
Also, the DCT coefficient extraction / inverse quantization unit 274
Is the two-dimensional D of the predictively coded block of the P picture.
CT coefficient, that is, two-dimensional DCT of the residual image of P picture
When the coefficient is obtained, the two-dimensional DCT coefficient of the residual image is
It is supplied to the frequency domain motion compensation addition unit 275.

【0522】さらに、DCT係数抽出/逆量子化部27
4は、Pピクチャの予測符号化されたブロックの動きベ
クトルを得た場合、その動きベクトルを、動き補償部2
78に供給する。
Further, the DCT coefficient extraction / inverse quantization unit 27
4 obtains the motion vector of the predictive-coded block of the P picture, the motion vector is set to the motion compensation unit 2
Supply to 78.

【0523】係数変換回路276は、図41の学習装置
で得られたIピクチャ用のタップ係数を記憶しており、
そのタップ係数と、DCT係数抽出/逆量子化部274
から供給されるIピクチャの2次元DCT係数とを用い
て、図40の係数変換回路228における場合と同様の
処理を行うことにより、Iピクチャの復号画像を得る。
このIピクチャの復号画像は、参照画像として、Iピク
チャストレージ277に供給されて記憶される。
The coefficient conversion circuit 276 stores the tap coefficient for the I picture obtained by the learning device of FIG.
The tap coefficient and the DCT coefficient extraction / inverse quantization unit 274
By using the two-dimensional DCT coefficient of the I picture supplied from the same as that in the coefficient conversion circuit 228 of FIG. 40, a decoded image of the I picture is obtained.
The decoded image of this I picture is supplied to and stored in the I picture storage 277 as a reference image.

【0524】その後、動き補償部278は、DCT係数
抽出/逆量子化部274から供給される動きベクトルに
よって動き補償を施すべき参照画像としてのIピクチャ
を、Iピクチャストレージ277から読み出し、そのI
ピクチャに動き補償を施すことで、予測画像を生成す
る。この予測画像は、画像メモリ279に供給されて記
憶される。画像メモリ279に記憶された予測画像は、
DCT変換部280において2次元DCT係数に変換さ
れ、周波数領域動き補償加算部275に供給される。周
波数領域動き補償加算部275は、DCT係数抽出/逆
量子化部274から供給されるPピクチャの残差画像の
2次元DCT係数と、DCT変換部280から供給され
る予測画像の2次元DCT係数とを加算する。
After that, the motion compensation unit 278 reads from the I picture storage 277 an I picture as a reference image to be motion compensated by the motion vector supplied from the DCT coefficient extraction / inverse quantization unit 274, and the I picture
A predicted image is generated by performing motion compensation on the picture. This predicted image is supplied to and stored in the image memory 279. The predicted image stored in the image memory 279 is
The DCT transform unit 280 transforms it into a two-dimensional DCT coefficient and supplies it to the frequency domain motion compensation addition unit 275. The frequency domain motion compensation addition unit 275 includes a two-dimensional DCT coefficient of the residual image of the P picture supplied from the DCT coefficient extraction / inverse quantization unit 274 and a two-dimensional DCT coefficient of the prediction image supplied from the DCT conversion unit 280. And are added.

【0525】即ち、動き補償部278、画像メモリ27
9、DCT変換部280、および周波数領域動き補償加
算部275は、図36の動き補償部224、画像メモリ
225、DCT変換部226、周波数領域動き補償加算
部223と同様に構成されるものであり、従って、周波
数領域動き補償加算部275において、DCT係数抽出
/逆量子化部274からのPピクチャの残差画像の2次
元DCT係数と、DCT変換部280からの予測画像の
2次元DCT係数とが加算されることにより、Pピクチ
ャの元の画像(上述したように、原画像ではない)を2
次元DCT変換した2次元DCT係数が得られる。
That is, the motion compensation unit 278 and the image memory 27
9, the DCT transform unit 280, and the frequency domain motion compensation addition unit 275 are configured in the same manner as the motion compensation unit 224, the image memory 225, the DCT transformation unit 226, and the frequency domain motion compensation addition unit 223 of FIG. Therefore, in the frequency domain motion compensation addition unit 275, the two-dimensional DCT coefficient of the residual image of the P picture from the DCT coefficient extraction / inverse quantization unit 274 and the two-dimensional DCT coefficient of the prediction image from the DCT conversion unit 280 are used. Is added, the original image of the P picture (which is not the original image as described above) becomes 2
A two-dimensional DCT coefficient obtained by the three-dimensional DCT conversion is obtained.

【0526】周波数領域動き補償加算部275で得られ
たPピクチャの元の画像の2次元DCT係数は、生徒デ
ータとして、予測タップ抽出回路65およびクラスタッ
プ抽出回路66に供給される。
The two-dimensional DCT coefficient of the original image of the P picture obtained by the frequency domain motion compensation addition unit 275 is supplied to the prediction tap extraction circuit 65 and the class tap extraction circuit 66 as student data.

【0527】一方、学習用の画像データは、教師データ
として、正規方程式加算回路68に供給され、以下、予
測タップ抽出回路65乃至係数テーブル記憶部70、モ
ード制御部101、および符号制御部102において、
上述の生徒データおよび教師データを用いて、図16に
おける場合と同様の処理が行われることにより、Pピク
チャ用(正確には、Pピクチャの予測符号化されたブロ
ック用)のタップ係数が、各クラスごとに、かつ各縮退
画素位置モードごとに求められる。
On the other hand, the image data for learning is supplied to the normal equation adding circuit 68 as teacher data, and thereafter, in the prediction tap extracting circuit 65 to the coefficient table storage unit 70, the mode control unit 101, and the code control unit 102. ,
By performing the same processing as in the case of FIG. 16 using the above-mentioned student data and teacher data, the tap coefficients for P pictures (more accurately, for predictively coded blocks of P pictures) are It is obtained for each class and for each degenerate pixel position mode.

【0528】次に、図43は、図40の係数変換回路2
28で用いられるBピクチャ用のタップ係数を学習する
場合の学習装置の一実施の形態の構成例を示している。
なお、Bピクチャ用のタップ係数を学習する学習装置
も、図42のPピクチャ用のタップ係数を学習する学習
装置と同様に、生徒データ生成部だけが、図41のIピ
クチャ用のタップ係数を学習する学習装置と異なるだけ
であるため、図43においては、Bピクチャ用のタップ
係数を学習する学習装置の生徒データ生成部だけを図示
してある。
Next, FIG. 43 shows the coefficient conversion circuit 2 of FIG.
28 shows a configuration example of an embodiment of a learning device for learning the tap coefficient for B picture used in No. 28.
As with the learning device for learning tap coefficients for B pictures, the learning device for learning tap coefficients for P pictures in FIG. Since it is different from the learning device for learning, only the student data generation unit of the learning device for learning the tap coefficient for B picture is shown in FIG. 43.

【0529】Bピクチャも、Pピクチャと同様に、時間
的に先行して復号されるIまたはPピクチャを参照画像
として予測符号化(ノンイントラ符号化)されるため、
即ち、原画像から予測画像を減算した残差画像が2次元
DCT変換されるため、図36のデコーダ22では、先
に復号されたIまたはPピクチャに動き補償を施し、そ
の結果得られる予測画像の2次元DCT係数と、Bピク
チャの残差画像の2次元DCT係数とを加算した後に、
係数変換回路228において、クラス分類適応処理を施
すようになっている。
Similarly to P pictures, B pictures are also predictively coded (non-intra coded) using I or P pictures decoded earlier in time as reference pictures.
That is, since the residual image obtained by subtracting the predicted image from the original image is two-dimensionally DCT-transformed, the decoder 22 shown in FIG. 36 performs motion compensation on the previously decoded I or P picture, and the predicted image obtained as a result. After adding the two-dimensional DCT coefficient of and the two-dimensional DCT coefficient of the residual image of the B picture,
The coefficient conversion circuit 228 is adapted to perform class classification adaptation processing.

【0530】従って、Bピクチャ用のタップ係数の学習
においては、Bピクチャの残差画像の2次元DCT係数
に、予測画像の2次元DCT係数を加算したものを、生
徒データとして用いる必要がある。
Therefore, in learning the tap coefficient for the B picture, it is necessary to use, as the student data, the one obtained by adding the two-dimensional DCT coefficient of the prediction image to the two-dimensional DCT coefficient of the residual image of the B picture.

【0531】そこで、図43の学習装置では、そのよう
な生徒データを生成して、学習を行うようになってい
る。
Therefore, the learning apparatus shown in FIG. 43 is designed to generate such student data for learning.

【0532】即ち、MPEGエンコーダ291には、学
習用の画像データが供給されるようになっている。MP
EGエンコーダ291は、図35のエンコーダ21と同
様に構成されており、学習用の画像データをMPEG符
号化し、その結果得られる符号化データを、分離部29
2に供給する。分離部292とDCT係数抽出/逆量子
化部293は、図36の分離部221とDCT係数抽出
/逆量子化部222とそれぞれ同様に構成されており、
符号化データから、量子化DCT係数を分離、抽出し、
逆量子化して出力する。
That is, the MPEG encoder 291 is supplied with the image data for learning. MP
The EG encoder 291 is configured similarly to the encoder 21 of FIG. 35, MPEG-encodes the image data for learning, and the encoded data obtained as a result is separated by the separation unit 29.
Supply to 2. The separation unit 292 and the DCT coefficient extraction / inverse quantization unit 293 are configured similarly to the separation unit 221 and the DCT coefficient extraction / inverse quantization unit 222 of FIG. 36, respectively.
From the encoded data, the quantized DCT coefficient is separated and extracted,
Dequantize and output.

【0533】DCT係数抽出/逆量子化部293が出力
するIピクチャの2次元DCT係数は、係数変換回路2
95に供給される。また、DCT係数抽出/逆量子化部
293が出力するPピクチャの2次元DCT係数は、周
波数領域動き補償加算部294に供給される。さらに、
DCT係数抽出/逆量子化部293が出力するBピクチ
ャの2次元DCT係数は、周波数領域動き補償加算部3
05に供給される。
The two-dimensional DCT coefficient of the I picture output by the DCT coefficient extraction / inverse quantization unit 293 is the coefficient conversion circuit 2
95. Also, the two-dimensional DCT coefficient of the P picture output by the DCT coefficient extraction / inverse quantization section 293 is supplied to the frequency domain motion compensation addition section 294. further,
The two-dimensional DCT coefficient of the B picture output by the DCT coefficient extraction / inverse quantization section 293 is the frequency domain motion compensation addition section 3
It is supplied to 05.

【0534】ここで、分離部292は、符号化データか
ら、量子化DCT係数の他、量子化スケールやDCTタ
イプや動くベクトル等のサイドインフォメーションも、
必要に応じて分離し、DCT係数抽出/逆量子化部29
3を介して、必要なブロックに供給する。なお、サイド
インフォメーションについては、図43の実施の形態で
は、DCT係数抽出/逆量子化部293から動き補償部
297へのPピクチャの動きベクトルの供給と、DCT
係数抽出/逆量子化部293から動き補償部302への
Bピクチャの動きベクトルの供給だけを、図示してあ
る。
Here, the separating unit 292 determines, from the encoded data, not only the quantized DCT coefficient but also the side information such as the quantization scale, the DCT type, and the moving vector.
The DCT coefficient extraction / inverse quantization unit 29 is separated if necessary.
Via 3 to the required blocks. Regarding the side information, in the embodiment of FIG. 43, the supply of the motion vector of the P picture from the DCT coefficient extraction / inverse quantization unit 293 to the motion compensation unit 297, and the DCT
Only the supply of B-picture motion vectors from the coefficient extractor / inverse quantizer 293 to the motion compensator 302 is shown.

【0535】また、DCT係数抽出/逆量子化部293
は、Bピクチャの予測符号化されたブロックの2次元D
CT係数、即ち、残差画像の2次元DCT係数だけを、
周波数領域動き補償加算部305に供給する。
Also, the DCT coefficient extraction / inverse quantization unit 293
Is the two-dimensional D of the predictively coded block of the B picture.
Only the CT coefficient, that is, the two-dimensional DCT coefficient of the residual image,
It is supplied to the frequency domain motion compensation addition unit 305.

【0536】さらに、DCT係数抽出/逆量子化部29
3は、Pピクチャについては、予測符号化されたブロッ
クの2次元DCT係数だけを、周波数領域動き補償加算
部294に供給する。なお、DCT係数抽出/逆量子化
部293では、PおよびBピクチャのイントラ符号化さ
れたブロックの2次元DCT係数は、係数変換回路29
5に供給され、以下、イントラ符号化されたIピクチャ
と同様に処理される。
Further, the DCT coefficient extraction / inverse quantization unit 29
For the P picture, 3 supplies only the two-dimensional DCT coefficient of the predictively coded block to the frequency domain motion compensation adder 294. In the DCT coefficient extraction / inverse quantization unit 293, the two-dimensional DCT coefficients of the intra-coded blocks of P and B pictures are converted into the coefficient conversion circuit 29.
5 and is processed in the same way as the intra-coded I picture.

【0537】係数変換回路295は、図41の学習装置
で得られたIピクチャ用のタップ係数を記憶しており、
そのタップ係数と、DCT係数抽出/逆量子化部274
から供給されるIピクチャのブロックの2次元DCT係
数、またはイントラ符号化されたPピクチャのブロック
の2次元DCT係数とを用いて、図40の係数変換回路
228における場合と同様の処理を行うことにより、I
ピクチャの復号画像、またはイントラ符号化されたPピ
クチャの復号画像を得る。Iピクチャの復号画像は、参
照画像として、Iピクチャストレージ296に供給され
て記憶され、Pピクチャの復号画像は、Pピクチャスト
レージ301に供給されて記憶される。
The coefficient conversion circuit 295 stores the tap coefficient for I picture obtained by the learning device of FIG.
The tap coefficient and the DCT coefficient extraction / inverse quantization unit 274
Using the two-dimensional DCT coefficient of the I picture block or the two-dimensional DCT coefficient of the intra-coded P picture block supplied from the above, the same processing as in the coefficient conversion circuit 228 of FIG. 40 is performed. By I
A decoded image of a picture or a decoded image of an intra-coded P picture is obtained. The decoded image of the I picture is supplied to and stored in the I picture storage 296 as a reference image, and the decoded image of the P picture is supplied to and stored in the P picture storage 301.

【0538】その後、動き補償部297は、DCT係数
抽出/逆量子化部293から供給される動きベクトルに
よって動き補償を施すべき参照画像としてのIピクチャ
を、Iピクチャストレージ296から読み出し、そのI
ピクチャに動き補償を施すことで、Pピクチャの予測画
像を生成する。このPピクチャの予測画像は、画像メモ
リ298に供給されて記憶される。画像メモリ298に
記憶された予測画像は、DCT変換部299において2
次元DCT係数に変換され、周波数領域動き補償加算部
294に供給される。周波数領域動き補償加算部294
は、DCT係数抽出/逆量子化部293から供給される
Pピクチャの残差画像の2次元DCT係数と、DCT変
換部299から供給される予測画像の2次元DCT係数
とを加算する。
After that, the motion compensating section 297 reads from the I picture storage 296 an I picture as a reference picture to be motion compensated by the motion vector supplied from the DCT coefficient extracting / inverse quantizing section 293, and the I picture
By performing motion compensation on the picture, a predicted image of the P picture is generated. The predicted image of the P picture is supplied to and stored in the image memory 298. The predicted image stored in the image memory 298 is stored in the DCT conversion unit 299.
It is converted into a three-dimensional DCT coefficient and supplied to the frequency domain motion compensation addition unit 294. Frequency domain motion compensation adder 294
Adds the two-dimensional DCT coefficient of the P-picture residual image supplied from the DCT coefficient extraction / inverse quantization section 293 and the two-dimensional DCT coefficient of the predicted image supplied from the DCT conversion section 299.

【0539】即ち、動き補償部297、画像メモリ29
8、DCT変換部299、および周波数領域動き補償加
算部294は、図36の動き補償部224、画像メモリ
225、DCT変換部226、周波数領域動き補償加算
部223と同様に構成されるものであり、従って、周波
数領域動き補償加算部294において、DCT係数抽出
/逆量子化部293からのPピクチャの残差画像の2次
元DCT係数と、DCT変換部299からの予測画像の
2次元DCT係数とが加算されることにより、Pピクチ
ャの元の画像(上述したように、原画像ではない)を2
次元DCT変換した2次元DCT係数が得られる。
That is, the motion compensation unit 297 and the image memory 29
8, the DCT transform unit 299, and the frequency domain motion compensation addition unit 294 are configured similarly to the motion compensation unit 224, the image memory 225, the DCT conversion unit 226, and the frequency domain motion compensation addition unit 223 of FIG. Therefore, in the frequency domain motion compensation addition unit 294, the two-dimensional DCT coefficient of the residual image of the P picture from the DCT coefficient extraction / inverse quantization unit 293 and the two-dimensional DCT coefficient of the predicted image from the DCT conversion unit 299. Is added, the original image of the P picture (which is not the original image as described above) becomes 2
A two-dimensional DCT coefficient obtained by the three-dimensional DCT conversion is obtained.

【0540】周波数領域動き補償加算部294で得られ
たPピクチャの元の画像の2次元DCT係数は、係数変
換回路300に供給される。
The two-dimensional DCT coefficient of the original image of the P picture obtained by the frequency domain motion compensation addition unit 294 is supplied to the coefficient conversion circuit 300.

【0541】係数変換回路300は、図42の学習装置
で得られたPピクチャ用のタップ係数を記憶しており、
そのタップ係数と、DCT係数抽出/逆量子化部294
から供給されるノンイントラ符号化されたPピクチャの
ブロックの2次元DCT係数とを用いて、図40の係数
変換回路228における場合と同様の処理を行うことに
より、ノンイントラ符号化されたPピクチャの復号画像
を得る。このノンイントラ符号化されたPピクチャの復
号画像は、Pピクチャストレージ301に供給されて記
憶される。なお、上述したように、Pピクチャストレー
ジ301は、係数変換回路295から供給される、イン
トラ符号化されたPピクチャのブロックの復号画像も記
憶する。
The coefficient conversion circuit 300 stores the tap coefficient for P picture obtained by the learning device of FIG.
The tap coefficient and the DCT coefficient extraction / inverse quantization unit 294
By using the two-dimensional DCT coefficient of the block of the non-intra coded P picture supplied from the above, the same processing as in the coefficient conversion circuit 228 of FIG. Get the decoded image of. The non-intra-coded P picture decoded image is supplied to the P picture storage 301 and stored therein. As described above, the P picture storage 301 also stores the decoded image of the intra-coded block of the P picture supplied from the coefficient conversion circuit 295.

【0542】その後、動き補償部302は、DCT係数
抽出/逆量子化部293から供給されるBピクチャの動
きベクトルによって動き補償を施すべき参照画像として
のIまたはPピクチャを、Iピクチャストレージ296
またはPピクチャストレージ301から読み出し、その
IまたはPピクチャに動き補償を施すことで、Bピクチ
ャの予測画像を生成する。このBピクチャの予測画像
は、画像メモリ303に供給されて記憶される。画像メ
モリ303に記憶された予測画像は、DCT変換部30
4において2次元DCT係数に変換され、周波数領域動
き補償加算部305に供給される。周波数領域動き補償
加算部305は、DCT係数抽出/逆量子化部293か
ら供給されるBピクチャの残差画像の2次元DCT係数
と、DCT変換部304から供給される予測画像の2次
元DCT係数とを加算する。
After that, the motion compensating unit 302 stores the I or P picture as the reference image to be motion compensated by the motion vector of the B picture supplied from the DCT coefficient extracting / inverse quantizing unit 293 into the I picture storage 296.
Alternatively, a predicted image of a B picture is generated by reading from the P picture storage 301 and subjecting the I or P picture to motion compensation. The predicted image of this B picture is supplied to and stored in the image memory 303. The predicted image stored in the image memory 303 is the DCT conversion unit 30.
In step 4, it is converted into a two-dimensional DCT coefficient and supplied to the frequency domain motion compensation addition section 305. The frequency domain motion compensation addition unit 305 has a two-dimensional DCT coefficient of the residual image of the B picture supplied from the DCT coefficient extraction / inverse quantization unit 293 and a two-dimensional DCT coefficient of the prediction image supplied from the DCT conversion unit 304. And are added.

【0543】即ち、動き補償部302、画像メモリ30
3、DCT変換部304、および周波数領域動き補償加
算部305は、図36の動き補償部224、画像メモリ
225、DCT変換部226、周波数領域動き補償加算
部223と同様に構成されるものであり、従って、周波
数領域動き補償加算部305において、DCT係数抽出
/逆量子化部293からのBピクチャの残差画像の2次
元DCT係数と、DCT変換部304からの予測画像の
2次元DCT係数とが加算されることにより、Bピクチ
ャの元の画像(上述したように、原画像ではない)を2
次元DCT変換した2次元DCT係数が得られる。
That is, the motion compensation unit 302 and the image memory 30.
3, the DCT transform unit 304, and the frequency domain motion compensation addition unit 305 are configured similarly to the motion compensation unit 224, the image memory 225, the DCT transformation unit 226, and the frequency domain motion compensation addition unit 223 of FIG. Therefore, in the frequency domain motion compensation addition unit 305, the two-dimensional DCT coefficient of the residual image of the B picture from the DCT coefficient extraction / inverse quantization unit 293 and the two-dimensional DCT coefficient of the predicted image from the DCT conversion unit 304 are calculated. Is added to the original image of the B picture (which is not the original image as described above).
A two-dimensional DCT coefficient obtained by the three-dimensional DCT conversion is obtained.

【0544】周波数領域動き補償加算部305で得られ
たBピクチャの元の画像の2次元DCT係数は、生徒デ
ータとして出力される。そして、以降は、図41の学習
装置における場合と同様の処理が行われ、これにより、
Bピクチャ用(正確には、Bピクチャの予測符号化され
たブロック用)のタップ係数が、各クラスごとに、かつ
各縮退画素位置モードごとに求められる。
The two-dimensional DCT coefficient of the original image of the B picture obtained by the frequency domain motion compensation addition unit 305 is output as student data. Then, thereafter, the same processing as in the case of the learning device of FIG. 41 is performed, whereby
A tap coefficient for a B picture (more precisely, for a predictively coded block of the B picture) is obtained for each class and for each degenerate pixel position mode.

【0545】図40の係数テーブル記憶部44には、以
上のような学習によって、各クラスごとに求められた1
6の縮退画素位置モードそれぞれごとの、I,P,Bピ
クチャ用のタップ係数が記憶されている。
In the coefficient table storage unit 44 of FIG. 40, 1 obtained for each class is obtained by the above learning.
The tap coefficients for the I, P, and B pictures for each of the six degenerate pixel position modes are stored.

【0546】なお、図40の係数変換回路228では、
Iピクチャのブロックについては、Iピクチャ用のタッ
プ係数を用いてクラス分類適応処理が行われる。また、
PピクチャまたはBピクチャのブロックについては、そ
のブロックが予測符号化(ノンイントラ符号化)されて
いる場合には、PピクチャまたはBピクチャ用のタップ
係数を用いてクラス分類適応処理がそれぞれ行われる
が、ブロックがイントラ符号化されている場合には、I
ピクチャ用のタップ係数を用いてクラス分類適応処理が
行われる。
In the coefficient conversion circuit 228 of FIG. 40,
For I picture blocks, class classification adaptation processing is performed using tap coefficients for I pictures. Also,
For blocks of P pictures or B pictures, if the blocks are predictively coded (non-intra coded), the class classification adaptation processing is performed using tap coefficients for P pictures or B pictures, respectively. , If the block is intra-coded, then I
The class classification adaptation process is performed using the tap coefficient for the picture.

【0547】また、上述の場合には、I,P,Bピクチ
ャそれぞれ用のタップ係数を学習するようにしたが、B
ピクチャ用のタップ係数の学習は省略することが可能で
ある。この場合、図40の係数変換回路228では、P
ピクチャとBピクチャの予測符号化されたブロックにつ
いて、例えば、いずれも、Pピクチャ用のタップ係数を
用いてクラス分類適応処理が行われる。
In the above case, the tap coefficient for each of I, P and B pictures is learned.
Learning the tap coefficient for a picture can be omitted. In this case, the coefficient conversion circuit 228 of FIG.
For each of the predictively coded blocks of the picture and the B picture, for example, the class classification adaptation process is performed using the tap coefficient for the P picture.

【0548】さらに、上述の場合には、ピクチャタイプ
別に、タップ係数の学習を行うようにしたが、タップ係
数の学習は、ピクチャタイプに関係なく行うようにする
ことも可能である。
Further, in the above-mentioned case, the tap coefficient is learned for each picture type, but the tap coefficient can be learned regardless of the picture type.

【0549】次に、図44は、図36の係数変換回路2
28の第2の構成例を示している。なお、図中、図19
の係数変換回路32における場合と対応する部分につい
ては、同一の符号を付してあり、以下では、その説明
は、適宜省略する。即ち、図44の係数変換回路228
は、逆量子化回路40が設けられていない他は、図19
の係数変換回路32と基本的に同様に構成されている。
Next, FIG. 44 shows the coefficient conversion circuit 2 of FIG.
28 shows a second configuration example of No. 28. In addition, in FIG.
The parts corresponding to those in the coefficient conversion circuit 32 are given the same reference numerals, and the description thereof will be omitted below as appropriate. That is, the coefficient conversion circuit 228 of FIG.
19 except that the inverse quantization circuit 40 is not provided.
The coefficient conversion circuit 32 of FIG.

【0550】従って、図44の係数変換回路228で
は、バッファメモリ227(図36)に記憶された2次
元DCT係数が、図19の係数変換回路32における場
合と基本的に同様に処理されることにより、画素値に復
号される。
Therefore, in the coefficient conversion circuit 228 of FIG. 44, the two-dimensional DCT coefficient stored in the buffer memory 227 (FIG. 36) is basically processed in the same manner as in the coefficient conversion circuit 32 of FIG. Is decoded into a pixel value.

【0551】但し、図44の実施の形態でも、図40に
おける場合と同様に、係数テーブル記憶部44には、そ
の3つのピクチャタイプごとに、タップ係数が記憶され
ており、各ピクチャタイプの画像の復号は、そのピクチ
ャタイプ用のタップ係数を用いて行われるようになって
いる。
However, also in the embodiment of FIG. 44, as in the case of FIG. 40, the tap coefficient is stored in the coefficient table storage unit 44 for each of the three picture types, and the image of each picture type is stored. Is decoded using the tap coefficient for the picture type.

【0552】次に、図45は、図44の係数変換回路2
28で用いられるIピクチャ用のタップ係数を学習する
場合の学習装置の一実施の形態の構成例を示している。
なお、図中、図22または図41における場合と対応す
る部分については、同一の符号を付してあり、以下で
は、その説明は、適宜省略する。
Next, FIG. 45 shows the coefficient conversion circuit 2 of FIG.
28 illustrates a configuration example of an embodiment of a learning device when learning tap coefficients for an I picture used in No. 28.
Note that, in the figure, parts corresponding to those in the case of FIG. 22 or FIG. 41 are denoted by the same reference numerals, and description thereof will be omitted below as appropriate.

【0553】図45の実施の形態では、生徒データ生成
部261において、図41における場合と同様にして、
生徒データが生成される。
In the embodiment shown in FIG. 45, the student data generation unit 261 operates in the same manner as in the case shown in FIG.
Student data is generated.

【0554】そして、学習用の画像データが、教師デー
タとして、正規方程式加算回路68に供給され、以下、
予測タップ抽出回路65、クラスタップ抽出回路66、
クラス分類回路67、正規方程式加算回路68、タップ
係数決定回路69、係数テーブル記憶部70、モード制
御部101、符号制御部102、タップ構造記憶部12
1、および逆DCT回路122において、上述の生徒デ
ータおよび教師データを用いて、図22における場合と
同様の処理が行われることにより、Iピクチャ用のタッ
プ係数が、各クラスごとに、かつ各縮退画素位置モード
ごとに求められる。
Then, the image data for learning is supplied to the normal equation adding circuit 68 as teacher data, and
Prediction tap extraction circuit 65, class tap extraction circuit 66,
Class classification circuit 67, normal equation addition circuit 68, tap coefficient determination circuit 69, coefficient table storage unit 70, mode control unit 101, code control unit 102, tap structure storage unit 12
1 and the inverse DCT circuit 122 perform the same processing as in the case of FIG. 22 using the above-mentioned student data and teacher data, so that the tap coefficient for I-picture is reduced for each class and for each degeneration. It is obtained for each pixel position mode.

【0555】次に、図46は、図44の係数変換回路2
28で用いられるPピクチャ用のタップ係数を学習する
場合の学習装置の一実施の形態の構成例を示している。
なお、図中、図22、図42、または図45における場
合と対応する部分については、同一の符号を付してあ
り、以下では、その説明は、適宜省略する。即ち、図4
6の学習装置は、生徒データ生成部261に代えて、生
徒データ生成部271が設けられている他は、図45に
おける場合と基本的に同様に構成されている。
Next, FIG. 46 shows the coefficient conversion circuit 2 of FIG.
28 shows an example of the configuration of an embodiment of a learning device for learning the tap coefficient for the P picture used in No. 28.
Note that, in the figure, parts corresponding to those in the case of FIG. 22, FIG. 42, or FIG. 45 are denoted by the same reference numerals, and description thereof will be omitted below as appropriate. That is, FIG.
The learning device of No. 6 is basically configured similarly to the case in FIG. 45 except that a student data generation unit 271 is provided instead of the student data generation unit 261.

【0556】図46の実施の形態では、生徒データ生成
部271において、図42における場合と同様にして、
生徒データが生成される。
In the embodiment shown in FIG. 46, in the student data generation unit 271, as in the case of FIG. 42,
Student data is generated.

【0557】そして、学習用の画像データが、教師デー
タとして、正規方程式加算回路68に供給され、以下、
予測タップ抽出回路65、クラスタップ抽出回路66、
クラス分類回路67、正規方程式加算回路68、タップ
係数決定回路69、係数テーブル記憶部70、モード制
御部101、符号制御部102、タップ構造記憶部12
1、および逆DCT回路122において、上述の生徒デ
ータおよび教師データを用いて、図22における場合と
同様の処理が行われることにより、Pピクチャ用のタッ
プ係数が、各クラスごとに、かつ各縮退画素位置モード
ごとに求められる。
Then, the image data for learning is supplied to the normal equation adding circuit 68 as teacher data, and
Prediction tap extraction circuit 65, class tap extraction circuit 66,
Class classification circuit 67, normal equation addition circuit 68, tap coefficient determination circuit 69, coefficient table storage unit 70, mode control unit 101, code control unit 102, tap structure storage unit 12
1, and the inverse DCT circuit 122 performs the same processing as in FIG. 22 using the above-described student data and teacher data, so that the tap coefficient for the P picture is reduced for each class and for each degeneration. It is obtained for each pixel position mode.

【0558】次に、図47は、図44の係数変換回路2
28で用いられるBピクチャ用のタップ係数を学習する
場合の学習装置の一実施の形態の構成例を示している。
なお、Bピクチャ用のタップ係数を学習する学習装置
も、図46のPピクチャ用のタップ係数を学習する学習
装置と同様に、生徒データ生成部だけが、図45のIピ
クチャ用のタップ係数を学習する学習装置と異なるだけ
であるため、図47においては、Bピクチャ用のタップ
係数を学習する学習装置の生徒データ生成部だけを図示
してある。
Next, FIG. 47 shows the coefficient conversion circuit 2 of FIG.
28 shows a configuration example of an embodiment of a learning device for learning the tap coefficient for B picture used in No. 28.
As with the learning device for learning tap coefficients for B pictures, the learning device for learning tap coefficients for P pictures uses only the student data generation unit for tap coefficients for I pictures in FIG. 45. Since it is different from the learning device for learning, only the student data generation unit of the learning device for learning tap coefficients for B pictures is shown in FIG. 47.

【0559】図47の実施の形態では、図43における
場合と同様にして、生徒データが生成される。
In the embodiment of FIG. 47, student data is generated in the same manner as in the case of FIG.

【0560】そして、以降は、図45の学習装置におけ
る場合と同様の処理が行われ、これにより、Bピクチャ
用のタップ係数が、各クラスごとに、かつ各縮退画素位
置モードごとに求められる。
Thereafter, the same processing as in the case of the learning device of FIG. 45 is performed, whereby tap coefficients for B pictures are obtained for each class and for each degenerate pixel position mode.

【0561】図44の係数テーブル記憶部44には、以
上のような学習によって、各クラスごとに求められた1
6の縮退画素位置モードそれぞれごとの、I,P,Bピ
クチャ用のタップ係数が記憶されている。
In the coefficient table storage unit 44 of FIG. 44, 1 obtained for each class is obtained by the above learning.
The tap coefficients for the I, P, and B pictures for each of the six degenerate pixel position modes are stored.

【0562】なお、図44の係数変換回路228では、
Iピクチャのブロックについては、Iピクチャ用のタッ
プ係数を用いてクラス分類適応処理が行われる。また、
PピクチャまたはBピクチャのブロックについては、そ
のブロックが予測符号化されている場合には、Pピクチ
ャまたはBピクチャ用のタップ係数を用いてクラス分類
適応処理がそれぞれ行われるが、ブロックがイントラ符
号化されている場合には、Iピクチャ用のタップ係数を
用いてクラス分類適応処理が行われる。
In the coefficient conversion circuit 228 of FIG. 44,
For I picture blocks, class classification adaptation processing is performed using tap coefficients for I pictures. Also,
For blocks of P pictures or B pictures, if the blocks are predictively coded, class classification adaptation processing is performed using tap coefficients for P pictures or B pictures, respectively, but the blocks are intra-coded. If so, the class classification adaptation process is performed using the tap coefficient for the I picture.

【0563】また、上述の場合には、I,P,Bピクチ
ャそれぞれ用のタップ係数を学習するようにしたが、B
ピクチャ用のタップ係数の学習は省略することが可能で
ある。この場合、図44の係数変換回路228では、P
ピクチャとBピクチャの予測符号化されたブロックにつ
いて、例えば、いずれも、Pピクチャ用のタップ係数を
用いてクラス分類適応処理が行われる。
In the above case, the tap coefficient for each of I, P and B pictures is learned.
Learning the tap coefficient for a picture can be omitted. In this case, the coefficient conversion circuit 228 of FIG.
For each of the predictively coded blocks of the picture and the B picture, for example, the class classification adaptation process is performed using the tap coefficient for the P picture.

【0564】さらに、上述の場合には、ピクチャタイプ
別に、タップ係数の学習を行うようにしたが、タップ係
数の学習は、ピクチャタイプに関係なく行うようにする
ことも可能である。
Further, in the above case, the tap coefficient is learned for each picture type, but the tap coefficient can be learned regardless of the picture type.

【0565】次に、図48は、図36の係数変換回路2
28の第3の構成例を示している。なお、図中、図24
の係数変換回路32における場合と対応する部分につい
ては、同一の符号を付してあり、以下では、その説明
は、適宜省略する。即ち、図48の係数変換回路228
は、逆量子化回路40が設けられていない他は、図24
の係数変換回路32と基本的に同様に構成されている。
Next, FIG. 48 shows the coefficient conversion circuit 2 of FIG.
28 shows a third configuration example of No. 28. In addition, in FIG.
The parts corresponding to those in the coefficient conversion circuit 32 are given the same reference numerals, and the description thereof will be omitted below as appropriate. That is, the coefficient conversion circuit 228 of FIG.
24, except that the inverse quantization circuit 40 is not provided.
The coefficient conversion circuit 32 of FIG.

【0566】従って、図48の係数変換回路228で
は、バッファメモリ227(図36)に記憶された2次
元DCT係数が、図24の係数変換回路32における場
合と基本的に同様に処理されることにより、画素値に復
号される。
Therefore, in the coefficient conversion circuit 228 of FIG. 48, the two-dimensional DCT coefficient stored in the buffer memory 227 (FIG. 36) is basically processed in the same manner as in the coefficient conversion circuit 32 of FIG. Is decoded into a pixel value.

【0567】但し、図48の実施の形態でも、図40に
おける場合と同様に、係数テーブル記憶部44には、そ
の3つのピクチャタイプごとに、タップ係数が記憶され
ており、各ピクチャタイプの画像の復号は、そのピクチ
ャタイプ用のタップ係数を用いて行われるようになって
いる。
However, also in the embodiment of FIG. 48, as in the case of FIG. 40, the tap coefficient is stored in the coefficient table storage unit 44 for each of the three picture types, and the image of each picture type is stored. Is decoded using the tap coefficient for the picture type.

【0568】次に、図49は、図48の係数変換回路2
28で用いられるIピクチャ用のタップ係数を学習する
場合の学習装置の一実施の形態の構成例を示している。
なお、図中、図33または図41における場合と対応す
る部分については、同一の符号を付してあり、以下で
は、その説明は、適宜省略する。
Next, FIG. 49 shows the coefficient conversion circuit 2 of FIG.
28 illustrates a configuration example of an embodiment of a learning device when learning tap coefficients for an I picture used in No. 28.
Note that, in the figure, parts corresponding to those in the case of FIG. 33 or FIG. 41 are denoted by the same reference numerals, and description thereof will be omitted below as appropriate.

【0569】図49の実施の形態では、生徒データ生成
部261において、図41における場合と同様にして、
生徒データが生成される。
In the embodiment shown in FIG. 49, the student data generation unit 261 operates in the same manner as in FIG.
Student data is generated.

【0570】そして、学習用の画像データが、教師デー
タとして、正規方程式加算回路68に供給され、以下、
予測タップ抽出回路65、クラスタップ抽出回路66、
クラス分類回路67、正規方程式加算回路68、タップ
係数決定回路69、係数テーブル記憶部70、モード制
御部101、符号制御部102、タップ構造記憶部12
1、逆DCT回路122、およびクラスコード操作部1
61において、上述の生徒データおよび教師データを用
いて、図33における場合と同様の処理が行われること
により、Iピクチャ用のタップ係数が、各クラスごと
に、かつ各縮退画素位置モードごとに求められる。
Then, the image data for learning is supplied to the normal equation adding circuit 68 as teacher data, and
Prediction tap extraction circuit 65, class tap extraction circuit 66,
Class classification circuit 67, normal equation addition circuit 68, tap coefficient determination circuit 69, coefficient table storage unit 70, mode control unit 101, code control unit 102, tap structure storage unit 12
1, inverse DCT circuit 122, and class code operation unit 1
In 61, the above-described student data and teacher data are used to perform the same processing as in FIG. 33, whereby tap coefficients for I-picture are obtained for each class and for each degenerate pixel position mode. To be

【0571】次に、図50は、図48の係数変換回路2
28で用いられるPピクチャ用のタップ係数を学習する
場合の学習装置の一実施の形態の構成例を示している。
なお、図中、図33、図42、または図49における場
合と対応する部分については、同一の符号を付してあ
り、以下では、その説明は、適宜省略する。即ち、図5
0の学習装置は、生徒データ生成部261に代えて、生
徒データ生成部271が設けられている他は、図49に
おける場合と基本的に同様に構成されている。
Next, FIG. 50 shows the coefficient conversion circuit 2 of FIG.
28 shows an example of the configuration of an embodiment of a learning device for learning the tap coefficient for the P picture used in No. 28.
Note that, in the figure, parts corresponding to those in the case of FIG. 33, FIG. 42, or FIG. 49 are denoted by the same reference numerals, and description thereof will be omitted below as appropriate. That is, FIG.
The learning device of No. 0 has basically the same configuration as the case in FIG. 49 except that a student data generation unit 271 is provided instead of the student data generation unit 261.

【0572】図50の実施の形態では、生徒データ生成
部271において、図42における場合と同様にして、
生徒データが生成される。
In the embodiment shown in FIG. 50, in the student data generation unit 271, as in the case of FIG.
Student data is generated.

【0573】そして、学習用の画像データが、教師デー
タとして、正規方程式加算回路68に供給され、以下、
予測タップ抽出回路65、クラスタップ抽出回路66、
クラス分類回路67、正規方程式加算回路68、タップ
係数決定回路69、係数テーブル記憶部70、モード制
御部101、符号制御部102、タップ構造記憶部12
1、逆DCT回路122、およびクラスコード操作部1
61において、上述の生徒データおよび教師データを用
いて、図33における場合と同様の処理が行われること
により、Pピクチャ用のタップ係数が、各クラスごと
に、かつ各縮退画素位置モードごとに求められる。
Then, the image data for learning is supplied to the normal equation adding circuit 68 as teacher data, and
Prediction tap extraction circuit 65, class tap extraction circuit 66,
Class classification circuit 67, normal equation addition circuit 68, tap coefficient determination circuit 69, coefficient table storage unit 70, mode control unit 101, code control unit 102, tap structure storage unit 12
1, inverse DCT circuit 122, and class code operation unit 1
At 61, the above-described student data and teacher data are used to perform the same processing as in FIG. 33, whereby the tap coefficient for the P picture is obtained for each class and for each degenerate pixel position mode. To be

【0574】次に、図51は、図48の係数変換回路2
28で用いられるBピクチャ用のタップ係数を学習する
場合の学習装置の一実施の形態の構成例を示している。
なお、Bピクチャ用のタップ係数を学習する学習装置
も、図50のPピクチャ用のタップ係数を学習する学習
装置と同様に、生徒データ生成部だけが、図49のIピ
クチャ用のタップ係数を学習する学習装置と異なるだけ
であるため、図51においては、Bピクチャ用のタップ
係数を学習する学習装置の生徒データ生成部だけを図示
してある。
Next, FIG. 51 shows the coefficient conversion circuit 2 of FIG.
28 shows a configuration example of an embodiment of a learning device for learning the tap coefficient for B picture used in No. 28.
As with the learning device for learning the tap coefficient for the P picture in FIG. 50, the learning device for learning the tap coefficient for the B picture only uses the student data generation unit to change the tap coefficient for the I picture in FIG. 49. Since it is different from the learning device for learning, FIG. 51 shows only the student data generation unit of the learning device for learning tap coefficients for B pictures.

【0575】図51の実施の形態では、図43における
場合と同様にして、生徒データが生成される。
In the embodiment shown in FIG. 51, student data is generated in the same manner as in the case shown in FIG.

【0576】そして、以降は、図49の学習装置におけ
る場合と同様の処理が行われ、これにより、Bピクチャ
用のタップ係数が、各クラスごとに、かつ各縮退画素位
置モードごとに求められる。
Thereafter, the same processing as in the case of the learning device of FIG. 49 is performed, whereby tap coefficients for B pictures are obtained for each class and for each degenerate pixel position mode.

【0577】図48の係数テーブル記憶部44には、以
上のような学習によって、各クラスごとに求められた1
6の縮退画素位置モードそれぞれごとの、I,P,Bピ
クチャ用のタップ係数が記憶されている。
In the coefficient table storage unit 44 of FIG. 48, 1 obtained for each class is obtained by the above learning.
The tap coefficients for the I, P, and B pictures for each of the six degenerate pixel position modes are stored.

【0578】なお、図48の係数変換回路228では、
Iピクチャのブロックについては、Iピクチャ用のタッ
プ係数を用いてクラス分類適応処理が行われる。また、
PピクチャまたはBピクチャのブロックについては、そ
のブロックが予測符号化されている場合には、Pピクチ
ャまたはBピクチャ用のタップ係数を用いてクラス分類
適応処理がそれぞれ行われるが、ブロックがイントラ符
号化されている場合には、Iピクチャ用のタップ係数を
用いてクラス分類適応処理が行われる。
Note that in the coefficient conversion circuit 228 of FIG.
For I picture blocks, class classification adaptation processing is performed using tap coefficients for I pictures. Also,
For blocks of P pictures or B pictures, if the blocks are predictively coded, class classification adaptation processing is performed using tap coefficients for P pictures or B pictures, respectively, but the blocks are intra-coded. If so, the class classification adaptation process is performed using the tap coefficient for the I picture.

【0579】また、上述の場合には、I,P,Bピクチ
ャそれぞれ用のタップ係数を学習するようにしたが、B
ピクチャ用のタップ係数の学習は省略することが可能で
ある。この場合、図48の係数変換回路228では、P
ピクチャとBピクチャの予測符号化されたブロックにつ
いて、例えば、いずれも、Pピクチャ用のタップ係数を
用いてクラス分類適応処理が行われる。
Also, in the above case, the tap coefficients for each of I, P and B pictures are learned.
Learning the tap coefficient for a picture can be omitted. In this case, the coefficient conversion circuit 228 of FIG.
For each of the predictively coded blocks of the picture and the B picture, for example, the class classification adaptation process is performed using the tap coefficient for the P picture.

【0580】さらに、上述の場合には、ピクチャタイプ
別に、タップ係数の学習を行うようにしたが、タップ係
数の学習は、ピクチャタイプに関係なく行うようにする
ことも可能である。
Furthermore, in the above-mentioned case, the tap coefficient is learned for each picture type, but the tap coefficient can be learned regardless of the picture type.

【0581】次に、上述した一連の処理は、ハードウェ
アにより行うこともできるし、ソフトウェアにより行う
こともできる。一連の処理をソフトウェアによって行う
場合には、そのソフトウェアを構成するプログラムが、
汎用のコンピュータ等にインストールされる。
Next, the series of processes described above can be performed by hardware or software. When performing a series of processing by software, the program that constitutes the software,
It is installed on a general-purpose computer or the like.

【0582】そこで、図52は、上述した一連の処理を
実行するプログラムがインストールされるコンピュータ
の一実施の形態の構成例を示している。
Therefore, FIG. 52 shows a configuration example of an embodiment of a computer in which a program for executing the series of processes described above is installed.

【0583】プログラムは、コンピュータに内蔵されて
いる記録媒体としてのハードディスク405やROM4
03に予め記録しておくことができる。
The program is stored in a hard disk 405 or ROM 4 as a recording medium built in the computer.
03 can be recorded in advance.

【0584】あるいはまた、プログラムは、フレキシブ
ルディスク、CD-ROM(Compact DiscRead Only Memory),
MO(Magneto Optical)ディスク,DVD(Digital Versatile
Disc)、磁気ディスク、半導体メモリなどのリムーバブ
ル記録媒体411に、一時的あるいは永続的に格納(記
録)しておくことができる。このようなリムーバブル記
録媒体411は、いわゆるパッケージソフトウエアとし
て提供することができる。
Alternatively, the program is a flexible disk, a CD-ROM (Compact Disc Read Only Memory),
MO (Magneto Optical) disc, DVD (Digital Versatile)
Disc), magnetic disk, semiconductor memory, or other removable recording medium 411 can be stored (recorded) temporarily or permanently. Such removable recording medium 411 can be provided as so-called package software.

【0585】なお、プログラムは、上述したようなリム
ーバブル記録媒体411からコンピュータにインストー
ルする他、ダウンロードサイトから、ディジタル衛星放
送用の人工衛星を介して、コンピュータに無線で転送し
たり、LAN(Local Area Network)、インターネットとい
ったネットワークを介して、コンピュータに有線で転送
し、コンピュータでは、そのようにして転送されてくる
プログラムを、通信部408で受信し、内蔵するハード
ディスク405にインストールすることができる。
The program is installed in the computer from the removable recording medium 411 as described above, and is also wirelessly transferred from the download site to the computer via an artificial satellite for digital satellite broadcasting or LAN (Local Area). It is possible to transfer the program by wire to a computer via a network such as Network) and the Internet. In the computer, the program thus transferred can be received by the communication unit 408 and installed in the built-in hard disk 405.

【0586】コンピュータは、CPU(Central Processing
Unit)402を内蔵している。CPU402には、バス4
01を介して、入出力インタフェース410が接続され
ており、CPU402は、入出力インタフェース410を
介して、ユーザによって、キーボードや、マウス、マイ
ク等で構成される入力部407が操作等されることによ
り指令が入力されると、それにしたがって、ROM(Read O
nly Memory)403に格納されているプログラムを実行
する。あるいは、また、CPU402は、ハードディスク
405に格納されているプログラム、衛星若しくはネッ
トワークから転送され、通信部408で受信されてハー
ドディスク405にインストールされたプログラム、ま
たはドライブ409に装着されたリムーバブル記録媒体
411から読み出されてハードディスク405にインス
トールされたプログラムを、RAM(Random Access Memor
y)404にロードして実行する。これにより、CPU40
2は、上述したフローチャートにしたがった処理、ある
いは上述したブロック図の構成により行われる処理を行
う。そして、CPU402は、その処理結果を、必要に応
じて、例えば、入出力インタフェース410を介して、
LCD(Liquid CryStal Display)やスピーカ等で構成され
る出力部406から出力、あるいは、通信部408から
送信、さらには、ハードディスク405に記録等させ
る。
[0586] The computer is a CPU (Central Processing
Unit) 402 is built in. The CPU 402 has a bus 4
The input / output interface 410 is connected via 01, and the CPU 402 operates the input / output interface 410 via the input unit 407 including a keyboard, a mouse, a microphone, etc., by the user. When a command is input, the ROM (Read O
The program stored in the nly memory) 403 is executed. Alternatively, the CPU 402 also reads from a program stored in the hard disk 405, a program transferred from a satellite or a network, received by the communication unit 408 and installed in the hard disk 405, or a removable recording medium 411 mounted in the drive 409. The programs read and installed in the hard disk 405 are loaded into RAM (Random Access Memor
y) Load in 404 and execute. This allows the CPU 40
2 performs processing according to the above-described flowchart or processing performed by the configuration of the above-described block diagram. Then, the CPU 402 displays the processing result as needed, for example, via the input / output interface 410.
The data is output from the output unit 406 including an LCD (Liquid CryStal Display), a speaker, or the like, or transmitted from the communication unit 408, and further recorded on the hard disk 405.

【0587】ここで、本明細書において、コンピュータ
に各種の処理を行わせるためのプログラムを記述する処
理ステップは、必ずしもフローチャートとして記載され
た順序に沿って時系列に処理する必要はなく、並列的あ
るいは個別に実行される処理(例えば、並列処理あるい
はオブジェクトによる処理)も含むものである。
Here, in the present specification, the processing steps for writing a program for causing a computer to perform various kinds of processing do not necessarily have to be processed in a time series in the order described as a flowchart, but in parallel. Alternatively, it also includes processes that are executed individually (for example, parallel processes or processes by objects).

【0588】また、プログラムは、1のコンピュータに
より処理されるものであっても良いし、複数のコンピュ
ータによって分散処理されるものであっても良い。さら
に、プログラムは、遠方のコンピュータに転送されて実
行されるものであっても良い。
Further, the program may be processed by one computer or may be processed in a distributed manner by a plurality of computers. Further, the program may be transferred to a remote computer and executed.

【0589】なお、本実施の形態では、教師データの予
測値を、式(1)の線形1次予測演算によって求めるよ
うにしたが、教師データの予測値は、その他、例えば、
2次以上の高次の式を用いて求めるようにすることが可
能である。
In this embodiment, the predicted value of the teacher data is obtained by the linear first-order prediction calculation of the equation (1). However, the predicted value of the teacher data may be, for example,
It is possible to obtain it by using a higher-order equation of second or higher order.

【0590】また、例えば、図24または図33の実施
の形態のように、クラスコード操作部131または16
1を設ける場合には、タップ構造記憶部111と逆DC
T回路112、またはタップ構造記憶部121と逆DC
T回路122を設けずに、装置を構成することが可能で
ある。
Also, for example, as in the embodiment of FIG. 24 or 33, the class code operating unit 131 or 16
When 1 is provided, the tap structure storage unit 111 and the inverse DC
Inverse DC with the T circuit 112 or the tap structure storage unit 121
It is possible to configure the device without providing the T circuit 122.

【0591】さらに、本実施の形態では、予測タップの
符号とクラスコードの操作、予測タップのタップ構造の
制御を、注目領域に基づいて行うようにしたが、注目領
域は、注目画素の画素位置モードから認識することがで
きるので、予測タップの符号の操作等は、注目画素の画
素位置モードに基づいて行うことも可能である。
Furthermore, in the present embodiment, the operation of the code and class code of the prediction tap and the control of the tap structure of the prediction tap are performed based on the attention area. However, the attention area is the pixel position of the attention pixel. Since it can be recognized from the mode, the operation of the code of the prediction tap can be performed based on the pixel position mode of the pixel of interest.

【0592】また、本実施の形態では、注目ブロックの
左上領域を基準として、予測タップの符号の操作、クラ
スコードの操作、タップ構造の制御について説明した
が、予測タップの符号の操作等は、左上領域以外の右上
領域や、左下領域、右下領域を基準として行うことが可
能である。即ち、右上領域、左下領域、または右下領域
を基準とした予測タップの符号の操作等は、注目ブロッ
クを右に90度、左に90度、または180度だけそれ
ぞれ回転した状態を考えることにより、左上領域を基準
とした場合と同様に行うことができる。
Further, in the present embodiment, the operation of the code of the prediction tap, the operation of the class code, and the control of the tap structure are described with reference to the upper left area of the block of interest. However, the operation of the code of the prediction tap is It is possible to use the upper right region other than the upper left region, the lower left region, and the lower right region as a reference. That is, the operation of the sign of the prediction tap based on the upper right area, the lower left area, or the lower right area is performed by considering the state in which the target block is rotated 90 degrees to the right, 90 degrees to the left, or 180 degrees, respectively. , Can be performed in the same manner as in the case of using the upper left area as a reference.

【0593】なお、本発明は、MPEG1,2,4、JPEG方
式その他の2次元DCT変換を用いる符号化方式で符号化
された画像データを復号する場合に適用可能である。
The present invention can be applied to the case of decoding image data coded by the MPEG1, 2, 4, JPEG system or other coding system using two-dimensional DCT conversion.

【0594】[0594]

【発明の効果】本発明の第1の画像処理装置および画像
処理方法、並びにプログラムによれば、画像データを所
定のブロックごとに2次元DCT変換して得られる2次
元DCT係数が、符号化データから取得され、画像デー
タを構成する画素のうちの、注目している画素である注
目画素を予測するのに用いる2次元DCT係数が、予測
タップとして抽出される。さらに、ブロックにおける各
画素の位置を表す情報を画素位置モードとして、注目画
素の画素位置モードが判定され、注目画素の画素位置モ
ードが縮退されて、ブロックにおける画素の数よりも総
数が少ない画素位置モードである縮退画素位置モードが
出力される。そして、注目画素の画素位置モードに対応
して、予測タップを構成する2次元DCT係数の符号が
操作され、縮退画素位置モードごとに学習を行うことに
より得られたタップ係数から、注目画素の縮退画素位置
モードに対応するタップ係数が取得されて、そのタップ
係数と、予測タップとを用いて、注目画素の画素値が予
測される。従って、符号化データを、効率的に、画質の
良い復号画像に復号することが可能となる。
According to the first image processing apparatus, the image processing method, and the program of the present invention, the two-dimensional DCT coefficient obtained by the two-dimensional DCT conversion of the image data for each predetermined block is the encoded data. The two-dimensional DCT coefficient, which is obtained from the image data and is used to predict the pixel of interest, which is the pixel of interest, of the pixels forming the image data is extracted as a prediction tap. Further, the information indicating the position of each pixel in the block is set as the pixel position mode, the pixel position mode of the pixel of interest is determined, the pixel position mode of the pixel of interest is degenerated, and the pixel position of which the total number is smaller than the number of pixels in the block is determined. The degenerate pixel position mode, which is the mode, is output. Then, the sign of the two-dimensional DCT coefficient forming the prediction tap is manipulated in accordance with the pixel position mode of the pixel of interest, and the degeneration of the pixel of interest is deduced from the tap coefficient obtained by learning for each degenerate pixel position mode. The tap coefficient corresponding to the pixel position mode is acquired, and the pixel value of the target pixel is predicted using the tap coefficient and the prediction tap. Therefore, it is possible to efficiently decode the encoded data into a decoded image with high image quality.

【0595】本発明の第2の画像処理装置および画像処
理方法、並びにプログラムによれば、学習用の画像デー
タが符号化され、その結果得られる符号化データから、
少なくとも、画像データを所定のブロックごとに2次元
DCT変換して得られる2次元DCT係数が、学習の生
徒となる生徒データとして取得される。さらに、学習用
の画像データを構成する各画素を、学習の教師となる教
師データとして、教師データのうちの、注目している教
師データである注目教師データを予測するのに用いる生
徒データが、予測タップとして抽出され、ブロックにお
ける各画素の位置を表す情報を画素位置モードとして、
注目教師データの画素位置モードが判定される。その
後、注目教師データの画素位置モードが縮退され、ブロ
ックにおける画素の数よりも総数が少ない画素位置モー
ドである縮退画素位置モードが出力される。そして、注
目教師データの画素位置モードに対応して、予測タップ
を構成する生徒データの符号が操作され、注目教師デー
タと、予測タップとを用いて、縮退画素位置モードごと
に学習を行うことにより、縮退画素位置モードごとのタ
ップ係数が求められる。従って、タップ係数を学習する
学習効率を向上させることが可能となる。
According to the second image processing apparatus, image processing method, and program of the present invention, learning image data is encoded, and from the encoded data obtained as a result,
At least a two-dimensional DCT coefficient obtained by performing a two-dimensional DCT conversion on the image data for each predetermined block is acquired as student data to be a student for learning. Further, each pixel constituting the image data for learning is used as teacher data to be a teacher for learning, and student data used to predict attention teacher data that is attention teacher data among teacher data is Information that is extracted as a prediction tap and represents the position of each pixel in the block is set as the pixel position mode,
The pixel position mode of the teacher data of interest is determined. After that, the pixel position mode of the teacher data of interest is degenerated, and the degenerated pixel position mode, which is a pixel position mode in which the total number is smaller than the number of pixels in the block, is output. Then, the sign of the student data forming the prediction tap is manipulated corresponding to the pixel position mode of the attention teacher data, and learning is performed for each degenerate pixel position mode using the attention teacher data and the prediction tap. , The tap coefficient for each degenerate pixel position mode is obtained. Therefore, it is possible to improve the learning efficiency of learning the tap coefficient.

【図面の簡単な説明】[Brief description of drawings]

【図1】従来のJPEG符号化とJPEG復号を説明す
るための図である。
FIG. 1 is a diagram for explaining conventional JPEG encoding and JPEG decoding.

【図2】本発明を適用した画像伝送システムの一実施の
形態の構成例を示すブロック図である。
FIG. 2 is a block diagram showing a configuration example of an embodiment of an image transmission system to which the present invention has been applied.

【図3】デコーダ22の第1の構成例を示すブロック図
である。
FIG. 3 is a block diagram showing a first configuration example of a decoder 22.

【図4】デコーダ22の処理を説明するフローチャート
である。
FIG. 4 is a flowchart illustrating a process of a decoder 22.

【図5】係数変換回路32の第1の構成例を示すブロッ
ク図である。
FIG. 5 is a block diagram showing a first configuration example of a coefficient conversion circuit 32.

【図6】予測タップを説明するための図である。FIG. 6 is a diagram for explaining a prediction tap.

【図7】係数変換回路32の処理を説明するフローチャ
ートである。
FIG. 7 is a flowchart illustrating processing of the coefficient conversion circuit 32.

【図8】タップ係数を学習する学習装置の第1の構成例
を示すブロック図である。
FIG. 8 is a block diagram showing a first configuration example of a learning device for learning tap coefficients.

【図9】学習装置の処理を説明するフローチャートであ
る。
FIG. 9 is a flowchart illustrating a process of the learning device.

【図10】画素位置モードの総数と、タップ係数の総数
を説明するための図である。
FIG. 10 is a diagram for explaining the total number of pixel position modes and the total number of tap coefficients.

【図11】係数変換回路32の第2の構成例を示すブロ
ック図である。
FIG. 11 is a block diagram showing a second configuration example of the coefficient conversion circuit 32.

【図12】縮退画素位置モードと、予測タップの符号の
制御を説明するための図である。
FIG. 12 is a diagram for explaining a degenerate pixel position mode and control of a code of a prediction tap.

【図13】DCT係数の基底となっているコサイン波形
の左右の反転を説明するための図である。
FIG. 13 is a diagram for explaining left and right inversion of a cosine waveform that is the basis of a DCT coefficient.

【図14】モード制御部81の構成例を示すブロック図
である。
FIG. 14 is a block diagram showing a configuration example of a mode control unit 81.

【図15】係数変換回路32の処理を説明するフローチ
ャートである。
FIG. 15 is a flowchart illustrating a process of a coefficient conversion circuit 32.

【図16】タップ係数を学習する学習装置の第2の構成
例を示すブロック図である。
FIG. 16 is a block diagram showing a second configuration example of a learning device for learning tap coefficients.

【図17】学習装置の処理を説明するフローチャートで
ある。
FIG. 17 is a flowchart illustrating a process of the learning device.

【図18】注目ブロックのDCT係数と、隣接ブロック
画素とを用いて構成される予測タップを説明するための
図である。
[Fig. 18] Fig. 18 is a diagram for describing a prediction tap configured using DCT coefficients of a target block and adjacent block pixels.

【図19】係数変換回路32の第3の構成例を示すブロ
ック図である。
FIG. 19 is a block diagram showing a third configuration example of the coefficient conversion circuit 32.

【図20】隣接ブロック画素の位置の反転を説明するた
めの図である。
FIG. 20 is a diagram for explaining inversion of the positions of adjacent block pixels.

【図21】係数変換回路32の処理を説明するフローチ
ャートである。
FIG. 21 is a flowchart illustrating a process of the coefficient conversion circuit 32.

【図22】タップ係数を学習する学習装置の第3の構成
例を示すブロック図である。
FIG. 22 is a block diagram showing a third configuration example of a learning device for learning tap coefficients.

【図23】学習装置の処理を説明するフローチャートで
ある。
FIG. 23 is a flowchart illustrating a process of the learning device.

【図24】係数変換回路32の第4の構成例を示すブロ
ック図である。
FIG. 24 is a block diagram showing a fourth configuration example of the coefficient conversion circuit 32.

【図25】クラスタップ抽出回路42の構成例を示すブ
ロック図である。
FIG. 25 is a block diagram showing a configuration example of a class tap extraction circuit 42.

【図26】1次元DCT係数を説明するための図であ
る。
FIG. 26 is a diagram for explaining one-dimensional DCT coefficients.

【図27】1次元DCT係数を説明するためのディスプ
レイ上に表示された中間階調の写真である。
FIG. 27 is a half-tone photograph displayed on the display for explaining the one-dimensional DCT coefficient.

【図28】クラス分類回路43の構成例を示すブロック
図である。
FIG. 28 is a block diagram showing a configuration example of a class classification circuit 43.

【図29】ACパワー算出部151の処理を説明するた
めの図である。
FIG. 29 is a diagram for explaining the processing of the AC power calculation unit 151.

【図30】AC内積算出部153の処理を説明するため
の図である。
FIG. 30 is a diagram for explaining the processing of an AC inner product calculation unit 153.

【図31】クラスコード操作部131の処理を説明する
ための図である。
FIG. 31 is a diagram for explaining the processing of the class code operation unit 131.

【図32】係数変換回路32の処理を説明するフローチ
ャートである。
FIG. 32 is a flowchart illustrating processing of the coefficient conversion circuit 32.

【図33】タップ係数を学習する学習装置の第4の構成
例を示すブロック図である。
FIG. 33 is a block diagram illustrating a fourth configuration example of a learning device that learns tap coefficients.

【図34】学習装置の処理を説明するフローチャートで
ある。
FIG. 34 is a flowchart illustrating a process of the learning device.

【図35】エンコーダ21の構成例を示すブロック図で
ある。
FIG. 35 is a block diagram showing a configuration example of an encoder 21.

【図36】デコーダ22の第2の構成例を示すブロック
図である。
[Fig. 36] Fig. 36 is a block diagram illustrating a second configuration example of the decoder 22.

【図37】周波数領域動き補償加算部223とDCT変
換部226の構成例を示すブロック図である。
[Fig. 37] Fig. 37 is a block diagram illustrating a configuration example of a frequency domain motion compensation addition unit 223 and a DCT conversion unit 226.

【図38】サンプリング部241の処理を説明するため
の図である。
FIG. 38 is a diagram for explaining the processing of the sampling unit 241.

【図39】サンプリング部241の処理を説明するため
の図である。
FIG. 39 is a diagram for explaining the processing of the sampling unit 241.

【図40】係数変換回路228の第1の構成例を示すブ
ロック図である。
FIG. 40 is a block diagram showing a first configuration example of the coefficient conversion circuit 228.

【図41】Iピクチャ用のタップ係数を学習する学習装
置の第1の構成例を示すブロック図である。
FIG. 41 is a block diagram showing a first configuration example of a learning device for learning tap coefficients for I pictures.

【図42】Pピクチャ用のタップ係数を学習する学習装
置の第1の構成例を示すブロック図である。
[Fig. 42] Fig. 42 is a block diagram illustrating a first configuration example of a learning device that learns a tap coefficient for a P picture.

【図43】Bピクチャ用のタップ係数を学習する学習装
置の第1の構成例を示すブロック図である。
FIG. 43 is a block diagram showing a first configuration example of a learning device for learning tap coefficients for B pictures.

【図44】係数変換回路228の第2の構成例を示すブ
ロック図である。
FIG. 44 is a block diagram showing a second configuration example of the coefficient conversion circuit 228.

【図45】Iピクチャ用のタップ係数を学習する学習装
置の第2の構成例を示すブロック図である。
[Fig. 45] Fig. 45 is a block diagram illustrating a second configuration example of a learning device that learns a tap coefficient for an I picture.

【図46】Pピクチャ用のタップ係数を学習する学習装
置の第2の構成例を示すブロック図である。
[Fig. 46] Fig. 46 is a block diagram illustrating a second configuration example of a learning device that learns a tap coefficient for P pictures.

【図47】Bピクチャ用のタップ係数を学習する学習装
置の第2の構成例を示すブロック図である。
[Fig. 47] Fig. 47 is a block diagram illustrating a second configuration example of a learning device that learns tap coefficients for B pictures.

【図48】係数変換回路228の第3の構成例を示すブ
ロック図である。
48 is a block diagram showing a third configuration example of the coefficient conversion circuit 228. FIG.

【図49】Iピクチャ用のタップ係数を学習する学習装
置の第3の構成例を示すブロック図である。
[Fig. 49] Fig. 49 is a block diagram illustrating a third configuration example of a learning device that learns a tap coefficient for an I picture.

【図50】Pピクチャ用のタップ係数を学習する学習装
置の第3の構成例を示すブロック図である。
[Fig. 50] Fig. 50 is a block diagram illustrating a third configuration example of a learning device that learns a tap coefficient for a P picture.

【図51】Bピクチャ用のタップ係数を学習する学習装
置の第3の構成例を示すブロック図である。
[Fig. 51] Fig. 51 is a block diagram illustrating a third configuration example of a learning device that learns tap coefficients for B pictures.

【図52】本発明を適用したコンピュータの一実施の形
態の構成例を示すブロック図である。
FIG. 52 is a block diagram showing a configuration example of an embodiment of a computer to which the present invention has been applied.

【符号の説明】[Explanation of symbols]

21 エンコーダ, 22 デコーダ, 23 記録媒
体, 24 伝送媒体, 31 エントロピー復号回
路, 32 係数変換回路, 33 ブロック分解回
路, 40 逆量子化回路, 41 予測タップ抽出回
路, 42 クラスタップ抽出回路, 43 クラス分
類回路, 44 係数テーブル記憶部, 45 積和演
算回路, 46 モード制御部, 61 ブロック化回
路, 62DCT回路, 63 量子化回路, 64
逆量子化回路, 65 予測タップ抽出回路, 66
クラスタップ抽出回路, 67 クラス分類回路, 6
8正規方程式加算回路, 69 タップ係数決定回路,
70 係数テーブル記憶部, 71,81 モード制
御部, 82 符号制御部, 91 領域判定部,92
画素位置モード判定部, 93 モード縮退部, 1
01 モード制御部, 102 符号制御部, 111
タップ構造記憶部, 112 逆DCT回路, 12
1 タップ構造記憶部, 122 逆DCT回路, 1
31 クラスコード操作部, 141 1次元逆DCT
変換部, 144 境界1次元DCT係数抽出部, 1
45 隣接1次元DCT係数抽出部, 151 ACパ
ワー算出部, 152 DC成分抽出部, 153 A
C内積算出部, 154 連続性判定部, 161 ク
ラスコード操作部, 201 動き検出回路, 202
演算器, 203 ブロック化回路, 204 DC
T回路, 205 量子化回路, 206 エントロピ
ー符号化回路, 207 逆量子化回路, 208 逆
DCT回路, 209 演算器, 210 動き補償回
路, 221分離部, 222 DCT係数抽出/逆量
子化部, 223 周波数領域動き補償加算部, 22
4 動き補償部, 225 画像メモリ, 226 D
CT変換部, 227 バッファメモリ, 228 係
数変換回路, 229 画像メモリ, 230 ピクチ
ャ選択部, 241 サンプリング部, 242 DC
T部, 251 DCT係数選択部, 252 加算
部, 253 選択部,261 生徒データ生成部,
262 MPEGエンコーダ, 263 分離部, 2
64 DCT係数抽出/逆量子化部, 271 生徒デ
ータ生成部, 272 MPEGエンコーダ, 273
分離部, 274 DCT係数抽出/逆量子化部,
275 周波数領域動き補償加算部, 276 係数変
換回路,277 Iピクチャストレージ, 278 動
き補償部, 279 画像メモリ, 280 DCT変
換部, 291 MPEGエンコーダ, 292 分離
部, 293 DCT係数抽出/逆量子化部, 294
周波数領域動き補償加算部, 295 係数変換回
路, 296 Iピクチャストレージ, 297 動き
補償部, 298 画像メモリ, 299 DCT変換
部, 300 係数変換回路, 301 Pピクチャス
トレージ, 302 動き補償部, 303画像メモ
リ, 304 DCT変換部, 305 周波数領域動
き補償加算部,401 バス, 402 CPU, 40
3 ROM, 404 RAM, 405ハードディスク,
406 出力部, 407 入力部, 408 通信
部,409 ドライブ, 410 入出力インタフェー
ス, 411 リムーバブル記録媒体
21 encoder, 22 decoder, 23 recording medium, 24 transmission medium, 31 entropy decoding circuit, 32 coefficient conversion circuit, 33 block decomposition circuit, 40 inverse quantization circuit, 41 prediction tap extraction circuit, 42 class tap extraction circuit, 43 class classification Circuit, 44 coefficient table storage unit, 45 product-sum operation circuit, 46 mode control unit, 61 block circuit, 62 DCT circuit, 63 quantization circuit, 64
Inverse quantization circuit, 65 prediction tap extraction circuit, 66
Class tap extraction circuit, 67 class classification circuit, 6
8 normal equation addition circuit, 69 tap coefficient determination circuit,
70 coefficient table storage unit, 71, 81 mode control unit, 82 code control unit, 91 area determination unit, 92
Pixel position mode determination unit, 93 mode degeneration unit, 1
01 mode control unit, 102 code control unit, 111
Tap structure storage unit, 112 inverse DCT circuit, 12
1 tap structure storage unit, 122 inverse DCT circuit, 1
31 class code operation unit, 141 one-dimensional inverse DCT
Transform unit, 144 boundary one-dimensional DCT coefficient extraction unit, 1
45 Adjacent one-dimensional DCT coefficient extraction unit, 151 AC power calculation unit, 152 DC component extraction unit, 153 A
C inner product calculation unit, 154 continuity determination unit, 161 class code operation unit, 201 motion detection circuit, 202
Arithmetic unit, 203 block circuit, 204 DC
T circuit, 205 quantization circuit, 206 entropy coding circuit, 207 inverse quantization circuit, 208 inverse DCT circuit, 209 arithmetic unit, 210 motion compensation circuit, 221 separation unit, 222 DCT coefficient extraction / inverse quantization unit, 223 frequency Regional motion compensation adder, 22
4 motion compensation unit, 225 image memory, 226 D
CT conversion unit, 227 buffer memory, 228 coefficient conversion circuit, 229 image memory, 230 picture selection unit, 241 sampling unit, 242 DC
T section, 251 DCT coefficient selection section, 252 addition section, 253 selection section, 261 student data generation section,
262 MPEG encoder, 263 separation unit, 2
64 DCT coefficient extraction / inverse quantization unit, 271 student data generation unit, 272 MPEG encoder, 273
Separation unit, 274 DCT coefficient extraction / inverse quantization unit,
275 frequency domain motion compensation addition unit, 276 coefficient conversion circuit, 277 I picture storage, 278 motion compensation unit, 279 image memory, 280 DCT conversion unit, 291 MPEG encoder, 292 separation unit, 293 DCT coefficient extraction / inverse quantization unit, 294
Frequency domain motion compensation addition unit, 295 coefficient conversion circuit, 296 I picture storage, 297 motion compensation unit, 298 image memory, 299 DCT conversion unit, 300 coefficient conversion circuit, 301 P picture storage, 302 motion compensation unit, 303 image memory, 304 DCT transform unit, 305 Frequency domain motion compensation addition unit, 401 bus, 402 CPU, 40
3 ROM, 404 RAM, 405 hard disk,
406 output unit, 407 input unit, 408 communication unit, 409 drive, 410 input / output interface, 411 removable recording medium

───────────────────────────────────────────────────── フロントページの続き (72)発明者 浜松 俊彦 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 (72)発明者 大塚 秀樹 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 Fターム(参考) 5C059 MA00 MA23 MC11 MC32 MC34 MC38 ME01 NN01 PP01 PP05 PP06 PP07 SS06 SS11 SS20 TA41 TB08 TC02 TC04 TC10 TC27 TC34 TC41 TC42 TC43 TD13 TD15 TD16 UA05 UA38 5C078 AA04 BA21 BA57 CA21 DA01   ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Toshihiko Hamamatsu             6-735 Kita-Shinagawa, Shinagawa-ku, Tokyo Soni             -Inside the corporation (72) Inventor Hideki Otsuka             6-735 Kita-Shinagawa, Shinagawa-ku, Tokyo Soni             -Inside the corporation F term (reference) 5C059 MA00 MA23 MC11 MC32 MC34                       MC38 ME01 NN01 PP01 PP05                       PP06 PP07 SS06 SS11 SS20                       TA41 TB08 TC02 TC04 TC10                       TC27 TC34 TC41 TC42 TC43                       TD13 TD15 TD16 UA05 UA38                 5C078 AA04 BA21 BA57 CA21 DA01

Claims (36)

【特許請求の範囲】[Claims] 【請求項1】 画像データを、少なくとも、所定のブロ
ックごとに2次元DCT(Discrete Cosine Transform)
変換して得られる符号化データを復号する画像処理装置
であって、 前記画像データを所定のブロックごとに2次元DCT変
換して得られる2次元DCT係数を、前記符号化データ
から取得する2次元DCT係数取得手段と、 前記画像データを構成する画素のうちの、注目している
画素である注目画素を予測するのに用いる前記2次元D
CT係数を、予測タップとして抽出する予測タップ抽出
手段と、 前記ブロックにおける各画素の位置を表す情報を画素位
置モードとして、前記注目画素の画素位置モードを判定
する画素位置モード判定手段と、 前記注目画素の画素位置モードを縮退し、前記ブロック
における画素の数よりも総数が少ない画素位置モードで
ある縮退画素位置モードを出力する画素位置モード縮退
手段と、 前記注目画素の画素位置モードに対応して、前記予測タ
ップを構成する前記2次元DCT係数の符号を操作する
符号操作手段と、 前記縮退画素位置モードごとに学習を行うことにより得
られたタップ係数から、前記注目画素の縮退画素位置モ
ードに対応するタップ係数を取得し、そのタップ係数
と、前記予測タップとを用いて、前記注目画素の画素値
を予測する予測手段とを備えることを特徴とする画像処
理装置。
1. A two-dimensional DCT (Discrete Cosine Transform) of image data at least for each predetermined block.
An image processing apparatus for decoding encoded data obtained by conversion, comprising: a two-dimensional acquisition of two-dimensional DCT coefficients obtained by performing two-dimensional DCT conversion of the image data for each predetermined block from the encoded data. DCT coefficient acquisition means, and the two-dimensional D used for predicting a pixel of interest, which is a pixel of interest among pixels forming the image data.
Prediction tap extraction means for extracting a CT coefficient as a prediction tap; pixel position mode determination means for determining a pixel position mode of the pixel of interest using information indicating the position of each pixel in the block as a pixel position mode; Pixel position mode degeneracy means for degenerating the pixel position mode of pixels and outputting a degenerate pixel position mode that is a pixel position mode in which the total number is smaller than the number of pixels in the block, and corresponding to the pixel position mode of the pixel of interest. , A code manipulating means for manipulating the sign of the two-dimensional DCT coefficient forming the prediction tap, and a tap coefficient obtained by performing learning for each of the degenerate pixel position modes, to a degenerate pixel position mode of the pixel of interest. The corresponding tap coefficient is acquired, and the pixel value of the pixel of interest is predicted using the tap coefficient and the prediction tap. An image processing apparatus, comprising: a prediction unit for measuring.
【請求項2】 前記符号操作手段は、前記予測タップを
構成する前記2次元DCT係数に代えて、前記注目画素
の縮退画素位置モードに対応するタップ係数の符号を操
作することを特徴とする請求項1に記載の画像処理装
置。
2. The code operating means operates the code of a tap coefficient corresponding to the degenerate pixel position mode of the pixel of interest, instead of the two-dimensional DCT coefficient forming the prediction tap. Item 1. The image processing device according to item 1.
【請求項3】 前記注目画素を含むブロックである注目
ブロックにおける複数の領域のうち、前記注目画素が位
置する注目領域を判定する領域判定手段をさらに備え、 前記符号操作手段は、前記注目領域に対応して、前記予
測タップを構成する前記2次元DCT係数の符号を操作
することを特徴とする請求項1に記載の画像処理装置。
3. An area determination unit that determines an attention area in which the attention pixel is located among a plurality of areas in a attention block that is a block including the attention pixel, wherein the code operation unit is configured to change the attention area to the attention area. The image processing apparatus according to claim 1, wherein the sign of the two-dimensional DCT coefficient forming the prediction tap is correspondingly operated.
【請求項4】 前記領域判定手段は、前記注目ブロック
を、垂直方向と水平方向にそれぞれ2等分して得られる
左上、右上、左下、右下の4つの領域のうちのいずれの
領域に、前記注目画素が位置するかを判定することを特
徴とする請求項3に記載の画像処理装置。
4. The area determination means sets any one of four areas of an upper left, an upper right, a lower left, and a lower right obtained by equally dividing the block of interest into two parts in a vertical direction and a horizontal direction. The image processing apparatus according to claim 3, wherein it is determined whether the pixel of interest is located.
【請求項5】 前記予測タップ抽出手段は、少なくと
も、前記注目ブロックの2次元DCT係数すべてを、前
記予測タップとして抽出し、 前記符号操作手段は、 前記注目領域が、前記注目ブロックの左上の領域である
場合、前記予測タップを構成する前記注目ブロックの2
次元DCT係数の符号を、そのままとし、 前記注目領域が、前記注目ブロックの右上の領域である
場合、前記予測タップを構成する前記注目ブロックの2
次元DCT係数のうち、前記注目ブロックの偶数列に位
置するものの符号を反転し、 前記注目領域が、前記注目ブロックの左下の領域である
場合、前記予測タップを構成する前記注目ブロックの2
次元DCT係数のうち、前記注目ブロックの偶数行に位
置するものの符号を反転し、 前記注目領域が、前記注目ブロックの右下の領域である
場合、前記予測タップを構成する前記注目ブロックの2
次元DCT係数のうち、前記注目ブロックの偶数列に位
置するものの符号を反転するとともに、前記注目ブロッ
クの偶数行に位置するものの符号を反転することを特徴
とする請求項4に記載の画像処理装置。
5. The prediction tap extraction means extracts at least all of the two-dimensional DCT coefficients of the block of interest as the prediction taps, and the code operation means has the area of interest at the upper left of the block of interest. 2 of the blocks of interest constituting the prediction tap,
If the sign of the dimensional DCT coefficient is left as it is and the region of interest is the upper right region of the block of interest, 2 of the blocks of interest forming the prediction taps are used.
Among the dimensional DCT coefficients, the sign of the one located in the even column of the block of interest is inverted, and when the region of interest is the lower left region of the block of interest, 2 of the blocks of interest forming the prediction tap are reversed.
Among the dimensional DCT coefficients, the sign of the one located in the even-numbered row of the block of interest is inverted, and when the region of interest is the lower right region of the block of interest, 2 of the blocks of interest forming the prediction tap are
The image processing apparatus according to claim 4, wherein among the dimensional DCT coefficients, the sign of the one located in the even column of the target block is inverted and the sign of the one located in the even row of the target block is also inverted. .
【請求項6】 前記画素位置モード縮退手段は、 前記注目画素が、前記注目ブロックの左上の領域に位置
する場合、前記注目ブロックにおける注目画素の位置を
表す情報を、前記縮退画素位置モードとして出力し、 前記注目領域が、前記注目ブロックの右上の領域である
場合、前記注目ブロックを左右に2等分する線につい
て、前記注目画素と線対称の位置にある前記注目ブロッ
クの左上の領域における画素の位置を表す情報を、前記
縮退画素位置モードとして出力し、 前記注目領域が、前記注目ブロックの左下の領域である
場合、前記注目ブロックを上下に2等分する線につい
て、前記注目画素と線対称の位置にある前記注目ブロッ
クの左上の領域における画素の位置を表す情報を、前記
縮退画素位置モードとして出力し、 前記注目領域が、前記注目ブロックの右下の領域である
場合、前記注目ブロックを左右に2等分する線と上下に
2等分する線との交点について、前記注目画素と点対称
の位置にある前記注目ブロックの左上の領域における画
素の位置を表す情報を、前記縮退画素位置モードとして
出力することを特徴とする請求項4に記載の画像処理装
置。
6. The pixel position mode degeneracy means outputs, as the degenerate pixel position mode, information representing the position of the pixel of interest in the block of interest when the pixel of interest is located in the upper left region of the block of interest. If the attention area is the upper right area of the attention block, a pixel in the upper left area of the attention block that is line-symmetrical to the attention pixel with respect to a line that divides the attention block into left and right parts. Is output as the degenerate pixel position mode, and when the region of interest is the lower left region of the block of interest, with respect to the line that bisects the block of interest up and down, the line of interest and the line of interest. Information indicating the position of a pixel in the upper left area of the block of interest at a symmetrical position is output as the degenerate pixel position mode, In the lower right area of the block of interest, the block of interest is located symmetrically with respect to the pixel of interest with respect to the intersection point of a line bisecting the block of interest left and right and a line bisecting the block vertically. The image processing apparatus according to claim 4, wherein the information indicating the position of the pixel in the upper left area of is output as the degenerate pixel position mode.
【請求項7】 前記予測タップ抽出手段は、少なくと
も、前記注目ブロックの2次元DCT係数すべてと、前
記注目ブロックの上側、下側、左側、または右側にそれ
ぞれ位置する画素に関する情報である上側画素情報、下
側画素情報、左側画素情報、または右側画素情報とを、
前記予測タップとして抽出し、 前記注目画素の画素位置モードに対応して、前記予測タ
ップのタップ構造を制御するタップ構造制御手段をさら
に備えることを特徴とする請求項4に記載の画像処理装
置。
7. The prediction tap extracting means includes at least all of the two-dimensional DCT coefficients of the block of interest and upper pixel information that is information about pixels located above, below, left, or right of the block of interest. , Lower pixel information, left pixel information, or right pixel information,
The image processing apparatus according to claim 4, further comprising a tap structure control unit that extracts the prediction taps and controls a tap structure of the prediction taps corresponding to a pixel position mode of the pixel of interest.
【請求項8】 前記タップ構造制御手段は、 前記注目領域が、前記注目ブロックの左上の領域である
場合、前記予測タップのタップ構造を、所定のデフォル
トのタップ構造とし、 前記注目領域が、前記注目ブロックの右上の領域である
場合、前記予測タップのタップ構造を、前記デフォルト
のタップ構造における前記左側画素情報と右側画素情報
とを入れ替えたものとし、 前記注目領域が、前記注目ブロックの左下の領域である
場合、前記予測タップのタップ構造を、前記デフォルト
のタップ構造における前記上側画素情報と下側画素情報
とを入れ替えたものとし、 前記注目領域が、前記注目ブロックの右下の領域である
場合、前記予測タップのタップ構造を、前記デフォルト
のタップ構造における前記左側画素情報と右側画素情報
とを入れ替えるとともに、前記上側画素情報と下側画素
情報とを入れ替えたものとすることを特徴とする請求項
7に記載の画像処理装置。
8. The tap structure control means, when the attention area is an upper left area of the attention block, sets the tap structure of the prediction tap to a predetermined default tap structure, and the attention area is the In the case of the upper right region of the block of interest, the tap structure of the prediction tap, the left side pixel information and the right side pixel information in the default tap structure is replaced, the region of interest, the lower left of the block of interest. In the case of a region, the tap structure of the prediction tap is obtained by replacing the upper pixel information and the lower pixel information in the default tap structure, and the attention region is the lower right region of the attention block. In this case, the tap structure of the prediction tap is set to the left side pixel information and the right side pixel information in the default tap structure. Together replaced, the image processing apparatus according to claim 7, characterized in that it is assumed that interchanged with the upper pixel information and the lower pixel information.
【請求項9】 前記注目画素を、複数のクラスのうちの
いずれかのクラスにクラス分けするクラス分類を行い、
前記注目画素のクラスを表すクラスコードを出力するク
ラス分類手段をさらに備え、 前記予測手段は、前記クラスごとに、かつ前記縮退画素
位置モードごとに学習を行うことにより得られたタップ
係数のうちの前記注目画素のクラスコードが表すクラス
に対応するタップ係数から、前記注目画素の縮退画素位
置モードに対応するタップ係数を取得し、そのタップ係
数と、前記予測タップとを用いて、前記注目画素の画素
値を予測することを特徴とする請求項1に記載の画像処
理装置。
9. The class classification is performed to classify the pixel of interest into any one of a plurality of classes,
Further comprising a class classification means for outputting a class code representing the class of the pixel of interest, the prediction means, of the tap coefficient obtained by learning for each class and for each degenerate pixel position mode From the tap coefficient corresponding to the class represented by the class code of the pixel of interest, obtain a tap coefficient corresponding to the degenerate pixel position mode of the pixel of interest, and using the tap coefficient and the prediction tap, The image processing apparatus according to claim 1, wherein a pixel value is predicted.
【請求項10】 前記注目画素の画素位置モードに対応
して、前記注目画素のクラスコードを操作するクラスコ
ード操作手段をさらに備えることを特徴とする請求項9
に記載の画像処理装置。
10. The class code operating means for operating the class code of the pixel of interest in accordance with the pixel position mode of the pixel of interest is further provided.
The image processing device according to item 1.
【請求項11】 前記注目画素を含むブロックである注
目ブロックにおける複数の領域のうち、前記注目画素が
位置する注目領域を判定する領域判定手段をさらに備
え、 前記クラスコード操作手段は、前記注目領域に対応し
て、前記注目画素のクラスコードを操作することを特徴
とする請求項10に記載の画像処理装置。
11. An area determination unit that determines an attention area in which the attention pixel is located among a plurality of areas in a attention block that is a block including the attention pixel, wherein the class code operation unit is the attention area. The image processing apparatus according to claim 10, wherein the class code of the pixel of interest is operated in response to the above.
【請求項12】 前記領域判定手段は、前記注目ブロッ
クを、垂直方向と水平方向にそれぞれ2等分して得られ
る左上、右上、左下、右下の4つの領域のうちのいずれ
の領域に、前記注目画素が位置するかを判定することを
特徴とする請求項11に記載の画像処理装置。
12. The area determining means sets any one of four areas of an upper left, an upper right, a lower left, and a lower right obtained by dividing the block of interest into two equal parts in a vertical direction and a horizontal direction, respectively. The image processing apparatus according to claim 11, wherein it is determined whether the pixel of interest is located.
【請求項13】 前記クラス分類手段は、少なくとも、
前記注目ブロックと、その上側、下側、左側、または右
側にそれぞれ位置するブロックとの間に関する情報であ
る上側ブロック間情報、下側ブロック間情報、左側ブロ
ック間情報、または右側ブロック間情報に基づき、前記
注目画素をクラス分類することにより、前記上側ブロッ
ク間情報、下側ブロック間情報、左側ブロック間情報、
または右側ブロック間情報にそれぞれ対応する上側ブロ
ック間コード、下側ブロック間コード、左側ブロック間
コード、または右側ブロック間コードを少なくとも含む
前記クラスコードを出力し、 前記クラスコード操作手段は、 前記注目領域が、前記注目ブロックの左上の領域である
場合、前記クラス分類手段が出力するクラスコードを、
そのまま、前記注目画素のクラスコードとして出力し、 前記注目領域が、前記注目ブロックの右上の領域である
場合、前記クラス分類手段が出力するクラスコードにお
ける前記左側ブロック間コードと右側ブロック間コード
とを入れ替え、前記注目画素のクラスコードとして出力
し、 前記注目領域が、前記注目ブロックの左下の領域である
場合、前記クラス分類手段が出力するクラスコードにお
ける前記上側ブロック間コードと下側ブロック間コード
とを入れ替え、前記注目画素のクラスコードとして出力
し、 前記注目領域が、前記注目ブロックの右下の領域である
場合、前記クラス分類手段が出力するクラスコードにお
ける前記左側ブロック間コードと右側ブロック間コード
とを入れ替えるとともに、前記上側ブロック間コードと
下側ブロック間コードとを入れ替え、前記注目画素のク
ラスコードとして出力することを特徴とする請求項12
に記載の画像処理装置。
13. The class classification means is at least:
Based on the upper block information, the lower block information, the left block information, or the right block information, which is information about the block of interest and blocks located on the upper side, the lower side, the left side, or the right side, respectively. , By classifying the pixel of interest, the upper block information, the lower block information, the left block information,
Or, output the class code including at least an upper inter-block code, a lower inter-block code, a left inter-block code, or a right inter-block code respectively corresponding to the right inter-block information, wherein the class code operating means is the attention area. Is the upper left area of the block of interest, the class code output by the class classification means,
As it is, it is output as the class code of the pixel of interest, and when the region of interest is the upper right region of the block of interest, the left inter-block code and the right inter-block code in the class code output by the class classification means are set. Swap, output as the class code of the pixel of interest, when the region of interest is the lower left region of the block of interest, the upper inter-block code and the lower inter-block code in the class code output by the class classification means And output as the class code of the pixel of interest, and when the region of interest is the lower right region of the block of interest, the left inter-block code and the right inter-block code in the class code output by the class classification means. And the upper block cord and the lower block Tsu interchanging the click between codes, claim and outputs as the class code of the pixel of interest 12
The image processing device according to item 1.
【請求項14】 前記予測手段は、前記タップ係数と予
測タップとを用いて、前記注目画素の画素値を線形1次
予測することを特徴とする請求項1に記載の画像処理装
置。
14. The image processing apparatus according to claim 1, wherein the prediction unit uses the tap coefficient and the prediction tap to perform linear primary prediction of the pixel value of the target pixel.
【請求項15】 前記符号化データは、前記画像データ
を、JPEG(JointPhotographic Experts Group)また
はMPEG(Moving Picture Experts Group)の規格に準
拠して符号化したものであることを特徴とする請求項1
に記載の画像処理装置。
15. The encoded data is obtained by encoding the image data in accordance with a JPEG (Joint Photographic Experts Group) or MPEG (Moving Picture Experts Group) standard.
The image processing device according to item 1.
【請求項16】 画像データを、少なくとも、所定のブ
ロックごとに2次元DCT(Discrete Cosine Transfor
m)変換して得られる符号化データを復号する画像処理方
法であって、 前記画像データを所定のブロックごとに2次元DCT変
換して得られる2次元DCT係数を、前記符号化データ
から取得する2次元DCT係数取得ステップと、 前記画像データを構成する画素のうちの、注目している
画素である注目画素を予測するのに用いる前記2次元D
CT係数を、予測タップとして抽出する予測タップ抽出
ステップと、 前記ブロックにおける各画素の位置を表す情報を画素位
置モードとして、前記注目画素の画素位置モードを判定
する画素位置モード判定ステップと、 前記注目画素の画素位置モードを縮退し、前記ブロック
における画素の数よりも総数が少ない画素位置モードで
ある縮退画素位置モードを出力する画素位置モード縮退
ステップと、 前記注目画素の画素位置モードに対応して、前記予測タ
ップを構成する前記2次元DCT係数の符号を操作する
符号操作ステップと、 前記縮退画素位置モードごとに学習を行うことにより得
られたタップ係数から、前記注目画素の縮退画素位置モ
ードに対応するタップ係数を取得し、そのタップ係数
と、前記予測タップとを用いて、前記注目画素の画素値
を予測する予測ステップとを備えることを特徴とする画
像処理方法。
16. A two-dimensional DCT (Discrete Cosine Transfor) for at least predetermined blocks of image data.
m) An image processing method for decoding encoded data obtained by transforming, wherein a two-dimensional DCT coefficient obtained by subjecting the image data to two-dimensional DCT transformation for each predetermined block is obtained from the encoded data. A two-dimensional DCT coefficient acquisition step, and the two-dimensional D used to predict a pixel of interest, which is a pixel of interest among the pixels forming the image data.
A prediction tap extraction step of extracting a CT coefficient as a prediction tap; a pixel position mode determination step of determining a pixel position mode of the target pixel using information indicating the position of each pixel in the block as a pixel position mode; A pixel position mode degeneration step of degenerating the pixel position mode of the pixel and outputting a degenerate pixel position mode which is a pixel position mode in which the total number is smaller than the number of pixels in the block; , A code operation step of operating a code of the two-dimensional DCT coefficient forming the prediction tap, and a tap coefficient obtained by performing learning for each of the degenerate pixel position modes, to a degenerate pixel position mode of the pixel of interest. The corresponding tap coefficient is acquired and the tap coefficient and the prediction tap are used to perform the attention. An image processing method comprising: a prediction step of predicting a pixel value of a pixel.
【請求項17】 画像データを、少なくとも、所定のブ
ロックごとに2次元DCT(Discrete Cosine Transfor
m)変換して得られる符号化データを復号する画像処理
を、コンピュータに行わせるプログラムであって、 前記画像データを所定のブロックごとに2次元DCT変
換して得られる2次元DCT係数を、前記符号化データ
から取得する2次元DCT係数取得ステップと、 前記画像データを構成する画素のうちの、注目している
画素である注目画素を予測するのに用いる前記2次元D
CT係数を、予測タップとして抽出する予測タップ抽出
ステップと、 前記ブロックにおける各画素の位置を表す情報を画素位
置モードとして、前記注目画素の画素位置モードを判定
する画素位置モード判定ステップと、 前記注目画素の画素位置モードを縮退し、前記ブロック
における画素の数よりも総数が少ない画素位置モードで
ある縮退画素位置モードを出力する画素位置モード縮退
ステップと、 前記注目画素の画素位置モードに対応して、前記予測タ
ップを構成する前記2次元DCT係数の符号を操作する
符号操作ステップと、 前記縮退画素位置モードごとに学習を行うことにより得
られたタップ係数から、前記注目画素の縮退画素位置モ
ードに対応するタップ係数を取得し、そのタップ係数
と、前記予測タップとを用いて、前記注目画素の画素値
を予測する予測ステップとを備えることを特徴とするプ
ログラム。
17. A two-dimensional DCT (Discrete Cosine Transfor) for at least predetermined blocks of image data.
m) A program that causes a computer to perform image processing for decoding encoded data obtained by conversion, wherein the two-dimensional DCT coefficient obtained by performing two-dimensional DCT conversion on the image data for each predetermined block is A two-dimensional DCT coefficient acquisition step of acquiring from encoded data, and the two-dimensional D used to predict a pixel of interest, which is a pixel of interest among pixels forming the image data
A prediction tap extraction step of extracting a CT coefficient as a prediction tap; a pixel position mode determination step of determining a pixel position mode of the target pixel using information indicating the position of each pixel in the block as a pixel position mode; A pixel position mode degeneration step of degenerating the pixel position mode of the pixel and outputting a degenerate pixel position mode which is a pixel position mode in which the total number is smaller than the number of pixels in the block; , A code operation step of operating a code of the two-dimensional DCT coefficient forming the prediction tap, and a tap coefficient obtained by performing learning for each of the degenerate pixel position modes, to a degenerate pixel position mode of the pixel of interest. The corresponding tap coefficient is acquired and the tap coefficient and the prediction tap are used to perform the attention. And a prediction step of predicting a pixel value of a pixel.
【請求項18】 画像データを、少なくとも、所定のブ
ロックごとに2次元DCT(Discrete Cosine Transfor
m)変換して得られる符号化データを復号する画像処理
を、コンピュータに行わせるプログラムが記録されてい
る記録媒体であって、 前記画像データを所定のブロックごとに2次元DCT変
換して得られる2次元DCT係数を、前記符号化データ
から取得する2次元DCT係数取得ステップと、 前記画像データを構成する画素のうちの、注目している
画素である注目画素を予測するのに用いる前記2次元D
CT係数を、予測タップとして抽出する予測タップ抽出
ステップと、 前記ブロックにおける各画素の位置を表す情報を画素位
置モードとして、前記注目画素の画素位置モードを判定
する画素位置モード判定ステップと、 前記注目画素の画素位置モードを縮退し、前記ブロック
における画素の数よりも総数が少ない画素位置モードで
ある縮退画素位置モードを出力する画素位置モード縮退
ステップと、 前記注目画素の画素位置モードに対応して、前記予測タ
ップを構成する前記2次元DCT係数の符号を操作する
符号操作ステップと、 前記縮退画素位置モードごとに学習を行うことにより得
られたタップ係数から、前記注目画素の縮退画素位置モ
ードに対応するタップ係数を取得し、そのタップ係数
と、前記予測タップとを用いて、前記注目画素の画素値
を予測する予測ステップとを備えるプログラムが記録さ
れていることを特徴とする記録媒体。
18. A two-dimensional DCT (Discrete Cosine Transfor) for at least every predetermined block of image data.
m) A recording medium in which a program for causing a computer to perform image processing for decoding encoded data obtained by conversion is recorded, which is obtained by performing two-dimensional DCT conversion on the image data in predetermined blocks. A two-dimensional DCT coefficient acquisition step of acquiring a two-dimensional DCT coefficient from the coded data; and the two-dimensional DCT coefficient used for predicting a pixel of interest, which is a pixel of interest among pixels forming the image data. D
A prediction tap extraction step of extracting a CT coefficient as a prediction tap; a pixel position mode determination step of determining a pixel position mode of the target pixel using information indicating the position of each pixel in the block as a pixel position mode; A pixel position mode degeneration step of degenerating the pixel position mode of the pixel and outputting a degenerate pixel position mode which is a pixel position mode in which the total number is smaller than the number of pixels in the block; , A code operation step of operating a code of the two-dimensional DCT coefficient forming the prediction tap, and a tap coefficient obtained by performing learning for each of the degenerate pixel position modes, to a degenerate pixel position mode of the pixel of interest. The corresponding tap coefficient is acquired and the tap coefficient and the prediction tap are used to perform the attention. A recording medium in which a program including a prediction step of predicting a pixel value of a pixel is recorded.
【請求項19】 画像データを、少なくとも、所定のブ
ロックごとに2次元DCT(Discrete Cosine Transfor
m)変換して得られる符号化データを復号するのに用いる
タップ係数を学習する画像処理装置であって、 学習用の画像データを符号化し、その結果得られる符号
化データから、少なくとも、前記画像データを所定のブ
ロックごとに2次元DCT変換して得られる2次元DC
T係数を、学習の生徒となる生徒データとして取得する
生徒データ取得手段と、 前記学習用の画像データを構成する各画素を、学習の教
師となる教師データとして、前記教師データのうちの、
注目している教師データである注目教師データを予測す
るのに用いる前記生徒データを、予測タップとして抽出
する予測タップ抽出手段と、 前記ブロックにおける各画素の位置を表す情報を画素位
置モードとして、前記注目教師データの画素位置モード
を判定する画素位置モード判定手段と、 前記注目教師データの画素位置モードを縮退し、前記ブ
ロックにおける画素の数よりも総数が少ない画素位置モ
ードである縮退画素位置モードを出力する画素位置モー
ド縮退手段と、 前記注目教師データの画素位置モードに対応して、前記
予測タップを構成する前記生徒データの符号を操作する
符号操作手段と、 前記注目教師データと、前記予測タップとを用いて、前
記縮退画素位置モードごとに学習を行うことにより、前
記縮退画素位置モードごとの前記タップ係数を求める学
習手段とを備えることを特徴とする画像処理装置。
19. A two-dimensional DCT (Discrete Cosine Transfor) for at least predetermined blocks of image data.
m) An image processing device for learning tap coefficients used for decoding encoded data obtained by converting, encoding image data for learning, and at least the image from the encoded data obtained as a result. Two-dimensional DC obtained by performing two-dimensional DCT conversion on the data for each predetermined block
Student data acquisition means for acquiring a T coefficient as student data to be a student for learning, and each pixel constituting the image data for learning as teacher data to be a teacher for learning, among the teacher data,
Prediction tap extraction means for extracting, as prediction taps, the student data used to predict attention teacher data which is attention data, and information indicating the position of each pixel in the block as a pixel position mode, Pixel position mode determining means for determining a pixel position mode of the teacher data of interest, and a degenerate pixel position mode which is a pixel position mode in which the pixel position mode of the teacher data of interest is degenerated so that the total number is smaller than the number of pixels in the block. Pixel position mode degeneracy means for outputting, code operation means for operating the code of the student data constituting the prediction tap corresponding to the pixel position mode of the teacher data of interest, the teacher data of interest, and the prediction tap By performing learning for each of the degenerate pixel position modes by using And a learning unit that obtains the tap coefficient.
【請求項20】 前記学習手段は、前記タップ係数と前
記予測タップとを用いて所定の予測演算を行うことによ
り得られる前記教師データの予測値の予測誤差が統計的
に最小になるように学習を行うことにより、前記縮退画
素位置モードごとのタップ係数を求めることを特徴とす
る請求項19に記載の画像処理装置。
20. The learning means performs learning so that a prediction error of a prediction value of the teacher data obtained by performing a predetermined prediction calculation using the tap coefficient and the prediction tap is statistically minimized. 20. The image processing apparatus according to claim 19, wherein the tap coefficient for each of the degenerate pixel position modes is obtained by performing
【請求項21】 前記注目教師データを含むブロックで
ある注目ブロックにおける複数の領域のうち、前記注目
教師データが位置する注目領域を判定する領域判定手段
をさらに備え、 前記符号操作手段は、前記注目領域に対応して、前記予
測タップを構成する前記生徒データである2次元DCT
係数の符号を操作することを特徴とする請求項19に記
載の画像処理装置。
21. An area determination unit that determines an attention area in which the attention teacher data is located among a plurality of areas in a attention block that is a block including the attention teacher data, wherein the code operation unit is configured to perform the attention operation. A two-dimensional DCT that is the student data that constitutes the prediction tap corresponding to a region
The image processing apparatus according to claim 19, wherein the sign of the coefficient is operated.
【請求項22】 前記領域判定手段は、前記注目ブロッ
クを、垂直方向と水平方向にそれぞれ2等分して得られ
る左上、右上、左下、右下の4つの領域のうちのいずれ
の領域に、前記注目教師データが位置するかを判定する
ことを特徴とする請求項21に記載の画像処理装置。
22. The area determining means sets any one of four areas of an upper left, an upper right, a lower left, and a lower right obtained by dividing the block of interest into two equal parts in a vertical direction and a horizontal direction. 22. The image processing apparatus according to claim 21, wherein it is determined whether the attention teacher data is located.
【請求項23】 前記予測タップ抽出手段は、少なくと
も、前記注目ブロックの前記生徒データである2次元D
CT係数すべてを、前記予測タップとして抽出し、 前記符号操作手段は、 前記注目領域が、前記注目ブロックの左上の領域である
場合、前記予測タップを構成する前記注目ブロックの前
記生徒データである2次元DCT係数の符号を、そのま
まとし、 前記注目領域が、前記注目ブロックの右上の領域である
場合、前記予測タップを構成する前記注目ブロックの前
記生徒データである2次元DCT係数のうち、前記注目
ブロックの偶数列に位置するものの符号を反転し、 前記注目領域が、前記注目ブロックの左下の領域である
場合、前記予測タップを構成する前記注目ブロックの前
記生徒データである2次元DCT係数のうち、前記注目
ブロックの偶数行に位置するものの符号を反転し、 前記注目領域が、前記注目ブロックの右下の領域である
場合、前記予測タップを構成する前記注目ブロックの前
記生徒データである2次元DCT係数のうち、前記注目
ブロックの偶数列に位置するものの符号を反転するとと
もに、前記注目ブロックの偶数行に位置するものの符号
を反転することを特徴とする請求項22に記載の画像処
理装置。
23. The prediction tap extracting means is at least a two-dimensional D that is the student data of the block of interest.
All the CT coefficients are extracted as the prediction taps, and when the attention area is the upper left area of the attention block, the code operation unit is the student data of the attention block that constitutes the prediction tap. If the sign of the three-dimensional DCT coefficient is left as it is and the region of interest is the upper right region of the block of interest, the attention of the two-dimensional DCT coefficient that is the student data of the block of interest forming the prediction tap is selected. If the sign of the one located in the even column of the block is inverted, and if the attention area is the lower left area of the attention block, among the two-dimensional DCT coefficients that are the student data of the attention block that constitutes the prediction tap, , The sign of the even-numbered row of the block of interest is reversed, and the region of interest is a region at the lower right of the block of interest. In the case of the two-dimensional DCT coefficients that are the student data of the block of interest constituting the prediction tap, the signs of those located in the even columns of the block of interest are inverted, and they are located in the even rows of the block of interest. The image processing apparatus according to claim 22, wherein the sign of the object is inverted.
【請求項24】 前記画素位置モード縮退手段は、 前記注目教師データが、前記注目ブロックの左上の領域
に位置する場合、前記注目ブロックにおける注目教師デ
ータの位置を表す情報を、前記縮退画素位置モードとし
て出力し、 前記注目領域が、前記注目ブロックの右上の領域である
場合、前記注目ブロックを左右に2等分する線につい
て、前記注目教師データと線対称の位置にある前記注目
ブロックの左上の領域における前記教師データの位置を
表す情報を、前記縮退画素位置モードとして出力し、 前記注目領域が、前記注目ブロックの左下の領域である
場合、前記注目ブロックを上下に2等分する線につい
て、前記注目教師データと線対称の位置にある前記注目
ブロックの左上の領域における前記教師データの位置を
表す情報を、前記縮退画素位置モードとして出力し、 前記注目領域が、前記注目ブロックの右下の領域である
場合、前記注目ブロックを左右に2等分する線と上下に
2等分する線との交点について、前記注目教師データと
点対称の位置にある前記注目ブロックの左上の領域にお
ける前記教師データの位置を表す情報を、前記縮退画素
位置モードとして出力することを特徴とする請求項22
に記載の画像処理装置。
24. When the teacher data of interest is located in the upper left area of the block of interest, the pixel position mode degeneracy means provides information indicating the position of the teacher data of interest in the block of interest with the degenerate pixel position mode. When the attention area is an upper right area of the attention block, a line that bisects the attention block to the left and right is located in the upper left corner of the attention block at a position symmetrical to the attention teacher data. Information indicating the position of the teacher data in the region is output as the degenerate pixel position mode, and when the attention region is the lower left region of the attention block, a line that divides the attention block into upper and lower halves, Information indicating the position of the teacher data in the upper left area of the target block that is line-symmetric with the target teacher data is When the region of interest is the lower right region of the block of interest, the intersection point of the line that bisects the block of interest and the line that bisects the block vertically is 23. The information indicating the position of the teacher data in the upper left area of the block of interest located symmetrically with respect to the teacher data of interest is output as the degenerate pixel position mode.
The image processing device according to item 1.
【請求項25】 前記予測タップ抽出手段は、少なくと
も、前記注目ブロックの前記生徒データである2次元D
CT係数すべてと、前記注目ブロックの上側、下側、左
側、または右側にそれぞれ位置する画素に関する情報で
ある上側画素情報、下側画素情報、左側画素情報、また
は右側画素情報とを、前記予測タップとして抽出し、 前記注目教師データの画素位置モードに対応して、前記
予測タップのタップ構造を制御するタップ構造制御手段
をさらに備えることを特徴とする請求項22に記載の画
像処理装置。
25. The prediction tap extracting means is at least a two-dimensional D that is the student data of the block of interest.
All the CT coefficients and the upper side pixel information, the lower side pixel information, the left side pixel information, or the right side pixel information, which is information regarding pixels located on the upper side, the lower side, the left side, or the right side of the block of interest, 23. The image processing apparatus according to claim 22, further comprising a tap structure control unit that controls the tap structure of the prediction tap corresponding to the pixel position mode of the teacher data of interest.
【請求項26】 前記タップ構造制御手段は、 前記注目領域が、前記注目ブロックの左上の領域である
場合、前記予測タップのタップ構造を、所定のデフォル
トのタップ構造とし、 前記注目領域が、前記注目ブロックの右上の領域である
場合、前記予測タップのタップ構造を、前記デフォルト
のタップ構造における前記左側画素情報と右側画素情報
とを入れ替えたものとし、 前記注目領域が、前記注目ブロックの左下の領域である
場合、前記予測タップのタップ構造を、前記デフォルト
のタップ構造における前記上側画素情報と下側画素情報
とを入れ替えたものとし、 前記注目領域が、前記注目ブロックの右下の領域である
場合、前記予測タップのタップ構造を、前記デフォルト
のタップ構造における前記左側画素情報と右側画素情報
とを入れ替えるとともに、前記上側画素情報と下側画素
情報とを入れ替えたものとすることを特徴とする請求項
25に記載の画像処理装置。
26. The tap structure control unit, when the attention area is an upper left area of the attention block, sets the tap structure of the prediction tap to a predetermined default tap structure, and the attention area is the In the case of the upper right region of the block of interest, the tap structure of the prediction tap, the left side pixel information and the right side pixel information in the default tap structure is replaced, the region of interest, the lower left of the block of interest. In the case of a region, the tap structure of the prediction tap is obtained by replacing the upper pixel information and the lower pixel information in the default tap structure, and the attention region is the lower right region of the attention block. In this case, the tap structure of the prediction tap is set to the left pixel information and the right pixel information in the default tap structure. With Order is, the image processing apparatus according to claim 25, characterized in that it is assumed that interchanged with the upper pixel information and the lower pixel information.
【請求項27】 前記注目教師データを、複数のクラス
のうちのいずれかのクラスにクラス分けするクラス分類
を行い、前記注目教師データのクラスを表すクラスコー
ドを出力するクラス分類手段をさらに備え、 前記学習手段は、前記注目教師データと、前記予測タッ
プとを用いて、前記クラスごとに、かつ前記縮退画素位
置モードごとに学習を行うことにより、前記各クラスご
とに、前記縮退画素位置モードごとの前記タップ係数を
求めることを特徴とする請求項19に記載の画像処理装
置。
27. Further comprising a class classification means for classifying the teacher data of interest into any of a plurality of classes and outputting a class code representing the class of the teacher data of interest. The learning unit performs learning for each of the classes and for each of the degenerate pixel position modes by using the attention teacher data and the prediction taps, and thus for each of the classes and each of the degenerate pixel position modes. 20. The image processing apparatus according to claim 19, wherein the tap coefficient is calculated.
【請求項28】 前記注目教師データの画素位置モード
に対応して、前記注目教師データのクラスコードを操作
するクラスコード操作手段をさらに備えることを特徴と
する請求項27に記載の画像処理装置。
28. The image processing apparatus according to claim 27, further comprising class code operating means for operating a class code of the teacher data of interest corresponding to a pixel position mode of the teacher data of interest.
【請求項29】 前記注目教師データを含むブロックで
ある注目ブロックにおける複数の領域のうち、前記注目
教師データが位置する注目領域を判定する領域判定手段
をさらに備え、 前記クラスコード操作手段は、前記注目領域に対応し
て、前記注目教師データのクラスコードを操作すること
を特徴とする請求項28に記載の画像処理装置。
29. An area determination unit that determines an attention area in which the attention teacher data is located among a plurality of areas in a attention block that is a block including the attention teacher data, the class code operation means is provided. 29. The image processing apparatus according to claim 28, wherein the class code of the teacher data of interest is operated in correspondence with a region of interest.
【請求項30】 前記領域判定手段は、前記注目ブロッ
クを、垂直方向と水平方向にそれぞれ2等分して得られ
る左上、右上、左下、右下の4つの領域のうちのいずれ
の領域に、前記注目教師データが位置するかを判定する
ことを特徴とする請求項29に記載の画像処理装置。
30. The area determining means sets any one of four areas of an upper left, an upper right, a lower left, and a lower right obtained by dividing the block of interest into two equal parts in a vertical direction and a horizontal direction. 30. The image processing apparatus according to claim 29, wherein it is determined whether the teacher data of interest is located.
【請求項31】 前記クラス分類手段は、少なくとも、
前記注目ブロックと、その上側、下側、左側、または右
側にそれぞれ位置するブロックとの間に関する情報であ
る上側ブロック間情報、下側ブロック間情報、左側ブロ
ック間情報、または右側ブロック間情報に基づき、前記
注目教師データをクラス分類することにより、前記上側
ブロック間情報、下側ブロック間情報、左側ブロック間
情報、または右側ブロック間情報にそれぞれ対応する上
側ブロック間コード、下側ブロック間コード、左側ブロ
ック間コード、または右側ブロック間コードを少なくと
も含む前記クラスコードを出力し、 前記クラスコード操作手段は、 前記注目領域が、前記注目ブロックの左上の領域である
場合、前記クラス分類手段が出力するクラスコードを、
そのまま、前記注目教師データのクラスコードとして出
力し、 前記注目領域が、前記注目ブロックの右上の領域である
場合、前記クラス分類手段が出力するクラスコードにお
ける前記左側ブロック間コードと右側ブロック間コード
とを入れ替え、前記注目教師データのクラスコードとし
て出力し、 前記注目領域が、前記注目ブロックの左下の領域である
場合、前記クラス分類手段が出力するクラスコードにお
ける前記上側ブロック間コードと下側ブロック間コード
とを入れ替え、前記注目教師データのクラスコードとし
て出力し、 前記注目領域が、前記注目ブロックの右下の領域である
場合、前記クラス分類手段が出力するクラスコードにお
ける前記左側ブロック間コードと右側ブロック間コード
とを入れ替えるとともに、前記上側ブロック間コードと
下側ブロック間コードとを入れ替え、前記注目教師デー
タのクラスコードとして出力することを特徴とする請求
項30に記載の画像処理装置。
31. At least the class classification means,
Based on the upper block information, the lower block information, the left block information, or the right block information, which is information about the block of interest and blocks located on the upper side, the lower side, the left side, or the right side, respectively. , By classifying the noted teacher data into upper block information, lower block information, left block information, or right block information, the upper block code, the lower block code, and the left block code, respectively. The class code including at least an inter-block code or a right-side inter-block code is output, and the class code operation unit outputs a class output by the class classification unit when the attention area is an upper left area of the attention block. the code,
As it is, it is output as the class code of the attention teacher data, and when the attention area is the upper right area of the attention block, the left inter-block code and the right inter-block code in the class code output by the class classification means And output as the class code of the attention teacher data, and when the attention area is the lower left area of the attention block, between the upper inter-block code and the lower block in the class code output by the class classification means. When the attention area is a lower right area of the attention block, the left inter-block code and the right inter-block code in the class code output by the class classification means are replaced with each other. Replace the code between blocks and Interchanging the code between between codes and the lower block, the image processing apparatus according to claim 30, characterized in that the output as a class code of the target teacher data.
【請求項32】 前記学習手段は、前記タップ係数と予
測タップとを用いて、前記教師データを線形1次予測す
ることにより得られる前記教師データの予測値の予測誤
差が統計的に最小になるように学習を行うことにより、
前記縮退画素位置モードごとのタップ係数を求めること
を特徴とする請求項19に記載の画像処理装置。
32. The learning means statistically minimizes a prediction error of a prediction value of the teacher data obtained by linearly predicting the teacher data using the tap coefficient and the prediction tap. By learning so that
The image processing apparatus according to claim 19, wherein a tap coefficient is obtained for each of the degenerate pixel position modes.
【請求項33】 前記生徒データ取得手段は、前記学習
用の画像データを、JPEG(Joint Photographic Expe
rts Group)またはMPEG(Moving PictureExperts Gro
up)の規格に準拠して符号化し、前記符号化データを得
ることを特徴とする請求項19に記載の画像処理装置。
33. The student data acquisition means uses the JPEG (Joint Photographic Expe
rts Group) or MPEG (Moving Picture Experts Gro)
20. The image processing apparatus according to claim 19, wherein the encoded data is obtained by encoding in accordance with the up) standard.
【請求項34】 画像データを、少なくとも、所定のブ
ロックごとに2次元DCT(Discrete Cosine Transfor
m)変換して得られる符号化データを復号するのに用いる
タップ係数を学習する画像処理方法であって、 学習用の画像データを符号化し、その結果得られる符号
化データから、少なくとも、前記画像データを所定のブ
ロックごとに2次元DCT変換して得られる2次元DC
T係数を、学習の生徒となる生徒データとして取得する
生徒データ取得ステップと、 前記学習用の画像データを構成する各画素を、学習の教
師となる教師データとして、前記教師データのうちの、
注目している教師データである注目教師データを予測す
るのに用いる前記生徒データを、予測タップとして抽出
する予測タップ抽出ステップと、 前記ブロックにおける各画素の位置を表す情報を画素位
置モードとして、前記注目教師データの画素位置モード
を判定する画素位置モード判定ステップと、 前記注目教師データの画素位置モードを縮退し、前記ブ
ロックにおける画素の数よりも総数が少ない画素位置モ
ードである縮退画素位置モードを出力する画素位置モー
ド縮退ステップと、 前記注目教師データの画素位置モードに対応して、前記
予測タップを構成する前記生徒データの符号を操作する
符号操作ステップと、 前記注目教師データと、前記予測タップとを用いて、前
記縮退画素位置モードごとに学習を行うことにより、前
記縮退画素位置モードごとの前記タップ係数を求める学
習ステップとを備えることを特徴とする画像処理方法。
34. At least two-dimensional DCT (Discrete Cosine Transfor
m) An image processing method for learning tap coefficients used for decoding encoded data obtained by conversion, wherein image data for learning is encoded, and at least the image is obtained from the obtained encoded data. Two-dimensional DC obtained by performing two-dimensional DCT conversion on the data for each predetermined block
A student data acquisition step of acquiring a T coefficient as student data to be a student of learning; and each pixel forming the image data for learning as teacher data to be a teacher of learning, of the teacher data,
A prediction tap extraction step of extracting, as a prediction tap, the student data used to predict attention teacher data that is the attention teacher data, and information indicating the position of each pixel in the block as a pixel position mode, A pixel position mode determination step of determining the pixel position mode of the teacher data of interest, and a degenerate pixel position mode which is a pixel position mode in which the pixel position mode of the teacher data of interest is degenerated and the total number is smaller than the number of pixels in the block. A pixel position mode degenerating step of outputting, a code operation step of operating a code of the student data constituting the prediction tap corresponding to the pixel position mode of the teacher data of interest, the teacher data of interest, and the prediction tap By performing learning for each of the degenerate pixel position modes using A learning step of obtaining the tap coefficient for each pixel position mode.
【請求項35】 画像データを、少なくとも、所定のブ
ロックごとに2次元DCT(Discrete Cosine Transfor
m)変換して得られる符号化データを復号するのに用いる
タップ係数を学習する画像処理を、コンピュータに行わ
せるプログラムであって、 学習用の画像データを符号化し、その結果得られる符号
化データから、少なくとも、前記画像データを所定のブ
ロックごとに2次元DCT変換して得られる2次元DC
T係数を、学習の生徒となる生徒データとして取得する
生徒データ取得ステップと、 前記学習用の画像データを構成する各画素を、学習の教
師となる教師データとして、前記教師データのうちの、
注目している教師データである注目教師データを予測す
るのに用いる前記生徒データを、予測タップとして抽出
する予測タップ抽出ステップと、 前記ブロックにおける各画素の位置を表す情報を画素位
置モードとして、前記注目教師データの画素位置モード
を判定する画素位置モード判定ステップと、 前記注目教師データの画素位置モードを縮退し、前記ブ
ロックにおける画素の数よりも総数が少ない画素位置モ
ードである縮退画素位置モードを出力する画素位置モー
ド縮退ステップと、 前記注目教師データの画素位置モードに対応して、前記
予測タップを構成する前記生徒データの符号を操作する
符号操作ステップと、 前記注目教師データと、前記予測タップとを用いて、前
記縮退画素位置モードごとに学習を行うことにより、前
記縮退画素位置モードごとの前記タップ係数を求める学
習ステップとを備えることを特徴とするプログラム。
35. At least two-dimensional DCT (Discrete Cosine Transfor) for every predetermined block of image data.
m) A program that causes a computer to perform image processing that learns tap coefficients used to decode encoded data obtained by conversion, encodes image data for learning, and obtains the encoded data obtained as a result. From at least the two-dimensional DC obtained by subjecting the image data to the two-dimensional DCT conversion for each predetermined block.
A student data acquisition step of acquiring a T coefficient as student data to be a student of learning; and each pixel forming the image data for learning as teacher data to be a teacher of learning, of the teacher data,
A prediction tap extraction step of extracting, as a prediction tap, the student data used to predict attention teacher data that is the attention teacher data, and information indicating the position of each pixel in the block as a pixel position mode, A pixel position mode determination step of determining the pixel position mode of the teacher data of interest, and a degenerate pixel position mode which is a pixel position mode in which the pixel position mode of the teacher data of interest is degenerated and the total number is smaller than the number of pixels in the block. A pixel position mode degenerating step of outputting, a code operation step of operating a code of the student data constituting the prediction tap corresponding to the pixel position mode of the teacher data of interest, the teacher data of interest, and the prediction tap By performing learning for each of the degenerate pixel position modes using A learning step of obtaining the tap coefficient for each pixel position mode.
【請求項36】 画像データを、少なくとも、所定のブ
ロックごとに2次元DCT(Discrete Cosine Transfor
m)変換して得られる符号化データを復号するのに用いる
タップ係数を学習する画像処理を、コンピュータに行わ
せるプログラムが記録されている記録媒体であって、 学習用の画像データを符号化し、その結果得られる符号
化データから、少なくとも、前記画像データを所定のブ
ロックごとに2次元DCT変換して得られる2次元DC
T係数を、学習の生徒となる生徒データとして取得する
生徒データ取得ステップと、 前記学習用の画像データを構成する各画素を、学習の教
師となる教師データとして、前記教師データのうちの、
注目している教師データである注目教師データを予測す
るのに用いる前記生徒データを、予測タップとして抽出
する予測タップ抽出ステップと、 前記ブロックにおける各画素の位置を表す情報を画素位
置モードとして、前記注目教師データの画素位置モード
を判定する画素位置モード判定ステップと、 前記注目教師データの画素位置モードを縮退し、前記ブ
ロックにおける画素の数よりも総数が少ない画素位置モ
ードである縮退画素位置モードを出力する画素位置モー
ド縮退ステップと、 前記注目教師データの画素位置モードに対応して、前記
予測タップを構成する前記生徒データの符号を操作する
符号操作ステップと、 前記注目教師データと、前記予測タップとを用いて、前
記縮退画素位置モードごとに学習を行うことにより、前
記縮退画素位置モードごとの前記タップ係数を求める学
習ステップとを備えるプログラムが記録されていること
を特徴とする記録媒体。
36. Two-dimensional DCT (Discrete Cosine Transfor) for at least predetermined blocks of image data.
m) a recording medium in which a program for causing a computer to perform image processing for learning tap coefficients used for decoding encoded data obtained by conversion is encoded, and for encoding image data for learning, At least two-dimensional DC obtained by performing two-dimensional DCT conversion of the image data for each predetermined block from the encoded data obtained as a result.
A student data acquisition step of acquiring a T coefficient as student data to be a student of learning; and each pixel forming the image data for learning as teacher data to be a teacher of learning, of the teacher data,
A prediction tap extraction step of extracting, as a prediction tap, the student data used to predict attention teacher data that is the attention teacher data, and information indicating the position of each pixel in the block as a pixel position mode, A pixel position mode determination step of determining the pixel position mode of the teacher data of interest, and a degenerate pixel position mode which is a pixel position mode in which the pixel position mode of the teacher data of interest is degenerated and the total number is smaller than the number of pixels in the block. A pixel position mode degenerating step of outputting, a code operation step of operating a code of the student data constituting the prediction tap corresponding to the pixel position mode of the teacher data of interest, the teacher data of interest, and the prediction tap By performing learning for each of the degenerate pixel position modes using And a learning step of obtaining the tap coefficient for each pixel position mode.
JP2002061420A 2002-03-07 2002-03-07 Image processing apparatus, image processing method, program, and recording medium Expired - Fee Related JP4147789B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002061420A JP4147789B2 (en) 2002-03-07 2002-03-07 Image processing apparatus, image processing method, program, and recording medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002061420A JP4147789B2 (en) 2002-03-07 2002-03-07 Image processing apparatus, image processing method, program, and recording medium

Publications (2)

Publication Number Publication Date
JP2003264833A true JP2003264833A (en) 2003-09-19
JP4147789B2 JP4147789B2 (en) 2008-09-10

Family

ID=29195738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002061420A Expired - Fee Related JP4147789B2 (en) 2002-03-07 2002-03-07 Image processing apparatus, image processing method, program, and recording medium

Country Status (1)

Country Link
JP (1) JP4147789B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018502480A (en) * 2014-11-14 2018-01-25 ホアウェイ・テクノロジーズ・カンパニー・リミテッド System and method for mask-based processing of blocks of digital images
US10523951B2 (en) 2014-11-14 2019-12-31 Huawei Technologies Co., Ltd. Systems and methods for processing a digital image
US10742976B2 (en) 2014-11-14 2020-08-11 Huawei Technologies Co., Ltd. Systems and methods for processing a block of a digital image
CN113435535A (en) * 2021-07-13 2021-09-24 北京达佳互联信息技术有限公司 Training method of image recognition model, image recognition method and device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018502480A (en) * 2014-11-14 2018-01-25 ホアウェイ・テクノロジーズ・カンパニー・リミテッド System and method for mask-based processing of blocks of digital images
US10523951B2 (en) 2014-11-14 2019-12-31 Huawei Technologies Co., Ltd. Systems and methods for processing a digital image
US10602186B2 (en) 2014-11-14 2020-03-24 Huawei Technologies Co., Ltd. Systems and methods for mask based processing of a block of a digital image
US10742976B2 (en) 2014-11-14 2020-08-11 Huawei Technologies Co., Ltd. Systems and methods for processing a block of a digital image
US11153564B2 (en) 2014-11-14 2021-10-19 Huawei Technologies Co., Ltd. Systems and methods for processing a block of a digital image
CN113435535A (en) * 2021-07-13 2021-09-24 北京达佳互联信息技术有限公司 Training method of image recognition model, image recognition method and device

Also Published As

Publication number Publication date
JP4147789B2 (en) 2008-09-10

Similar Documents

Publication Publication Date Title
CN104718758B (en) Encoding method, decoding method and encoding device for frames in video stream
CN103299637B (en) Image encoding device, image decoding device, image encoding method, and image decoding method
Kim et al. Hierarchical prediction and context adaptive coding for lossless color image compression
CN108028941B (en) Method and apparatus for encoding and decoding digital images by superpixel
US20150172712A1 (en) Method and apparatus for encoding and decoding image through intra prediction
JP6789256B2 (en) Image coding device, moving image coding method, moving image decoding device and moving image decoding method
JP2009177787A (en) Video encoding and decoding method and apparatus
CN100568739C (en) Data processing device and method
EP3590193B1 (en) Method and apparatus for encoding and decoding digital images or video streams
CN107005702B (en) System and method for processing blocks of a digital image
JP5909149B2 (en) COLOR CONVERTER, ENCODER AND DECODER, AND PROGRAM THEREOF
US7983338B2 (en) Method for progressive lossless video coding, method for progressive lossless video decoding, progressive lossless video coding apparatus, progressive lossless video decoding apparatus, progressive lossless video coding program, progressive lossless video decoding program, and recording media of progressive lossless video coding program and progressive lossless video decoding program
Philips et al. State-of-the-art techniques for lossless compression of 3D medical image sets
JPWO2013001720A1 (en) Image encoding device, image decoding device, image encoding method, and image decoding method
JP4147789B2 (en) Image processing apparatus, image processing method, program, and recording medium
Saberi et al. The best and most efficient video compression methods
JP4154647B2 (en) Data processing apparatus, data processing method, program, and recording medium
JP4517448B2 (en) Data processing apparatus, data processing method, and recording medium
JP4752088B2 (en) Data processing apparatus, data processing method, and recording medium
JP4154902B2 (en) Image processing apparatus, image processing method, program, and recording medium
TWI394099B (en) Optimized prediction based image compression
JP4538698B2 (en) Data processing apparatus, data processing method, and recording medium
JP4081745B2 (en) Decoding device and decoding method, learning device and learning method, program, and recording medium
JP4678454B2 (en) Data processing apparatus, data processing method, and recording medium
JP4154903B2 (en) Image processing apparatus, image processing method, program, and recording medium

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080327

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080603

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080616

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees