JP2011128441A - 駆動方法及び表示装置 - Google Patents

Abstract

【課題】駆動方法及び表示装置において、表示装置の消費電力を低減することを目的とする。
【解決手段】表示装置の表示素子部内にマトリクス状に配置された表示素子を駆動する駆動回路部に駆動電圧を供給して駆動する駆動方法は、第１の電源からの電源電圧で駆動される第１の回路と、第１の電源より低い電源電圧を供給する第２の電源からの電源電圧で駆動される第２の回路とから駆動電圧を供給し、駆動回路部により表示素子部の非選択領域内の表示素子に対して、第２の回路からの駆動電圧による充電を行い、第２の回路からの駆動電圧を用いて非選択領域内の表示素子の電圧を維持し、表示素子部への負極性の電圧の印加と正極性の電圧の印加の間に、表示素子部に供給される画像データの極性を第一反転させて表示素子の充電を行い、第一反転させた画像データの極性を第二反転するように構成する。
【選択図】図１

Description

本発明は、駆動方法及び表示装置に係り、特に表示内容を保持できる書き替え可能な表示装置に適した駆動方法、及びそのような駆動方法を用いる表示装置に関する。

近年、電源を切っても表示内容を保持できる書替え可能な電子ペーパー等と呼ばれる表示装置の開発が進められている。電子ペーパーの有力な表示方式の一つに、コレステリック相が形成される液晶組成物を用いた表示方式がある。コレステリック相が形成される液晶組成物には、コレステリック液晶（Cholesteric Liquid Crystals）が含まれる。コレステリック液晶は、カイラルネマティック（Chiral Nematic Liquid Crystals）液晶と呼ばれることもある。コレステリック液晶は、ネマティック液晶にキラル性の添加剤を添加することにより、ネマティック液晶の分子が螺旋状のコレステリック相を形成する。コレステリック液晶は、半永久的な表示保持特性（又は、メモリ性）、鮮やかなカラー表示特性、高コントラスト比、及び高解像度特性等の優れた特徴を有している。

コレステリック液晶を用いた表示装置は、異なる波長の光を選択的に反射するコレステリック液晶層を使用して多色カラー表示を行う。このようなコレステリック液晶を用いた表示装置は、表示素子に印加する電圧を制御することにより特定の波長の光を反射するプレーナ状態、光を透過するフォーカルコニック状態、及びプレーナ状態とフォーカルコニック状態の中間状態に制御することができる。

コレステリック液晶を用いた従来の表示装置では、表示素子がマトリクス状に配置された表示素子部（又は、表示パネル）をセグメントドライバ及びコモンドライバにより駆動する。セグメントドライバは、１ラインの画像データに対応したオン／オフ電圧を表示素子部に出力し、コモンドライバは、選択ライン位置に対応したオン／オフ電圧を表示素子部に出力する。コレステリック液晶を用いた表示装置は、表示画像を保持できるメモリ性を有するので、表示画像を書き替える前に前の表示画像を消去する必要がある。表示画像の描画時と消去時とでは、セグメントドライバ及びコモンドライバの出力電圧が異なるため、電圧供給回路は少なくとも２系統の電位の異なる電圧をセグメントドライバ及びコモンドライバに供給する必要がある。

単純マトリクス構造を有する表示素子部の描画の単位は１ラインであり、残りのラインは描画しない非選択領域を形成する。描画時に表示素子部に印加される駆動電圧のうち、選択ラインに印加される駆動電圧は例えば±２４Ｖ又は±１２Ｖであり、非選択領域に印加される駆動電圧は例えば±６Ｖである。コレステリック液晶を用いた表示装置では、容量性負荷の表示素子がマトリクス状に配置された構造を有するので、非選択領域に印加される駆動電圧は選択ラインに印加される駆動電圧と比べると低電圧ではあるものの、非選択領域は表示素子部の表示面積の大半を占めるため、表示素子部の消費電力は非選択領域における消費電力が支配的となる。又、液晶は交流駆動方式で駆動されるため、駆動電圧に対しては極性反転が必要である。

一方、例えば２４Ｖ，１８Ｖ，１２Ｖ，１２Ｖ，６Ｖの５つの駆動電圧を供給するため電圧供給回路は、従来は共通の電源からの電源電圧を用いる複数のオペアンプで構成されている。このため、非選択領域に印加される駆動電圧が例えば±６Ｖであっても、電源電圧としては複数のオペアンプが用いる共通の電源からの２５Ｖが使用される。その結果、表示素子部の表示面積に比例して表示素子部を駆動するための駆動電力が増加する。

特開２００９−２５１４５３号公報

メモリ性を有する従来の表示装置では、表示素子部の表示面積に比例して表示素子部を駆動するための駆動電力が増加し、表示装置の消費電力を低減することは難しいという問題があった。

そこで、本発明は、表示装置の消費電力を低減することが可能な駆動方法及び表示装置を提供することを目的とする。

本発明の一観点によれば、表示装置の表示素子部内にマトリクス状に配置された表示素子を駆動する駆動回路部に駆動電圧を供給して駆動する駆動方法であって、第１の電源からの電源電圧で駆動される第１の回路と、前記第１の電源より低い電源電圧を供給する第２の電源からの電源電圧で駆動される第２の回路とから駆動電圧を供給する工程と、前記駆動回路部により前記表示素子部の非選択領域内の表示素子に対して、前記第２の回路からの駆動電圧による充電を行う工程と、前記第２の回路からの駆動電圧を用いて前記非選択領域内の表示素子の電圧を維持する工程と、前記表示素子部への負極性の電圧の印加と正極性の電圧の印加の間に、前記表示素子部に供給される画像データの極性を第一反転させて前記表示素子の充電を行う工程と、前記第一反転させた画像データの極性を第二反転する工程とを含むことを特徴とする駆動方法が提供される。

本発明の一観点によれば、マトリクス状に配置された表示素子を有する表示素子部と、画像データ及び駆動電圧に基づいて前記表示素子部を駆動する駆動回路部と、第１の電源からの電源電圧で駆動される第１の回路と、前記第１の電源より低い電源電圧を供給する第２の電源からの電源電圧で駆動される第２の回路を有し、前記駆動電圧を前記駆動回路部に供給する電圧供給回路と、前記画像データをそのままの極性で、或いは、極性を反転して前記駆動回路部に入力する反転回路部とを備え、前記駆動回路部は、前記表示素子部の非選択領域内の表示素子に対して、前記第２の回路からの駆動電圧による充電を行うと共に、前記第２の回路からの駆動電圧を用いて前記非選択領域内の表示素子の電圧を維持し、前記反転回路部は、前記表示素子部への負極性の電圧の印加と正極性の電圧の印加の間に、前記表示素子部に供給される画像データの極性を第一反転した表示素子に対して充電を行うと共に、前記第一反転させた画像データの極性を第二反転することを特徴とする表示装置が提供される。

開示の駆動方法及び表示装置によれば、表示装置の消費電力を低減することが可能となる。

本発明の一実施例における表示装置の一例を示すブロック図である。 表示素子部の駆動例を説明する図である。 セグメントドライバ及びコモンドライバの構成の一例を示すブロック図である。 セグメントドライバ及びコモンドライバの出力電圧を説明する図である。 セグメントドライバ及びコモンドライバの出力電圧の一例を説明する図である。 セグメントドライバ及びコモンドライバの出力電圧の極性の一例を説明する図である。 多電圧生成部の一例を説明する図である。 表示素子部の非選択領域を説明する図である。 表示素子がマトリクス状に配置された構造を有する表示素子部を説明する図である。 セグメントドライバ又はコモンドライバ内部の一例を示す図である。 多電圧生成部の他の例を説明する図である。 表示装置の動作を説明するタイミングチャートである。 第１のフェーズにおける表示素子部を説明する図である。 第２のフェーズにおける表示素子部を説明する図である。 第３のフェーズにおける表示素子部を説明する図である。 本発明の他の実施例における表示装置の一例を示すブロック図である。 多電圧生成部の更に他の例を説明する図である。

開示の駆動方法及び表示装置では、駆動回路部に複数の駆動電圧を供給する電圧供給回路は、第１の電源からの電源電圧で駆動され第１の回路と、第１の電源より低い電源電圧を供給する第２の電源からの電源電圧で駆動される第２の回路で形成する。表示素子部の非選択領域内の表示素子（又は、画素）の充電は、第２の回路からの駆動電圧を用いて行い、その後第２の回路からの駆動電圧を用いて非選択領域内の表示素子の電圧を維持する。又、表示素子部への負極性の駆動電圧の印加と正極性の駆動電圧の印加の間に、表示素子部に供給される画像データの極性を第一反転した表示素子に対して充電を行うと共に、第一反転させた画像データの極性を第二反転する駆動方式を採用する。

この駆動方式により、非選択領域内の表示素子に対しては、印加される電圧は負極正のままの状態で正極性の充電を行うことができる。このため、非選択領域内の表示素子の駆動は、低い方の電源電圧を供給する第２の電源からの電源電圧で駆動される第２の回路からの駆動電圧を用いて行われ、表示素子部内の表示素子の大部分は第２の回路からの駆動電圧を用いて行われることになるので、表示装置の消費電力を低減することができる。

以下に、開示の駆動方法及び表示装置の各実施例を図面と共に説明する。

図１は、本発明の一実施例における表示装置の一例を示すブロック図である。図１に示す表示装置１はメモリ性を有し、本実施例ではコレステリック液晶を用いたカラー表示装置である。

表示装置１は、電源１１、昇圧部１２、多電圧生成部１３、クロック生成部１４、ドライバ制御回路１５、セグメントドライバ１６、コモンドライバ１７、表示素子部（又は、表示パネル）１８、インバータ回路２１、及びスイッチ回路２２を有する。インバータ回路２１及びスイッチ回路２２は、反転回路部を形成する。反転回路部は、ドライバ制御回路１５又はホスト装置等の外部装置（図示せず）からスイッチ回路２２に入力される切替制御信号ＣＮＴに応答して、画像データをそのままの極性で、或いは、極性を反転してセグメントドライバ１６に入力する。後述するように、反転回路部は、表示素子部１８への負極性の電圧の印加と正極性の電圧の印加の間に、表示素子部１８に供給される画像データを反転させて表示素子の充電を行い、再度画像データを反転する。

電源１１は、例えば３Ｖ〜５Ｖの電源電圧を出力する。昇圧部１２は、ＤＣ−ＤＣコンバータ等のレギュレータを有し、電源１１からの電源電圧を例えば２４Ｖ〜４０Ｖに昇圧する。このようなレギュレータを有する昇圧部１２には、一般的な集積回路（ＩＣ）を使用することができる。このようなＩＣは、フィードバック電圧を設定することにより、昇圧電圧を調整する機能を有するので、抵抗による分圧等により生成した複数の電圧を選択してフィードバック端子に供給することで、昇圧電圧を変化させることが可能である。多電圧生成部１３は、昇圧部１２からの昇圧電圧を抵抗分割等により各種の電圧を生成すると共に、生成された各種の電圧を安定化させる。多電圧生成部１３が生成した各種電圧は、表示装置１の駆動回路部を形成するセグメントドライバ１６及びコモンドライバ１７に駆動電圧として供給される。

クロック生成部１４は、表示装置１内の動作タイミングを決めるクロックを生成する。ドライバ制御回路１５は、クロック及び画像データに基づいて各種制御信号を生成して、セグメントドライバ１６及びコモンドライバ１７に供給する。ドライバ制御回路１５は、例えばマイクロコンピュータ、ＣＰＵ（Central Processing Unit）、ＦＰＧＡ（Field Programmable Gate Array）／ＣＰＬＤ（Complex Programmable Logic Device）等で形成可能である。

セグメントドライバ１６は、１ラインの画像データに対応したオン／オフ電圧を表示素子部１８に出力し、コモンドライバ１７は、選択ライン位置に対応したオン／オフ電圧を表示素子部１８に出力する。例えば、セグメントドライバ１６は７６８本のデータラインを駆動し、コモンドライバ１７は１０２４本のスキャン（走査）ラインを駆動する。ＲＧＢの各表示素子に与える画像データは異なるため、セグメントドライバ１６は各データラインを独立して駆動する。コモンドライバ１７は、ＲＧＢのラインを共通に駆動する。セグメントドライバ１６へ入力する画像データは、例えばフルカラーの原画像を誤差拡散法によりＲＧＢ各１６階調の４０９６色のデータに変換した、４ビットのデータである。この階調変換に用いる方法は、高い表示品質を得られる方法であることが好ましく、誤差拡散法に準じてブルーノイズマスク法等が使用することもできる。

表示素子部１８は、例えばＡ４判ＸＧＡ（eXtended Graphics Array）仕様で、コレステリック液晶を用いた１０２４×７６８個の表示素子がマトリクス状に配置された構造を有する。表示素子部１８は、用途に応じた適切な柔軟性を有する構造であっても、柔軟性を有さない強固な構造であっても良い。

電源１１、昇圧部１２、クロック生成部１４、ドライバ制御回路１５、セグメントドライバ１６、コモンドライバ１７、及び表示素子部１８には、例えば上記特許文献１の記載からも明らかなように、周知の構成のものを使用可能である。又、表示装置１の基本構成は、画像の消去時と描画時の電圧の切り替えを多電圧生成部１３にて行う構成であれば特に限定されない。

本実施例では、ドライバ制御回路１５は、セグメントドライバ１６に供給する画像データＤａｔａを出力すると共に、各種制御信号として、コモンドライバ１７が走査するべきスキャンラインを示すデータラッチ・スキャンシフト信号ＬＰＣＯＭ、画像データの転送タイミングを制御するデータ取込クロックＸＳＣＬ、表示ラインの開始を示すフレーム開始信号ＤＩＯ、セグメントドライバ１６及びコモンドライバ１７に供給する電圧の極性の反転を示すパルス極性制御信号ＦＲ、表示ラインの更新を示すデータラッチ・スキャンシフト信号ＬＰＳＥＧ、及びセグメントドライバ１６及びコモンドライバ１７に供給する電圧を強制的にオフにするドライバ出力オフ信号／ＤＳＰＯＦを出力する。セグメントドライバ１６及びコモンドライバ１７は、これらの各種制御信号を用いて表示素子部１８に画像データに応じた画像を表示させる。

尚、この例では、データ取込クロックＸＳＣＬはコモンドライバ１７では使用されないので、コモンドライバ１７へ供給しなくても良い。又、コモンドライバ１７にはフレーム開始信号ＤＩＯが供給されるが、セグメントドライバ１６に供給されるフレーム開始信号ＤＩＯに相当する信号はグランドＧＮＤに固定されている。

図２は、表示素子部１８の駆動例を説明する図である。この例では、セグメントドライバ１６は１ラインの画像データに対応してオン／オフ電圧を出力し、コモンドライバ１７は選択ライン位置に対応したオン／オフ電圧を出力する。図２では、選択された表示素子及び表示素子の位置を黒く塗りつぶして示す。図２中、（ａ）は１ライン目の画像データの表示素子が選択された状態、（ｂ）は２ライン目の画像データの表示素子が選択された状態、（ｃ）は３ライン目の画像データの表示素子が選択された状態を示す。

図３は、マトリクス表示を行う場合に使用するセグメントドライバ１６及びコモンドライバ１７の構成の一例を示すブロック図である。

図３（ａ）に示すように、セグメントドライバ１６は、データレジスタ１６１、ラッチレジスタ１６２、電圧変換回路１６３、及び出力ドライバ１６４を有する。セグメントドライバ１６では、データラッチ・スキャンシフト信号ＬＰＳＥＧによりデータレジスタ１６１からラッチレジスタ１６２に画像データが取り込まれる。ラッチレジスタ１６２に格納された画像データに対応した電圧は、電圧変換回路１６３において表示素子部１８の駆動に適した電圧に変換された後、出力ドライバ１６４を介して出力される。データレジスタ１６１とラッチレジスタ１６２の２ライン分のバッファが設けられているため、ラッチレジスタ１６２の画像データに対応した電圧が出力されている間に、フレーム開始信号ＤＩＯ及びデータ取込クロックＸＳＣＬに基づいて画像データＤａｔａの次のラインの画像データをデータレジスタ１６１に格納することができる。このようにして、セグメントドライバ１６は、１ラインの画像データに対応したオン／オフ電圧を表示素子部１８に出力する。

図３（ｂ）に示すように、コモンドライバ１７は、シフトレジスタ１７１、ラッチレジスタ１７２、電圧変換回路１７３、及び出力ドライバ１７４を有する。フレーム開始信号ＤＩＯは、データラッチ・スキャンシフト信号ＬＰＣＯＭに基づいてシフトされ、且つ、ラッチレジスタ１７２に取り込まれる。ラッチレジスタ１７２に格納された選択ライン位置に対応した電圧は、電圧変換回路１７３において表示素子部１８の駆動に適した電圧に変換された後、出力ドライバ１７４を介して出力される。このようにして、コモンドライバ１７は、選択ライン位置に対応したオン／オフ電圧を表示素子部１８に出力する。

セグメントドライバ１６及びコモンドライバ１７により、１ライン毎に表示素子部１８を走査することができる。

次に、多電圧生成部１３の出力電圧とセグメントドライバ１６及びコモンドライバ１７の出力電圧の関係を、図４〜図９と共に説明する。

図４は、セグメントドライバ１６及びコモンドライバ１７の出力電圧を説明する図である。図４中、（ａ）はセグメントドライバ１６へのデータ信号及びパルス極性制御信号ＦＲに対する出力電圧の一例を示し、（ｂ）はコモンドライバ１７へのデータ信号及びパルス極性制御信号ＦＲに対する出力電圧の一例を示す。この例では、セグメントドライバ１６及びコモンドライバ１７の出力電圧は、Ｖ０，Ｖ５，Ｖ２１，Ｖ３４のいずれかの電圧である。尚、以後の説明では、セグメントドライバ１６の出力電圧Ｖ２１，Ｖ３４に「Ｓ」を付したＶ２１Ｓ，Ｖ３４Ｓで表す場合もあり、コモンドライバ１７の出力電圧Ｖ２１，Ｖ３４に「Ｃ」を付したＶ２１Ｃ，Ｖ３４Ｃで表す場合もある。

図５は、セグメントドライバ１６及びコモンドライバ１７の出力電圧の一例を説明する図であり、図６は、セグメントドライバ１６及びコモンドライバ１７の出力電圧の極性の一例を説明する図である。図５中、（ａ）はセグメントドライバ１６の出力電圧Ｖ０，Ｖ２１Ｓ，Ｖ３４Ｓ，Ｖ５を示し、（ｂ）はコモンドライバ１７の出力電圧Ｖ０，Ｖ２１Ｃ，Ｖ３４Ｃ，Ｖ５を示す。この例では、Ｖ０＝２４Ｖ、Ｖ２１Ｓ＝Ｖ３４Ｓ＝１２Ｖ、Ｖ５＝０Ｖ、Ｖ２１Ｃ＝１８Ｖ、Ｖ３４Ｃ＝６Ｖである。

図７は、多電圧生成部１３の一例を説明する図である。図７中、（ａ）は昇圧部１２からのリファレンス電圧Ｖｒｅｆに基づいて各種電圧を生成する電圧供給回路、（ｂ）は１つの増幅回路の構成の一例を示す。図７（ａ）において、抵抗群１３１はリファレンス電圧（電源）Ｖｒｅｆと接地（０Ｖ）の間に接続された複数の直列接続された抵抗を有し、増幅回路群１３２は抵抗群１３１の隣接する抵抗を接続するノードに接続された複数の増幅回路を有する。図７（ａ）の電圧供給回路は、出力電圧Ｖ０，Ｖ２１Ｃ，Ｖ２１Ｓ，Ｖ３４Ｓ，Ｖ３４Ｃを供給する。

増幅回路群１３２を形成する各増幅回路（Gain）は、例えば図７（ｂ）に示す如き接続のオペアンプ１３２０を有する。増幅回路群１３２内の各オペアンプ１３２０は、例えば２５Ｖの共通の電源電圧で駆動される。オペアンプ１３２０の出力電流が例えば１０ｍＡの場合、例えば６Ｖの出力信号を出力する場合であれば、各オペアンプ１３２０の消費電力は２５Ｖ×１０ｍＡ＝２５０ｍＷとなる。

この例では、表示素子部１８の画像描画時にはセグメントドライバ１６はＶ０＝２４Ｖ、Ｖ２１Ｓ＝１２Ｖ、Ｖ３４Ｓ＝１２Ｖの出力電圧が必要となり、コモンドライバ１７はＶ０＝２４Ｖ、Ｖ２１Ｃ＝１８Ｖ、Ｖ３４Ｃ＝６Ｖの出力電圧が必要となる。又、セグメントドライバ１６の出力電圧はＶ０≧Ｖ２１Ｓ≧Ｖ３４Ｓ≧Ｖ５≧０Ｖなる関係を満足し、コモンドライバ１７の出力電圧はＶ０≧Ｖ２１Ｃ≧Ｖ３４Ｃ≧Ｖ５≧０Ｖなる関係を満足する。つまり、描画時のセグメントドライバ１６及びコモンドライバ１７の出力電圧は、Ｖ０≧Ｖ２１≧Ｖ３４≧Ｖ５≧０Ｖなる関係を満足する。

図８は、表示素子部１８の非選択領域を説明する図である。単純マトリクス構造を有する表示素子部１８の描画の単位は１ラインであり、残りのラインは描画しない非選択領域１８１を形成する。描画時に表示素子部１８に印加される電圧のうち、選択ライン１８Ｌに印加される電圧は例えば±２４Ｖ（図８において黒で示す表示素子）又は±１２Ｖ（図８において白で示す表示素子）であり、非選択領域１８１に印加される駆動電圧は例えば±６Ｖである。コレステリック液晶を用いた表示装置１の表示素子部１８では、図９に示すように、容量性負荷の表示素子（画素又はドットとも言う）１８Ｅがマトリクス状に配置された構造を有する。図９が、表示素子１８Ｅがマトリクス状に配置された構造を有する表示素子部１８を説明する図である。このため、非選択領域１８１に印加される電圧は選択ライン１８Ｌに印加される電圧と比べると低電圧ではあるものの、非選択領域１８１は表示素子部１８の表示面積の大半を占めるため、表示素子部１８の消費電力は非選択領域１８１における消費電力が支配的となる。又、液晶は交流駆動方式で駆動されるため、表示素子部１８の表示素子を駆動する電圧に対しては極性反転が必要である。

一方、例えば２４Ｖ，１８Ｖ，１２Ｖ，１２Ｖ，６Ｖの５つの駆動電圧を供給するため電圧供給回路は、図７（ａ）に示すように共通の電源からの電源電圧Ｖｒｅｆを用いる複数のオペアンプ１３２０で構成されている。このため、非選択領域１８１に印加される駆動電圧が例えば±６Ｖであっても、電源電圧としては複数のオペアンプ１３２０が用いる共通の電源からの２５Ｖが使用される。その結果、表示素子部１８の表示面積に比例して表示素子部１８を駆動するための駆動電力が増加する。

図１０は、セグメントドライバ１６又はコモンドライバ１７内部の一例を示す図である。図１０に示すドライバは、図示の如く接続されたインバータ３１、４個の保護ダイオード又は寄生ダイオードで形成されたダイオード群３２、及び６個のスイッチで形成されたスイッチ群３３を有する。スイッチ群３３は、セグメント／コモン切替信号Ｓ／Ｃにより制御される２個のスイッチ、画像データＤａｔａにより制御される２個のスイッチ、パルス極性制御信号ＦＲにより制御される１個のスイッチ、及びドライバ出力オフ信号／ＤＳＰＯＦにより制御される１個のスイッチを有する。スイッチ群３３のスイッチの制御により、ドライバは多電圧生成部１３からの電圧Ｖ０，Ｖ２１，Ｖ３４，Ｖ５のいずれかの電圧を出力電圧ＯＵＴとして出力する。図１０に示すドライバは、セグメント／コモン切替信号Ｓ／Ｃの論理レベルを第１の値に固定することによりセグメントドライバ１６として使用可能であり、第２の値に固定することによりコモンドライバ１７として使用可能である。

図１０に示すドライバの出力電圧も、Ｖ０≧Ｖ２１≧Ｖ３４≧Ｖ５≧０Ｖなる上記の関係を満足する。これは、図１０に示すドライバのように、Ｖ０，Ｖ２１，Ｖ３４，Ｖ５の電位を有するノードの間にはダイオードが設けられているために、上記の関係を満たさないとダイオード経由で貫通電流が流れてしまうからである。上記の関係を満たさないと、最悪の場合、ドライバが破損する可能性がある。尚、ドライバ内部で貫通電流が流れても、貫通電流はそのドライバ内で発生するものであるため、セグメントドライバ１６の出力電圧とコモンドライバ１７の出力電圧との間には上記の関係のような特別な制約は無い。

次に、表示装置１の消費電力を低減可能な多電圧生成部１３の他の例を説明する。図１１は、多電圧生成部１３の他の例を説明する図である。

図１１は、多電圧生成部１３において、昇圧部１２からのリファレンス電圧Ｖｒｅｆに基づいて各種電圧を生成する電圧供給回路を示す。この電圧供給回路は、抵抗群１３１と、増幅回路部１３１１，１３１２を含む増幅回路群１３１Ａを有する。抵抗群１３１は、リファレンス電圧（電源）Ｖｒｅｆと接地（０Ｖ）の間に接続された複数の直列接続された抵抗を有する。増幅回路部１３１１，１３１２は、抵抗群１３１の隣接する抵抗を接続するノードに接続された複数の増幅回路１３２０を有する。各増幅回路１３２０は、オペアンプで形成されている。

増幅回路部１３１１内の増幅回路１３２０（即ち、オペアンプ）は、例えば２５Ｖの電源電圧Ｖ１で駆動される。一方、増幅回路部１３１２内の増幅回路１３２０（即ち、オペアンプ）は、例えば１３Ｖの電源電圧Ｖ２で駆動される。電源電圧Ｖ１，Ｖ２（Ｖ１＞Ｖ２）は、別々の電源から供給される。増幅回路部１３１１は、駆動電圧Ｖ０＝２４Ｖ、Ｖ２１Ｃ＝１８Ｖ、及びＶ２１Ｓ＝１２Ｖを出力する。一方、増幅回路部１３１２は、駆動電圧Ｖ３４Ｓ＝１２Ｖ及びＶ３４Ｃ＝６Ｖを出力する。この例では、増幅回路部１３１１が出力する駆動電圧Ｖ０，Ｖ２１Ｃ，Ｖ２１Ｓの間には６Ｖの電位差があり、増幅回路１３１２が出力する駆動電圧Ｖ３４Ｓ，Ｖ３４Ｃの間には６Ｖの電位差がある。

このように、図１１の多電圧生成部１３では、増幅回路群１３１Ａ内の増幅回路（即ち、オペアンプ）１３２０を駆動する電源に、高電圧側の２５Ｖと低電圧側の１３Ｖの２個の別々の電源を用いている。この例では、２種類の電源電圧は、駆動電圧に対するマージンを考慮して２５Ｖ及び１３Ｖであるが、電圧値はこれらに限定されるものではない。電源電圧までの電圧を出力可能な所謂レール・ツー・レール（Rail-to-Rail）タイプのオペアンプを用いる場合であれば、上記の如き電圧値の駆動電圧Ｖ０，Ｖ２１Ｃ，Ｖ２１Ｓ，Ｖ３４Ｓ，Ｖ３４Ｃを出力する場合の２種類の電源電圧は例えば２４Ｖ及び１２Ｖであっても良い。

図１２は、表示装置１の動作を説明するタイミングチャートである。又、図１３は第１のフェーズにおける表示素子部１８を説明する図、図１４は第２のフェーズにおける表示素子部１８を説明する図、図１５は第３のフェーズにおける表示素子部１８を説明する図である。尚、図１３〜図１５では、説明の便宜上、表示素子部１８が３×３個の表示素子１８Ｅがマトリクス状に配置された構造を有するものとする。

図１２は、パルス極性制御信号ＦＲ、データラッチ・スキャンシフト信号ＬＰＳＥＧ、画像データＤａｔａ、切替制御信号ＣＮＴ、コモンドライバ１７が表示素子部１８に印加する電圧Ｖｃｏｍ、セグメントドライバ１６が表示素子部１８に印加する電圧Ｖｓｅｇ、及び表示素子部１８の非選択領域１８１に印加される電圧Ｖｕｓｒを示す。コモンドライバ１７の出力電圧Ｖｃｏｍは、非選択領域１８１に対しては６Ｖである。又、セグメントドライバ１６の出力電圧Ｖｓｅｇは、オン画素に対しては２４Ｖである。

先ず、図１２に示すように、第１のフェーズＰｈ１では、パルス極性制御信号ＦＲ＝Ｌｏｗ（負極性設定）で多電圧生成部１３からの駆動電圧の供給、即ち、ドライバ１６，１７への電圧の印加を開始する。第１のフェーズＰｈ１では、セグメントドライバ１６はオン（ＯＮ）の表示素子１８ＥにＶ５＝０Ｖなる電圧を印加し、オフ（ＯＦＦ）の表示素子１８ＥにはＶ３４Ｓ＝１２Ｖなる電圧を印加する。コモンドライバ１７は、選択ライン１８ＬにＶ０＝２４Ｖなる電圧を印加し、非選択ライン１８Ｕ（即ち、非選択領域１８１）にＶ３４Ｃ＝６Ｖなる電圧を印加することで、非選択領域１８１内の表示画素１８Ｅを±６Ｖで充電する。

図１３は、第１のフェーズＰｈ１における電圧印加の例を示す。選択ライン１８Ｌは１ラインあり、残りは非選択ライン１８Ｕである。オンとなる表示素子１８Ｅ（以下、「オン画素」と言う）には０Ｖ−２４Ｖ＝−２４Ｖなる電圧が印加され、オフとなる表示素子（以下、「オフ画素」と言う）には０Ｖ−１２Ｖ＝−１２Ｖなる電圧が印加される。又、残りの非選択ライン１８Ｕの画素１８Ｅには０Ｖ−６Ｖ＝−６Ｖ又は１２Ｖ−６Ｖ＝＋６Ｖなる電圧が印加される。図１３において、例えば表示素子１８Ｅ１はオン画素であり、表示素子１８Ｅ２，１８Ｅ３はオフ画素である。図１１に示す多電圧生成部１３の構成により、非選択ライン１８Ｕの表示素子１８Ｅに供給される電圧は、１３Ｖの低電圧側の電源からの電源電圧Ｖ２で駆動される増幅回路（即ち、オペアンプ）１３２０が出力する駆動電圧に基づくものとなる。つまり、１３Ｖの電源電圧Ｖ２を用いて非選択画素１８Ｅ２，１８Ｅ３を±６Ｖで充電する。表示素子部１８に対する負極性で正規の電圧印加時間が経過した後、第２のフェーズＰｈ２へ移行する。

次に、図１２に示すように、第１のフェーズＰｈ１から第２のフェーズＰｈ２に移行する。第２のフェーズＰｈ２への移行時の制御として、切替制御信号ＣＮＴに応答して画像データＤａｔａのオン／オフ（ＯＮ／ＯＦＦ）状態、即ち、極性を反転回路部で反転してセグメントドライバ１６に入力する。パルス極性制御信号ＦＲは、第１のフェーズＰｈ１の場合と同様に負極性設定のままである。この画像データＤａｔａの極性反転により、セグメントドライバ１６の出力電圧は第１のフェーズＰｈ１における出力電圧と反対の極性になる。その結果、第１のフェーズＰｈ１における非選択ライン１８Ｕの表示素子１８Ｅに印加される±６Ｖの電圧の極性も反対の極性になる。つまり、図１のフェーズＰｈ１では６Ｖの電圧を印加されていた表示素子１８Ｅ画素は、第２のフェーズＰｈ２では−６Ｖの電圧を印加され、第１のフェーズＰｈ１では−６Ｖの電圧を印加されていた表示素子１８Ｅは第２のフェーズＰｈ２では＋６Ｖの電圧を印加される。このように、非選択画素に印加される電圧の極性は、第１のフェーズＰｈ１と第２のフェーズＰｈ２とで反転する。尚、選択ライン１８Ｌにも電圧が印加され、オン画素の反転画素に１２Ｖの電圧が印加され、オフ画素の反転画素に２４Ｖの電圧が印加される。ただし、単純マトリクス構造を有する画素表示部１８では表示素子１８Ｅの電極が繋がっているため、非選択ライン１８Ｕの全表示素子１８Ｅが＋６Ｖ又は−６Ｖに充電し終えるまでは１２Ｖ又は２４Ｖに到達することはない。極性設定は負極性のままであるので、オペアンプ電源は低電圧側１３Ｖ電源が非選択画素±６Ｖの充電に使用される。

図１４は、第２のフェーズＰｈ２における電圧印加の例を示す。図１４中、図１３と同一部分には同一符号を付し、その説明は省略する。図１４において、表示素子１８Ｅ１，１８Ｅ２はオフ画素であり、表示素子１８Ｅ３はオン画素である。第２のフェーズＰｈ２では、非選択ライン１８Ｕの表示素子１８Ｅに印加されている＋６Ｖの電圧の極性反転を目的とし、非選択領域１８１の正極性充電が終了次第第３のフェーズＰｈ３へ移行する。従って、選択ライン１８Ｌのオン画素及びオフ画素は＋６Ｖ以上の電圧を印加されずに第２のフェーズＰｈ３へ移行することになる。

次に、図１２に示すように、第２のフェーズＰｈ２からフェーズＰｈ３に移る。第３のフェーズＰｈ３への移行時の制御として、切替制御信号ＣＮＴに応答して画像データＤａｔａのオン／オフ状態、即ち、極性を反転回路部で再度反転してセグメントドライバ１６に入力する。パルス極性制御信号ＦＲは、正極性設定へ変更される。第３のフェーズＰｈ３では、画像データＤａｔａの極性の再反転により元の極性の画像データＤａｔａに戻っており、第１のフェーズＰｈ１との違いはパルス極性制御信号ＦＲにより極性が負極性設定から正極設定に変わったことである。このとき、セグメントドライバ１６はオン画素にＶ０＝２４Ｖなる電圧を印加し、オフ画素にはＶ２１Ｓ＝１２Ｖなる電圧を印加する。コモンドライバ１７は、選択ライン１８ＬにＶ５＝０Ｖなる電圧を印加し、非選択ライン１８ＵにＶ２１Ｃ＝１８Ｖなる電圧を印加する。

図１５は、第３フェーズＰｈ２における電圧印加の例を示す。図１５中、図１３及び図１４と同一部分には同一符号を付し、その説明は省略する。図１５において、表示素子１８Ｅ１はオン画素であり、表示素子１８Ｅ２，１８Ｅ３はオフ画素である。第３のフェーズＰｈ３では、オン画素には２４Ｖ−０Ｖ＝２４Ｖなる電圧が印加され、オフ画素には１２Ｖ−０Ｖ＝１２Ｖなる電圧が印加される。又、残りの非選択ライン１８Ｕの画素には２４Ｖ−１８Ｖ＝＋６Ｖ又は１２Ｖ−１８Ｖ＝−６Ｖなる電圧が印加される。非選択ライン１８Ｕの表示素子１８Ｅは第２のフェーズＰｈ２で既に充電されているため、非選択ライン１８Ｕは＋６Ｖの電圧を保持（又は、維持）するだけで良く、充電されることは無い。図１５に示す電圧Ｖｕｓｔの丸Ｔで囲んだ期間では、非選択ライン１９Ｕの表示素子１８Ｅが＋６Ｖで充電される。従って、第３のフェーズＰｈ３では、選択ライン１８Ｌの１ラインに印加される電圧のみが、２５Ｖの高電圧側の電源からの電源電圧Ｖ１で駆動される増幅回路（即ち、オペアンプ）１３２０が出力する駆動電圧に基づくものとなる。このように、一度に駆動される選択ライン１８Ｌは１ラインのみであるため、駆動に伴う負荷は従来の駆動方式と比べると比較的小さい。

最後に、正極性で正規の電圧印加時間が経過した後、次に走査するべきラインが選択ライン１８Ｌとして選択され、処理は第１のフェーズＰｈ１へ戻る。以下同様にして、各選択ライン１８Ｌが選択される毎に、上記の第１〜第３のフェーズＰｈ１〜Ｐｈ３が繰り返される。

本実施例では、第１のフェーズＰｈ１から第３のフェーズＰｈ３へ移行する際に第２のフェーズＰｈ２を経由する。この第２のフェーズＰｈ２では、続く第３のフェーズＰｈ３における非選択ライン１８Ｕの表示素子１８Ｅの充電を事前に行っておく。多電圧生成部１３は上記の如き構成の電圧供給回路を有するので、第１のフェーズＰｈ１及び第２のフェーズＰｈ２の処理は１３Ｖの低電圧側の電源からの電源電圧Ｖ２で駆動される増幅回路（即ち、オペアンプ）１３２０が出力する駆動電圧に基づくものとなり、２５Ｖの高電圧側の電源からの電源電圧Ｖ１で駆動される増幅回路（即ち、オペアンプ）１３２０が出力する駆動電圧に基づく処理は第３のフェーズＰｈ３において選択ライン１８Ｌに対してのみ行われる。このように、表示素子部１８内の大部分の表示素子１８Ｅに対する処理が低電圧側の電源からの電源電圧Ｖ２で駆動される増幅回路（即ち、オペアンプ）１３２０が出力する駆動電圧に基づくものなので、従来の駆動方法と比べると表示装置１の消費電力を低減することができる。

図１６は、本発明の他の実施例における表示装置の一例を示すブロック図である。図１６中、図１と同一部分には同一符号を付し、その説明は省略する。

図１６に示す表示装置１１１では、ホスト装置としてＣＰＵ２２０が設けられており、図１の反転回路の代わりにインバータ回路２２１及びスイッチ回路２２２で形成された反転回路部が設けられている。反転回路部は、ドライバ制御回路１５又はＣＰＵ２２０等からスイッチ回路２２２に入力される切替制御信号ＣＮＴに応答して、画像データをそのままの極性で、或いは、極性を反転してドライバ制御回路１５を経由してセグメントドライバ１６に入力する。上記の如く、反転回路部は、表示素子部１８への負極性の電圧の印加と正極性の電圧の印加の間に、表示素子部１８に供給される画像データを反転させて表示素子の充電を行い、再度画像データを反転する。表示装置１１１の動作のタイミングは、図１２と共に説明したタイミングと同じである。

図１７は、多電圧生成部１３の更に他の例を説明する図である。図１７中、図１１と同一部分には同一符号を付し、その説明は省略する。

図１７は、多電圧生成部１３において、昇圧部１２からのリファレンス電圧Ｖｒｅｆに基づいて各種電圧を生成する電圧供給回路を示す。この電圧供給回路は、抵抗群１３１と、増幅回路部１３２１，１３２２，１３２３を含む増幅回路群１３１Ｂを有する。増幅回路部１３２１，１３２２，１３２３は、抵抗群１３１の隣接する抵抗を接続するノードに接続された複数の増幅回路１３２０を有する。各増幅回路１３２０は、オペアンプで形成されている。

増幅回路部１３２１内の増幅回路１３２０（即ち、オペアンプ）は、例えば２５Ｖの電源電圧Ｖ１で駆動される。又、増幅回路部１３２２内の増幅回路１３２０（即ち、オペアンプ）は、例えば１３Ｖの電源電圧Ｖ２で駆動される。更に、増幅回路部１３２３内の増幅回路１３２０（即ち、オペアンプ）は、例えば７Ｖの電源電圧Ｖ３で駆動される。電源電圧Ｖ１，Ｖ２，Ｖ３（Ｖ１＞Ｖ２＞Ｖ３）は、別々の電源から供給される。増幅回路部１３２１は、駆動電圧Ｖ０＝２４Ｖ、Ｖ２１Ｃ＝１８Ｖ、及びＶ２１Ｓ＝１２Ｖを出力する。増幅回路部１３２２は、駆動電圧Ｖ３４Ｓ＝１２Ｖを出力し、増幅回路部１３２３は、駆動電圧Ｖ３４Ｃ＝６Ｖを出力する。

このように、図１７の多電圧生成部１３では、増幅回路群１３１Ｂ内の増幅回路（即ち、オペアンプ）１３２０を駆動する電源に、高電圧側の２５Ｖと、中電圧側の１３Ｖと、低電圧側の７Ｖの３個の別々の電源を用いている。この例では、３種類の電源電圧は、駆動電圧に対するマージンを考慮して２５Ｖ、１３Ｖ及び７Ｖであるが、電圧値はこれらに限定されるものではない。電源電圧までの電圧を出力可能な所謂レール・ツー・レール（Rail-to-Rail）タイプのオペアンプを用いる場合であれば、上記の如き電圧値の駆動電圧Ｖ０，Ｖ２１Ｃ，Ｖ２１Ｓ，Ｖ３４Ｓ，Ｖ３４Ｃを出力する場合の３種類の電源電圧は例えば２４Ｖ、１２Ｖ、及び６Ｖであっても良い。このように、増幅回路群内の増幅回路部の数、即ち、増幅回路群内の増幅回路部を駆動する電源の数は、２個に限定されず、３個以上であっても良い。

尚、電圧Ｖ０，Ｖ２１Ｓ，Ｖ２１Ｃ，Ｖ３４Ｓ，Ｖ３４Ｃ，Ｖ５の電圧値は、上記の関係を満たすものであれば、上記各実施例における電圧値に限定されないことは言うまでもない。

以上の実施例を含む実施形態に関し、更に以下の付記を開示する。
（付記１）
表示装置の表示素子部内にマトリクス状に配置された表示素子を駆動する駆動回路部に駆動電圧を供給して駆動する駆動方法であって、
第１の電源からの電源電圧で駆動される第１の回路と、前記第１の電源より低い電源電圧を供給する第２の電源からの電源電圧で駆動される第２の回路とから駆動電圧を供給する工程と、
前記駆動回路部により前記表示素子部の非選択領域内の表示素子に対して、前記第２の回路からの駆動電圧による充電を行う工程と、
前記第２の回路からの駆動電圧を用いて前記非選択領域内の表示素子の電圧を維持する工程と、
前記表示素子部への負極性の電圧の印加と正極性の電圧の印加の間に、前記表示素子部に供給される画像データの極性を第一反転させて前記表示素子の充電を行う工程と、
前記第一反転させた画像データの極性を第二反転する工程とを含むことを特徴とする駆動方法。
（付記２）
前記負極性の電圧の印加を前記正極性の電圧の印加より先に行うことを特徴とする付記１記載の駆動方法。
（付記３）
極性が前記第一反転した画像データを前記非選択領域内の表示素子の充電が終了までの時間だけ前記表示素子部に供給することを特徴とする付記２記載の駆動方法。
（付記４）
前記第一反転させた画像データの極性を前記第二反転した場合に、正極性の駆動電圧を前記駆動回路部に供給することを特徴とする付記２又は３記載の駆動方法。
（付記５）
前記駆動回路部による前記表示素子部への前記正極性の電圧の印加時間は、前記負極性の電圧の印加時間より、前記第一反転された画像データが前記表示素子部に供給される時間に対応する時間だけ短いことを特徴とする付記２乃至４のいずれか１項記載の駆動方法。
（付記６）
マトリクス状に配置された表示素子を有する表示素子部と、
画像データ及び駆動電圧に基づいて前記表示素子部を駆動する駆動回路部と、
第１の電源からの電源電圧で駆動される第１の回路と、前記第１の電源より低い電源電圧を供給する第２の電源からの電源電圧で駆動される第２の回路を有し、前記駆動電圧を前記駆動回路部に供給する電圧供給回路と、
前記画像データをそのままの極性で、或いは、極性を反転して前記駆動回路部に入力する反転回路部とを備え、
前記駆動回路部は、前記表示素子部の非選択領域内の表示素子に対して、前記第２の回路からの駆動電圧による充電を行うと共に、前記第２の回路からの駆動電圧を用いて前記非選択領域内の表示素子の電圧を維持し、
前記反転回路部は、前記表示素子部への負極性の電圧の印加と正極性の電圧の印加の間に、前記表示素子部に供給される画像データの極性を第一反転した表示素子に対して充電を行うと共に、前記第一反転させた画像データの極性を第二反転することを特徴とする表示装置。
（付記７）
前記電圧供給回路は、前記負極性の電圧の印加を前記正極性の電圧の印加より先に行うように前記駆動回路部に駆動電圧を供給することを特徴とする付記６記載の表示装置。
（付記８）
前記反転回路部は、極性が前記第一反転した画像データを、前記非選択領域内の表示素子の充電が終了までの時間だけ前記表示素子部に供給することを特徴とする付記７記載の表示装置。
（付記９）
前記電圧供給回路は、前記反転回路部が前記第一反転させた画像データの極性を前記第二反転した場合に、正極性の駆動電圧を前記駆動回路部に供給することを特徴とする付記７又は８記載の表示装置。
（付記１０）
前記駆動回路部による前記表示素子部への前記正極性の駆動電圧の印加時間は、前記負極性の駆動電圧の印加時間より、前記第一反転された画像データが前記表示素子部に供給される時間に対応する時間だけ短いことを特徴とする付記７乃至９のいずれか１項記載の表示装置。
（付記１１）
前記表示素子部は、コレステリック液晶を有することを特徴とする付記６乃至１０のいずれか１項記載の表示装置。
（付記１２）
前記表示素子部は、柔軟性を有する構造を備えることを特徴とする付記１１記載の表示装置。

以上、開示の駆動方法及び表示装置を実施例により説明したが、本発明は上記実施例に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能であることは言うまでもない。

１，１１１ 表示装置
１１ 電源
１２ 昇圧部
１３ 多電圧生成部
１４ クロック生成部
１５ ドライバ制御回路
１６ セグメントドライバ
１７ コモンドライバ
１８ 表示素子部
２１，２２１ インバータ回路
２２，２２２ スイッチ回路
２２０ ＣＰＵ

Claims (6)

1. 表示装置の表示素子部内にマトリクス状に配置された表示素子を駆動する駆動回路部に駆動電圧を供給して駆動する駆動方法であって、
   第１の電源からの電源電圧で駆動される第１の回路と、前記第１の電源より低い電源電圧を供給する第２の電源からの電源電圧で駆動される第２の回路とから駆動電圧を供給する工程と、
   前記駆動回路部により前記表示素子部の非選択領域内の表示素子に対して、前記第２の回路からの駆動電圧による充電を行う工程と、
   前記第２の回路からの駆動電圧を用いて前記非選択領域内の表示素子の電圧を維持する工程と、
   前記表示素子部への負極性の電圧の印加と正極性の電圧の印加の間に、前記表示素子部に供給される画像データの極性を第一反転させて前記表示素子の充電を行う工程と、
   前記第一反転させた画像データの極性を第二反転する工程とを含むことを特徴とする駆動方法。
2. マトリクス状に配置された表示素子を有する表示素子部と、
   画像データ及び駆動電圧に基づいて前記表示素子部を駆動する駆動回路部と、
   第１の電源からの電源電圧で駆動される第１の回路と、前記第１の電源より低い電源電圧を供給する第２の電源からの電源電圧で駆動される第２の回路を有し、前記駆動電圧を前記駆動回路部に供給する電圧供給回路と、
   前記画像データをそのままの極性で、或いは、極性を反転して前記駆動回路部に入力する反転回路部とを備え、
   前記駆動回路部は、前記表示素子部の非選択領域内の表示素子に対して、前記第２の回路からの駆動電圧による充電を行うと共に、前記第２の回路からの駆動電圧を用いて前記非選択領域内の表示素子の電圧を維持し、
   前記反転回路部は、前記表示素子部への負極性の電圧の印加と正極性の電圧の印加の間に、前記表示素子部に供給される画像データの極性を第一反転した表示素子に対して充電を行うと共に、前記第一反転させた画像データの極性を第二反転することを特徴とする表示装置。
3. 前記電圧供給回路は、前記負極性の電圧の印加を前記正極性の電圧の印加より先に行うように前記駆動回路部に駆動電圧を供給することを特徴とする請求項２記載の表示装置。
4. 前記反転回路部は、極性が前記第一反転した画像データを、前記非選択領域内の表示素子の充電が終了までの時間だけ前記表示素子部に供給することを特徴とする請求項３記載の表示装置。
5. 前記電圧供給回路は、前記反転回路部が前記第一反転させた画像データの極性を前記第二反転した場合に、正極性の駆動電圧を前記駆動回路部に供給することを特徴とする請求項３又は４記載の表示装置。
6. 前記駆動回路部による前記表示素子部への前記正極性の駆動電圧の印加時間は、前記負極性の駆動電圧の印加時間より、前記第一反転された画像データが前記表示素子部に供給される時間に対応する時間だけ短いことを特徴とする請求項３乃至５のいずれか１項記載の表示装置。

Images