Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2012009609A - 多層回路基板 - Google Patents
[go: Go Back, main page]

JP2012009609A - 多層回路基板 - Google Patents

多層回路基板 Download PDF

Info

Publication number
JP2012009609A
JP2012009609A JP2010143896A JP2010143896A JP2012009609A JP 2012009609 A JP2012009609 A JP 2012009609A JP 2010143896 A JP2010143896 A JP 2010143896A JP 2010143896 A JP2010143896 A JP 2010143896A JP 2012009609 A JP2012009609 A JP 2012009609A
Authority
JP
Japan
Prior art keywords
pad
circuit board
substrate body
metal plate
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010143896A
Other languages
English (en)
Inventor
Naoki Tani
直樹 谷
Shigeki Nagase
茂樹 長瀬
Motoo Nakai
基生 中井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JTEKT Corp
Original Assignee
JTEKT Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JTEKT Corp filed Critical JTEKT Corp
Priority to JP2010143896A priority Critical patent/JP2012009609A/ja
Publication of JP2012009609A publication Critical patent/JP2012009609A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

【課題】多層回路基板において、基板本体と、基板本体に実装される部品との接続状態をより良くする。
【解決手段】多層回路基板1の基板本体2は、積層された複数の絶縁層11間に導電層12が配置された構成である。基板本体2にビア18,25が形成されている。ビア18,25上における基板本体2の表面2aには、導電性のパッド4が設けられている。パッド4上には、金属板6が配置されている。金属板6上には、半導体素子8が実装されている。
【選択図】図1

Description

本発明は、多層回路基板に関する。
電動モータ等を制御するための回路基板には、例えば、セラミック基板の表面および裏面に導体パターンを形成したもの(例えば、特許文献1参照)や、絶縁層および導電層を交互に積層した多層回路基板がある。
特開2007−109880号公報
上記多層回路基板には導電層同士を電気的に接続するビアが設けられることがある。ビアは、例えば、多層回路基板の厚み方向に延びた孔部と、孔部内に配置された合成樹脂とによって形成されている。孔部の内周面には、めっき層が設けられており、このめっき層によって、導電層同士が電気的に接続されている。ビアの上方には、例えば金めっきからなるパッドが設けられている。このパッドに半導体素子等の電子部品が半田付けされたり、ボンディングワイヤが接合されたりする。また、ビアには放熱のために設けられるものもあり、パッドに実装された半導体素子等からの熱は、ビアの合成樹脂部材およびめっき層を通って、多層回路基板の裏面側に伝わる。
しかしながら、多層回路基板の製造時にビアの孔部に充填された合成樹脂材料は、孔部に充填された後、収縮する傾向にある。このため、合成樹脂の収縮に伴って、パッドが窪み、パッドの表面が平坦でなくなってしまう。このように、パッドの表面に窪みができると、パッドに電子部品を半田付けする際に半田に多くのボイドが発生する原因となる。また、パッドにボンディングワイヤを接合する際の接合不良の原因となる。
本発明は、かかる背景のもとでなされたもので、多層回路基板において、基板本体と、基板本体に実装される部品との接続状態をより良くすることを目的とする。
上記目的を達成するため、本発明は、積層された複数の絶縁層(11)間に導電層(12)が配置された基板本体(2)を含む多層回路基板(1;1A)において、前記基板本体に形成されたビア(18,25)と、前記ビア上における前記基板本体の表面(2a)に設けられた導電性のパッド(4)と、前記パッド上に配置された金属板(6)と、を備えることを特徴としている(請求項1)。
本発明によれば、多層回路基板の基板本体にビアが形成されている。これにより、例えば、基板本体の表面に実装された半導体素子等の発熱部品からの熱を、ビアを通して基板本体の裏面側に逃がすことができる。例えば、基板本体に孔を設けることでビアを形成することに起因して、基板本体の表面およびパッドに窪みができることがある。しかしながら、パッド上には金属板が配置されている。これにより、基板本体の表面やパッドの窪み変形の影響は、金属板よりも上の部材にまで伝わらないようにできる。すなわち、金属板の表面が略平坦な状態を維持できる。これにより、例えば、金属板に半導体素子等の発熱部品を半田付けしたときに、半田部材に発生するボイドを少なくできる。また、金属板にボンディングワイヤを接合したときに金属板とボンディングワイヤとの間で接合不良を起こすことを抑制できる。このように、金属板に部品を接続することで、基板本体と部品との接続状態をより良くすることができる。
また、本発明において、前記ビアは、前記基板本体に形成され内周面に導電部(18b,25b)が形成された孔部(18a,25a)と、この孔部内に充填された合成樹脂部材(18c,25c)とを含む場合がある(請求項2)。
この場合、ビアの導電部によって、導電層同士を電気的に接続し得る。また、導電部および合成樹脂部材によって、基板本体の表面からの熱を基板本体の裏面に多く逃がすことができる。これにより、多層回路基板の放熱性能をより高くできる。
また、本発明において、前記ビアは、前記基板本体の表層(11b)と最下層(13)とを接続し電流経路を構成しない所定の放熱用ビア(25)を含む場合がある(請求項3)。この場合、所定の放熱用ビアには、電流が流れないので、ビア自体が発熱することがない。したがって、放熱用ビアによって、基板本体の表面からの熱を、基板本体の裏面により多く逃がすことができる。さらに、基板本体における電流経路は、基板本体に実装される種々の部品(半導体素子等)のレイアウトに左右されるので、電流経路の一部を構成するビアは、配置に制約がある。一方で、所定の放熱用ビアは電流経路を構成しないので、このような配置の制約を受けない。したがって、所定の放熱用ビアの配置の自由度は高く、基板本体の表面からの熱を迅速に基板裏面に逃がす配置が可能となる。その結果、ビアとして、電流経路の一部を構成するビアのみを設けた構成と比べて、基板本体の表面の熱を裏面に逃がす効果を顕著に大きくできる。
また、本発明において、前記パッドは、金めっき層を含む場合がある(請求項4)。
この場合、金めっき層によってパッドを形成することにより、基板本体の表面の導体パターン等の金属部分の劣化および酸化を抑制できる。また、パッドと、金属板との接合性
(接合のし易さ)をより向上できる。特に、パッドと金属板とを半田接合する際の接合性を向上できる。
また、本発明において、前記孔部の直径(D1)は、0.15mm〜0.55mmである場合がある(請求項5)。
孔部の直径が0.15mm未満であれば、孔部内に導電部を形成することが現実的に困難である。また、孔部の直径が0.55mmを超えると、多層回路基板の製造時において、合成樹脂部材の材料が孔部内で収縮する量が大きくなる。その結果、基板本体の表面およびパッドの窪みが大きくなり、パッドと金属板との接合力が低下するおそれがある。したがって、孔部の直径は、0.15mm〜0.55mmであることが好ましく、0.15mm〜0.5mmであることがより好ましい。
なお、上記において、括弧内の数字等は、後述する実施形態における対応構成要素の参照符号を表すものであるが、これらの参照符号により特許請求の範囲を限定する趣旨ではない。
本発明の一実施形態にかかる多層回路基板の概略構成を示す断面図である。 本発明の別の実施形態の多層回路基板の概略構成を示す主要部の断面図である。 孔部の直径と窪みとの関係を概念的に示すグラフである。 比較例の断面図である。 実施例1の断面図である。 実験結果を示すグラフである。
本発明の好ましい実施形態を添付図面を参照しつつ説明する。
図1は、本発明の一実施形態にかかる多層回路基板1の概略構成を示す断面図である。図1を参照して、多層回路基板1は、例えば、電動パワーステアリング装置の電動モータ(ブラシレスモータ)を駆動するためのパワー回路基板である。
多層回路基板1は、基板本体2と、基板本体2の裏面2bに実装されたアルミニウム板等の金属板からなる放熱板3と、基板本体2の表面2aに形成されたパッド4と、パッド4に第1半田部材5を用いて接続された導電性の金属板(ヒートスプレッダ)6と、金属板6に第2半田部材7を用いて接続されたFET(Field Effect Transistor)等の半導体素子8と、半導体素子8に接続されたボンディングワイヤ9と、を備えている。
基板本体2は、複数(本実施形態において、3つ)の絶縁層11が上下に積層され、且つ、隣り合う絶縁層11間にそれぞれ導電層12が配置された多層回路基板である。絶縁層11は、例えば、ガラス繊維に絶縁性樹脂を含浸させた化合物(いわゆる、プリプレグ)である。導電層12は、銅等の熱伝導性に優れた金属を用いて形成されている。
絶縁層11のうちの最下層の絶縁層11aは、絶縁性の接着層13と接着されている。この絶縁層11aと接着層13との間には、導電層10が配置されている。導電層10は、導電層12と同様の材料で形成されている。最下層の導電層10は、接着層13を介して、放熱板3に接続されている。接着層13は、絶縁層11aおよび導電層10と、放熱板3とに接着されている。
多層回路基板1の実装面としての表面2aは、最上層の絶縁層11bと、導電層14,15とによって形成されている。導電層14上に、導電性のパッド4が形成されている。パッド4は、導電層14(表面2a)上に形成された金めっき層等のめっき層である。導電層14にパッド4が形成されていることにより、導電層14の上面(外表面)の劣化および酸化を抑制できる。また、金属板6と導電層14との接合性(接合力の強さ等)を向上できる。
金属板6は、パッド4の窪みの有無に拘わらず基板本体2と半導体素子8との実装状態をよくするために設けられている。金属板6は、例えば、銅等の金属製の薄板である。金属板6は、パッド4の表面(上面)の略全部を覆っている。この金属板6の厚みは、導電層14の厚みよりも大きくてもよいし、同じでもよいし、小さくてもよい。
半導体素子8は、例えば下面にドレン電極が露出した構成であり、このドレン電極が、第2半田部材7を用いて金属板6に接続されている。このように、半導体素子8は、ベアチップ実装されており、第2半田部材7を用いて金属板6に固定され、且つ電気的に接続されている。
半導体素子8の上面には、ボンディングワイヤ9の一端がワイヤボンディングによって接合されている。ボンディングワイヤ9の他端は、導電層15にワイヤボンディングによって接合されている。
導電層14は、回路基板2の厚み方向に並ぶ導電層10,12に複数のビア18を介して電気的に接続されている。なお、ビア18は、1つでもよい。
ビア18は、基板本体2の最上層の導電層14と、他の導電層10,12とを電気的に接続する層間接続部材として設けられている。また、ビア18は、半導体素子8の熱を放熱板3に逃がす放熱部材として設けられている。各ビア18は、金属板6,パッド4および導電層14の下方に配置されている。
各ビア18は、基板本体2に形成された孔部18aと、孔部18aの内周面に形成された導電部としてのめっき層18bと、孔部18aのめっき層18b内に充填された合成樹脂部材18cとを含んでいる。
孔部18aは、上下方向(基板本体2の厚み方向)に関して、最上層の絶縁部11bから最下層の導電層10にかけて延びている。孔部18a内の空間は、円柱状に形成されている。めっき層18bは、上下方向に並ぶ導電層10,12,14を電気的に接続するために設けられている。
めっき層18bは、例えば、銅等の、導電性および熱伝導性に優れた金属のめっき層である。合成樹脂部材18cは、絶縁性の部材であり、半導体素子8からの熱を放熱板3に逃がすために設けられている。なお、合成樹脂部材18cは、導電性部材であってもよい。
孔部18aの直径D1は、0.15mm〜0.55mmの範囲に設定されている。孔部18aの直径D1が0.15mm未満であると、孔部18aの直径が小さすぎることにより、孔部18aにめっき層18bを形成することが困難となる。
一方、孔部18aの直径D1が0.55mmを超えると、孔部18a内に充填される合成樹脂部材18cの体積が大きくなる。このため、孔部18aに樹脂材料を充填して合成樹脂部材18cを形成する際に、樹脂材料の冷却等に伴う収縮量が大きくなる。その結果、合成樹脂部材18cや、合成樹脂部材18cの上方に配置されている導電層14や、パッド4や第1半田部材5に窪みが生じ易くなる。
すなわち、孔部18aの直径D1が0.55mmを超えている場合、図2に示す多層回路基板1Aが製造される。多層回路基板1Aは、合成樹脂部材18cに窪み16が形成され、導電層14に窪み19が形成され、パッド4に窪み20が形成され、且つ第1半田部材5に窪み21が形成された構成となっている。孔部18aの直径D1と窪み16,19〜21の深さとの関係は、概念的には、図3に示す関係となる。
図2を参照して、このような窪み16,19〜21は、パッド4と導電層14との結合力や、導電層14と基板本体2との結合力が低くなる原因となる。また、窪み16,19〜21は、第1半田部材5を介したパッド4と金属板6との結合力が低くなる原因となる。但し、平坦な金属板6があることで、窪み16,19〜21の影響は、金属板6の上方の部材には及ばない。したがって、第2半田部材7を介した金属板6と半導体素子8との結合力は、十分に確保される。その結果、パッド4と半導体素子8との結合力を十分に確保できる。なお、多層回路基板1Aのうち、多層回路基板1と同様の構成には、図に同様の符号を付して説明を省略している。
一方で、例えば、図4に示すように、金属板6を用いていない多層回路基板200を考える。多層回路基板200は、金属板6が設けられていない点以外は、多層回路基板1Aと同様の構成を有している。この多層回路基板200では、第1半田部材5に窪み21が形成されているので、半導体素子8と、第1半田部材5との結合力が大きく低下し、その結果、半導体素子8とパッド4との結合力が大きく低下してしまう。また、半導体素子8と、第1半田部材5およびパッド4との線膨張係数が異なることから、パッド4、導電層14,基板本体2およびビア18それぞれの結合力が低下してしまう。
これに対して、図2に示すように、本実施形態では、パッド4の上方に平坦で線膨張係数が導電層14に近い金属板6を配置している。さらに、金属板6等を介してパッド4に半導体素子8を実装している。このため、半導体素子8と、半導体素子8を支持する金属板6との結合力は、窪み16,19〜21があっても大きくは低下しない。
なお、パッド4と金属板6との結合力を高くするためには、図1に示す多層回路基板1のように、パッド4に実質的に窪みが無いことが好ましい。したがって、孔部18aの直径D1は、0.55mm以下であることが好ましく、0.5mm以下であることがより好ましい。
孔部18aの直径D1を0.55mm以下にすることで、パッド4にできる窪みの深さを0.1mm以下にすることができる。これにより、パッド4および第1半田部材5に実質的に窪みが無い状態を実現できる。また、孔部18aの直径D1を0.55mm以下、好ましくは0.5mm以下にすることで、めっき層18bの強度を十分に確保することができる。
なお、本実施形態では、各ビア18は、上下に並ぶ全ての導電層10,12,14を接続する構成であるけれども、これに限定されない。例えば、ビア18は、上下に並ぶ一部の導電層のみを電気的に接続する構成であってもよい。上下に並ぶ導電層10,12,14が、それぞれ、電源層、GND層、およびモータ出力・駆動信号出力用層を有している場合に、必要に応じて2つまたは3つの導電層のみを接続するビアを設けてもよい。
上記の構成により、半導体素子8からの熱は、各ビア18のめっき層18bおよび合成樹脂部材18cに伝わり、さらに接着層13を介して放熱板3に伝わるようになっている。
上記のビア18は、以下のようにして製作される。すなわち、まず、ビア18が形成されていない状態の単品の基板本体2にドリル等で孔部18aを形成する。次いで、孔部18aの内部にめっき処理によりめっき層18bを形成する。次いで、孔部18aのめっき層18b内に合成樹脂部材18cの材料である樹脂材料を充填し、固める。
素子実装基板1は、所定の放熱用ビア25をさらに備えている。放熱用ビア25は、半導体素子8の熱を放熱板3に逃がす放熱部材として設けられている。この放熱用ビア25は、電流経路としての機能は有していない。放熱用ビア25は、1または複数(本実施形態において、1つ)設けられている。放熱用ビア25は、ビア18に隣接して配置されており、金属板6,パッド4および導電層14の下方に配置されている。
放熱用ビア25は、基板本体2の表層としての絶縁層11bと、基板本体2の最下層としての接着層13とを接続しており、且つ、絶縁層11bと放熱板3とを接続している。なお、放熱用ビア25は、絶縁層11bに接続されていればよく、放熱板3に直接接続されていなくてもよい。
放熱用ビア25は、基板本体2に形成された孔部25aと、孔部25aの内周面に形成された導電部としてのめっき層25bと、孔部25aのめっき層25b内に充填された合成樹脂部材25cとを含んでいる。
孔部25a内の空間は、円柱状に形成されている。孔部25aの直径は、孔部18aの直径と同様に設定されている。めっき層25bの材料は、めっき層18bの材料と同様である。合成樹脂部材25cの材料は、合成樹脂部材18cの材料と同様である。
上記の構成により、半導体素子8からの熱は、放熱用ビア25のめっき層25bおよび合成樹脂部材25cに伝わり、さらに放熱板3に伝わるようになっている。
以上説明したように、本実施形態によれば、基板本体2にビア18が形成されている。これにより、基板本体2の表面2aに実装された半導体素子8からの熱を、ビア18,25を通して基板本体2の裏面2b(放熱板3)に逃がすことができる。
また、基板本体2に孔部18a,25aを設けてビア18,25を形成し、孔部18a,25a内に合成樹脂部材18c,25cを充填することに起因して、基板本体2の表面2aおよびパッド4に窪み19,20等の窪みができることがある。しかしながら、パッド4上には金属板6が配置されている。これにより、基板本体2の表面2aやパッド4等の窪み16,19〜21による変形の影響は、金属板6よりも上の半導体素子8等にまで伝わらないようにできる。すなわち、金属板6の表面(上面)が略平坦な状態を維持できる。
これにより、金属板6に半導体素子8を半田付けしたときに、第2半田部材7に発生するボイドを少なくでき、接合不良を抑制できる。このように、金属板6に半導体素子8を実装することで、基板本体2と半導体素子8との接続状態をより良くすることができる。
さらに、ビア18のめっき層18bによって、基板本体2の導電層10,12,14同士を電気的に接続することができる。また、めっき層18b,25bおよび合成樹脂部材18c,25cによって、基板本体2の表面2aからの熱を、基板本体2の裏面2bに向けて、多く逃がすことができる。これにより、多層回路基板1の放熱性能を高くできる。
また、放熱用ビア25には、電流が流れないので、放熱用ビア25自体が発熱することがない。したがって、放熱用ビア25によって、基板本体2の表面2aからの熱を、基板本体2の裏面2bにより多く逃がすことができる。
さらに、基板本体2における電流経路は、基板本体2に実装される種々の部品(半導体素子8等)のレイアウトに左右されるので、基板本体2における電流経路の一部を構成するビア18は、配置に制約がある。一方で、放熱用ビア25は電流経路を構成しないので、このような配置の制約を受けない。したがって、放熱用ビア25の配置の自由度は高く、基板本体2の表面2aからの熱を迅速に基板裏面に逃がす配置が可能となる。その結果、ビアとして、電流経路の一部を構成するビア18のみを設けた構成と比べて、基板本体2の表面2aの熱を裏面2bに逃がす効果を顕著に大きくできる。
また、金めっき層によってパッド4を形成することにより、基板本体2の表面2aの導電部14の金属部分の劣化および酸化を抑制できる。また、パッド4と、金属板6との接合性(接合のし易さ)をより向上できる。特に、パッド4と金属板6とを半田接合する際の接合性を向上できる。
さらに、ビア18の孔部18aの直径D1は、0.15mm〜0.55mmに設定されている。直径D1が0.15mm未満であれば、孔部18a内にめっき層18bを形成することが現実的に困難である。また、孔部18aの直径D1が0.55mmを超えると、多層回路基板1Aの製造時において、合成樹脂部材18cの材料が孔部18a内で収縮する量が大きくなる。その結果、基板本体2の表面2aやパッド4等の窪み16,19〜21が大きくなり、パッド4と金属板6との接合力が低下する。したがって、多層回路基板1のように、孔部18aの直径は、0.15mm〜0.55mmであることが好ましく、0.15mm〜0.5mmであることがより好ましい。
さらに、パッド4と第2半田部材7との間に金属板6を配置している。すなわち、熱膨張係数の差の大きいパッド4(金めっき層)と半導体素子8との間に金属板6を配置している。これにより、パッド4と、半導体素子8との熱膨張差により生じる応力を緩和できる。その結果、第2半田部材7にクラックが入ることや、パッド4と基板本体2との間にクラックが入ることを抑制できる。
本発明は、以上の実施形態の内容に限定されるものではなく、請求項記載の範囲内において種々の変更が可能である。
例えば、金属板6とボンディングワイヤ9とをワイヤボンディングにより接合してもよい。この場合、金属板6が平坦であるので、金属板6とボンディングワイヤ9との間で接合不良を起こすことを抑制できる。
また、合成樹脂部材18cに代えて、金属粉末を含むペーストを固めた部材を用いてもよい。さらに、孔部18aの直径D1は、0.55mm以下が好ましいと説明したけれども、0.55mmより大きくてもよい。また、金属板6上に実装される電子部品は、半導体素子8に限らず、他の電気素子でもよい。
図5に示す実施例1を作製した。実施例1は、基板本体と、第1ビアおよび第2ビアと、第1および第2パッドと、金属板と、半導体素子と、ボンディングワイヤと、を備えている。
基板本体は、図1の基板本体2と同様の構成を有している。第1および第2ビアは、基板本体に形成されており、図1のビア18と同様の構成を有している。
第1および第2パッドは、図1のパッド4と同様の金めっき層である。これら第1パッドおよび第2パッドは、それぞれ、基板本体の表面に形成されており、第1ビアおよび第2ビアのそれぞれの上方に配置されている。
金属板は、図1の金属板6と同様の金属板であり、第1パッド上に配置されている。半導体素子は、図1の半導体素子8と同様の半導体素子であり、金属板上に配置されている。ボンディングワイヤは、半導体素子および第2パッドにワイヤボンディングにより接合されている。ボンディングワイヤの一端および他端は、それぞれ、第1ビアおよび第2ビアの真上に配置されている。
また、実施例1と同様の実施例2〜6を作製した。各実施例は、各ビアの孔部の直径が異なっている点以外は、同様の構成を有している。
以下に、各実施例の孔部の直径を示す。
実施例1:0.35mm
実施例2:0.50mm
実施例3:0.65mm
実施例4:0.85mm
実施例5:1.00mm
実施例6:1.20mm
実施例1〜6のそれぞれを治具等で固定しておき、ボンディングワイヤの中央をプル試験機で垂直に持ち上げた。そして、ボンディングワイヤが半導体素子または第2パッドから引き剥がされるときの荷重(プル荷重)を測定した。この測定は、実施例1〜6のそれぞれについて、3回行った。
結果を表1に示す。また、表1のそれぞれの平均値のグラフを図6に示す。
Figure 2012009609
表1および図6を参照して、プル荷重の平均値が12N以上であれば、実際の使用に対して極めて良好に耐え得る強度であるとして、◎の評価とした。また、プル荷重の平均値が9N以上であれば、良好な強度であるとして、○の評価とした。
実施例1,2は、プル荷重の平均値が12Nを超えており、実際の使用に対して極めて良好に耐え得る高い強度を有していることが実証された。すなわち、孔部の直径が0.55mm以下であれば、プル荷重の平均値が12Nを超える高い値を有しており、実際の使用に対して極めて良好に耐え得る高い強度を有することが分かる。
また、実施例3〜6は、プル荷重の平均値が9Nを超えており、良好な強度を有していることが実証された。
なお、孔部の直径が所定値以上になると、孔部の直径に拘わらず、略一定のプル強度になると考えられる。
1,1A…多層回路基板、2…基板本体、2a…基板本体の表面、4…パッド、6…金属板、11…絶縁層、11b…絶縁層(基板本体の表層)、12…導電層、13…接着層(基板本体の最下層)、18,25…ビア、18a,25a…孔部、18b,25b…めっき層(導電部)、18c,25c…合成樹脂部材、D1…孔部の直径。

Claims (5)

  1. 積層された複数の絶縁層間に導電層が配置された基板本体を含む多層回路基板において、
    前記基板本体に形成されたビアと、
    前記ビア上における前記基板本体の表面に設けられた導電性のパッドと、
    前記パッド上に配置された金属板と、を備えることを特徴とする多層回路基板。
  2. 請求項1において、前記ビアは、前記基板本体に形成され内周面に導電部が形成された孔部と、この孔部内に充填された合成樹脂部材とを含むことを特徴とする多層回路基板。
  3. 請求項1または2において、前記ビアは、前記基板本体の表層と最下層とを接続し電流経路を構成しない所定の放熱用ビアを含むことを特徴とする多層回路基板。
  4. 請求項1〜3の何れか1項において、前記パッドは、金めっき層を含むことを特徴とする多層回路基板。
  5. 請求項2において、前記孔部の直径は、0.15mm〜0.55mmであることを特徴とする多層回路基板。
JP2010143896A 2010-06-24 2010-06-24 多層回路基板 Pending JP2012009609A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010143896A JP2012009609A (ja) 2010-06-24 2010-06-24 多層回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010143896A JP2012009609A (ja) 2010-06-24 2010-06-24 多層回路基板

Publications (1)

Publication Number Publication Date
JP2012009609A true JP2012009609A (ja) 2012-01-12

Family

ID=45539835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010143896A Pending JP2012009609A (ja) 2010-06-24 2010-06-24 多層回路基板

Country Status (1)

Country Link
JP (1) JP2012009609A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013232511A (ja) * 2012-04-27 2013-11-14 Jtekt Corp 制御装置およびこの装置を備えるモーターユニット
JP2014127522A (ja) * 2012-12-25 2014-07-07 Keihin Corp プリント基板の放熱構造
JP2015211083A (ja) * 2014-04-24 2015-11-24 新光電気工業株式会社 配線基板
KR20160035799A (ko) * 2014-09-24 2016-04-01 삼성전자주식회사 반도체 패키지의 멀티 적층체
CN114747301A (zh) * 2019-11-14 2022-07-12 株式会社村田制作所 电路基板以及电路基板的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216307A (ja) * 1999-01-20 2000-08-04 Nec Corp 増幅装置
JP2009277726A (ja) * 2008-05-12 2009-11-26 Jtekt Corp 積層回路基板、モータ制御装置および車両用操舵装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216307A (ja) * 1999-01-20 2000-08-04 Nec Corp 増幅装置
JP2009277726A (ja) * 2008-05-12 2009-11-26 Jtekt Corp 積層回路基板、モータ制御装置および車両用操舵装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013232511A (ja) * 2012-04-27 2013-11-14 Jtekt Corp 制御装置およびこの装置を備えるモーターユニット
JP2014127522A (ja) * 2012-12-25 2014-07-07 Keihin Corp プリント基板の放熱構造
JP2015211083A (ja) * 2014-04-24 2015-11-24 新光電気工業株式会社 配線基板
KR20160035799A (ko) * 2014-09-24 2016-04-01 삼성전자주식회사 반도체 패키지의 멀티 적층체
KR102222988B1 (ko) 2014-09-24 2021-03-04 삼성전자주식회사 반도체 패키지의 멀티 적층체
CN114747301A (zh) * 2019-11-14 2022-07-12 株式会社村田制作所 电路基板以及电路基板的制造方法
CN114747301B (zh) * 2019-11-14 2024-06-04 株式会社村田制作所 电路基板以及电路基板的制造方法

Similar Documents

Publication Publication Date Title
CN104051377B (zh) 功率覆盖结构及其制作方法
JP7241163B2 (ja) 電子モジュールとその製造方法
KR20170044105A (ko) 접합체, 히트 싱크가 부착된 파워 모듈용 기판, 히트 싱크, 접합체의 제조 방법, 히트 싱크가 부착된 파워 모듈용 기판의 제조 방법, 및 히트 싱크의 제조 방법
JP2012009828A (ja) 多層回路基板
WO2019181428A1 (ja) 絶縁回路基板、及び、絶縁回路基板の製造方法
JP2012009609A (ja) 多層回路基板
JP5018355B2 (ja) モールドパッケージ
JP2008251671A (ja) 放熱基板およびその製造方法および電子部品モジュール
JP5129472B2 (ja) 電力回路パッケージ及びその製作方法
JP5902557B2 (ja) 多層配線基板および電子装置
JP2006269966A (ja) 配線基板およびその製造方法
JP6587795B2 (ja) 回路モジュール
JPH0677350A (ja) 多層セラミックス回路基板
JP7338440B2 (ja) ヒートシンク付き絶縁回路基板及び電子機器
JP2023071204A (ja) パッケージ
JP5865921B2 (ja) 回路基板およびそれを用いた電子装置
JP2013229377A (ja) 回路基板およびそれを用いた電子装置
JP2018207118A (ja) 回路モジュール
JP3285763B2 (ja) 半導体装置
JP2025057047A (ja) 回路基板及び半導体モジュール
JP5777456B2 (ja) セラミック回路基板および電子装置
JP2007324182A (ja) 配線基板および電子装置
JP2011253961A (ja) 信号端子を有するセラミックス回路基板の製造方法
JP6777440B2 (ja) 回路基板および電子装置
JP6258635B2 (ja) 回路基板および電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140123

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140626