JP2015204519A - 通信システム - Google Patents

Abstract

【課題】伝送符号としてパルス幅変調符号を用いる通信システムにおいて、ノイズの発生を抑制する。
【解決手段】車載通信システム１を構成する各ノード３は、電源ＢＴと伝送路７との間に設置されたプルアップ回路および伝送路とグランドラインとを導通，遮断するスイッチ部Ｔ２を備えたドライバ回路３２ａ，３２ｂを有する。通信システムでは、ノードの一つをマスタノード３ａ、該マスタノード以外のノードをスレーブノード３ｂとして、マスタノードが論理値１の伝送符号を常時送信し、論理値０の伝送符号を送信するノードが伝送路上の論理値１の伝送符号のローレベルの幅を延長するようにドライバ回路を駆動する。マスタノードが備える電流制限手段４は、プルアップ回路を介して伝送路に流れる電流を、少なくとも伝送路の信号レベルに応じて制限する。
【選択図】図１

Description

本発明は、伝送符号としてパルス幅変調（ＰＷＭ）符号を使用する通信システムに関する。

車両に搭載される通信システムにおいて、伝送符号としてパルス幅変調（ＰＷＭ）符号を用いるものが知られている（例えば、非特許文献１参照）。
ここで、伝送路上での信号レベルのうち、ハイレベルをレセッシブ、ローレベルをドミナントとして、いずれか一つのノードでもドミナントを出力した場合には、伝送路上の信号レベルがドミナントとなるように、伝送路が構成されているものとする。この場合、この機能を利用し、各ノードが出力する信号を重ね合わせることによって伝送符号の波形が決定するように構成することが考えられる。

即ち、ローレベルの比率の小さいＰＷＭ符号を論理１、ローレベルの比率の大きいＰＷＭ符号を論理０に対応づけて、どのノードも通信を行っていないバスアイドル状態では、いずれか一つのノード（マスタノード）が論理１のＰＷＭ符号を出力する。そして、マスタノード以外のノード（スレーブノード）は、マスタノードが出力する論理１のＰＷＭ符号と重ね合わされると、伝送路上の伝送符号が所望のＰＷＭ符号となる信号を出力する。

具体的には、例えば、スレーブノードが論理１のＰＷＭ符号を出力する時には、符号の全期間に渡ってハイレベルの信号を出力することによって、論理１のＰＷＭ符号を実現する。また、スレーブノードが論理０のＰＷＭ符号を出力する時には、マスタノードが出力する論理１のＰＷＭ符号の一部をハイレベルからローレベルに書き換える信号を出力することによって、論理０のＰＷＭ符号を実現する。

SAE International J1850

ところで、ノードのドライバ回路は、通常、伝送路とグランドラインとを導通，遮断するトランジスタを用いて構成されている。つまり、自ノードの出力をレセッシブにする時にはトランジスタをオフし、ドミナントにする時にはトランジスタをオンする。

このため、上述のようなスレーブノードによる論理０のＰＷＭ符号への書き換えが行われた場合、マスタノードのドライバ回路は、スレーブノードのドライバ回路の出力がローレベルを維持している時に、マスタノードのドライバ回路の出力はローレベルからハイレベルに切り替わる。すると、その瞬間に、電流がマスタノードから符号を書き換えた（即ち、ローレベルを出力している）スレーブノードのドライバ回路に流れ込むことになり、その急激な電流変化によって大きなノイズを発生してしまうという問題があった。

本発明は、上記問題点を解決するために、伝送符号としてパルス幅変調符号を用いる通信システムにおいて、ノイズの発生を抑制することを目的とする。

本発明の通信システムは、電源と伝送路との間に設置されたプルアップ回路および前記伝送路とグランドラインとを導通，遮断するスイッチ部を備えたドライバ回路を有する複数のノードによって構成され、論理値１が論理値０よりローレベルの幅が狭いパルス幅変調符号を伝送符号として使用する。ノードの一つをマスタノード、マスタノード以外のノードをスレーブノードとして、マスタノードが論理値１の伝送符号を常時送信し、論理値０の伝送符号を送信するノードが伝送路上の論理値１の伝送符号のローレベルの幅を延長するようにドライバ回路を駆動する。そして、マスタノードは、電流制限手段を備えており、この電流制限手段は、プルアップ回路を介して伝送路に流れる電流を、少なくとも伝送路の信号レベルに応じて制限する。

つまり、急激な電流変化が生じるのは、マスタノードがハイレベル、かつスレーブノードがローレベルを出力している状態の開始時と終了時であり、その期間は、伝送路の信号レベルがローレベルである期間に含まれる。従って、マスタノードのプルアップ回路を介して伝送路に流れる電流を、伝送路の信号レベルに応じて制限することによって、ノイズの原因となる電流変化を抑制することができる。

なお、特許請求の範囲に記載した括弧内の符号は、一つの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、本発明の技術的範囲を限定するものではない。

また、本発明は、前述した通信システムの他、当該通信システムを構成するノード、そのノードとしてコンピュータを機能させるためのプログラムなど、種々の形態で実現することができる。

第１実施形態の車載通信システムの全体構成図である。 伝送符号の説明図である。 符号化／復号化部の符号化動作を示すタイミング図である。 電流制限部の構成を示す回路図である。 各部の波形、スレーブへの流入電流の変化を示す説明図である。 第２実施形態における制御信号生成回路の構成を示す回路図である。 第３実施形態におけるマスタノードの構成図である。 電流制限部の構成を示す回路図である。 各部の波形、スレーブへの流入電流の変化を示す説明図である。 抵抗切替回路の変形例を示す回路図である。 抵抗切替回路の変形例を示す回路図である。

以下に本発明が適用された実施形態について、図面を用いて説明する。
［第１実施形態］
＜全体構成＞
本発明が適用された車載通信システム１は、図１に示すように、車両に搭載された複数の電子制御装置（ＥＣＵ）３が、バス状の伝送路７を介して相互に通信可能となるように接続されている。以下電子制御装置をノードと称する。

＜伝送路＞
伝送路７は、異なるノード３からハイレベル（レセッシブ）の信号とローレベル（ドミナント）の信号とが同時に出力されると、伝送路７上の信号レベルがローレベルとなるように構成されており、この機能を利用してバス調停を実現する。

伝送路７では、伝送符号として、図２に示すように、ビットの境界で信号レベルがハイレベルからローレベルに変化すると共に、ビットの途中で信号レベルがローレベルからハイレベルに変化するパルス幅変調（ＰＷＭ）符号が用いられ、二値（論理０／論理１）の信号をデューティ比の異なる二つの符号で表現する。以下では、ローレベルの比率（継続時間）がより長い方を論理０符号、より短い方を論理１符号と称する。

具体的には、論理０符号では、１ビットの２／３の期間がローレベル、１／３の期間がハイレベルとなり、論理１符号では、１ビットの１／３の期間がローレベル、２／３の期間がハイレベルとなるように設定されている。従って、伝送路上で論理０符号と論理１符号とが衝突すると、論理０符号が調停勝ちすることになる。つまり、各ＥＣＵ３が出力する信号の波形を重ね合わせたものが、伝送路７上での伝送符号の波形となる。

＜ノード＞
ノード３は、その中の一つが、全体の通信を制御するマスタノード（以下単に「マスタ」という）３ａとして機能し、それ以外の全てが、スレーブノード（以下単に「スレーブ」という）３ｂとして機能し、いわゆるポーリング方式のマスタスレーブ通信を少なくとも実現する。

ノード３は、伝送路７を介した他ノードとの通信によって得られた情報等に基づき、自ノード３に割り当てられた各種処理を実行する信号処理部、信号処理部から供給される送信データを符号化して伝送路７に送出すると共に、伝送路７から信号を受信し復号化した受信データを信号処理部に供給するトランシーバ、車載バッテリ（バッテリ電圧ＢＴ）から給電を受けて信号処理部等を駆動するための制御電源（制御電圧Ｖｃ）を生成する電源回路等を備えている。

このうち、図１では、本発明に関わる部位である出力信号生成部３１ａ，３１ｂおよびドライバ回路３２ａ，３２ｂについて明示する。つまり、レシーバ回路や、レシーバ回路で受信された受信信号を処理する受信信号処理部については、図示を省略している。なお、ドライバ回路３２ａ，３２ｂは、トランシーバの一部を構成するものであり、出力信号生成部３１ａ，３１ｂから供給される送信信号ＴＸに従って伝送路７の信号レベルを切り替える。出力信号生成部３１ａ，３１ｂは、信号処理部およびトランシーバの一部を構成するものであり、ＰＷＭ符号に符号化された送信信号ＴＸを生成する。

また、マスタ３ａおよびスレーブ３ｂは、ほぼ同様の構成を有しているため、図１には、マスタ３ａの構成を示し、スレーブ３ｂの構成については、マスタ３ａとの相違点についてのみ説明する。

＜出力信号生成部＞
出力信号生成部３１ａ，３１ｂは、ドライバ回路３２ａ，３２ｂに供給する符号化された送信信号ＴＸを生成する。但し、マスタ３ａの出力信号生成部３１ａとスレーブ３ｂの出力信号生成部３１ｂとでは異なった送信信号ＴＸを生成する。

マスタ３ａの出力信号生成部３１ａでは、符号化前の送信データが論理１であれば論理１符号、符号化前の送信データが論理０であれば論理０符号の送信信号ＴＸを生成するだけでなく、データを送信しない時にも、各ノード３の動作を同期させるためのクロック信号となる論理１符号（以下「マスタ送出クロック」という）を常時出力する。

一方、スレーブ３ｂの出力信号生成部３１ｂでは、図３に示すように、符号化前の送信データが論理１である場合、送信信号ＴＸとして、符号の全期間に渡ってハイレベルの信号を生成し、符号化前の送信データが論理０である場合、送信信号ＴＸとして、符号の開始タイミングより遅れたタイミングでローレベルに変化し、論理０符号の立ち上がりタイミングでハイレベルに変化する信号を生成する。このような波形を有するスレーブ側の送信信号ＴＸは、伝送路７上でマスタ送出クロックに重畳されることによって論理１符号または論理０符号の波形となる。

＜ドライバ回路＞
マスタ３ａのドライバ回路３２ａは、図１に示すように、トランジスタＴ１，Ｔ２と、抵抗Ｒ１と、電流制限部４を備え、バッテリ電圧ＢＴを電源として動作する。このドライバ回路３２ａは、送信信号ＴＸがハイレベルの時に、トランジスタＴ１がオン、トランジスタＴ２がオフすることにより、伝送路７に対してハイレベルを出力し、送信信号ＴＸがローレベルの時に、トランジスタＴ１がオフ、トランジスタＴ２がオンすることにより、伝送路７に対してローレベルを出力する。

一方、スレーブ３ｂのドライバ回路３２ｂは、上述のドライバ回路３２ａとは、電流制限部４の代わりに抵抗Ｒ２を備える点、伝送路７とグランドとの間に、トランジスタＴ２と直列接続されたダイオードＤを備える点が異なる。このダイオードＤにより、スレーブ３ｂが出力するローレベルは、マスタ３ａが出力するローレベルよりダイオードの電圧降下分だけ高くなる。以下では、マスタ３ａが出力するローレベルをマスタローレベルＶＬｍ、スレーブ３ｂが出力するローレベルをスレーブローレベルＶＬｓと称する。

＜電流制限部＞
マスタ３ａの電流制限部４は、図４に示すように、制御信号生成回路５と抵抗切替回路６とを備え、バッテリ電圧ＢＴを電源として動作する。

制御信号生成回路５は、分圧回路５１とコンパレータ５２とを備える。分圧回路５１は、直列接続された一対の抵抗Ｒ１１，Ｒ１２により構成され、バッテリ電圧ＢＴを分圧した閾値電圧Ｖthを出力する。この閾値電圧Ｖthは、例えば、バッテリ電圧ＢＴの１／２に設定される。コンパレータ５２は、非反転入力に伝送路７の信号レベル（以下「バス電圧Ｖｂｕｓ」と称する）、反転入力に閾値電圧Ｖthが印加された演算増幅器からなり、バス電圧Ｖｂｕｓが閾値電圧Ｖthより大きい場合にハイレベル、閾値電圧Ｖth以下の場合にローレベルとなる制御信号Ｃを出力する。

抵抗切替回路６は、高抵抗付加回路６１と低抵抗付加回路６２とフィルタ回路６３と反転回路６４とを備える。なお、フィルタ回路６３の入力端には制御信号Ｃのハイレベルをバッテリ電圧ＢＴに引き上げるプルアップ用の抵抗Ｒ２１が接続されている。また、フィルタ回路６３の出力は、高抵抗付加回路６１および反転回路６４に、それぞれ抵抗Ｒ２２，Ｒ２３を介して入力され、反転回路６４の出力が低抵抗付加回路６２に入力されるように接続されている。

高抵抗付加回路６１は、プルアップ用の抵抗ＲＨを備え、抵抗ＲＨの一端が逆流防止用のダイオードＤ２１を介して伝送路７に接続され、他端がトランジスタＴ２１を介して電源（バッテリ電圧ＢＴ）に接続されている。このトランジスタＴ２１のベースが高抵抗付加回路６１の入力端となる。低抵抗付加回路６２は、高抵抗付加回路６１と同様に接続された抵抗ＲＬ、ダイオードＤ２２、トランジスタＴ２２を備える。但し、抵抗ＲＬは、抵抗ＲＨより低い抵抗値に設定されている。以下では、抵抗ＲＨを高抵抗、抵抗ＲＬを低抵抗と称する。

フィルタ回路６３は、抵抗Ｒ２４，コンデンサＣ２１で構成された周知のローパスフィルタであり、制御信号Ｃに含まれる高周波ノイズを除去する。
反転回路６４は、分圧回路を構成する一対の抵抗Ｒ２５，Ｒ２６を備え、分圧回路の一端は電源（バッテリ電圧ＢＴ）に接続され、他端がトランジスタＴ２３を介して接地されている。このトランジスタＴ２３のベースが反転回路６４の入力端となり、抵抗Ｒ２５，Ｒ２６の接続点が反転回路６４の出力端となる。

つまり、抵抗切替回路６では、制御信号生成回路５にて生成される制御信号Ｃがローレベル（即ち、バス電圧Ｖｂｕｓがローレベル）の時には、高抵抗付加回路６１のトランジスタＴ２１がオンすることによって、高抵抗ＲＨが伝送路７のプルアップ抵抗として機能する。また、制御信号Ｃがハイレベル（即ち、バス電圧Ｖｂｕｓがハイレベル）の時には、低抵抗付加回路６２のトランジスタＴ２２がオンすることによって、低抵抗ＲＬが伝送路７のプルアップ抵抗として機能する。

＜動作＞
ここで、マスタ３ａが論理１符号を出力し、いずれかのスレーブ３ｂが論理０符号を出力した場合の動作について説明する。

図５に示すように、マスタ３ａおよびスレーブ３ｂの出力がいずれもハイレベル（時刻ｔ０〜ｔ１）の間は、バス電圧ＶｂｕｓはハイレベルＶＨとなる。このときのバス電圧Ｖｂｕｓは閾値電圧Ｖthより大きいため、マスタ３ａの電流制限部４のプルアップ抵抗は低抵抗ＲＬに設定される。

マスタ３ａが論理１符号のローレベルの出力を開始すると（時刻ｔ１）、マスタ３ａの出力がローレベル、スレーブ３ｂの出力がハイレベルとなるため、バス電圧Ｖｂｕｓは、ハイレベルＶＨからマスタローレベルＶＬｍに変化する。この時、バス電圧Ｖｂｕｓが閾値電圧Ｖth以下となるため、マスタ３ａの電流制限部４のプルアップ抵抗は高抵抗ＲＨに切り替わる。

スレーブ３ｂが論理０符号のローレベルの出力を開始すると（時刻ｔ２）、マスタ３ａおおよびスレーブ３ｂの出力がいずれもローレベルとなるが、マスタローレベルＶＬｍの方がスレーブローレベルＶＬｓより電位が低いため、バス電圧ＶｂｕｓはマスタローレベルＶＬｍのまま保持される。このため、マスタ３ａの電流制限部４を介して供給される電流は、伝送路７に流出することなく、マスタ３ａのトランジスタＴ２を流れる。このとき、電流制限部４のプルアップ抵抗は高抵抗ＲＨであるため、トランジスタＴ２に流れる電流自体も抑制される。

マスタ３ａが論理１符号のハイレベルの出力を開始すると（時刻ｔ３）、マスタ３ａの出力がハイレベル、スレーブ３ｂの出力がローレベルとなる。これにより、バス電圧Ｖｂｕｓは、マスタローレベルＶＬｍからスレーブローレベルＶＬｓに上昇する。このとき、マスタ３ａの電流制限部４を介して供給される電流が、伝送路７に流入することによってバス電流Ｉｂｕｓが流れる。但し、電流制限部４のプルアップ抵抗は高抵抗ＲＨであるため、プルアップ抵抗の切替を行わない場合（対策前）と比較して、バス電流Ｉｂｕｓは抑制されたものとなる。

スレーブ３ｂが論理０符号のハイレベルの出力を開始すると（時刻ｔ４）、マスタ３ａおよびスレーブ３ｂの出力がいずれもハイレベルとなる。これにより、バス電圧Ｖｂｕｓは、スレーブローレベルＶＬｓからハイレベルＶＨに変化する。このとき、バス電圧Ｖｂｕｓが閾値電圧Ｖthより大きくなるため、マスタ３ａの電流制限部４のプルアップ抵抗は低抵抗ＲＬに切り替わる。

なお、図５では、バス電圧Ｖｂｕｓの立ち下がりエッジおよび立ち上がりエッジを、模式的に立ち下がり時間や立ち上がり時間がゼロとなるように示している。しかし、実際には、立ち下がりエッジの波形はプルアップ抵抗の大きさに応じた傾きを有する。具体的には、バス電圧Ｖｂｕｓが閾値電圧Ｖthより高い時（即ち、プルアップ抵抗が低抵抗ＲＬの時）より、バス電圧Ｖｂｕｓが閾値電圧Ｖth以下の時（即ち、プルアップ抵抗が高抵抗ＲＨの時）の方が、エッジの傾きは緩やかになる。

＜効果＞
以上説明したように、車載通信システム１では、マスタ３ａのドライバ回路３２ａのプルアップ抵抗を、伝送路７の信号レベルがローレベル／ドミナント（Ｖｂｕｓ≦Ｖth）であれば高抵抗ＲＨ、伝送路７の信号レベルがハイレベル／レセッシブ（Ｖｂｕｓ＞Ｖth）であれば低抵抗ＲＬに設定している。これにより、プルアップ抵抗の抵抗値の切替を行わない従来装置と比較して、スレーブ３ｂの出力がローレベルであり、且つ、マスタ３ａの出力がハイレベルである時に、マスタ３ａからスレーブ３ｂに流れるバス電流Ｉｂｕｓを抑制することができ、これに伴いバス電流Ｉｂｕｓの流れ始めや終了時に生じる電流変化も抑制することができる。その結果、バス電流Ｉｂｕｓの電流変化に基づくノイズの発生を抑制することができる。

また、車載通信システム１では、スレーブ３ｂのドライバ回路３２ｂにダイオードＤを設けることによって、スレーブローレベルＶＬｓがマスタローレベルＶＬｍより高くなるように設定されているため、ダイオードＤが省略されている場合と比較して、マスタ３ａからスレーブ３ｂに流れるバス電流Ｉｂｕｓをより抑制することができる。

［第２実施形態］
第２実施形態は、基本的な構成は第１実施形態と同様であるため、共通する構成については説明を省略し、相違点を中心に説明する。

前述した第１実施形態では、制御信号生成回路５において、バス電圧Ｖｂｕｓとの比較に用いる閾値電圧Ｖthとして一定値を使用している。これに対し、第２実施形態では、バス電圧Ｖｂｕｓの波形の立ち下がりエッジと、立ち上がりエッジとで異なる閾値電圧を用いるようにしている点で第１実施形態とは相違する。

＜構成＞
本実施形態では、上記相違点に関わる構成として、制御信号生成回路５の代わりに制御信号生成回路８を用いている。制御信号生成回路８は、図６に示すように、可変分圧回路８１、コンパレータ８２、反転回路８３を備えている。

コンパレータ８２は、反転入力にバス電圧Ｖｂｕｓ、非反転入力に可変分圧回路８１で生成された閾値電圧Ｖthが印加される演算増幅器からなる。なお、コンパレータ８２の出力端は、反転回路８３に入力端に接続されていると共に、抵抗Ｒ１４によってバッテリ電圧ＢＴにプルアップされている。

反転回路８３は、エミッタが接地されたトランジスタＴ１１からなり、トランジスタＴ１１のベースがコンパレータ８２の出力を入力する入力端、コレクタが制御信号Ｃを出力する出力端となる。

可変分圧回路８１は、バッテリ電圧ＢＴとグランドの間に直列接続され、共通の接続端が演算増幅器の非反転入力端に接続された一対の抵抗Ｒ１１，Ｒ１２と、演算増幅器の非反転入力端と出力端の間に接続された抵抗Ｒ１３とで構成されている。

このように構成された制御信号生成回路８では、バス電圧Ｖｂｕｓがハイレベルの時には、コンパレータ８２の出力がローレベルとなるため、抵抗Ｒ１３は抵抗Ｒ１２と並列に接続された状態となる。一方、バス電圧Ｖｂｕｓがローレベルの時には、コンパレータ８２の出力がハイレベルとなるため、抵抗Ｒ１３は抵抗Ｒ１１と並列に接続された状態となる。これにより、可変分圧回路８１を構成する抵抗Ｒ１１〜Ｒ１３によって生成される閾値電圧Ｖthは、後者の方が前者より高くなる。つまり、立ち下がりエッジにて、バス電圧がハイレベルからローレベルに変化したか否かを判定する際に使用する閾値電圧Ｖth#Dより、立ち上がりエッジにてバス電圧がローレベルからハイレベルに変化したか否かを判定する際に使用する閾値電圧Ｖth#Uの方が高い値となる。ここでは、閾値電圧Ｖth#Dは、第１実施形態の場合と同様に、バッテリ電圧ＢＴの１／２付近に設定し、閾値電圧Ｖth#Uは、例えばバッテリ電圧ＢＴの４／５付近に設定する。

＜効果＞
このような構成によれば、バス電圧Ｖｂｕｓとの比較に使用する閾値電圧Ｖthがヒステリシスを有し、マスタ３ａのドライバ回路３２ａのプルアップ抵抗は、バス電圧Ｖｂｕｓが十分に大きな値になってから高抵抗ＲＨから低抵抗ＲＬに切り替わる。これにより、高抵抗ＲＨから低抵抗ＲＬへの切り替わり時に生じるバス電流Ｉｂｕｓの増大、ひいてはノイズの発生を抑制することができる。

［第３実施形態］
第３実施形態は、基本的な構成は第１実施形態と同様であるため、共通する構成については説明を省略し、相違点を中心に説明する。

第１実施形態では、電流制限部４は、プルアップ抵抗の抵抗値を、バス電圧Ｖｂｕｓに応じて切り替えている。これに対し、第３実施形態では、バス電圧Ｖｂｕｓと出力信号生成部３１ａが出力する送信信号ＴＸとに応じて切り替えるようにしている点で大１実施形態とは相違する。また、全てのノード３が、トランジスタＴ２のゲートに供給する信号の波形を整形するための構成が追加されている点でも第１実施形態とは相違する。

＜構成＞
図７に示すように、マスタ３ａのドライバ回路３２ａは、トランジスタＴ１，Ｔ２、抵抗Ｒ１、電流制限部４ａ、波形整形回路９を備えている。

＜波形整形回路＞
波形整形回路９は、ツェナーダイオードＤ３、抵抗Ｒ３、コンデンサＣ３によって構成され、トランジスタＴ１のドレインとトランジスタＴ２のベースの間に接続されている。なお、ツェナーダイオードＤ３と抵抗Ｒ３は、トランジスタＴ１，Ｔ２の間に並列接続され、コンデンサＣ３は、トランジスタＴ２のゲートとグランドの間に挿入されている。

そして、送信信号ＴＸがローレベルの場合、トランジスタＴ２がオフするため、コンデンサＣ３は、ツェナーダイオードＤ３を介してバッテリ電圧ＢＴまで速やかに充電される。一方、送信信号ＴＸがハイレベルの場合、トランジスタＴ２がオンするため、コンデンサＣ３に蓄積された電荷が、ツェナーダイオードＤ３のツェナー電圧と抵抗Ｒ３の抵抗値で決まる一定電流で放電される。これに伴い、トランジスタＴ２の導通状態は、オン状態からオフ状態に緩やかに変化する。つまり、送信信号ＴＸがハイレベルからローレベルに変化する立ち下がりエッジでは速やかに変化し、送信信号ＴＸがローレベルからハイレベルに変化する立ち上がりエッジでは、立ち下がりエッジと比較して緩やかに変化することになる。

図７では、マスタ３ａについてのみ示したが、スレーブ３ｂにも同様の波形整形回路９が追加されている。
＜電流制限部＞
電流制限部４ａには、第１実施形態の電流制限部４とは異なり、送信信号ＴＸが入力されている。なお、電流制限部４ａは、制御信号生成回路１０と抵抗切替回路６とで構成されている。抵抗切替回路６は、第１実施形態で説明したものと同様であるため、ここでは制御信号生成回路１０についてのみ説明する。

制御信号生成回路１０は、図８に示すように、トランジスタＴ１２、抵抗Ｒ１５，Ｒ１６、否定論理積（ＮＡＮＤ）回路５３を備え、制御電源（電圧Ｖｃ）からの給電を受けて動作する。

トランジスタＴ１２のコレクタは抵抗Ｒ１５を介して制御電源に接続され、エミッタはグランドに接続されている。また、ベースには、抵抗Ｒ１６を介してバス電圧Ｖｂｕｓが印加されている。ＮＡＮＤ回路５３の一方の入力には送信信号ＴＸが印加され、他方の入力にはトランジスタのコレクタ出力が印加されている。そして、ＮＡＮＤ回路５３の出力を制御信号Ｃとしている。つまり、制御信号Ｃは、送信信号ＴＸがハイレベルであり且つバス電圧Ｖｂｕｓがローレベルの時にローレベル、それ以外の時にハイレベルとなる。

＜効果＞
このような構成によれば、図９に示すように、マスタ３ａからスレーブ３ｂに電流が流れ込む時刻ｔ３〜ｔ４の期間だけ、マスタ３ａのドライバ回路３２ａのプルアップ抵抗を、低抵抗ＲＬから高抵抗ＲＨに切り替えている。このため、高抵抗ＲＨとする期間を、必要最小限の範囲に限定することができ、その結果、高抵抗ＲＨの使用に伴う耐ノイズ性の低下を最小限に抑えることができる。

また、マスタ３ａの波形整形回路９が時刻ｔ３の立ち上がりエッジ、スレーブ３ｂの波形整形回路９が時刻ｔ４の立ち上がりエッジでのバス電圧波形の急激な変化を抑制するため、これらのエッジでのノイズの発生をより効果的に抑制することができる。

［他の実施形態］
以上、本発明の実施形態について説明したが、本発明は、上記実施形態に限定されることなく、種々の形態を採り得ることは言うまでもない。

（１）上記実施形態では、抵抗切替回路６は、制御信号Ｃに応じて、高抵抗ＲＨまた低抵抗ＲＬのいずれか一方を、伝送路７に接続するように構成したが、これに限定されるものではない。例えば、図１０に示す抵抗切替回路６ａのように、図４に示した抵抗切替回路６の高抵抗付加回路６１を、トランジスタＴ２１を省略して、高抵抗ＲＨを常時伝送路７に接続ようにした高抵抗付加回路６１ａに置換すると共に、抵抗Ｒ２２を省略した構成とし、低抵抗ＲＬのみを、制御信号Ｃに応じて接続、切り離しを行うようにしてもよい。また、図１１に示す抵抗切替回路６ｂのように、抵抗切替回路６ａから更に高抵抗付加回路６１ａを省略した構成としてもよい。この場合、低抵抗ＲＬが切り離された場合、プルアップ抵抗はハイインピーダンスになる。また、この場合、トランジスタＴ２２をオフする代わりに、トランジスタＴ２２のオン抵抗が大きくなるように制御してもよい。

（２）上記実施形態では、マスタ３ａのドライバ回路３２ａのプルアップ抵抗の抵抗値を低抵抗ＲＬと高抵抗ＲＨの２段階で制御しているが、３段階以上で制御するように構成してもよい。

（３）本発明の各構成要素は概念的なものであり、上記実施形態に限定されない。例えば、一つの構成要素が有する機能を複数の構成要素に分散させたり、複数の構成要素が有する機能を一つの構成要素に統合したりしてもよい。また、上記実施形態の構成の少なくとも一部を、同様の機能を有する公知の構成に置き換えてもよい。また、上記実施形態の構成の少なくとも一部を、他の上記実施形態の構成に対して付加、置換等してもよい。

１…車載通信システム ３…ノード ３ａ…マスタノード（マスタ） ３ｂ…スレーブノード（スレーブ） ４，４ａ…電流制限部 ５，８，１０…制御信号生成回路 ６，６ａ，６ｂ…抵抗切替回路 ７…伝送路 ９…波形整形回路 ３１ａ，３１ｂ…出力信号生成部 ３２ａ，３２ｂ…ドライバ回路 ５１…分圧回路 ５２，８２…コンパレータ ５３…ＮＡＮＤ回路 ６１，６１ａ…高抵抗付加回路 ６２…低抵抗付加回路 ６３…フィルタ回路 ６４，８３…反転回路 ８１…可変分圧回路

Claims (10)

1. 電源（ＢＴ）と伝送路（７）との間に設置されたプルアップ回路（６１，６１ａ，６２）および前記伝送路とグランドラインとを導通，遮断するスイッチ部（Ｔ２）を備えたドライバ回路（３２ａ，３２ｂ）を有する複数のノード（３）によって構成され、論理値１が論理値０よりローレベルの幅が狭いパルス幅変調符号を伝送符号として使用し、前記ノードの一つをマスタノード（３ａ）、該マスタノード以外のノードをスレーブノード（３ｂ）として、前記マスタノードが前記論理値１の伝送符号を常時送信し、論理値０の伝送符号を送信するノードが前記伝送路上の論理値１の伝送符号のローレベルの幅を延長するように前記ドライバ回路を駆動する通信システム（１）において、
   前記マスタノードは、前記プルアップ回路を介して前記伝送路に流れる電流を、少なくとも前記伝送路の信号レベルに応じて制限する電流制限手段（４，４ａ）を備えることを特徴とする通信システム。
2. 前記電流制限手段（４）は、前記伝送路の信号レベルがローレベルである場合に、前記プルアップ回路の抵抗値を増大させることを特徴とする請求項１に記載の通信システム。
3. 前記電流制限手段（４ａ）は、前記伝送路の信号レベルがローレベルであり、且つ、前記ドライバ回路の出力がハイレベルとなるように該ドライバ回路を駆動している場合に、前記プルアップ回路の抵抗値を増大させることを特徴とする請求項１に記載の通信システム。
4. 前記マスタノードは、前記ドライバ回路（３２ａ）の出力がローレベルからハイレベルに変化する際の信号レベルの変化速度を抑制する波形整形手段（９）を備えることを特徴とする請求項３に記載の通信システム。
5. 前記スレーブノードは、前記ドライバ回路（３２ｂ）の出力がローレベルからハイレベルに変化する際の信号レベルの変化速度を抑制する波形整形手段（９）を備えることを特徴とする請求項１ないし請求項４のいずれか１項に記載の通信システム。
6. 前記電流制限手段において前記伝送路の信号レベルを判断する閾値はヒステリシスを有し、ハイレベルからローレベルへの変化を判断する閾値と、ローレベルからハイレベルへの変化を判断する閾値とが別の値に設定されていることを特徴とする請求項１ないし請求項３のいずれか１項に記載の通信システム。
7. 前記プルアップ回路（６１，６１ａ，６２）は、複数の抵抗（ＲＬ，ＲＨ）と、該抵抗の接続状態を切り替える切替回路（Ｔ２１，Ｔ２２）とを備え、
   前記電流制限手段は、前記切替回路を制御することによって、前記プルアップ回路の抵抗値を変化させることを特徴とする請求項１ないし請求項６のいずれか１項に記載の通信システム。
8. 前記プルアップ回路（６２）は、前記抵抗（ＲＬ）および該抵抗に直列接続されたトランジスタ（Ｔ２２）を備え、
   前記電流制限手段は、前記プルアップ回路を構成するトランジスタの導通状態を制御することによって、前記プルアップ回路の抵抗値を変化させることを特徴とする請求項１ないし請求項６のいずれか１項に記載の通信システム。
9. 前記電流制限手段は、前記プルアップ回路の抵抗値を３段階以上に分けて制御することを特徴とする請求項１ないし請求項４のいずれか１項に記載の通信システム。
10. 前記スレーブノードは、前記ドライバ回路を構成するスイッチ部がオンしている時の前記伝送路の信号レベルを、前記マスタノードのドライバ回路を構成するスイッチ部だけがオンしている時の前記伝送路の信号レベルより高くするレベルシフト手段（Ｄ）を備えることを特徴とする請求項１ないし請求項９のいずれか１項に記載の通信システム。

Images