Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2025011209A - 表示装置 - Google Patents
[go: Go Back, main page]

JP2025011209A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2025011209A
JP2025011209A JP2024177301A JP2024177301A JP2025011209A JP 2025011209 A JP2025011209 A JP 2025011209A JP 2024177301 A JP2024177301 A JP 2024177301A JP 2024177301 A JP2024177301 A JP 2024177301A JP 2025011209 A JP2025011209 A JP 2025011209A
Authority
JP
Japan
Prior art keywords
wiring
substrate
display device
light
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2024177301A
Other languages
English (en)
Inventor
文彰 原口
Fumiaki Haraguchi
弘晃 伊藤
Hiroaki Ito
暢之 長谷川
Nobuyuki Hasegawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JP2025011209A publication Critical patent/JP2025011209A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441Interconnections, e.g. scanning lines
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/857Interconnections, e.g. lead-frames, bond wires or solder balls
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】従来のLED表示装置は、複数のLED素子を所定の圧力で均一に押圧しにくいことにより、実装不良が発生し、LED表示装置の表示品位が低下したり、製造の歩留りが低下することがあった。
【解決手段】第1面および第1面とは反対側の第2面を有する基板と、第1面の側に位置する表示部と、第2面の側に位置し、表示部と電気的に接続される第1配線パッドと、第2面の側に位置する外部接続端子と、第2面の側に位置し、第1配線パッドと外部接続端子を電気的に接続する接続配線と、第2面の側に位置し、第1配線パッドと外部接続端子と接続配線とのいずれにも平面視で重ならない凸状部としてのダミー導体部と、を備える。
【選択図】図2

Description

本開示は、発光ダイオード(Light Emitting Diode:LED)素子等の発光素子を備えた表示装置に関する。
従来、例えば特許文献1,2に記載された表示装置が知られている。
特開2011-9789号公報 特開2009-231785号公報
本開示の表示装置は、第1面および前記第1面とは反対側の第2面を有する基板と、
前記第1面の側に位置する表示部と、
前記第2面の側に位置し、前記表示部と電気的に接続される第1配線パッドと、
前記第2面の側に位置する外部接続端子と、
前記第2面の側に位置し、前記第1配線パッドと前記外部接続端子とをそれぞれ電気的に接続する接続配線と、
前記第2面の側に位置し、前記第1配線パッドと前記外部接続端子と前記接続配線のいずれにも平面視で重ならない凸状部と、を備える。
本開示の目的、特色、および利点は、下記の詳細な説明と図面とからより明確になるであろう。
本開示の一実施形態に係る表示装置の回路構成を模式的に示す図であり、基板の第1面の側の平面図である。 本開示の一実施形態に係る表示装置の回路構成を模式的に示す図であり、基板の第2面の側の平面図である。 本開示の一実施形態に係る表示装置における基板の端縁部を含む部位の部分断面図であり、図1のC1-C2切断線における部分断面図である。 本開示の他の実施形態に係る表示装置の回路構成を模式的に示す図であり、基板の第2面の側の平面図である。 本開示の他の実施形態に係る表示装置の回路構成を模式的に示す図であり、基板の第2面の側の平面図である。 本開示の他の実施形態に係る表示装置の回路構成を模式的に示す図であり、基板の第2面の側の平面図である。 本開示の他の実施形態に係る表示装置の回路構成を模式的に示す図であり、基板の第2面の側の平面図である。 本開示の他の実施形態に係る表示装置の回路構成を模式的に示す図であり、基板の第2面の側の平面図である。 本開示の他の実施形態に係る表示装置の回路構成を模式的に示す図であり、基板の第2面の側の平面図である。 本開示の表示装置の実施例のグラフであり、複数のダミー導体部の隣接間の間隔と、発光素子の実装の欠点率と、の関係を示すグラフである。 本開示の他の実施形態に係る表示装置の回路構成を模式的に示す図であり、基板の第2面の側の平面図である。 本開示の他の実施形態に係る表示装置の回路構成を模式的に示す図であり、基板の第2面の側の平面図である。 本開示の他の実施形態に係る表示装置の回路構成を模式的に示す図であり、基板の第2面の側の平面図である。
本開示の実施形態に係る表示装置が基礎とする構成について説明する。特許文献1,2は、LED素子を複数備えたLED表示装置を開示している。LED表示装置の製造方法は、基板上に複数のLED素子を実装する実装工程を含む。実装工程では、先ず、実装装置の平坦なステージ面上に、一方の主面に複数の実装部を有する基板を、基板の他方の主面がステージ面に対向するように配置する。続いて、複数のLED素子を、異方性導電膜等の導電性接合材を介して、複数の実装部にそれぞれ配置する。その後、導電性接合材を加熱しながら、複数のLED素子を基板に対して押圧することによって、LED素子の電極と実装部に備わった電極パッドとを電気的に接続する。
従来のLED表示装置は、基板の他方の主面の平坦性が低いため、複数のLED素子を基板に対して押圧する際に、複数のLED素子を所定の圧力で均一に押圧しにくいことがあった。また、複数のLED素子を基板に対して押圧する際に、基板の撓み等の基板の変形が生じることから、複数のLED素子を所定の圧力で均一に押圧しにくいことがあった。これらの場合、LED素子の実装不良が発生し、LED表示装置の表示品位が低下したり、製造の歩留りが低下することがあった。
以下、添付図面を参照して、本開示の実施形態に係る表示装置について説明する。以下で参照する各図は、実施形態に係る表示装置の主要な構成部材等を示している。本実施形態に係る表示装置は、図示されていない回路基板、配線導体、制御IC、制御LSI等の周知の構成部材を備えていてもよい。また、以下で参照する各図は、模式的なものであり、表示装置の構成部材の位置、寸法比率等は、必ずしも正確に図示されたものではない。
図1は、本開示の一実施形態に係る表示装置の回路構成を模式的に示す、基板の第1面の側の平面図である。図2は、本開示の一実施形態に係る表示装置の回路構成を模式的に示す、基板の第2面の側の平面図である。図3は、本開示の一実施形態に係る表示装置における基板の端縁部を含む部位の部分断面図である。図4~図9および図11~図13は、本開示の他の実施形態に係る表示装置の回路構成を模式的に示す、基板の第2面の側の平面図である。図10は、本開示の表示装置の実施例のグラフであり、複数のダミー導体部の隣接間の間隔と、発光素子の実装の欠点率と、の関係を示すグラフである。図2,4~9,11~13では、図解を容易にするために、第1配線パッド4、外部接続端子5、およびダミー導体部7にハッチングを付して示している。
本開示の表示装置1は、基板2と、表示部3と、第1配線パッド4と、外部接続端子5と、接続配線(第1接続配線ともいう)6と、凸状部としてのダミー導体部7とを含んで構成される。
本開示の表示装置1は、図2に示すように、第1面2aおよび第1面2aとは反対側の第2面2bを有する基板2と、第1面2aの側に位置する表示部3と、第2面2bの側に位置し、表示部3と電気的に接続される第1配線パッド4と、第2面2bの側に位置する外部接続端子5と、第2面2bの側に位置し、第1配線パッド4と外部接続端子5とをそれぞれ電気的に接続する接続配線6と、第2面2bの側に位置し、第1配線パッド4と外部接続端子5と接続配線6とのいずれにも平面視で重ならない凸状部としてのダミー導体部7と、を備える構成である。
本開示の表示装置1は、上記の構成により、以下の効果を奏する。基板2の第2面2bの側に、第1配線パッド4と外部接続端子5と接続配線6とのいずれにも平面視で重ならないダミー導体部7と、を備えることから、基板2の第2面2bの側の平坦性を向上させることができる。また、基板2の剛性が向上することから、発光素子31の実装工程において基板2の第1面2aの側から基板2を押圧した際に、基板2の撓み等の基板2の変化が生じることを抑えることができる。その結果、実装工程において複数の発光素子31を基板2に対して押圧する際に、複数の発光素子31を所定の圧力で均一に押圧することが容易になる。従って、発光素子31の実装不良を低減することが可能となり、表示装置1の表示品位を向上させ、かつ表示装置1の製造の歩留りを向上させることができる。
凸状部は、金属等の導体材料、半導体材料、無機絶縁性材料、有機絶縁性材料等から成っていてもよい。導体材料は、Al、Al/Ti、Ti/Al/Ti、Mo、Mo/Al/Mo、MoNd/AlNd/MoNd、Cu、Cr、Ni、Ag等であってもよい。なお、例えば「Al/Ti」はAl層上にTi層が積層された積層構造であることを意味する。半導体材料は、シリコン、ゲルマニウム、ヒ化ガリウム、リン化ガリウム、リン化インジウム等であってもよい。無機絶縁性材料は、二酸化珪素(SiO2)、窒化珪素(Si34)等であってもよい。有機絶縁性材料は、アクリル樹脂、ポリカーボネート、ポリエチレンテレフタレート(PET)等であってもよい。また凸状部は、少なくとも表層部が、第1配線パッド4と外部接続端子5と接続配線6とのいずれよりも硬度が低い材料から成る構成であってもよい。この構成の場合、発光素子31の実装工程において基板2の第1面2aの側から基板2を押圧した際に、凸状部が変形してクッションとして機能しやすくなる。この機能を向上させるために、凸状部は、少なくとも表層部が、上記の樹脂材料から成る構成であってもよい。この場合、凸状部は、表層部が樹脂材料から成り、表層部より下層側が上記の金属等の導体材料、半導体材料等から成る構成であってもよい。樹脂材料は、弾性を有してもよい。弾性を有する樹脂材料は、シリコーン樹脂、ウレタン樹脂、多孔質ウレタン樹脂(ウレタンフォーム)、アクリル樹脂等であってもよい。凸状部の表層部の厚みは、凸状部の高さの5%以上50%以下程度であってもよいが、この範囲に限らない。また凸状部は、接続配線6等と同じ導体材料から成る構成であってもよい。この場合、凸状部を接続配線6等と同じ製造工程で形成することができる。従って、以下の説明において、凸状部がダミー導体部7である構成について説明する。またダミー導体部7は、配線部を含んでいてもよく、種々の導体パターン部を含んでいてもよい。
また、図2、図4に示すように、基板2は、第2面2bの側に、第1配線パッド4と外部接続端子5と接続配線6とが位置する第1領域A1と、それ以外の第2領域A2と、を有しており、ダミー導体部7は、第2領域A2に位置し、第2領域A2の面積の半分以上の面積を占めている構成であってもよい。この場合、基板2の第2面2bの側の平坦性をより向上させることができる。また、基板2の剛性がより向上する。ダミー導体部7が、第2領域A2の面積に占める面積の割合は60%以上100%未満であってもよく、70%~95%程度であってもよい。なお。「~」は「乃至」を意味し、以下同様とする。
また、上記の構成において、ダミー導体部7はベタ状部を含む構成であってもよい。勿論、ダミー導体部7は全体がベタ状であってもよい。この場合、ダミー導体部7の面積の調整が容易であり、また基板2の剛性を向上させることがより容易になる。
また、図5、図6に示すように、複数のダミー導体部7が第2領域A2に均一に分散している構成であってもよい。この場合、基板2の第2面2bの側の平坦性をより向上させることができる。即ち、例えばダミー導体部7は全体がベタ状である場合、ダミー導体部7がある部位とダミー導体部7がない部位との間で基板2に付加される剛性の差が大きくなりやすい。そうすると、基板2に自然状態で撓みが生じやすい傾向がある。複数のダミー導体部7が第2領域A2に均一に分散している構成の場合、基板2に付加される剛性が分散されることから、基板2に自然状態で撓みが生じることを抑えることができる。また、基板2の剛性が全体的に均一に向上することから、発光素子31の実装工程において基板2の第1面2aの側から基板2を押圧した際に、基板2の撓み等の基板2の変化が生じることをより抑えることができる。
また、図5に示すように、複数のダミー導体部7の隣接間の間隔g1と、接続配線6とそれに最も近いダミー導体部7との間隔g2と、が所定値以下である構成であってもよい。この場合、基板2の第2面2bの第2領域A2に、複数のダミー導体部7が密に配置されることから、基板の第2面2bの側の平坦性をより向上させることができる。また、基板2の第2面2bにおいて、剛性が全体的により均一に向上することから、基板2に自然状態で撓みが生じることを抑えることができる。また、基板2の剛性が全体的により均一に向上することから、発光素子31の実装工程において基板2の第1面2aの側から基板2を押圧した際に、基板2の撓み等の基板2の変化が生じることをより抑えることができる。上記所定値は、後述するように、6.5mm程度であってもよい。
本開示の表示装置1は、複数のダミー導体部7が、基板2の第2面2bの全体において、分散して配置されている構成であってもよい。この場合、ダミー導体部7が、第1配線パッド4同士の間の部位、外部接続端子5同士の間の部位、接続配線6同士の間の部位に、位置していてもよく、基板の第2面2bの側の平坦性がより向上し、基板2に付加される剛性がより分散されるという効果を奏する。
本開示の表示装置1は、第1領域A1における、第1配線パッド4と外部接続端子5と第1接続配線6との単位面積(例えば、1mm2、1cm2等の面積)あたりの占有面積比率(SR1とする)と、第2領域A2におけるダミー導体部7の単位面積あたりの占有面積比率(SR2とする)と、がほぼ同じであってもよい。SR1とSR2との大小関係は、0.8≦SR1/SR2≦1.2であってもよいが、この範囲に限らない。
第1配線パッド4と外部接続端子5と接続配線6とが位置する第1領域A1と、ダミー導体部7を有する第2領域A2と、の大きさ(面積)を比較したとき、第2領域A2の大きさが第1領域A1の大きさ以上である構成であってもよい。その構成の場合、ダミー導体部7が基板2の第2面2bに占める面積の割合が増加することから、基板の第2面2bの側の平坦性をより向上させることができる。また、基板2の第2面2bにおいて、剛性が全体的により均一に向上することから、基板2に自然状態で撓みが生じることを抑えることができる。また、基板2の剛性が全体的により均一に向上することから、発光素子31の実装工程において基板2の第1面2aの側から基板2を押圧した際に、基板2の撓み等の基板2の変化が生じることをより抑えることができる。基板2の第2面2bの面積に占める、第2領域A2の面積の割合は、50%以上であってもよく、70%以上であってもよく、90%以上であってもよい。また、基板2の第2面2bの面積に占める、第2領域A2の面積の割合の上限は、95%程度であってもよい。
基板2は、例えば、透明または不透明なガラス基板である。基板2は、第1面2a、第1面2aとは反対側の第2面2b、および第1面2aと第2面2bとを接続する第3面(側面ともいう)2cを有している。基板2は、例えばプラスチック基板、セラミック基板等であってもよい。基板2は、それぞれ材料が異なる複数種の基板が積層された複合基板であってもよい。
基板2は、その形状が、三角形板状、正方形板状または長方形板状等の矩形板状、台形板状、五角形板状、六角形板状、円形板状、楕円形板状等であってもよく、その他の形状であってもよい。基板2の形状が、正三角形板状、矩形板状、正六角形板状の形状である場合、複数の表示装置1をタイリングして、マルチディスプレイを構成することが容易になる。
本実施形態では、基板2は、図1,2に示すように、長方形板状の形状を有している。基板2の第2面2bは、第1辺2ba、第2辺2bb、第3辺2bc、および第4辺2bdを有している。第2辺2bbは、第1辺2baに連なる辺である。第3辺2bcは、第2辺2bbに連なり、第1辺2baに対向する辺である。第4辺2bdは、第1辺2baに連なり、第2辺2bbに対向する辺である。
表示部3は、基板2の第1面2aの側に配設されている。表示部3は、複数の画素部3pを含んでいる。複数の画素部3pは、例えば図1に示すように、マトリクス状に配列されている。
各画素部3pは、発光素子31、電極パッド32、および発光素子31を駆動制御するための駆動回路(図示せず)を含んでいる。駆動回路は、薄膜トランジスタ(Thin Film Transistor:TFT)および容量素子を含んで構成されていてもよい。TFTは、例えばアモルファスシリコン(a-Si)、低温多結晶シリコン(Low-Temperature Poly Silicon:LTPS)等から成る半導体膜(チャネルともいう)を有していてもよい。TFTは、ゲート電極、ソース電極およびドレイン電極の3端子を有していてもよい。TFTは、ゲート電極に印加される電圧に応じてソース電極とドレイン電極との間の導通と非導通とを切り替えるスイッチング素子として機能する。駆動回路は、化学的気相成長(Chemical Vapor Deposition:CVD)法等の薄膜形成法を用いて形成されていてもよい。
発光素子31は、自発光型の発光素子である。自発光型の発光素子は、発光ダイオード(Light Emitting Diode:LED)素子であってもよく、半導体レーザ(Laser Diode:LD)素子であってもよい。本実施形態では、発光素子31として、アノード電極31aおよびカソード電極31bを有する二端子素子である、LED素子を用いる。発光素子31は、マイクロ発光ダイオード素子(マイクロLED素子ともいう)であってもよい。発光素子31がマイクロLED素子である場合、発光素子31は、第1面2a上に配設された状態で、一辺の長さが1μm程度以上100μm程度以下あるいは3μm程度以上30μm程度以下である矩形状の平面視形状を有していてもよい。
図3に示すように、電極パッド32は、発光素子31に接続されて駆動信号を発光素子31に供給する。電極パッド32は、アノード電極パッド32aとカソード電極パッド32bとを含む。アノード電極パッド32aおよびカソード電極パッド32bは、導電材料から成る。アノード電極パッド32aおよびカソード電極パッド32bは、単一の金属層から成っていてもよく、複数の金属層が積層されて成っていてもよい。アノード電極パッド32aおよびカソード電極パッド32bは、例えば、Mo/Al/Mo、MoNd/AlNd/MoNd等から成っていてもよい。ここで、「Mo/Al/Mo」は、Mo層上にAl層が積層され、Al層上にMo層が積層された積層構造を示す。その他についても同様である。「MoNd」はMoとNdの合金であることを示す。その他についても同様である。アノード電極パッド32aの表面およびカソード電極パッド32bの表面は、インジウム錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)等から成る透明導電層32cによってそれぞれ被覆されていてもよい。
発光素子31のアノード電極31aおよびカソード電極31bは、電極パッド32のアノード電極パッド32aおよびカソード電極パッド32bにそれぞれ電気的に接続されている。アノード電極31aおよびカソード電極31bは、例えば異方性導電膜(Anisotropic Conductive Film:ACF)、はんだ等の導電性接合材を介して、アノード電極パッド32aおよびカソード電極パッド32bにそれぞれ電気的に接続されていてもよい。
各画素部3pは、複数の発光素子31と、複数のアノード電極パッド32aと、単一または複数のカソード電極パッド32bとを含んで構成されていてもよい。複数のアノード電極パッド32aには、複数の発光素子31の複数のアノード電極31aがそれぞれ電気的に接続される。各画素部3pにおいて、複数のカソード電極パッド32bがある場合、複数のカソード電極パッド32bに、複数の発光素子31の複数のカソード電極31bが接続されてもよい。また、各画素部3pにおいて、単一のカソード電極パッド32bがある場合、単一のカソード電極パッド32bに、複数の発光素子31の複数のカソード電極31bが、共通的に接続されてもよい。各画素部3pは複数の発光素子31を含んでいてもよく、それらは、赤色光を発光する赤色発光素子と、緑色光を発光する緑色発光素子と、青色光を発光する青色発光素子とを含んでいてもよい。これにより、各画素部3pは、フルカラーの階調表示が可能になる。各画素部3pは、赤色発光素子の代わりに、橙色光、赤橙色光、赤紫色光、または紫色光を発光する発光素子を有していてもよい。各画素部3pは、緑色発光素子の代わりに、黄緑色光を発光する発光素子を有していてもよい。
複数の第1配線パッド4は、第2面2bの側に配設されている。第1配線パッド4は、平面視において、第2面2bの周縁部に位置していてもよい。周縁部の幅は30μm~150μm程度であってもよい。本実施形態では、例えば図2に示すように、複数の第1配線パッド4は、平面視において、第1辺2ba寄りの部位および第2辺2bb寄りの部位に配設されている。
第1配線パッド4は、表示部3と電気的に接続されている。本実施形態では、第1配線パッド4は、後述する第2配線パッド8、側面配線9および第2接続配線10を介して、表示部3と電気的に接続されている。第1配線パッド4は、画素部3pに含まれるTFTと電気的に接続されていてもよく、アノード電極パッド32aまたはカソード電極パッド32bと電気的に接続されていてもよい。
第1配線パッド4は、導電材料を含む。第1配線パッド4は、単一の金属層から成っていてもよく、複数の金属層が積層されて成っていてもよい。第1配線パッド4は、例えば、Al、Al/Ti、Ti/Al/Ti、Mo、Mo/Al/Mo、MoNd/AlNd/MoNd、Cu、Cr、Ni、Ag等から成っていてもよい。図3では、第1配線パッド4が、単一の金属層から成り、第2面2b上に形成されている例を示している。第1配線パッド4は、SiO2、Si34、アクリル樹脂等のポリマー材料等から成る絶縁層(オーバーコート層ともいう)6bによって部分的に覆われていてもよい。
複数の外部接続端子5は、第2面2bの側に配設されている。外部接続端子5は、画素部3pに発光制御信号Sigを供給するための電極パッドであってもよく、画素部3pに電源電圧を供給するための電極パッドであってもよく、その他駆動信号用の電極パッドであってもよい。発光制御信号Sigは、画素部3pの発光輝度を制御するための信号である。電源電圧は、発光素子31のアノード電極31aに供給する第1電源電圧Vddであってもよく、発光素子31のカソード電極31bに供給する、第1電源電圧Vddよりも低電圧の第2電源電圧Vssであってもよい。第2電源電圧Vssの電位は、接地電位であってもよい。外部接続端子5には、画素部3pに供給する発光制御信号Sigまたは第1電源電圧Vddおよび第2電源電圧Vssを出力する回路基板を接続することができる。回路基板は、画素部3pの駆動制御を行うIC(Integrated Circuit)等の駆動素子、回路配線等を有するフレキシブルプリント基板(Flexible Printed Circuits:FPC)であってもよい。
外部接続端子5は、導電材料を含む。外部接続端子5の材料および層構造は、第1配線パッド4と同様であってもよい。
第1接続配線6は、第2面2bの側に配設されている。第1接続配線6は、複数の第1配線パッド4と複数の外部接続端子5とをそれぞれ電気的に接続している。第1接続配線6は、複数の配線導体61を有しており、各配線導体61が、1つの第1配線パッド4と1つの外部接続端子5とを電気的に接続している。各配線導体61は、平面視において、1つの第1配線パッド4と1つの外部接続端子5とを結ぶ直線状に形成されていてもよく、少なくとも1つの屈曲部を有して形成されていてもよい。なお、第1接続配線6が画素部3pに電源電圧を供給するための配線である場合、一つの配線導体61が、複数の第1配線パッド4と1つの外部接続端子5とを電気的に接続している構成であってもよい。
本実施形態では、例えば図2に示すように、複数の第1配線パッド4および複数の外部接続端子5は、平面視において、第1辺2ba寄りの部位および第2辺2bb寄りの部位に配設されている。この場合、第1配線パッド4と外部接続端子5とを接続する配線導体61の配線長を短くすることができる。その結果、配線導体61の電気抵抗、配線導体61と表示装置1の他の配線導体との間の寄生容量等に起因する、発光制御信号Sigの遅延および波形の鈍り、または第1電源電圧Vddおよび第2電源電圧Vssの電位変動を低減することができる。ひいては、表示装置1の表示品位を向上させることができる。
第1接続配線6は、図3に示すように、導電材料から成る導電層6aを含んでいる。導電層6aの材料および層構造は、第1配線パッド4と同様であってもよい。第1接続配線6は、絶縁材料から成る絶縁層(オーバーコート層ともいう)6bをさらに含んでいてもよく、例えば絶縁層6bは導電層6aを覆っていてもよい。絶縁層6bは、例えばSiO2、Si34、アクリル樹脂等のポリマー材料等から成る。絶縁層6bは、導電層6aにおける基板2に対向する面以外の面を少なくとも部分的に覆っていてもよく、この場合、配線導体61同士が短絡する虞を低減することができる。
ダミー導体部7は、第2面2bの側に配設されている。ダミー導体部7は、平面視において、第1配線パッド4と外部接続端子5と接続配線6とのいずれにも重ならないように配設されている。換言すると、ダミー導体部7は、平面視したとき、第1配線パッド4と外部接続端子5と接続配線6が配設されていない第2領域A2に配設されている。ダミー導体部7は、接続配線6と電気的に絶縁されていてもよい。なお、接続配線6が、接地電位が付与されている接地用の配線導体61を含む場合、ダミー導体部7は接地用の配線導体61と電気的に接続されていてもよい。これにより、広面積のダミー導体部7によって接地電位を安定化させることができ、その結果、表示装置1の表示品位を向上させることが可能となる。ダミー導体部7は、電気的にフローティングであってもよい。また、同様の目的で、ダミー導体部7は、接地用の外部接続端子5または電気的にフローティングな外部接続端子5と、電気的に接続されていてもよい。
ダミー導体部7は、導電材料から成る導体層7aと、導体層7aを覆う絶縁層(オーバーコート層ともいう)7bと、を含む構成であってもよい。導体層7aの材料および層構造は、第1接続配線6の導電層6aと同様であってもよい。絶縁層7bは、例えばSiO2、Si34、アクリル樹脂等のポリマー材料等から成る。絶縁層7bは、導体層7aにおける基板2に対向する面以外の面を少なくとも部分的に覆っていてもよい。この場合、ダミー導体部7は、保護層として機能するとともに、第1配線パッド4、外部接続端子5、第1接続配線6等と短絡する虞を低減することができる。
表示装置1は、冷却ファン、放熱フィン等の放熱構造を有した筐体(図示せず)に収容されてもよい。この場合、ダミー導体部7は、放熱構造に対向または接触していてもよい。これにより、発光素子31で生じた熱を外部に効果的に放熱することができ、その結果、表示装置1の表示品位を向上させることができる。
表示装置1は、複数の第2配線パッド8と、複数の側面配線9と、第2接続配線10とをさらに含んで構成される。
側面配線9を有する表示装置1は、複合型表示装置(マルチディスプレイ)を構成することに適している。即ち、狭額縁の表示装置1とすることができることから、複合型表示装置において表示装置1間の繋ぎ目が目立ちにくくなる。複数の表示装置1をタイリングして複合型表示装置を作製する場合、それぞれの表示装置1の表面側と裏面側を、Ag等から成る側面配線9によって電気的に接続する。一の表示装置1と、それに隣接する他の表示装置1の側面同士を結合(タイリング)させることによって、複合型表示装置が構成される。この構成により、結合部での表示画像の連続性を確保でき、視認者が表示画像に違和感を覚えること、結合部が目視されやすくなることを抑えることができる。複数の表示装置1の側面同士を結合させる結合部材は、樹脂接着剤、黒色等の遮光性を有する色合いの樹脂接着剤等であってもよい。また結合部材は、ネジ等の機械的な結合部材であってもよい。また、一方の基板2の端部に形成された凸部と、他方の基板2の端部に形成された、上記凸部と相補形状の凹部と、を嵌め合わせる嵌合方式であってもよい。複数の表示装置1は、ベース基板上に設置されていてもよい。各表示装置1は、ベース基板に樹脂接着剤を介して固定されていてもよく、各表示装置1は、枠体に嵌め込まれ、枠体が樹脂接着剤またはネジによってベース基板に固定されていてもよい。
複数の第2配線パッド8は、例えば図1に示すように、第1面2aの側に位置している。第2配線パッド8は、少なくとも一部が、平面視において、第1配線パッド4と重なっていてもよい。この構成は、複数の第2配線パッド8のすべてに適用されてもよい。第2配線パッド8は、例えば図1に示すように、第2接続配線10を介して、表示部3の画素部3pと電気的に接続されている。
第2配線パッド8は、導電材料から成る。第2配線パッド8の材料および層構造は、第1配線パッド4と同様であってもよい。図3では、第2配線パッド8が、金属層82,88が積層されて成り、第1面2a上に形成された絶縁層83,84上に配置されている例を示している。第2配線パッド8は、その裏面がTFT、発光素子31等に電気的に接続される接続配線81に接続される。
第2配線パッド8が複数の金属層82,88を積層して成る場合、例えば図3に示すように、金属層82,88の層間の一部に絶縁層87が配置されていてもよい。また、第2配線パッド8の内方側(図3における右側)の端部に絶縁層85,86が配置されていてもよい。これにより、第2配線パッド8が、内方側に配置された配線導体等と短絡することを抑制できる。絶縁層83,84,85,86,87は、例えばSiO2、Si34、アクリル樹脂等のポリマー材料等から成る。第2配線パッド8の表面側の金属層88は、ITO、IZO等から成る透明導電層であってもよい。
第2接続配線10は、第1面2aの側に位置している。第2接続配線10は、例えば、Mo/Al/Mo、MoNd/AlNd/MoNd等から成っていてもよい。第2接続配線10は、画素部3pに含まれる薄膜トランジスタと第2配線パッド8とを接続する、走査信号線、画像信号線、発光制御信号線等であってもよい。第2接続配線10は、アノード電極パッド32aまたはカソード電極パッド32bと第2配線パッド8とを接続する、電源配線であってもよい。第2接続配線10と接続されるアノード電極パッド32aまたはカソード電極パッド32bは、第2接続配線10の一部として形成されていてもよい。第2接続配線10は、線状または帯状の導体パターンであってもよく、面状の導体パターンであってもよい。第2接続配線10が、Vss用の電源配線であり、カソード電極パッド32bと第2配線パッド8とを接続する場合、第2接続配線10は、面状の導体パターンであってもよい。
複数の側面配線9は、第1面2aの側から、側面2c上を介して、第2面2bの側にかけて位置している。側面配線9は、第2配線パッド8と、第1配線パッド4とを接続している。
側面配線9は、Ag、Cu、Al、ステンレススチール等の導電粒子、未硬化のエポキシ樹脂等の樹脂成分、エチルアルコール等のアルコール溶媒および水等を含む導電ペーストを、側面2c上から、第1面2a上および第2面2b上にかけての所望の部位に塗布した後、加熱法、紫外線等の光照射によって硬化させる光硬化法、光硬化加熱法等の方法によって形成することができる。側面配線9は、メッキ、蒸着、CVD等の薄膜形成方法によっても形成することができる。側面2cにおける側面配線9を形成する部位に、溝を予め形成しておいてもよい。これにより、側面配線9と成る導電ペーストが、側面2cにおける所望の部位に配置されやすくなる。
複数の第1配線パッド4が第2面2bの周縁部に位置し、かつ第2配線パッド8が第1面2aの周縁部に位置している場合、第1配線パッド4は、少なくとも一部が、平面視において、第2配線パッド8と重なっていてもよい。この構成は、複数の第1配線パッド4のすべてに適用されてもよい。この場合、第1配線パッド4と第2配線パッド8とを接続する側面配線9の配線長を短くし、抵抗を小さくすることができる。また、側面配線9が表示装置1の他の配線パッド、配線導体等と接触して短絡することを抑えることができる。
第2面2bの側に位置する第1配線パッド4の大きさ(面積)が、第1面2aの側に位置する第2配線パッド8の大きさ(面積)よりも大きくてもよい。第2配線パッド8は、可能な限り狭くすることが望まれる、表示部3の周囲の額縁部に、位置しているために、大きくすることが難しい。特に、画素ピッチが狭ピッチである場合、第2配線パッド8を大きくすることが難しくなる。一方、第1配線パッド4は、基本的に大きさに対する制約がない第2面2bの側に位置している。従って、第1配線パッド4の大きさを第2配線パッド8の大きさよりも大きくすることによって、側面配線9と第1配線パッド4との接触抵抗を小さくし、側面配線9を伝わる信号の導通性を向上させることができる。第1配線パッド4の大きさは、第2配線パッド8の大きさの1倍を超え2倍程度以下であってもよいが、この範囲に限らない。
第1配線パッド4と第2配線パッド8は、第1面2aから第2面2bにかけて基板2を貫通する、スルーホール等の貫通導体を用いて接続することができる。第1配線パッド4と第2配線パッド8とを貫通導体を用いて接続する場合、例えば、基板2の周縁部に貫通導体を形成し得る領域を確保する必要があるため、表示装置1における額縁領域(非表示領域ともいう)の面積を削減することが難しい。第1配線パッド4と第2配線パッド8とを側面配線9を用いて接続することによって、額縁領域の面積が削減された表示装置1を実現することが容易になる。
本実施形態の表示装置1は、ダミー導体部7が、平面視において、第1接続配線6と重ならないように配設されているため、基板2の裏面側の平坦性が向上する。そして、表示装置1の製造方法における発光素子31の実装工程において、第1接続配線6およびダミー導体部7の両方を実装装置の平坦なステージ面に接触させることが可能となる。その結果、複数の発光素子31を基板2に対して押圧する際の基板2の撓み、変形等を抑制し、発光素子31の実装不良を低減することができる。ひいては、表示装置1の表示品位を向上させ、かつ表示装置1の製造の歩留りを向上させることができる。
第1接続配線6およびダミー導体部7は、第2面2bからの高さ(厚み)が互いに等しくてもよい。この場合、実装工程において、第1接続配線6およびダミー導体部7の両方を、実装装置の平坦なステージ面に良好に接触させることが可能となる。その結果、複数の発光素子31を基板2に対して押圧する際の基板2の撓み、変形等をより抑制し、発光素子31の実装不良をより低減することができる。ひいては、表示装置1の表示品位を向上させ、かつ表示装置1の製造の歩留りを向上させることができる。なお、第1接続配線6の第2面2bからの高さとは、第1接続配線6における基板2に対向する面とは反対側の面の、第2面2bからの高さを指す。ダミー導体部7の第2面2bからの高さも同様に定義される。
なお、第1接続配線6およびダミー導体部7の厚みは、それぞれ3~10μm程度であってもよいが、この範囲に限らない。また、第1接続配線6の導電層6aを覆う絶縁層(オーバーコート層ともいう)6bがある場合、絶縁層6bの厚みは5μm~15μm程度であってもよいが、この範囲に限らない。
第1配線パッド4の厚みおよびダミー導体部7の厚みが同じであってもよい。この場合、複数の発光素子31を基板2に対して押圧する際の基板2の撓み、変形等をさらに抑制し、発光素子31の実装不良をさらに低減することができる。さらに、第2面2bにおいて、第1辺2baに沿って位置する複数の第1配線パッド4の第1辺2baからの各距離と、第2辺2bbに沿って位置する複数の第1配線パッド4の第2辺2bbからの各距離と、ダミー導体部7の第3辺2bcからの距離と、ダミー導体部7の第4辺2bdからの距離とが、略同じであってもよい。この場合、第2面2b上にある膜状部がより均一に分布しやすくなる。その結果、複数の発光素子31を基板2に対して押圧する際の基板2の撓み、変形等をさらに抑制し、発光素子31の実装不良をさらに低減することができる。なお、距離が略同じであるとは、例えば、基準距離に対する差が±10%程度以下であること等を意味する。
第1接続配線6およびダミー導体部7は、複数の第1配線パッド4および複数の外部接続端子5よりも、第2面2bからの高さが高くてもよい。この場合、第2面2bの側に第1配線パッド4、外部接続端子5、第1接続配線6およびダミー導体部7が配設された基板2を、実装装置の平坦なステージ面に載置するだけで、第1接続配線6およびダミー導体部7の両方を実装装置のステージ面に良好に接触させることが可能となる。その結果、複数の発光素子31を基板2に対して押圧する際の基板2の撓み、変形等をより抑制し、発光素子31の実装不良をより低減することができる。ひいては、表示装置1の表示品位を向上させ、かつ表示装置1の製造の歩留りを向上させることができる。なお、第1配線パッド4の第2面2bからの高さとは、第1配線パッド4における基板2に対向する面とは反対側の面の、第2面2bからの高さを指す。外部接続端子5の第2面2bからの高さも同様に定義される。なお、上記の構成において、第1接続配線6の表面部には絶縁層6bがあり、複数の第1配線パッド4および複数の外部接続端子5は、それらが電気的接続部であることから、それらの表面部に絶縁層6bがない構成であってもよい。
ダミー導体部7は、例えば図2に示すように、ベタ状部71を含んでいてもよい。ベタ状部71は、平面視において、多角形状、円形状、楕円形状、長円形状等の形状を有していてもよい。ここで、「多角形状」とは、三角形状、矩形状(正方形状または長方形状)、五角形状、六角形状、八角形状等であってもよい。ダミー導体部7がベタ状部71を含む場合、第2面2bの平面視面積に対するダミー導体部7の平面視面積の比率を容易に高めることができる。これにより、実装工程において複数の発光素子31を基板2に対して押圧する際、第2面2bにおけるステージ面による支持面積の割合を増加させることができ、その結果、基板2の撓み、変形等を効果的に抑制し、発光素子31の実装不良を効果的に低減することができる。ひいては、表示装置1の表示品位を向上させ、かつ表示装置1の製造の歩留りを向上させることができる。
ベタ状部71は、例えば図2に示すように、第2面2b上における、第3辺2bcと第4辺2bdとの間の角部2d寄りの位置に配設されていてもよい。この場合、第1接続配線6とダミー導体部7とが第2面2bの広い範囲に分散して配設されるため、実装工程において複数の発光素子31を基板2に対して押圧する際、第2面2bにおけるステージ面による支持箇所の偏りを低減でき、その結果、基板2の撓み、変形等を効果的に抑制し、発光素子31の実装不良を効果的に低減することができる。ひいては、表示装置1の表示品位を向上させ、かつ表示装置1の製造の歩留りを向上させることができる。
ベタ状部71は、例えば図4に示すように、三角形状の形状を有していてもよい。この場合、第2面2bにおける第3辺2bcの大部分に沿った部位および第4辺2bdの大部分に沿った部位を含むようにダミー導体部7を配置させることができるとともに、第2面2bの平面視面積に対するダミー導体部7の平面視面積の比率を高めることができる。その結果、実装工程において複数の発光素子31を基板2に対して押圧する際の基板2の撓み、変形等を効果的に抑制し、発光素子31の実装不良を効果的に低減することができる。ひいては、表示装置1の表示品位を向上させ、かつ表示装置1の製造の歩留りを向上させることができる。
ダミー導体部7は、例えば図5に示すように、第2領域A2に複数の小面積の島状部(小片状部ともいう)74が分散して配置されていてもよい。各島状部74は、平面視において、多角形状、円形状、楕円形状、長円形状等の形状を有していてもよい。複数の島状部74は、互いに同一形状を有していてもよく、少なくとも1つの島状部74の形状が残余の島状部74の形状と異なっていてもよい。
また、複数の島状部74は、第2面2bにおける第1領域A1と対向する部位である、第3辺2bcおよび第4辺2bdに沿った部位にある島状部(辺部島状部ともいう)74pの大きさが、その残余の島状部74の大きさよりも大きい構成であってもよい。この場合、第1領域A1に密に存在する、複数の第1配線パッド4と複数の外部接続端子5と複数の第1接続配線6の合計の面積と、辺部島状部74pの面積と、を近づけることができる。その結果、基板2における第1領域A1の剛性と辺部島状部74pがある部位の剛性を近づけることができ、基板2に自然状態で撓み等の変形が生じることを抑制することができる。また、実装工程において複数の発光素子31を基板2に対して押圧する際の基板2の撓み、変形等を効果的に抑制し、発光素子31の実装不良を効果的に低減することができる。辺部島状部74pの大きさは、その残余の島状部74の大きさの1倍を超え2倍程度以下であってもよいが、この範囲に限らない。
第2面2bの面積の半分程度以上を覆うベタ状部71をスクリーン印刷法等の印刷法を用いて形成する場合、ベタ状部71の厚みにばらつきが発生し易くなることがある。ダミー導体部7が複数のベタ状部71を有する場合、ダミー導体部7の厚みのばらつきを低減しつつ、ダミー導体部7を第2面2bの広い範囲に配設することができる。その結果、実装工程において複数の発光素子31を基板2に対して押圧する際の基板2の撓み、変形等を効果的に抑制し、発光素子31の実装不良を効果的に低減することができる。ひいては、表示装置1の表示品位を向上させ、かつ表示装置1の製造の歩留りを向上させることができる。
複数の島状部74等のベタ状部71は、各ベタ状部71が、平面視において、少なくとも1つの発光素子31と重なるように配設されていてもよい。この場合、実装工程において、発光素子31を基板2に対して押圧する際に、ベタ状部71が発光素子31の支持部として機能し、押圧力が発光素子31に加わりやすくなる。その結果、押圧力による基板2の撓み、変形等を効果的に抑制し、発光素子31の実装不良を効果的に低減することができる。ひいては、表示装置1の表示品位を向上させ、かつ表示装置1の製造の歩留りを向上させることができる。1つの島状部74等のベタ状部71が、平面視において、1つの発光素子31に重なっていてもよい。複数の発光素子31がある場合、複数の発光素子31のそれぞれが、1つのベタ状部71と平面視において重なる構成であってもよい。この構成の場合、押圧力が各発光素子31に加わりやすくなる。また、平面視において、ベタ状部71の面積が発光素子31の面積よりも大きく、ベタ状部71が発光素子31を内包する構成であってもよい。この構成の場合、ベタ状部71が発光素子31の支持部として効果的に機能し、押圧力が発光素子31により加わりやすくなる。ベタ状部71の面積は、発光素子31の面積の1倍を超え5倍程度以下であってもよいが、この範囲に限らない。
ダミー導体部7は、例えば図6に示すように、ストライプ状部72を含んでいてもよい。ストライプ状部72は、互いに平行に延びる複数の帯状導体72aから成る。複数の帯状導体72aは、例えば図6に示すように、基板2の長手方向(図6における左右方向)に沿って延びていてもよく、基板2の長手方向と交差する方向(基板2の短手方向であって、図6における上下方向)に沿って延びていてもよい。ダミー導体部7がストライプ状部72を有する場合、ダミー導体部7の厚みのばらつきを低減しつつ、ダミー導体部7を第2面2bの広い範囲に配設することができる。その結果、実装工程において複数の発光素子31を基板2に対して押圧する際の基板2の撓み、変形等を効果的に抑制し、発光素子31の実装不良を効果的に低減することができる。ひいては、表示装置1の表示品位を向上させ、かつ表示装置1の製造の歩留りを向上させることができる。
互いに隣接する帯状導体72a間のピッチP2は、表示部3の画素ピッチP1と略一致していてもよい。また、帯状導体72a間の間隔g3は均一(一定)であってもよい。この場合、ストライプ状部72を、各帯状導体72aが、平面視において、少なくとも1つの発光素子31と重なるように配設することができる。この場合、実装工程において、発光素子31を基板2に対して押圧する際に、ストライプ状部72が発光素子31の支持部として機能し、押圧力が発光素子31に加わりやすくなる。その結果、押圧力による基板2の撓み、変形等を効果的に抑制し、発光素子31の実装不良を効果的に低減することができる。ひいては、表示装置1の表示品位を向上させ、かつ表示装置1の製造の歩留りを向上させることができる。
ダミー導体部7は、例えば図7に示すように、格子状部73を含んでいてもよい。ダミー導体部7が格子状部73を有する場合、ダミー導体部7の厚みのばらつきを低減しつつ、ダミー導体部7を第2面2bの広い範囲に配設することができる。その結果、実装工程において複数の発光素子31を基板2に対して押圧する際の基板2の撓み、変形等を効果的に抑制し、発光素子31の実装不良を効果的に低減することができる。ひいては、表示装置1の表示品位を向上させ、かつ表示装置1の製造の歩留りを向上させることができる。
格子状部73の格子ピッチP3は、表示部3の画素ピッチP1と略一致していてもよい。この場合、格子状部73を、その各格子点が、平面視において、1つの発光素子31と重なるように配設することができる。この場合、実装工程において、発光素子31を基板2に対して押圧する際に、格子状部73が発光素子31の支持部として機能し、押圧力が発光素子31に加わりやすくなる。その結果、押圧力による基板2の撓み、変形等を効果的に抑制し、発光素子31の実装不良を効果的に低減することができる。ひいては、表示装置1の表示品位を向上させ、かつ表示装置1の製造の歩留りを向上させることができる。
図11に示すように、ダミー導体部7は、同心環状部75を含んでいてもよい。この構成の場合、ダミー導体部7がベタ状部71(図2に示す)を含む場合と比較して、ダミー導体部7の面積を小さくすることができる。また、ダミー導体部7がベタ状部71である場合と同様に、複数の発光素子31の実装工程において複数の発光素子31を基板2に対して押圧する際の基板2の撓み、変形等を効果的に抑制し、発光素子31の実装不良を効果的に低減することができる。同心環状部75は、最外環状部の外形が基板2の第2面2bと相似形状であってもよい。この場合、複数の発光素子31の実装工程において複数の発光素子31を基板2に対して押圧する際の押圧力を、均一に分散させやすくなる。
表示装置1は、平面視において、ダミー導体部7の面積(平面視面積)が、第2面2bの面積(平面視面積)の20%以上60%以下であってもよい。ダミー導体部7の面積が第2面2bの面積の20%未満である場合、基板2の撓み、変形等を十分に抑制できない虞がある。また、ダミー導体部7の面積が第2面2bの面積の60%より大きい場合、ダミー導体部7の厚みにばらつきが発生し易くなったり、第1接続配線6とダミー導体部7との間隔が狭くなり、第1接続配線6とダミー導体部7とが短絡し易くなったりする虞がある。ダミー導体部7の平面視面積が、第2面2bの平面視面積の20%以上60%以下であることで、基板2の撓み、変形等を抑えつつ、ダミー導体部7の厚みのばらつき、および第1接続配線6とダミー導体部7との短絡を抑制することができる。
ダミー導体部7は、例えば図8に示すように、隣り合う配線導体61同士の間に配設されていてもよい。この場合、第2面2b側における第1接続配線6およびダミー導体部7が配設されている部位において、それらの分布を略均一にすることができるため、実装工程において複数の発光素子31を基板2に対して押圧する際の基板2の撓み、変形等を効果的に抑制し、発光素子31の実装不良を効果的に低減することができる。ひいては、表示装置1の表示品位を向上させ、かつ表示装置1の製造の歩留りを向上させることができる。
図12に示すように、基板2の第2面2bは、矩形等の多角形であり、ダミー導体部7は、第2面2bの角部に位置する部位(角部ダミー導体部ともいう)76a,76b,76cを含む構成であってもよい。この構成の場合、複数の発光素子31の実装工程において複数の発光素子31を基板2に対して押圧する際の基板2の撓み、変形等をより効果的に抑制し、発光素子31の実装不良をより効果的に低減することができる。角部ダミー導体部76a,76b,76cは、第2面2bの少なくとも1つの角部にあってもよく、全ての角部にあってもよい。角部ダミー導体部76a,76b,76cは、複数ある場合、同じ形状および同じ面積であってもよい。この場合、複数の発光素子31の実装工程において複数の発光素子31を基板2に対して押圧する際の押圧力が、第2面2bの全体に均一に加わりやすくなる。角部ダミー導体部76a,76b,76cは、円形、楕円形、三角形、矩形、五角形等の多角形、L字形等の形状であってもよい。角部ダミー導体部76a,76b,76cは、第2面2bと相似形状であってもよい。この場合、複数の発光素子31の実装工程において複数の発光素子31を基板2に対して押圧する際の押圧力が、第2面2bの全体に均一に加わりやすくなる。
図13に示すように、ダミー導体部7は、第2面2bの縁部に位置する部位(縁部ダミー導体部ともいう)77を含む構成であってもよい。この構成の場合、複数の発光素子31の実装工程において複数の発光素子31を基板2に対して押圧する際の基板2の撓み、変形等をより効果的に抑制し、発光素子31の実装不良をより効果的に低減することができる。
なお、表示装置1において、各部材の形状、寸法等は以下の数値、範囲としてもよいが、それらの数値、範囲に限らない。例えば、基板2は、一辺の長さが10mm~1000mm程度の正方形であってもよい。基板2を押圧する押圧板は、一辺の長さが基板2と同等以上である正方形であってもよい。押圧板の圧力は10Mpa~100Mpa程度であってもよい。異方性導電膜の加熱接合時の温度は、一般的な150℃~200℃程度であってもよい。ダミー導体部7は、ストライプ状であれば、幅が1mm~10mm程度であってもよく、間隔が1mm~20mm程度であってもよい。
先ず、発光素子31が実装されていないこと以外は図9に示す表示装置1と同様の構成の表示装置前駆体を複数作製した。図9の表示装置1は、基板2は、一辺の長さが60mmの正方形であり、ダミー導体部7が縦長の複数のストライプ状部72から構成されている。ストライプ状部72を成す帯状導体72aは、第2領域A2に均一に分散している。そして、帯状導体72aは、幅が5mmであり、隣接する帯状導体72a間の間隔g3が均一である。ダミー導体部7は、第2領域A2の面積の70%程度を占めている。複数の表示装置前駆体は、それぞれ隣接する帯状導体72a間の間隔g3が異なっており、間隔g3を3.5mm~16mmの範囲で変化させた。基板2を押圧する押圧板は、一辺の長さが100mmの正方形であり、押圧力は70Mpa程度とした。
表示装置前駆体を、基板2の第2面2bが実装装置のステージ面に対向するように、ステージ面上に載置した。次に、複数の発光素子(マイクロLED素子)31を、異方性導電膜を介して、電極パッド32上にそれぞれ配置した。その後、異方性導電膜を加熱しながら、押圧板によって複数の発光素子31を基板2に対して押圧し、複数の発光素子31を表示装置前駆体に実装し、表示装置1を作製した。
複数の外部接続端子5に所定の発光制御信号Sigならびに第1電源電圧Vddおよび第2電源電圧Vssを供給しつつ、複数の発光素子31からの出射光の輝度値を検出することで、実装不良が発生した発光素子31の個数を測定した。図10は、全個数の発光素子31のうち実装不良が発生した発光素子31の割合(欠点率ともいう)を測定した結果を示すグラフである。本実施例では、発光素子31の全個数を1000個とした。また、本実施例では、ダミー導体部7が設けられた部位と、ダミー導体部7が設けられていない部位との段差を4~12μmに設定した。図10の横軸は隣接するダミー導体部7同士の間隔g3を示し、図10の縦軸は欠点率を示す。図10において、黒丸は測定された欠点率を示し、実線は測定された欠点率を近似する線である。
図10に示すように、隣接するダミー導体部7同士の間隔が6.5mm程度以下である場合、欠点率が0.1%以下となった。なお、比較例として、ダミー導体部7を有さないこと以外は実施例の表示装置1と同様の表示装置を作製し、欠点率を測定したところ、欠点率が50%を超える場合があった。
本開示の表示装置によれば、基板の第2面の側の平坦性を向上させることができる。また、基板の剛性を向上させて、基板の撓み等の基板の変化が生じることを抑えることができる。その結果、実装工程において複数の発光素子を基板に対して押圧する際に、複数の発光素子を所定の圧力で均一に押圧することが容易になる。従って、発光素子の実装不良を低減することが可能となり、表示装置の表示品位を向上させ、かつ表示装置の製造の歩留りを向上させることができる。
本開示は、以下の(1)~(16)の態様で実施可能である。
(1)第1面および前記第1面とは反対側の第2面を有する基板と、
前記第1面の側に位置する発光素子と、
前記第2面の側に位置し、前記発光素子と電気的に接続される第1配線パッドと、
前記第2面の側に位置する外部接続端子と、
前記第2面の側に位置し、前記第1配線パッドと前記外部接続端子を電気的に接続する接続配線と、
前記第2面の側に位置し、前記第1配線パッドと前記外部接続端子と前記接続配線とのいずれにも平面視で重ならない凸状部と、を備える配線基板。
(2)前記基板は、前記第2面の側に、前記第1配線パッドと前記外部接続端子と前記接続配線とが位置する第1領域と、それ以外の第2領域と、を有しており、
前記凸状部は、前記第2領域に位置し、前記第2領域の面積の半分以上の面積を占めている、上記(1)に記載の配線基板。
(3)複数の前記凸状部が前記第2領域に均一に分散している、上記(2)に記載の配線基板。
(4)複数の前記凸状部の隣接間の間隔と、前記接続配線とそれに最も近い前記凸状部との間隔と、が所定値以下である上記(3)に記載の配線基板。
(5)前記凸状部は、少なくとも表層部が、前記第1配線パッドと前記外部接続端子と前記接続配線とのいずれよりも硬度が低い材料から成る、上記(1)~(4)のいずれかに記載の配線基板。
(6)前記凸状部は、少なくとも前記表層部が、樹脂材料から成る、上記(5)に記載の表示装置。
(7)前記樹脂材料は、弾性を有する、上記(6)に記載の配線基板。
(8)前記凸状部は、島状部とベタ状部とストライプ状部と格子状部のうちの少なくとも1つを含む、上記(1)~(7)のいずれかに記載の配線基板。
(9)前記凸状部は、同心環状部を含む、上記(1)~(7)のいずれかに記載の配線基板。
(10)前記基板の前記第2面は、多角形であり、
前記凸状部は、前記第2面の角部に位置する部位を含む、上記(1)~(7)のいずれかに記載の配線基板。
(11)前記凸状部は、前記第2面の面積の20%以上60%以下の面積を有する、上記(1)~(10)のいずれかに記載の配線基板。
(12)前記接続配線および前記凸状部は、前記第1配線パッドおよび前記外部接続端子よりも、前記第2面からの高さが高い、上記(1)~(11)のいずれかに記載の配線基板。
(13)前記接続配線および前記凸状部は、前記第2面からの高さが等しい、上記(12)に記載の配線基板。
(14)上記構成(1)~(13)のいずれかに記載の配線基板を備えた表示装置であって、
前記発光素子は、マトリクス状に配列された複数の画素部のそれぞれに備わっており、

前記凸状部は、平面視において、複数の前記発光素子のうちの少なくとも1つと重なっている、表示装置。
(15)前記発光素子は、マイクロ発光ダイオード素子を含む、上記(14)に記載の表示装置。
(16)上記構成(1)~(13)のいずれかに記載の配線基板を備えた表示装置であって、
前記第1面の側に位置し、前記発光素子に電気的に接続される第2配線パッドと、
前記第1面の側から、前記第1面と前記第2面とを接続する第3面上を介して、前記第2面の側にかけて位置し、前記第1配線パッドと前記第2配線パッドを接続する側面配線と、を備える、表示装置。
以上、本開示の各実施形態について詳細に説明したが、また、本開示は上述の実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲内において、種々の変更、改良等が可能である。上記各実施形態をそれぞれ構成する全部または一部を、適宜、矛盾しない範囲で組み合わせ可能であることは、言うまでもない。
本開示の表示装置は、各種の電子機器に適用できる。その電子機器としては、自動車経路誘導システム(カーナビゲーションシステム)、船舶経路誘導システム、航空機経路誘導システム、自動車等の乗り物の計器用インジケータ、インスツルメントパネル、スマートフォン端末、携帯電話、タブレット端末、パーソナルデジタルアシスタント(PDA)、ビデオカメラ、デジタルスチルカメラ、電子手帳、電子書籍、電子辞書、パーソナルコンピュータ、複写機、ゲーム機器の端末装置、テレビジョン、商品表示タグ、価格表示タグ、産業用のプログラマブル表示装置、カーオーディオ、デジタルオーディオプレイヤー、ファクシミリ、プリンタ、現金自動預け入れ払い機(ATM)、自動販売機、医療用表示装置、デジタル表示式腕時計、スマートウォッチ、駅および空港等に設置される案内表示装置、宣伝広告状のサイネージ(デジタルサイネージ)等がある。
1 表示装置
2 基板
2a 第1面
2b 第2面
2ba 第1辺
2bb 第2辺
2bc 第3辺
2bd 第4辺
2c 第3面(側面)
2d 角部
3 表示部
3p 画素部
31 発光素子
31a アノード電極
31b カソード電極
32 電極パッド
32a アノードパッド
32b カソードパッド
32c 透明導電層
4 第1配線パッド
5 外部接続端子
6 接続配線(第1接続配線)
6a 導電層
6b 絶縁層
61 配線導体
7 ダミー導体部(凸状部)
7a 導電層
7b 絶縁層
71 ベタ状部
72 ストライプ状部
72a 帯状導体
73 格子状部
74 島状部
74p 島状部(辺部島状部)
75 同心環状部
76a,76b,76c 角部ダミー導体部
77 縁部ダミー導体部
8 第2配線パッド
81 接続配線
82,88 金属層
83,85,87 絶縁層
9 側面配線
10 第2接続配線

Claims (16)

  1. 第1面および前記第1面とは反対側の第2面を有する基板と、
    前記第1面の側に位置する発光素子と、
    前記第2面の側に位置し、前記発光素子と電気的に接続される第1配線パッドと、
    前記第2面の側に位置する外部接続端子と、
    前記第2面の側に位置し、前記第1配線パッドと前記外部接続端子を電気的に接続する接続配線と、
    前記第2面の側に位置し、前記第1配線パッドと前記外部接続端子と前記接続配線とのいずれにも平面視で重ならない凸状部と、を備え、
    前記凸状部は、ダミー導体部である、配線基板。
  2. 前記基板は、前記第2面の側に、前記第1配線パッドと前記外部接続端子と前記接続配線とが位置する第1領域と、それ以外の第2領域と、を有しており、
    前記凸状部は、前記第2領域に位置し、前記第2領域の面積の半分以上の面積を占めている、請求項1に記載の配線基板。
  3. 複数の前記凸状部が前記第2領域に均一に分散している、請求項2に記載の配線基板。
  4. 複数の前記凸状部の隣接間の間隔と、前記接続配線とそれに最も近い前記凸状部との間隔と、が所定値以下である請求項3に記載の配線基板。
  5. 前記凸状部は、表層部が、前記第1配線パッドと前記外部接続端子と前記接続配線とのいずれよりも硬度が低い材料から成る、請求項1~4のいずれか1項に記載の配線基板。
  6. 前記凸状部は、前記表層部が、樹脂材料から成る、請求項5に記載の配線基板。
  7. 前記樹脂材料は、弾性を有する、請求項6に記載の配線基板。
  8. 前記凸状部は、島状部とベタ状部とストライプ状部と格子状部のうちの少なくとも1つを含む、請求項1~7のいずれか1項に記載の配線基板。
  9. 前記凸状部は、同心環状部を含む、請求項1~7のいずれか1項に記載の配線基板。
  10. 前記基板の前記第2面は、多角形であり、
    前記凸状部は、前記第2面の角部に位置する部位を含む、請求項1~7のいずれか1項に記載の配線基板。
  11. 前記凸状部は、前記第2面の面積の20%以上60%以下の面積を有する、請求項1~10のいずれか1項に記載の配線基板。
  12. 前記接続配線および前記凸状部は、前記第1配線パッドおよび前記外部接続端子よりも、前記第2面からの高さが高い、請求項1~11のいずれか1項に記載の配線基板。
  13. 前記接続配線および前記凸状部は、前記第2面からの高さが等しい、請求項12に記載の配線基板。
  14. 請求項1~13のいずれか1項に記載の配線基板を備えた表示装置であって、
    前記発光素子は、マトリクス状に配列された複数の画素部のそれぞれに備わっており、
    前記凸状部は、平面視において、複数の前記発光素子のうちの少なくとも1つと重なっている、表示装置。
  15. 前記発光素子は、マイクロ発光ダイオード素子を含む、請求項14に記載の表示装置。
  16. 請求項1~13のいずれか1項に記載の配線基板を備えた表示装置であって、
    前記第1面の側に位置し、前記発光素子に電気的に接続される第2配線パッドと、
    前記第1面の側から、前記第1面と前記第2面とを接続する第3面上を介して、前記第2面の側にかけて位置し、前記第1配線パッドと前記第2配線パッドを接続する側面配線と、を備える、表示装置。
JP2024177301A 2021-03-26 2024-10-09 表示装置 Pending JP2025011209A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2021054051 2021-03-26
JP2021054051 2021-03-26
JP2023508877A JP7571282B2 (ja) 2021-03-26 2022-03-03 表示装置
PCT/JP2022/009048 WO2022202175A1 (ja) 2021-03-26 2022-03-03 表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2023508877A Division JP7571282B2 (ja) 2021-03-26 2022-03-03 表示装置

Publications (1)

Publication Number Publication Date
JP2025011209A true JP2025011209A (ja) 2025-01-23

Family

ID=83396913

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2023508877A Active JP7571282B2 (ja) 2021-03-26 2022-03-03 表示装置
JP2024177301A Pending JP2025011209A (ja) 2021-03-26 2024-10-09 表示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2023508877A Active JP7571282B2 (ja) 2021-03-26 2022-03-03 表示装置

Country Status (4)

Country Link
US (1) US20240170498A1 (ja)
JP (2) JP7571282B2 (ja)
CN (1) CN117083656A (ja)
WO (1) WO2022202175A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240170498A1 (en) * 2021-03-26 2024-05-23 Kyocera Corporation Display device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04188886A (ja) * 1990-11-22 1992-07-07 Ibiden Co Ltd プリント配線板
JP2009274449A (ja) * 2009-01-28 2009-11-26 Suzuka Fuji Xerox Co Ltd Led基板装置、ledプリントヘッドおよび画像形成装置
JP2009274447A (ja) * 2009-06-30 2009-11-26 Suzuka Fuji Xerox Co Ltd 発光基板装置、プリントヘッドおよび画像形成装置
JP2011193033A (ja) * 2011-07-07 2011-09-29 Rohm Co Ltd 赤外線データ通信モジュール
JP2011204495A (ja) * 2010-03-26 2011-10-13 Panasonic Corp 光源装置及び画像表示装置
JP2012000771A (ja) * 2010-06-14 2012-01-05 Fuji Xerox Co Ltd 発光装置、プリントヘッドおよび画像形成装置
JP7571282B2 (ja) * 2021-03-26 2024-10-22 京セラ株式会社 表示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007121804A (ja) * 2005-10-31 2007-05-17 Mitsubishi Electric Corp 薄膜積層基板、及びその製造方法、並びに薄膜積層基板を備える液晶表示装置
JP4670855B2 (ja) * 2007-11-08 2011-04-13 セイコーエプソン株式会社 表示装置および時計
JP2009182104A (ja) * 2008-01-30 2009-08-13 Toshiba Corp 半導体パッケージ
US8780310B2 (en) * 2008-11-26 2014-07-15 Sharp Kabushiki Kaisha Display device having higher-layer wiring that does not overlap connection portion
US9337405B2 (en) * 2012-08-31 2016-05-10 Nichia Corporation Light emitting device and method for manufacturing the same
JP6089637B2 (ja) * 2012-11-30 2017-03-08 船井電機株式会社 表示装置
JP6511757B2 (ja) * 2014-09-30 2019-05-15 日亜化学工業株式会社 発光装置
US9601668B2 (en) * 2014-10-28 2017-03-21 Nichia Corporation Light emitting device
JP6811353B2 (ja) 2018-02-28 2021-01-13 京セラ株式会社 表示装置、ガラス基板およびガラス基板の製造方法
JP2020013954A (ja) * 2018-07-20 2020-01-23 株式会社ブイ・テクノロジー 基板接続構造、マイクロledディスプレイ及び部品実装方法
JP7210191B2 (ja) * 2018-08-30 2023-01-23 京セラ株式会社 電子素子実装用基板、電子装置、および電子モジュール
JP2020092159A (ja) * 2018-12-05 2020-06-11 株式会社ブイ・テクノロジー マイクロled実装構造、マイクロledディスプレイ及びマイクロledディスプレイの製造方法
KR102737986B1 (ko) * 2019-01-07 2024-12-05 삼성전자주식회사 디스플레이 장치 및 디스플레이 장치 제조 방법
WO2020250667A1 (ja) * 2019-06-11 2020-12-17 京セラ株式会社 発光素子基板および表示装置
KR102211928B1 (ko) * 2019-12-31 2021-02-03 엘지디스플레이 주식회사 발광 표시 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04188886A (ja) * 1990-11-22 1992-07-07 Ibiden Co Ltd プリント配線板
JP2009274449A (ja) * 2009-01-28 2009-11-26 Suzuka Fuji Xerox Co Ltd Led基板装置、ledプリントヘッドおよび画像形成装置
JP2009274447A (ja) * 2009-06-30 2009-11-26 Suzuka Fuji Xerox Co Ltd 発光基板装置、プリントヘッドおよび画像形成装置
JP2011204495A (ja) * 2010-03-26 2011-10-13 Panasonic Corp 光源装置及び画像表示装置
JP2012000771A (ja) * 2010-06-14 2012-01-05 Fuji Xerox Co Ltd 発光装置、プリントヘッドおよび画像形成装置
JP2011193033A (ja) * 2011-07-07 2011-09-29 Rohm Co Ltd 赤外線データ通信モジュール
JP7571282B2 (ja) * 2021-03-26 2024-10-22 京セラ株式会社 表示装置

Also Published As

Publication number Publication date
JP7571282B2 (ja) 2024-10-22
CN117083656A (zh) 2023-11-17
US20240170498A1 (en) 2024-05-23
JPWO2022202175A1 (ja) 2022-09-29
WO2022202175A1 (ja) 2022-09-29

Similar Documents

Publication Publication Date Title
US11380235B2 (en) Pixel array substrate with narrow peripheral area and narrow bezel design of display panel
CN107978625A (zh) 柔性显示装置
JP7418568B2 (ja) 表示装置および複合型表示装置
CN106716642A (zh) 具有分开的配线图案的显示装置
US12598808B2 (en) Display device and method for manufacturing display device
JP7478257B2 (ja) 表示装置
JP2025011209A (ja) 表示装置
US12417720B2 (en) Display device and multi-display
TW202428149A (zh) 顯示裝置及製造其的方法
CN114267683A (zh) 一种显示背板及其制备方法、显示装置
CN115004389B (zh) 显示装置以及显示装置的制造方法
US20240361808A1 (en) Display Device
CN119580591B (zh) 显示面板、拼接显示屏及电子设备
KR20220096090A (ko) 표시 장치
US20250120239A1 (en) Display device
KR102513388B1 (ko) 협 베젤 구조를 갖는 평판 표시 장치
US20240038954A1 (en) Display device and composite display device
CN115989538B (zh) 显示设备和用于制造该显示设备的方法
CN109445209A (zh) 显示面板和显示装置
KR102150839B1 (ko) 표시 장치
JP5353969B2 (ja) 有機el装置及び電子機器
US20250022999A1 (en) Display device and manufacturing method thereof
KR102698081B1 (ko) 디스플레이 장치
KR102870237B1 (ko) 디스플레이 장치
CN119677356B (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20241009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250729

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20260106