JP2500686B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP2500686B2 JP2500686B2 JP62073164A JP7316487A JP2500686B2 JP 2500686 B2 JP2500686 B2 JP 2500686B2 JP 62073164 A JP62073164 A JP 62073164A JP 7316487 A JP7316487 A JP 7316487A JP 2500686 B2 JP2500686 B2 JP 2500686B2
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- integrated circuit
- layer
- semiconductor integrated
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は例えば半導体集積回路素子表面にポリイミド
からなる保護膜を有すると共に全体をエポキシ樹脂によ
って樹脂封止されてなる半導体集積回路装置を製造する
に適用して好適な半導体装置の製造方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial field of application] The present invention manufactures a semiconductor integrated circuit device having, for example, a protective film made of polyimide on the surface of a semiconductor integrated circuit element and entirely resin-sealed with an epoxy resin. The present invention relates to a semiconductor device manufacturing method suitable for application to
本発明は例えば半導体集積回路素子表面にポリイミド
からなる保護膜を有すると共に全体をエポキシ樹脂によ
って樹脂封止されてなる半導体集積回路装置を製造する
に際し、半導体集積回路素子表面に保護膜材層を印刷法
により形成した後、この保護膜材層を加熱して硬化さ
せ、次いでこの硬化させた保護膜材層に平滑化処理を施
して保護膜となし、その後、樹脂封止を行う様にしたこ
とにより、樹脂封止時、保護膜が破損しない様にし、水
分及びα線から半導体集積回路素子を充分に保護し得る
半導体集積回路装置を製造することができる様にしたも
のである。The present invention, for example, when manufacturing a semiconductor integrated circuit device having a protective film made of polyimide on the surface of the semiconductor integrated circuit device and entirely resin-sealed with an epoxy resin, prints a protective film material layer on the surface of the semiconductor integrated circuit device. After the formation by the method, the protective film material layer is heated and cured, and then the cured protective film material layer is subjected to smoothing treatment to form a protective film, and then resin sealing is performed. Thus, it is possible to manufacture a semiconductor integrated circuit device capable of sufficiently protecting the semiconductor integrated circuit element from moisture and α rays while preventing the protective film from being damaged during resin encapsulation.
一般に半導体集積回路装置は、第２図に示す様に、半
導体集積回路素子（１）を接着剤（２）を用いてリード
フレーム（３）に固定し、半導体集積回路素子（１）に
設けられたボンディングパッド（４）とリードフレーム
（３）のリード部（５）とを金線（６）によって接続
（ボンディング）すると共に、リード部（５）の先端部
分を除いて全体をエポキシ樹脂（７）によってモールド
することによって構成される。この場合、半導体集積回
路素子（１）は半導体基板（８）の表面側にMOS FET等
必要な回路素子（図示せず）を集積化し、この上方に絶
縁層をなすSiO2層（９）を介してアルミニウムによる配
線層（10）を設けると共に、この配線層（10）上に第１
の表面保護膜をなすSiN層（11）と第２の表面保護膜を
なすポリイミド層（12）とを重畳して設けることによっ
て構成される。Generally, in a semiconductor integrated circuit device, as shown in FIG. 2, a semiconductor integrated circuit element (1) is fixed to a lead frame (3) with an adhesive (2) and provided on the semiconductor integrated circuit element (1). The bonding pad (4) and the lead portion (5) of the lead frame (3) are connected (bonded) by a gold wire (6), and the whole of the lead portion (5) except for the tip portion is made of an epoxy resin (7). ). In this case, the semiconductor integrated circuit element (1) has a necessary circuit element (not shown) such as a MOS FET integrated on the surface side of the semiconductor substrate (8), and an SiO 2 layer (9) forming an insulating layer is formed above the circuit element. The wiring layer (10) made of aluminum is provided via the
It is configured by superposing the SiN layer (11) forming the surface protection film and the polyimide layer (12) forming the second surface protection film.
ここに第１の表面保護膜をなすSiN層（11）は水分を
遮断し、配線層（10）が腐蝕、断線しない様にすると共
にNaイオンを遮断し、特性に劣化が生じない様にするた
めに設けられるものであり、また第２の表面保護膜をな
すポリイミド層（12）は、SiN層（11）におけるクラッ
クの発生やα線によるソフトエラーの発生を防止するた
めに設けられたものである。即ち、表面保護膜をSiN層
（11）のみとするときは、半導体ウエーハの裏面研削，
半導体ウエーハの分割（ダイシング，ブレーキング），
ワイヤボンディング，モールドの各工程でSiN層（11）
が外部と接触したり、或はエポキシ樹脂（７）との熱膨
張率の差に起因してSiN層（11）にクラックが生ずるこ
とがあり、これを放置するときは、このクラックから水
分が入り込み配線層（10）を腐蝕，断線させてしまうと
いう不都合がある。特に第２図例の様に軟かいアルミニ
ウムによる配線層（10）上に硬いSiN層（11）が設けら
れる場合にあっては、このSiN層（11）は外部との接触
により割れ易いものとなってしまう。そこで、近年製造
される半導体集積回路装置においては、この第２図例に
示す様にSiN層（11）上に比較的軟い材料であるポリイ
ミドからなる表面保護膜（12）を設け、SiN層（11）が
外部と接触したり、或いはエポキシ樹脂（７）との熱膨
張率の差に起因することによって生ずるクラックを防止
し、配線層（10）に腐蝕，断線が生じない様にしてい
る。Here, the SiN layer (11) forming the first surface protection film blocks moisture, prevents the wiring layer (10) from being corroded and disconnected, and blocks Na ions so that the characteristics are not deteriorated. The polyimide layer (12) forming the second surface protective film is provided to prevent the occurrence of cracks in the SiN layer (11) and soft errors due to α rays. Is. That is, when only the SiN layer (11) is used as the surface protective film, the back surface of the semiconductor wafer is ground,
Division of semiconductor wafer (dicing, breaking),
SiN layer in each process of wire bonding and molding (11)
May come into contact with the outside or a crack may occur in the SiN layer (11) due to the difference in the coefficient of thermal expansion from the epoxy resin (7). There is an inconvenience that the intruding wiring layer (10) is corroded and broken. Especially when the hard SiN layer (11) is provided on the wiring layer (10) made of soft aluminum as shown in FIG. 2, the SiN layer (11) is liable to be broken by contact with the outside. turn into. Therefore, in a semiconductor integrated circuit device manufactured in recent years, a surface protective film (12) made of polyimide, which is a relatively soft material, is provided on the SiN layer (11) as shown in FIG. Prevents cracks caused by the contact of (11) with the outside or due to the difference in coefficient of thermal expansion from the epoxy resin (7) to prevent the wiring layer (10) from being corroded or broken. .
またポリイミド樹脂は低α線有機材料であるため、斯
るポリイミド層（12）を設けることはエポキシ樹脂
（７）のフィラに含有されているウラン，トリウム等か
ら発生するα線を減衰させることが可能となり、これは
特にDRAM等メモリ装置を製造する場合に重要となる。Since polyimide resin is a low α-ray organic material, provision of such a polyimide layer (12) can attenuate α-rays generated from uranium, thorium, etc. contained in the filler of the epoxy resin (7). This becomes possible, which is particularly important when manufacturing a memory device such as DRAM.
ところで、本出願人は半導体集積回路素子の表面に形
成される樹脂よりなる保護膜を印刷法により形成する様
にした半導体装置の製造方法について提案した。この方
法に依れば、第２図例の半導体集積回路装置は次の様に
して製造される。By the way, the present applicant has proposed a method for manufacturing a semiconductor device in which a protective film made of a resin formed on the surface of a semiconductor integrated circuit element is formed by a printing method. According to this method, the semiconductor integrated circuit device of FIG. 2 is manufactured as follows.
まず、第３図Ａに示す様に半導体ウエーハ（13）を用
意し、この半導体ウエーハ（13）に半導体集積回路素子
部（14）（14）…（14）を形成する。この場合、半導体
集積回路素子部（14）は半導体ウエーハ（13）の表面側
（13A）にMOS FET等必要な回路素子を集積化すると共に
必要な配線層（10）を形成し、また、表面全体にSiN層
（11）を形成したものとする。First, as shown in FIG. 3A, a semiconductor wafer (13) is prepared, and semiconductor integrated circuit element portions (14) (14) ... (14) are formed on this semiconductor wafer (13). In this case, the semiconductor integrated circuit element part (14) integrates necessary circuit elements such as MOS FETs on the front surface side (13A) of the semiconductor wafer (13) and forms a necessary wiring layer (10). It is assumed that the SiN layer (11) is formed on the entire surface.
次に同じく第３図Ａに示す様にロールからなる凹版印
刷用の原版（15）を用意する。この場合、この原版（1
5）には、半導体ウエーハ（13）の各半導体集積回路素
子部（14）（14）…（14）に対応して所定パターンから
なるインク充填用の凹部（16）（16）…（16）を設け、
この凹部（16）（16）…（16）にポリイミドをＮ−メチ
ル−スピロリドンに溶解してなる保護膜材（17）（17）
…（17）を充填する。Next, as shown in FIG. 3A, an intaglio printing original plate (15) composed of rolls is prepared. In this case, this original edition (1
5), the ink-filled recesses (16) (16) ... (16) having a predetermined pattern corresponding to the semiconductor integrated circuit element parts (14) (14) ... (14) of the semiconductor wafer (13). Is provided
Protective film material (17) (17) formed by dissolving polyimide in N-methyl-spirolidone in the recesses (16) (16) (16)
… Fill (17).
次に第３図Ｂに示す様に原版（15）を矢印ａの方向に
所定速度で回転させると共に半導体ウエーハ（13）をそ
の表面を原版（15）に接触させて原版（15）の回転速度
と同一速度で矢印ｂの方向に移動させる。この様にする
と半導体ウエーハ（13）の各半導体集積回路素子部（1
4）（14）…（14）上には所定パターンの保護膜材層（1
8）（18）…（18）が形成される。Next, as shown in FIG. 3B, the original plate (15) is rotated in the direction of arrow a at a predetermined speed, and the surface of the semiconductor wafer (13) is brought into contact with the original plate (15) to rotate the original plate (15). And move in the direction of arrow b at the same speed. In this way, each semiconductor integrated circuit element part (1
4) (14)… (14) has a protective film material layer (1
8) (18) ... (18) is formed.
そこで次に第３図ｃに示す様に半導体ウエーハ（13）
を加熱装置（19）上に載置し、半導体ウエーハ（13）を
介して保護膜材層（18）を加熱し、この保護膜材層（1
8）からＮ−メチル−スピロリドンを蒸発させて硬化し
て保護膜をなすポリイミド層（12）を形成する。Then, next, as shown in FIG. 3c, a semiconductor wafer (13)
Is placed on a heating device (19), and the protective film material layer (18) is heated via the semiconductor wafer (13).
From 8), N-methyl-spirolidone is evaporated and cured to form a polyimide layer (12) forming a protective film.
次にこの半導体ウエーハ（13）を半導体集積回路素子
部（14）（14）…（14）ごとに分割して半導体集積回路
素子（１）（１）…（１）となし、この半導体集積回路
素子（１）を第２図に示す様に接着剤（２）を用いてリ
ードフレーム（３）に固定し、ボンディングパッド
（４）とリード部（５）とを金線（６）で接続し、その
後、エポキシ樹脂（７）によってモールドする。Next, the semiconductor wafer (13) is divided into semiconductor integrated circuit device parts (14), (14), ... (14) to form semiconductor integrated circuit devices (1), (1), ... (1). The element (1) is fixed to the lead frame (3) with an adhesive (2) as shown in FIG. 2, and the bonding pad (4) and the lead portion (5) are connected with a gold wire (6). After that, molding is performed with an epoxy resin (7).
この様にして第２図に示す半導体集積回路装置を得る
ことができる。In this way, the semiconductor integrated circuit device shown in FIG. 2 can be obtained.
しかしながら、斯る半導体装置の製造方法において
は、エポキシ樹脂によるモールドを行った場合に、ポリ
イミド層（12）が破損してしまう場合があり、半導体集
積回路素子（１）を水分及びα線から充分に保護できな
くなる場合があるという不都合があった。However, in the method of manufacturing such a semiconductor device, the polyimide layer (12) may be damaged when molding is performed with an epoxy resin, and the semiconductor integrated circuit element (1) is sufficiently protected from moisture and α rays. However, there is a problem in that it may not be protected.
本発明者による実験、研究の結果、斯るポリイミド層
（12）の破損は、保護膜材層（18）を硬化させてポリイ
ミド層（12）を形成する場合に、ポリイミド層（12）
は、第４図に示す様に、その周辺部（20）が凸状に変形
すると共に表面全体が波状に変形してしまい、このた
め、モールド時、エポキシ樹脂（７）が硬化するに際
し、ポリイミド層（12）に加わる応力がポリイミド層
（12）の表面において均一に分散されず、特定の場所に
集中してしまうために起因して生ずることが判明した。As a result of experiments and studies by the present inventor, such damage to the polyimide layer (12) is caused by curing the protective film material layer (18) to form the polyimide layer (12).
As shown in FIG. 4, the peripheral portion (20) is deformed into a convex shape and the entire surface is deformed into a wavy shape. Therefore, when the epoxy resin (7) is cured during molding, the polyimide It was found that the stress applied to the layer (12) was not uniformly distributed on the surface of the polyimide layer (12) and was concentrated at a specific place, which was caused.
本発明は、斯る点に鑑み、モールド時に保護膜が破損
することのない様にした半導体装置の製造方法を提供す
ることを目的とする。The present invention has been made in view of the above circumstances, and an object thereof is to provide a method for manufacturing a semiconductor device in which a protective film is not damaged during molding.
〔問題点を解決するための手段〕 本発明に依る半導体装置の製造方法は、例えば第１図
に示す様に、半導体素子（１）表面に保護膜材層（18）
を印刷法により形成した後、この保護膜材層（18）を加
熱して硬化させ、次いでこの硬化させた保護膜材層（1
2）に平滑化処理を施して保護膜（21）となし、その
後、樹脂封止を行う様にしたものである。[Means for Solving Problems] In the method for manufacturing a semiconductor device according to the present invention, as shown in FIG. 1, for example, a protective film layer (18) is formed on the surface of a semiconductor element (1).
Is formed by a printing method, the protective film material layer (18) is heated and cured, and then, the cured protective film material layer (1
2) is smoothed to form a protective film (21), which is then sealed with resin.
斯る本発明においては、平滑化された保護膜（21）を
形成した後、樹脂封止を行う様にしているので、樹脂封
止時、封止樹脂（７）が硬化する際に保護膜（21）に加
わる応力は保護膜（21）において均一に分散され、特定
の場所に集中することがない。従って、本発明に依れ
ば、樹脂封止時、保護膜（21）が破損することがない。In the present invention, since the smoothed protective film (21) is formed and then the resin sealing is performed, the protective film is formed when the sealing resin (7) is cured during resin sealing. The stress applied to (21) is evenly distributed in the protective film (21) and is not concentrated at a specific place. Therefore, according to the present invention, the protective film (21) is not damaged during resin sealing.
以下、第１図を参照して本発明半導体装置の製造方法
の一実施例につき、第２図に示すと同様な半導体集積回
路装置を製造する場合を例にして説明しよう。One embodiment of the method of manufacturing a semiconductor device of the present invention will be described below with reference to FIG. 1 by taking the case of manufacturing a semiconductor integrated circuit device similar to that shown in FIG. 2 as an example.
まず第１図Ａに示す様に半導体ウエーハ（13）を用意
し、この半導体ウエーハ（13）に半導体集積回路素子部
（14）（14）…（14）を形成する。この場合、半導体集
積回路素子部（14）は半導体ウエーハ（13）の表面側
（13A）にMOS FET等必要な回路素子を集積化すると共に
必要な配線層（10）を形成し、また、表面全体にSiN層
（11）を形成したものとする。First, as shown in FIG. 1A, a semiconductor wafer (13) is prepared, and semiconductor integrated circuit element portions (14) (14) ... (14) are formed on this semiconductor wafer (13). In this case, the semiconductor integrated circuit element part (14) integrates necessary circuit elements such as MOS FETs on the front surface side (13A) of the semiconductor wafer (13) and forms a necessary wiring layer (10). It is assumed that the SiN layer (11) is formed on the entire surface.
次に同じく第１図Ａに示す様にロールからなる凹版印
刷用の原版（15）を用意する。この場合、この原版（1
5）には、半導体ウエーハ（13）の各半導体集積回路素
子部（14）（14）…（14）に対応して所定パターンから
なるインク充填用の凹部（16）（16）…（16）を設け、
この凹部（16）（16）…（16）にポリイミドをＮ−メチ
ル−スピロリドンに溶解してなる保護膜材（17）（17）
…（17）を充填する。Next, as shown in FIG. 1A, an original plate (15) for roll printing, which is composed of rolls, is prepared. In this case, this original edition (1
5), the ink-filled recesses (16) (16) ... (16) having a predetermined pattern corresponding to the semiconductor integrated circuit element parts (14) (14) ... (14) of the semiconductor wafer (13). Is provided
Protective film material (17) (17) formed by dissolving polyimide in N-methyl-spirolidone in the recesses (16) (16) (16)
… Fill (17).
次に第１図Ｂに示す様に原版（15）を矢印ａの方向に
所定速度で回転させると共に半導体ウエーハ（13）をそ
の表面を原版（15）に接触させて原版（15）の回転速度
と同一速度で矢印ｂの方向に移動させる。この様にする
と半導体ウエーハ（13）の各半導体集積回路素子部（1
4）（14）…（14）上には所定パターンの保護膜材層（1
8）（18）…（18）が形成される。Next, as shown in FIG. 1B, the original plate (15) is rotated in the direction of arrow a at a predetermined speed, and the surface of the semiconductor wafer (13) is brought into contact with the original plate (15) to rotate the original plate (15) at a rotational speed. And move in the direction of arrow b at the same speed. In this way, each semiconductor integrated circuit element part (1
4) (14)… (14) has a protective film material layer (1
8) (18) ... (18) is formed.
そこで次に第１図Ｃに示す様に半導体ウエーハ（13）
を加熱装置（19）上に載置し、半導体ウエーハ（13）を
介して保護膜材層（18）を加熱し、この保護膜材層（1
8）からＮ−メチル−スピロリドンを蒸発させて硬化
し、ポリイミド層（12）を形成する。Then, next, as shown in FIG. 1C, the semiconductor wafer (13)
Is placed on a heating device (19), and the protective film material layer (18) is heated via the semiconductor wafer (13).
Evaporate and cure N-methyl-spirolidone from 8) to form a polyimide layer (12).
次に第１図Ｄに示す様に、ローラ（22）を用意し、硬
化途中にあるポリイミド層（12）を圧延する様にしてそ
の表面を平滑化する。本例においては、このポリイミド
層（12）を平滑化して得られるポリイミド層（21）を保
護膜となす。Next, as shown in FIG. 1D, a roller (22) is prepared, and the surface of the polyimide layer (12) being cured is smoothed by rolling. In this example, the polyimide layer (21) obtained by smoothing the polyimide layer (12) serves as a protective film.
次にこの半導体ウエーハ（13）を半導体集積回路素子
部（14）（14）…（14）ごとに分割して半導体集積回路
素子（１）（１）…（１）となし、この半導体集積回路
素子（１）を第２図に示す様に接着剤（２）を用いてリ
ードフレーム（３）に固定し、ボンディングパッド
（４）とリード部（５）とを金線（６）で接続し、その
後、エポキシ樹脂（７）によってモールドする。Next, the semiconductor wafer (13) is divided into semiconductor integrated circuit device parts (14), (14), ... (14) to form semiconductor integrated circuit devices (1), (1), ... (1). The element (1) is fixed to the lead frame (3) with an adhesive (2) as shown in FIG. 2, and the bonding pad (4) and the lead portion (5) are connected with a gold wire (6). After that, molding is performed with an epoxy resin (7).
この様にして第２図に示すと同様な半導体集積回路装
置を得る様にする。Thus, a semiconductor integrated circuit device similar to that shown in FIG. 2 is obtained.
斯る本実施例に依れば、表面を平滑化したポリイミド
層（21）を形成し、このポリイミド層（21）を保護膜と
し、その後エポキシ樹脂（７）によるモールドを行う様
にしているので、エポキシ樹脂（７）が硬化する際にポ
リイミド層（21）に加わる応力はポリイミド層（21）の
表面において均一に分散され、特定の場合に集中するこ
とがない。According to this embodiment, the polyimide layer (21) having a smooth surface is formed, the polyimide layer (21) is used as a protective film, and then the epoxy resin (7) is used for molding. The stress applied to the polyimide layer (21) when the epoxy resin (7) is cured is uniformly dispersed on the surface of the polyimide layer (21), and is not concentrated in a specific case.
従って、本発明に依れば、樹脂封止時、ポリイミド層
（21）が破損することがなく、水分及びα線から半導体
集積回路素子（１）を充分に保護し得る半導体装置を製
造できるという利益がある。Therefore, according to the present invention, it is possible to manufacture a semiconductor device capable of sufficiently protecting the semiconductor integrated circuit element (1) from moisture and α rays without damaging the polyimide layer (21) during resin encapsulation. Have a profit
尚、上述実施例においては、SiN層（11）上に設ける
表面保護膜をポリイミド層（21）によって形成する場合
につき述べたが、この代わりに、シリコン樹脂等種々の
樹脂を使用することができ、この場合にも上述同様の作
用効果を得ることができる。In the above-mentioned examples, the case where the surface protective film provided on the SiN layer (11) is formed by the polyimide layer (21) has been described, but various resins such as silicone resin can be used instead. Also in this case, the same effect as the above can be obtained.
また上述実施例においては、SiN層（11）上に表面保
護膜を形成する場合につき述べたが、この代わりに、Si
N層（11）を設けず、ポリイミド層（21）等による表面
保護膜を直接形成する場合にも適用でき、この場合にも
上述同様の作用効果を得ることができる。Further, in the above-mentioned embodiments, the case where the surface protective film is formed on the SiN layer (11) has been described.
The present invention can be applied to the case where the surface protection film is directly formed of the polyimide layer (21) or the like without providing the N layer (11), and in this case, the same action and effect as described above can be obtained.
また上述実施例においては、表面保護膜を形成する場
合につき述べたが、本発明は、配線層間に中間保護膜を
形成する様にした多層配線構造の半導体装置を製造する
場合にも適用でき、この場合にも上述同様の作用効果を
得ることができる。Further, in the above-mentioned embodiments, the case of forming the surface protective film is described, but the present invention can be applied to the case of manufacturing a semiconductor device having a multilayer wiring structure in which an intermediate protective film is formed between wiring layers, In this case as well, the same operational effects as described above can be obtained.
また本発明は上述実施例に限らず、本発明の要旨を逸
脱することなく、その他種々の構成が取り得ることは勿
論である。Further, the present invention is not limited to the above-mentioned embodiments, and it goes without saying that various other configurations can be adopted without departing from the gist of the present invention.
本発明に依れば、平滑化された保護膜（21）を形成
し、その後、樹脂封止を行う様にされているので、樹脂
封止時に保護膜（21）を破損することがなく、水分及び
α線から半導体集積回路素子（１）を充分に保護し得る
半導体装置を製造できるという利益がある。According to the present invention, since the smoothed protective film (21) is formed and then the resin sealing is performed, the protective film (21) is not damaged during the resin sealing, There is an advantage that a semiconductor device capable of sufficiently protecting the semiconductor integrated circuit element (1) from moisture and α rays can be manufactured.
第１図は本発明半導体装置の製造方法の一実施例を示す
工程図、第２図は半導体集積回路装置の一例を示す概略
的断面図、第３図は従来の半導体装置の製造方法を示す
工程図、第４図は従来例の説明に供する線図である。 （１）は半導体集積回路素子、（７）はエポキシ樹脂、
（10）は配線層、（11）はSiN層、（12）及び（21）は
夫々ポリイミド層である。FIG. 1 is a process diagram showing an embodiment of a method for manufacturing a semiconductor device of the present invention, FIG. 2 is a schematic sectional view showing an example of a semiconductor integrated circuit device, and FIG. 3 shows a conventional method for manufacturing a semiconductor device. FIG. 4 is a diagram used for explaining the conventional example. (1) is a semiconductor integrated circuit device, (7) is an epoxy resin,
(10) is a wiring layer, (11) is a SiN layer, and (12) and (21) are polyimide layers.
Claims (1)
り形成した後、該保護膜材層を加熱して硬化させ、次い
で該硬化させた保護膜材層に平滑化処理を施して保護膜
となし、その後、樹脂封止を行う様にしたことを特徴と
する半導体装置の製造方法。1. A protective film material layer is formed on a surface of a semiconductor element by a printing method, the protective film material layer is heated and hardened, and then the hardened protective film material layer is subjected to a smoothing treatment for protection. A method of manufacturing a semiconductor device, which comprises forming a film and then performing resin sealing.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62073164A JP2500686B2 (en) | 1987-03-27 | 1987-03-27 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62073164A JP2500686B2 (en) | 1987-03-27 | 1987-03-27 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63239958A JPS63239958A (en) | 1988-10-05 |
| JP2500686B2 true JP2500686B2 (en) | 1996-05-29 |
Family
ID=13510249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62073164A Expired - Fee Related JP2500686B2 (en) | 1987-03-27 | 1987-03-27 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2500686B2 (en) |
-
1987
- 1987-03-27 JP JP62073164A patent/JP2500686B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63239958A (en) | 1988-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20120244664A1 (en) | Reducing warpage for fan-out wafer level packaging | |
| US20040102022A1 (en) | Methods of fabricating integrated circuitry | |
| US20050009238A1 (en) | Semiconductor integrated device including support substrate fastened using resin, and manufacturing method thereof | |
| JP2500686B2 (en) | Method for manufacturing semiconductor device | |
| CN101847611A (en) | Semiconductor device and semiconductor device assembly | |
| JP2535890B2 (en) | Method for manufacturing semiconductor device | |
| JP2687342B2 (en) | Method for manufacturing semiconductor device | |
| JP2001127024A (en) | Semiconductor device and manufacturing method thereof | |
| JP2576496B2 (en) | Semiconductor storage device | |
| CN101213658A (en) | Semiconductor device and semiconductor device assembly | |
| KR100260561B1 (en) | Method for fabricating protection layer in semiconductor memory device | |
| KR100529468B1 (en) | Method of forming passivation layer of semiconductor devices | |
| JP2837488B2 (en) | Semiconductor device | |
| JPH07105319B2 (en) | Method for manufacturing semiconductor device | |
| JPH11150215A (en) | Semiconductor device and manufacture thereof | |
| JP3006495B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPS62150859A (en) | Semiconductor device | |
| JP2004079928A (en) | Semiconductor device and method of manufacturing the same | |
| JP2785722B2 (en) | Resin-sealed semiconductor device | |
| JP2517968B2 (en) | Printing method | |
| JPH09213691A (en) | Semiconductor device | |
| JP2000138245A (en) | Device packaging method and package structure | |
| JP2587532B2 (en) | Method for manufacturing semiconductor device | |
| KR100871384B1 (en) | Manufacturing method of semiconductor package | |
| JP2513215B2 (en) | Printing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |