JP2520172B2 - Abnormality information detection device - Google Patents
Abnormality information detection deviceInfo
- Publication number
- JP2520172B2 JP2520172B2 JP1150496A JP15049689A JP2520172B2 JP 2520172 B2 JP2520172 B2 JP 2520172B2 JP 1150496 A JP1150496 A JP 1150496A JP 15049689 A JP15049689 A JP 15049689A JP 2520172 B2 JP2520172 B2 JP 2520172B2
- Authority
- JP
- Japan
- Prior art keywords
- abnormality
- station
- slave station
- slave
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Small-Scale Networks (AREA)
- Selective Calling Equipment (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、1つの伝送線を介して連結する親局および
複数の子局で構成されるシステムに関する異常情報を検
出する異常情報検出装置に関する。Description: TECHNICAL FIELD The present invention relates to an abnormality information detection device for detecting abnormality information regarding a system composed of a master station and a plurality of slave stations connected via one transmission line. .
上述のシステムの一例として、プログラマブルコント
ローラ(以下PCと称す)による制御システムが知られて
いる。A control system using a programmable controller (hereinafter referred to as a PC) is known as an example of the above system.
このシステムは、親局としてのプロセッサ(PC本体)
と、子局としての入出力回路、およびこれに対応した各
種被制御機器とを主な構成要素とする。各々の入出力回
路および被制御機器は、例えば工場現場において分散設
置されるものであり、これらの間を伝送線で連結し、こ
の伝送線を介してプロセッサと入出力回路との間のデー
タ授受が行なわれ、これによりPC制御システムが構成さ
れる。This system is a processor (PC body) as a master station
And an input / output circuit as a slave station and various controlled devices corresponding thereto are the main components. Each input / output circuit and controlled device are installed, for example, at the factory site in a distributed manner, and are connected by a transmission line to exchange data between the processor and the input / output circuit via this transmission line. Then, the PC control system is constructed.
従来、このようなシステムでは、子局に何らかの異常
が発生した場合、システムの運転を中止し、異常となっ
た子局やその原因を特定するために子局の設置場所へ行
き、順次確認する作業を行なっていた。この結果、異常
チェックのために多大な労力および時間を要していた。Conventionally, in such a system, when some abnormality occurs in a slave station, the system operation is stopped, the slave station where the abnormality has occurred and the cause thereof are identified, and the location of the slave station is checked and checked sequentially. I was working. As a result, it takes a lot of labor and time to check the abnormality.
これに対して、第3図に示すような異常情報格納メモ
リをプロセッサに設け、異常が発生した場合、このメモ
リに異常の生じた子局の局番や異常の種類に関する情報
をセットするようにし、ユーザーはプログラム入力装置
等を操作することにより、これら情報を読出して表示さ
せることによって異常の個所や原因を特定できるように
した異常情報検出方式が提案されてきた。On the other hand, an abnormality information storage memory as shown in FIG. 3 is provided in the processor, and when an abnormality occurs, information regarding the station number of the slave station in which the abnormality has occurred and the type of abnormality is set in this memory. An abnormality information detection method has been proposed in which a user operates a program input device or the like to read out and display these pieces of information to identify the location and cause of the abnormality.
第4図はプロセッサが行なう上述の異常検出処理のフ
ローチャーとであり、例えばPCシステムに何らかの異常
が発生すると、本処理が起動され、まずステップS41に
おいて、子局の各々に対応してプロセッサのRAM内に構
成され異常の有無を示すテーブル、および異常原因の各
々に対応して同様に構成され原因の有無を示すテーブル
を参照し、異常の発生した子局およびその原因を検出す
る。次に、ステップS42およびS43において、第3図に示
されるようなプロセッサ内の異常情報格納メモリに異常
原因および異常子局の局番をセットし、本処理を終了す
る。FIG. 4 is a flowchart of the above-described abnormality detection processing performed by the processor. For example, when some abnormality occurs in the PC system, this processing is started. First, in step S41, the processor corresponding to each slave station is started. The slave station in which an abnormality has occurred and the cause thereof are detected by referring to a table configured in the RAM indicating the presence or absence of an abnormality and a table similarly configured corresponding to each of the causes of the abnormality and indicating the presence or absence of the cause. Next, in steps S42 and S43, the cause of the abnormality and the station number of the abnormal slave station are set in the abnormality information storage memory in the processor as shown in FIG. 3, and this processing ends.
ユーザーは、上述の処理によってセットされた異常に
関する情報を、プログラム入力手段等を操作することに
より読出して表示器に表示させ、異常個所および原因を
知ることができる。The user can read the information about the abnormality set by the above-mentioned processing by operating the program input means or the like and display it on the display to know the location and cause of the abnormality.
しかしながら、上述した従来の異常検出装置では、子
局である入出力回路そのものに関する異常、あるいは短
絡,断線等の伝送線に関する異常のいずれであっても、
子局の異常として検出される。However, in the above-described conventional abnormality detection device, even if it is an abnormality related to the input / output circuit itself which is a slave station or an abnormality related to a transmission line such as short circuit or disconnection,
It is detected as an abnormality of the slave station.
この結果、異常の個所を厳密には特定できず、システ
ムのメンテナンス等が迅速になされないという問題点が
あった。As a result, there is a problem in that the location of the abnormality cannot be specified exactly, and system maintenance cannot be performed quickly.
本発明は上述した従来の問題点に鑑みてなされたもの
であり、その目的とするところは子局の異常と伝送線の
異常とを判別的に検出でき、しかもどの部位の伝送線が
異常であるかを特定することのできる異常情報検出装置
を提供することにある。The present invention has been made in view of the above-mentioned conventional problems, and an object of the present invention is to detect the abnormality of the slave station and the abnormality of the transmission line in a discriminative manner, and further, in which part the transmission line is abnormal. An object of the present invention is to provide an abnormality information detection device capable of specifying whether there is any.
そのために本発明では、親局と、該親局に連結する1
つの伝送線と該伝送線に所定の順番で個々に接続する複
数の子局との間で、前記伝送線を介してデータの授受を
行ないながら前記親局により前記子局の動作を制御する
システムの異常を検出する装置であって、前記子局の各
々に対応して子局からのデータ伝送が異常であるか否か
を検出する異常検出手段と、該異常検出手段によって検
出された異常を示すデータに対応する子局の次の子局に
対応するデータが異常でないときは、前記異常を示すデ
ータに対応する子局が異常であると判定し、前記次の子
局から最後の子局までの各々に対応するデータが異常の
ときは、前記検出において最初に異常を示すデータに対
応する子局より親局側の伝送線が異常であると判定する
異常判定手段と、を具えたことを特徴とする。Therefore, in the present invention, a master station and a master station connected to the master station 1
A system for controlling the operation of the slave station by the master station while exchanging data via the transmission line between one transmission line and a plurality of slave stations individually connected to the transmission line in a predetermined order. An abnormality detecting means for detecting whether or not the data transmission from the slave station is abnormal, corresponding to each of the slave stations, and an abnormality detected by the abnormality detecting means. When the data corresponding to the slave station next to the slave station corresponding to the data indicated is not abnormal, it is determined that the slave station corresponding to the data indicating the abnormality is abnormal, and from the next slave station to the last slave station. When there is an abnormality in the data corresponding to each of the above, the abnormality determination means for determining that the transmission line on the master station side from the slave station corresponding to the data indicating the abnormality first in the detection is abnormal. Is characterized by.
以上の構成によれば、子局そのものの異常か伝送線の
異常かを判別的に検出でき、しかも異常の部位を特定す
ることが可能となる。According to the above configuration, it is possible to discriminately detect whether the slave station itself is abnormal or the transmission line is abnormal, and it is possible to specify the abnormal portion.
以下、図面を参照して本発明の実施例を詳細に説明す
る。Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
第1図は本発明の一実施例を示すPCシステムのブロッ
ク図である。FIG. 1 is a block diagram of a PC system showing an embodiment of the present invention.
図において、10は親局としてのプロセッサであり、CP
U11,ROM12,RAM13,テーブル14および15、異常情報格納メ
モリ16、および接続順序格納テーブル17を有する。In the figure, 10 is a processor as a master station, and CP
It has U11, ROM12, RAM13, tables 14 and 15, an abnormality information storage memory 16, and a connection order storage table 17.
CPU11は、PCシステムにおける各要素間での信号授受
の制御、および信号処理を実行する。ROM12は第2図に
て後述されるCPU11の処理手順等を格納し、RAM13はCPU1
1が行なう制御および信号処理のワークエリアとして用
いられたり、またPCプログラムを記憶することも可能で
ある。The CPU 11 controls signal transmission / reception between each element in the PC system and executes signal processing. The ROM 12 stores the processing procedure of the CPU 11, which will be described later in FIG. 2, and the RAM 13 stores the CPU 1.
It can be used as a work area for control and signal processing performed by 1, or can store a PC program.
テーブル17は例えばRAMの形態で構成され、システム
の使用者が書き込むことができる、各込局の接続順に従
った局番データからなり、テーブル14は、テーブル17に
従って並べられた子局の局番データとこれらの各々に対
応して異常の有/無を示すデータ、すなわち子局からの
データ伝送が可能か否かを示すデータとからなり、テー
ブル15は、伝送線異常,入出力回路内異常等の異常原因
データとこれらの各々に対応してその原因の有/無を示
すデータとからなる。これらテーブル14および15は、子
局または伝送線に異常が発生すると、異常の有/無に応
じてテーブルの有/無を示すデータが変化するよう構成
されている。異常情報格納メモリ16は第3図に示したの
と同様のメモリであり、テーブル14および15で特定され
た異常子局の局番および異常原因に関するデータがセッ
トされる。The table 17 is configured in the form of, for example, a RAM, and is composed of station number data that can be written by the user of the system according to the connection order of each embedded station, and the table 14 is the station number data of the slave stations arranged according to the table 17. Corresponding to each of these, it is made up of data indicating presence / absence of abnormality, that is, data indicating whether or not data transmission from the slave station is possible. It is composed of abnormality cause data and data indicating presence / absence of the cause corresponding to each of these. These tables 14 and 15 are configured such that when an abnormality occurs in a slave station or a transmission line, the data indicating the presence / absence of the table changes according to the presence / absence of the abnormality. The abnormality information storage memory 16 is a memory similar to that shown in FIG. 3, and the data concerning the station number and the cause of the abnormality of the abnormal slave station specified in the tables 14 and 15 is set.
20はプログラム入力装置であり、表示部21,入力キー2
2を具え、これら表示部21およびキー22を用いてPCプロ
グラムを作成し、作成したプログラムの入力および保存
をする。またプログラム入力装置20は、入力キー22の所
定の操作をすることにより、上述したように各子局の局
番を接続順に接続順序格納テーブル17にセットしたり、
異常情報格納メモリ16にセットされた異常情報を読み出
し、表示部21に表示させる。ユーザーは表示部21に表示
される異常情報によって異常の個所およびその原因を特
定することができる。Reference numeral 20 is a program input device, which is a display unit 21, an input key 2
2, a PC program is created using the display section 21 and the keys 22, and the created program is input and saved. Further, the program input device 20, by performing a predetermined operation of the input key 22, as described above, to set the station number of each slave station in the connection order storage table 17 in the connection order,
The abnormality information set in the abnormality information storage memory 16 is read out and displayed on the display unit 21. The user can specify the location of the abnormality and its cause by the abnormality information displayed on the display unit 21.
30は、親局としてのプロセッサ10と子局としての後述
の入出力回路とを連結する伝送線であり、同軸ケーブル
等が用いられる。この伝送線には、必要に応じ光伝送の
適用も可能である。Reference numeral 30 is a transmission line that connects the processor 10 as a master station and an input / output circuit described later as a slave station, and a coaxial cable or the like is used. Optical transmission can be applied to this transmission line if necessary.
40,41,42,43は子局としての入出力回路であり、プロ
セッサ10と接続する1つの伝送線30にそれぞれが接続す
る。この伝送線30を介したプロセッサ10と入出力回路4
0,41,42,43との接続において、使用者はプロセッサ10か
ら近い順に、接続順序格納テーブル17に書き込んだ子局
の順序に従って各子局を接続する。本例では一番近い入
出力回路40を局番10,41を局番03,…,43を局番nと割り
付ける。また、入出力回路40〜43の各々には、被制御機
器が接続されている。Input / output circuits 40, 41, 42 and 43 as slave stations are respectively connected to one transmission line 30 connected to the processor 10. Processor 10 and input / output circuit 4 via this transmission line 30
In connection with 0, 41, 42, 43, the user connects the respective slave stations in order from the processor 10 according to the order of the slave stations written in the connection order storage table 17. In this example, the closest input / output circuit 40 is assigned station numbers 10, 41 as station numbers 03, ..., 43 as station number n. A controlled device is connected to each of the input / output circuits 40 to 43.
第2図は第1図に示したPCシステムにおける異常情報
検出処理のフローチャートである。本処理が起動される
前に、テーブル14にはプロセッサ10(親局)から伝送線
30に沿って近い順に、すなわちテーブル17に書込まれた
接続順に従って入出力回路(子局)の局番データが予め
セットされている。FIG. 2 is a flowchart of the abnormality information detection processing in the PC system shown in FIG. Before this processing is started, the transmission line from the processor 10 (master station) to the table 14 is
The station number data of the input / output circuit (slave station) is preset in the order of closeness along 30, that is, according to the connection order written in the table 17.
システムに何等かの異常が発生すると、第2図に示す
処理が起動され、まずステップS20において、テーブル1
4を上記セットされた順に検索し、異常有の情報を示す
最初の局番に関するアドレスを特定する。次に、ステッ
プS21において、ステップS20で特定したアドレスを1だ
けインクリメントし、ステップS22でこのアドレスの局
番が最終局番か否かを判断する。When any abnormality occurs in the system, the process shown in FIG. 2 is started, and first, in step S20, the table 1
4 is searched in the order set above, and the address related to the first station number that indicates abnormal information is specified. Next, in step S21, the address specified in step S20 is incremented by 1, and in step S22 it is determined whether the station number of this address is the final station number.
最終局番でなければ、ステップS23へ進み、その局番
に対応するテーブル14の内容を参照する。次に、ステッ
プS24では、参照した内容によって参照した局番の子局
の情報が伝送されているかを判断する。すなわち、参照
した子局が異常を示す内容であったとすれば、この子局
の情報が伝送されていないということになり、この場合
はステップS21へ戻りテーブル14のアドレスをさらにイ
ンクリメントし、次の子局の内容を参照する。If it is not the final station number, the process proceeds to step S23, and the contents of the table 14 corresponding to the station number are referred to. Next, in step S24, it is determined whether the information of the slave station having the referenced station number is transmitted according to the referenced content. That is, if the referred slave station has a content indicating an abnormality, it means that the information of this slave station is not transmitted. In this case, the process returns to step S21 to further increment the address of the table 14, and Refer to the contents of the slave station.
ステップS24にて参照した内容が異常を示すデータで
ない場合、すなわち参照した子局の情報が伝送されてい
る場合は、ステップS20で特定した局番の子局(入出力
回路)そのものに異常があるとしてステップS25へ進
み、ステップS20で特定したテーブル14および15から、
子局の局番および異常原因を抽出し、ステップS26およ
びS27において、異常情報格納メモリ16に、それぞれ異
常原因データおよび異常局番データセットする。If the contents referred to in step S24 are not data indicating an abnormality, that is, if the information of the referred slave station is transmitted, it is determined that there is an abnormality in the slave station (input / output circuit) itself of the station number specified in step S20. Proceed to step S25, from the tables 14 and 15 identified in step S20,
The station number of the slave station and the cause of the abnormality are extracted, and in steps S26 and S27, the abnormality cause data and the abnormal station number data are set in the abnormality information storage memory 16, respectively.
ステップS24で伝送されていないと判断した場合は、
ステップS21〜S24の処理を繰り返し、それ以降最終局番
の子局まで全ての子局から情報が伝送されていないと判
断されると、ステップS28およびS29において、ステップ
S20で異常であると特定された子局より親局側の伝送線3
0に異常があると判断し、異常情報格納メモリ16に、異
常原因が伝送線である旨のデータ、およびその異常部位
を指示するための異常を示す最初の局番データをセット
する。すなわち、伝送線に異常があると、それ以降の子
局は全てデータ伝送が不可能となり、全ての子局が異常
データを示す。If it is determined that the data has not been transmitted in step S24,
When it is determined that information has not been transmitted from all the slave stations up to the slave station having the final station number after that, the steps S21 to S24 are repeated.
Transmission line 3 on the master station side from the slave station that is identified as abnormal in S20
It is determined that 0 is abnormal, and data indicating that the cause of the abnormality is the transmission line and the first station number data indicating the abnormality to indicate the abnormal portion are set in the abnormality information storage memory 16. That is, if there is an abnormality in the transmission line, all subsequent slave stations cannot transmit data, and all slave stations show abnormal data.
上述の処理によってメモリ16にセットされた異常原因
データおよび異常局番データを入力キー22を操作するこ
とにより読出し、表示部21に表示させる。The abnormality cause data and the abnormal station number data set in the memory 16 by the above-described processing are read by operating the input key 22 and displayed on the display unit 21.
以上の説明から明らかなように、PCシステムが、子局
である入出力回路に関する異常で停止した場合、プログ
ラム入力装置20を用いて異常情報格納メモリ16を参照す
ることにより、異常の原因が入出力回路そのものにある
のか、あるいは伝送線にあるのかを判別することがで
き、さらにその部位を特定することもできる。As is clear from the above description, when the PC system stops due to an abnormality related to the I / O circuit which is the slave station, the cause of the abnormality can be entered by referring to the abnormality information storage memory 16 using the program input device 20. Whether it is in the output circuit itself or in the transmission line can be discriminated, and the part thereof can be specified.
また、他の実施例として、各子局が付された局番の小
さい子局からプロセッサ10に近い順に伝送線30に接続す
るものと定めれば、テーブル17は省略することもでき
る。Further, as another embodiment, if it is determined that the slave stations with the smaller station numbers to which the respective slave stations are attached are connected to the transmission line 30 in the order closer to the processor 10, the table 17 can be omitted.
以上の説明から明らかなように、本発明によれば、子
局そのものの異常か伝送線の異常かを判別的に検出で
き、しかも異常の部位を特定することが可能となる。As is clear from the above description, according to the present invention, it is possible to discriminately detect whether the slave station itself is abnormal or the transmission line is abnormal, and it is possible to specify the abnormal portion.
この結果、システムに発生した異常に対して速やかに
対応でき、例えば子局が距離を隔てて散在している場合
でも、異常に対する処理に多大な労力や時間を必要とせ
ずにすむという効果が得られた。As a result, it is possible to promptly respond to an abnormality that has occurred in the system, and for example, even when the slave stations are scattered over a distance, it is possible to obtain an effect that a great deal of labor and time are not required for processing the abnormality. Was given.
第1図は本発明の一実施例を示すPCシステムのブロック
図、 第2図は第1図に示した構成における異常情報検出処理
のフローチャート、 第3図は異常情報格納メモリを示す概念図、 第4図は従来の異常情報検出処理のフローチャートであ
る。 1……アドレス、 2……異常原因ビット、 3……異常子局の局番ビット、 10……プロセッサ、 11……CPU、 12……ROM、 13……RAM、 14,15……テーブル、 16……異常情報格納メモリ、 17……接続順序格納テーブル、 20……プログラム入力装置、 21……表示部、 22……入力キー、 30……伝送線、 40,41,42,43……入出力回路。FIG. 1 is a block diagram of a PC system showing an embodiment of the present invention, FIG. 2 is a flow chart of abnormality information detection processing in the configuration shown in FIG. 1, and FIG. 3 is a conceptual diagram showing an abnormality information storage memory, FIG. 4 is a flowchart of a conventional abnormality information detection process. 1 ... Address, 2 ... Error cause bit, 3 ... Abnormal station station number bit, 10 ... Processor, 11 ... CPU, 12 ... ROM, 13 ... RAM, 14,15 ... Table, 16 …… Abnormality information storage memory, 17 …… Connection sequence storage table, 20 …… Program input device, 21 …… Display unit, 22 …… Enter key, 30 …… Transmission line, 40,41,42,43 …… Enter Output circuit.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 角田 哲男 神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会社内 (72)発明者 蛤 稔章 愛知県豊田市トヨタ町1番地 トヨタ自 動車株式会社内 (72)発明者 吉倉 冬彦 愛知県豊田市トヨタ町1番地 トヨタ自 動車株式会社内 (72)発明者 石原 孝行 愛知県豊田市トヨタ町1番地 トヨタ自 動車株式会社内 (72)発明者 近藤 貞夫 愛知県豊田市衣ケ原3丁目20番地 新明 工業株式会社内 (72)発明者 加藤 義明 愛知県豊田市衣ケ原3丁目20番地 新明 工業株式会社内 (56)参考文献 特開 昭60−245401(JP,A) 特開 昭62−120142(JP,A) 特開 昭60−223249(JP,A) 特開 昭63−314044(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Tetsuo Kakuda 1-1 Tanabe Nitta, Kawasaki-ku, Kawasaki-shi, Kanagawa Fuji Electric Co., Ltd. Co., Ltd. (72) Inventor Fuyuhiko Yoshikura 1 Toyota Town, Toyota City, Aichi Prefecture Toyota Motor Co., Ltd. (72) Inventor Takayuki Ishihara 1 Toyota Town, Toyota City, Aichi Prefecture Toyota Motor Co., Ltd. (72) Inventor Sadao Kondo 3-20 Kinugahara, Toyota City, Aichi Prefecture, Shinmei Kogyo Co., Ltd. (72) Inventor Yoshiaki Kato, 3-20 Kinugahara, Toyota City, Aichi Shinmei Kogyo Co., Ltd. (56) References JP-A-60-245401 (JP, A) JP-A-62-120142 (JP, A) JP-A-60-223249 (JP, A) JP-A-63-314044 (JP, A)
Claims (1)
該伝送線に所定の順番で個々に接続する複数の子局との
間で、前記伝送線を介してデータの授受を行ないながら
前記親局により前記子局の動作を制御するシステムの異
常を検出する装置であって、 前記子局の各々に対応して子局からのデータ伝送が異常
であるか否かを検出する異常検出手段と、 該異常検出手段によって検出された異常を示すデータに
対応する子局の次の子局に対応するデータが異常でない
ときは、前記異常を示すデータに対応する子局が異常で
あると判定し、前記次の子局から最後の子局までの各々
に対応するデータが異常のときは、前記検出において最
初に異常を示すデータに対応する子局より親局側の伝送
線が異常であると判定する異常判定手段と、 を具えたことを特徴とする異常情報検出装置。1. Transfer of data between a master station, a transmission line connected to the master station, and a plurality of slave stations individually connected to the transmission line in a predetermined order through the transmission line. A device for detecting an abnormality of a system for controlling the operation of the slave station by the master station while performing the above, and detecting whether or not the data transmission from the slave station is abnormal corresponding to each of the slave stations. When the data corresponding to the slave station next to the slave station corresponding to the data indicating the abnormality detected by the abnormality detecting means is not abnormal, the slave station corresponding to the data indicating the abnormality is abnormal. When the data corresponding to each of the next slave station to the last slave station is abnormal, the transmission line on the master station side from the slave station corresponding to the first data indicating the abnormality in the detection is determined. The abnormality determination means for determining that the Abnormality information detecting apparatus according to claim.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23345488 | 1988-09-20 | ||
| JP63-233454 | 1988-09-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02168757A JPH02168757A (en) | 1990-06-28 |
| JP2520172B2 true JP2520172B2 (en) | 1996-07-31 |
Family
ID=16955290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1150496A Expired - Fee Related JP2520172B2 (en) | 1988-09-20 | 1989-06-15 | Abnormality information detection device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2520172B2 (en) |
-
1989
- 1989-06-15 JP JP1150496A patent/JP2520172B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02168757A (en) | 1990-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2661316B2 (en) | Control device by parallel operation between multiple programmable controllers | |
| US4616307A (en) | Programmable controller alarm display method | |
| JPH03196729A (en) | Error indicator for data transmission system | |
| JP2520172B2 (en) | Abnormality information detection device | |
| US6279104B1 (en) | Debugging system for parallel processed program and debugging method thereof | |
| JPH09179607A (en) | Failure diagnosis display device and display method for workpiece machining machine | |
| EP0387359A1 (en) | Method and apparatus for remotely operating mdi | |
| US4903190A (en) | Data collecting method and apparatus for loop-linked control system | |
| JPH0429321Y2 (en) | ||
| JP2654707B2 (en) | Parallel control device for multiple PCs | |
| JPS6256727A (en) | Self-diagnosis for separate type air-conditioning machine | |
| JPH07182421A (en) | Production control equipment | |
| JP2756052B2 (en) | Numerical control unit | |
| JPS60167547A (en) | Signal transmitter | |
| JP2746331B2 (en) | Plant monitoring system | |
| JP2000134238A (en) | Communication device | |
| JP2509976B2 (en) | Equipment monitoring control method | |
| JPH0210404A (en) | Cnc device | |
| JP3030475B2 (en) | Display controller in disaster prevention display system | |
| JPH05274583A (en) | Cyclic monitoring device | |
| JPH0883106A (en) | Programmable controller abnormality diagnosis device | |
| JP2001157276A (en) | Communication processing method in control system | |
| JPH06187282A (en) | Communication path detection device in data processing device | |
| JPH0258110A (en) | Cnc printed board information display system | |
| JPH05307512A (en) | Communication terminal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |