Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2523738B2 - Television receiver - Google Patents
[go: Go Back, main page]

JP2523738B2 - Television receiver - Google Patents

Television receiver

Info

Publication number
JP2523738B2
JP2523738B2 JP62332032A JP33203287A JP2523738B2 JP 2523738 B2 JP2523738 B2 JP 2523738B2 JP 62332032 A JP62332032 A JP 62332032A JP 33203287 A JP33203287 A JP 33203287A JP 2523738 B2 JP2523738 B2 JP 2523738B2
Authority
JP
Japan
Prior art keywords
circuit
signal
color
output
demodulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62332032A
Other languages
Japanese (ja)
Other versions
JPH01174086A (en
Inventor
浄 今井
正明 藤田
琢 高田
厚 石津
賢太 寒川
隆治 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP62332032A priority Critical patent/JP2523738B2/en
Publication of JPH01174086A publication Critical patent/JPH01174086A/en
Application granted granted Critical
Publication of JP2523738B2 publication Critical patent/JP2523738B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Television Systems (AREA)
  • Processing Of Color Television Signals (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、大容量メモリを利用して画像処理を行な
い、テレビ画質の向上を図るIDTV(Improved Televisio
n)等のテレビジョン受像機に関するものである。
TECHNICAL FIELD The present invention relates to an IDTV (Improved Televisio) which improves image quality of television by performing image processing using a large-capacity memory.
n) is related to television receivers.

従来の技術 近年、IDTV受像機が、次世代の高画質テレビジョン受
像機として注目を集めている。しかし、テレビジョン受
像機は、単に放送電波を受信するのでなく、家庭用情報
端末としての位置付けになってきており、例えば、VTR
信号のようにY(輝度)信号に対してC(色)信号が時
間的に変動しているようなものや、YC分離されて入力さ
れるS端子からの信号等、多様な信号に対応する必要が
あり、対策が急がれている。(日経エレクトロニクス、
1987.10−19.No.432P.P.102〜105)。
2. Description of the Related Art In recent years, IDTV receivers have been attracting attention as next-generation high-definition television receivers. However, television receivers have been positioned as household information terminals rather than simply receiving broadcast radio waves.
It corresponds to various signals, such as a signal in which a C (color) signal temporally changes with respect to a Y (luminance) signal, or a signal from the S terminal that is YC separated and input. There is a need and measures are urgently needed. (Nikkei Electronics,
1987-10-19, No. 432 P.P. 102-105).

以下、図面を参照しながら、上述した従来のIDTV受像
機の一例について説明する。
Hereinafter, an example of the above-mentioned conventional IDTV receiver will be described with reference to the drawings.

第2図において、1は複合ビデオ信号の入力端子、2
は倍速変換されたY信号の出力端子、3は倍速変換され
たI信号の出力端子、4は倍速変換されたQ信号の出力
端子、5はアナログ−デジタル変換器(以下A/D変換器
と略す)、6はラインメモリ、7はフレームメモリ、8,
9は引き算器、10は2入力1出力スイッチ、11はバンド
パス・フィルタ、12は引き算器である。13は色復調回路
で、入力複合ビデオ信号からI信号とQ信号の2つの色
差信号を出力する。14はI信号用のA/D変換器、15はQ
信号用のA/D変換器、16はA/D変換器14,15から出力され
たI信号とQ信号とのパラレルデータをシリアル・デー
タのIQ信号に変換する合成回路である。17はラインメモ
リ、18はフレームメモリ、19は加算器、20は引き算器、
21は加算器、22は2入力1出力のスイッチ、23は動き検
出回路である。24は入力されたY信号、IQ信号を、イン
ターレース信号から倍密信号に変換する走査線補間回路
である。25はY信号のデジタル−アナログ変換器(以下
D/A変換器と略す)である。26は合成回路16の逆操作
で、IQ信号からI信号とQ信号を作る分離回路である。
27はI信号のD/A変換回路、28はQ信号のD/A変換回路で
ある。29は複合ビデオ信号を入力とし水平同期信号を分
離出力する水平同期分離回路、30は分周回路33の出力33
の出力と水平同期分離回路29の出力とを入力し、その位
相差を検出し、位相差に応じた出力を行う位相比較器、
31は位相比較器30の誤差電圧出力を積分するローパスフ
ィルタ、32は電圧制御発振器、33は分周回路、34はクロ
ック出力端子、35は水平同期パルス出力端子である。
In FIG. 2, reference numeral 1 denotes an input terminal for a composite video signal, 2
Is an output terminal for a double-speed converted Y signal, 3 is an output terminal for a double-speed converted I signal, 4 is an output terminal for a double-speed converted Q signal, and 5 is an analog-digital converter (hereinafter referred to as an A / D converter). Abbreviated), 6 is a line memory, 7 is a frame memory, 8,
9 is a subtractor, 10 is a 2-input 1-output switch, 11 is a bandpass filter, and 12 is a subtractor. A color demodulation circuit 13 outputs two color difference signals of an I signal and a Q signal from the input composite video signal. 14 is an A / D converter for I signal, 15 is Q
An A / D converter for signals, and 16 is a synthesizing circuit for converting parallel data of the I signal and the Q signal output from the A / D converters 14 and 15 into an IQ signal of serial data. 17 is a line memory, 18 is a frame memory, 19 is an adder, 20 is a subtractor,
Reference numeral 21 is an adder, 22 is a switch with two inputs and one output, and 23 is a motion detection circuit. A scanning line interpolation circuit 24 converts the input Y signal and IQ signal from an interlaced signal to a double density signal. 25 is a digital-analog converter for the Y signal (hereinafter
It is abbreviated as D / A converter). Reference numeral 26 denotes a separating circuit which is an inverse operation of the synthesizing circuit 16 and produces an I signal and a Q signal from the IQ signal.
Reference numeral 27 is a D / A converter circuit for I signals, and 28 is a D / A converter circuit for Q signals. 29 is a horizontal sync separation circuit that inputs the composite video signal and separates and outputs the horizontal sync signal, and 30 is the output of the frequency divider circuit 33
The input of the output of and the output of the horizontal synchronization separation circuit 29, the phase difference is detected, the phase comparator that performs the output according to the phase difference,
Reference numeral 31 is a low pass filter for integrating the error voltage output of the phase comparator 30, 32 is a voltage controlled oscillator, 33 is a frequency divider circuit, 34 is a clock output terminal, and 35 is a horizontal synchronizing pulse output terminal.

以上のように構成された従来のIDTV受像機について、
以下その動作説明する。
Regarding the conventional IDTV receiver configured as described above,
The operation will be described below.

まず、クロック出力端子34にクロックを得るクロック
発生回路は、水平同期にロックしたいわゆるラインロッ
クPLLによる構成である。例えば、分周回路33の分周比
を910とすると、水平周期分離回路29の出力が分周回路3
3の出力と同位相になるよう位相比較器30がローパスフ
ィルター31を通じて電圧制御発振器32を制御するため、
クロック出力端子34の出力は、水平同期分離回路29の出
力を910逓倍した周波数の信号となる。
First, the clock generation circuit that obtains a clock at the clock output terminal 34 is configured by a so-called line lock PLL locked in horizontal synchronization. For example, if the frequency division ratio of the frequency dividing circuit 33 is 910, the output of the horizontal period separating circuit 29 is the frequency dividing circuit 3
Since the phase comparator 30 controls the voltage-controlled oscillator 32 through the low-pass filter 31 so that it has the same phase as the output of 3,
The output of the clock output terminal 34 becomes a signal having a frequency obtained by multiplying the output of the horizontal sync separation circuit 29 by 910.

このようなクロックを使用してシステムを駆動すれ
ば、例えば、ラインメモリ6の入出力の差を引き算器8
で計算する場合も、1水平同期に必ず決まった数のデー
タがあるため処理が容易になる。
When the system is driven using such a clock, for example, the difference between the input and output of the line memory 6 is subtracted by the subtracter 8
Even in the case of calculation, the processing becomes easy because there is always a fixed number of data in one horizontal synchronization.

しかし、その一方で、色復調処理は、バースト信号に
ロックしたクロックの方が扱いやすい。そこで、色復調
は、まず、アナログの色復調回路13で行ない、ベースバ
ンドのIQ出力を、A/D変換器14と、A/D変換器15で、ライ
ンロック・クロックでA/D変換する。Y信号系は、複合
ビデオ信号入力端子1の入力をA/D変換器5で直接アナ
ログ−デジタル変換する。ラインメモリ6の入出力の差
を引き算器8で、フレームメモリ7の入出力を差を引き
算器9でとる。スイッチ10は、動き検出回路23の出力に
より制御され、画素ごとに、動画の場合は引き算器8
へ、静止画の場合は引き算器9へとその出力を切替え
る。スイッチ10の出力はバンドパスフィルタ11を通じて
色成分が抽出され、引き算器12で複合ビデオ信号との差
をとりY信号を得る。色信号系の方も、ラインメモリ17
の入出力の和を加算器19でとり、フレームメモリ18の入
出力の和を加算器21でとり、やはり、動き検出回路23の
出力で、スイッチ22を切り替え、動きに適応した、クロ
スカラーの除去されたIQ信号を得る。動き検出回路23の
入力は、Y信号系のフレーム差分である引き算器9の出
力と、色信号系のフレーム差分である引き算器20の出力
である。前者の低域成分により、Yの低域成分の動きを
検出し、後者により、色と、Yの高域成分の動きを検出
する。
However, on the other hand, in the color demodulation processing, the clock locked to the burst signal is easier to handle. Therefore, color demodulation is first performed by the analog color demodulation circuit 13, and the baseband IQ output is A / D converted by the line lock clock by the A / D converter 14 and the A / D converter 15. . In the Y signal system, the input of the composite video signal input terminal 1 is directly analog-digital converted by the A / D converter 5. The subtracter 8 takes the difference between the input and output of the line memory 6, and the subtracter 9 takes the difference between the input and output of the frame memory 7. The switch 10 is controlled by the output of the motion detection circuit 23, and for each pixel, the subtracter 8 in the case of a moving image.
, And in the case of a still image, the output is switched to the subtractor 9. A color component is extracted from the output of the switch 10 through a bandpass filter 11, and a subtracter 12 obtains a Y signal by subtracting the difference from the composite video signal. For color signal system, line memory 17
The sum of the input and output of is taken by the adder 19, and the sum of the input and output of the frame memory 18 is taken by the adder 21, and again, the output of the motion detection circuit 23 is used to switch the switch 22, and the cross color Obtain the removed IQ signal. The inputs of the motion detection circuit 23 are the output of the subtracter 9 which is the frame difference of the Y signal system and the output of the subtracter 20 which is the frame difference of the color signal system. The former low-frequency component detects the motion of the Y low-frequency component, and the latter detects the color and the motion of the Y high-frequency component.

発明が解決しようとする問題点 しかしながら、上記のような構成では、Y信号系から
の動き成分と、色信号系からの動き成分との検出時刻の
ずれが、色復調回路13のアナログ的なずれにより生じや
すく、動き検出が不完全なものになるという問題を有し
ていた。
DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention However, in the configuration as described above, the deviation of the detection time between the motion component from the Y signal system and the motion component from the color signal system is an analog deviation of the color demodulation circuit 13. Therefore, there is a problem that the motion detection is incomplete and the motion detection becomes incomplete.

本発明は上記問題点に鑑み、Y信号での動き検出と、
色信号での動き検出との時間的な誤差のない、ラインロ
ックによるIDTV受像機を提供することを目的とするもの
である。
In view of the above problems, the present invention provides motion detection with a Y signal,
An object of the present invention is to provide an IDTV receiver by line lock, which has no time error with motion detection in color signals.

問題点を解決するための手段 上記問題点を解決するために、本発明のテレビジョン
受像機は、複合ビデオ信号の入力端子と、搬送色信号の
入力端子と、複合ビデオ信号の入力信号の入力端子に接
続された遅延量の設定が可変なデータ遅延回路と、デー
タ遅延回路の出力に接続された輝度信号分離回路と、搬
送色信号の入力端子に接続された色差信号を出力する色
復調回路と、色復調回路の出力に接続されたクロスカラ
ー除去回路と、前記輝度信号分離回路及びクロスカラー
除去回路の出力に接続された走査線補間回路と、前記複
合ビデオ信号の入力端子に接続された水平同期分離回路
と、水平同期分離出力信号を逓倍してクロックを発生す
るクロック発生回路とを備えたものである。
Means for Solving the Problems In order to solve the above problems, a television receiver of the present invention has a composite video signal input terminal, a carrier color signal input terminal, and a composite video signal input signal input terminal. A data delay circuit connected to the terminal with variable delay setting, a luminance signal separation circuit connected to the output of the data delay circuit, and a color demodulation circuit outputting a color difference signal connected to the input terminal of the carrier color signal A cross color removal circuit connected to the output of the color demodulation circuit, a scanning line interpolation circuit connected to the outputs of the luminance signal separation circuit and the cross color removal circuit, and an input terminal of the composite video signal. It is provided with a horizontal sync separation circuit and a clock generation circuit for multiplying the horizontal sync separation output signal to generate a clock.

作用 上記によって、信号源の特性例えば放送電波,S−VHS
入力,EDTV放送等、各々の信号入力に応じて色復調回路
の特性を切り替えることにより輝度信号系と色信号系と
の信号遅延に誤差が生じても、マイクロ・コンピュータ
ーにより輝度信号系に挿入したデータ遅延回路の遅延量
を調節することによって、誤差を補正し、より精度の高
い動き検出を行なうものである。
Action Due to the above, the characteristics of the signal source such as broadcast radio wave, S-VHS
Even if an error occurs in the signal delay between the luminance signal system and the color signal system by switching the characteristics of the color demodulation circuit according to each signal input such as input, EDTV broadcast, etc., it is inserted into the luminance signal system by the microcomputer. By adjusting the delay amount of the data delay circuit, the error is corrected and the motion detection with higher accuracy is performed.

実 施 例 以下、本発明の一実施例のIDTV受像機について、図面
を参照しながら説明する。第1図は本発明の一実施例に
おけるIDTV受像機の構成を示すブロック図で、同図にお
いて1〜35は従来例として説明した第2図のものと同様
のもので、同一符号をして説明を省略する。
Example Hereinafter, an IDTV receiver according to an example of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing the structure of an IDTV receiver according to an embodiment of the present invention. In FIG. 1, 1 to 35 are the same as those in FIG. The description is omitted.

36は搬送色信号の入力端子、37はデータ遅延回路、38
はマイクロコンピューター40からデータ遅延回路37の遅
延量を制御するための制御信号を入力する遅延量設定端
子、39は色復調回路13の特性切替端子、40はマイクロコ
ンピューター、41はリモコン回路、42は複合ビデオ信号
入力端子、43はYC分離信号入力端子、44は放送電波を受
信して複合ビデオ信号を出力するチューナー部、45はこ
れら42〜44の信号入力からリモコン41の指示に応じてマ
イクロコンピューター40の制御により所望の信号を、複
合ビデオ信号入力端子1と、搬送色信号入力端子36と
に、各々、出力する信号切替スイッチである。
36 is an input terminal for the carrier color signal, 37 is a data delay circuit, 38
Is a delay amount setting terminal for inputting a control signal for controlling the delay amount of the data delay circuit 37 from the microcomputer 40, 39 is a characteristic switching terminal of the color demodulation circuit 13, 40 is a microcomputer, 41 is a remote control circuit, and 42 is Composite video signal input terminal, 43 is YC separation signal input terminal, 44 is a tuner section that receives broadcast radio waves and outputs a composite video signal, 45 is a microcomputer input from these 42 to 44 signal inputs according to instructions from the remote controller 41 This is a signal changeover switch for outputting a desired signal to the composite video signal input terminal 1 and the carrier color signal input terminal 36 under the control of 40.

以上のように構成された、IDTV受像機について、以
下、その動作を説明する。
The operation of the IDTV receiver configured as above will be described below.

まず色復調回路13の特性について、第3図を参照して
説明する。第3図は、色復調回路の帯域増幅器の周波数
特性を示したもので、aは色副搬送波の周波数3.58MHz
を中心に±0.5MHzの成分だけを利用するいわゆる狭帯域
復調の例である。bは帯域幅を±1MHz以上に拡大したい
わゆる広帯域復調の例である。NTSC方式の色信号は、1.
5MHzの帯域幅を持つI信号と、0.5MHzの帯域幅を持つQ
信号とにより送られており、第3図aのような狭帯域復
調では、色の精細部分が失われてしまう。にもかかわら
ず、従来の大半のテレビ受像機で狭帯域復調を利用して
きたのは、回路が簡単であり、又、Y信号の色信号への
混信(クロスカラー)が軽減できるためであった。しか
し、IDTV受像機においては、クロスカラーをデジタル信
号処理により軽減することが可能なので、画質向上の観
点からも第3図bのような広帯域復調を採用する。しか
し、ノイズなど、他の要因も考えると、全ての入力信号
に対して広帯域復調を行うのは得策でなく、たとえば、
チューナー部44からの信号に対しては、狭帯域復調を
又、複合ビデオ信号入力端子42やYC分離信号入力端子な
どのパッケージ・メディアからの良質な信号を期待でき
る時は、広帯域復調を行うように、特性切替端子39を通
じて色復調回路13の特性をマイクロコンピューター40に
より信号切替スイッチ45の制御と対応させて切り替え
る。
First, the characteristics of the color demodulation circuit 13 will be described with reference to FIG. Fig. 3 shows the frequency characteristics of the band amplifier of the color demodulation circuit, where a is the frequency of the color subcarrier of 3.58MHz.
This is an example of so-called narrow-band demodulation that uses only the ± 0.5 MHz component centered on. b is an example of so-called wideband demodulation in which the bandwidth is expanded to ± 1 MHz or more. NTSC system color signal is 1.
I signal with 5MHz bandwidth and Q with 0.5MHz bandwidth
The narrow band demodulation as shown in FIG. 3a causes loss of the fine color portion. Nevertheless, most conventional television receivers have used narrow band demodulation because the circuit is simple and the interference (cross color) of the Y signal with the color signal can be reduced. . However, in the IDTV receiver, since cross color can be reduced by digital signal processing, wide band demodulation as shown in FIG. 3b is adopted from the viewpoint of image quality improvement. However, considering other factors such as noise, it is not a good idea to perform wideband demodulation on all input signals.
For the signal from the tuner section 44, narrow band demodulation should be performed, and if high quality signals from package media such as the composite video signal input terminal 42 and the YC separation signal input terminal can be expected, wide band demodulation should be performed. Then, the characteristics of the color demodulation circuit 13 are switched through the characteristics switching terminal 39 by the microcomputer 40 in correspondence with the control of the signal changeover switch 45.

ただし、切り替えの際に問題となるのが、色信号の群
遅延の差がある。広帯域復調に比して狭帯域復調の群遅
延は大きい。その差を吸収するため、Y信号のデータ線
に挿入されたデータ遅延回路37の遅延量を、広帯域復調
に比して狭帯域復調の方が大きくなるようにマイクロコ
ンピューター40による遅延量設定端子38を介して制御す
る。この遅延回路37はシフトレジスタとスイッチとによ
り、容易に実現できる。
However, a problem at the time of switching is a difference in group delay of color signals. The group delay of narrow band demodulation is larger than that of wide band demodulation. In order to absorb the difference, the delay amount setting terminal 38 by the microcomputer 40 is set so that the delay amount of the data delay circuit 37 inserted in the data line of the Y signal is larger in the narrow band demodulation than in the wide band demodulation. Control through. This delay circuit 37 can be easily realized by a shift register and a switch.

このような構成により、Y信号と色信号とのずれを防
ぐことができ、動き検出回路23の正確な動作のためにも
重要である。
With such a configuration, the deviation between the Y signal and the color signal can be prevented, which is important for the accurate operation of the motion detection circuit 23.

従来例で述べたように、本構成の動き検出回路23は、
Y信号の高周波成分の動き(フレーム間で信号が異なる
所を動きと呼ぶ。)を減算器20により検出している。つ
まり、色信号へのY信号の高周波成分の混信成分(クロ
スカラー)のフレーム差を検出し、動いていると判定し
た場合はY信号系のスイッチ10を減算器8の方へ、静止
と判定した場合は減算器9の方へそれぞれ接続する。
As described in the conventional example, the motion detection circuit 23 of this configuration is
The subtractor 20 detects the movement of the high frequency component of the Y signal (the portion where the signal differs between frames is called movement). That is, the frame difference of the interference component (cross color) of the high frequency component of the Y signal to the color signal is detected, and when it is determined that it is moving, the switch 10 of the Y signal system is determined to the subtractor 8 and it is determined to be stationary. If so, they are connected to the subtractor 9, respectively.

以上のように、Yの高域成分の信号に関しては、信号
系と、検出源(色信号)とが異なるため、Y信号と色信
号とのずれがあると画質上、大きな問題となり、本実施
例のような構成が必要になる。
As described above, regarding the signal of the high frequency component of Y, since the signal system and the detection source (color signal) are different, if there is a deviation between the Y signal and the color signal, it causes a serious problem in image quality. An example configuration is required.

なお、本実施例では、マイクロコンピューター40によ
り信号切替スイッチ45に連動して色復調回路13の特性を
切り替えることとしたが、例えば、色副搬送波,水平,
垂直の各周波数がNTSC方式に合致し、垂直ブランキング
期間のS/Nが良い場合を広帯域復調として、色復調回路1
3,遅延回路37を自動的に制御する方法でもよい。
In the present embodiment, the characteristics of the color demodulation circuit 13 are switched by the microcomputer 40 in conjunction with the signal changeover switch 45. However, for example, color subcarrier, horizontal,
Color demodulation circuit 1 is used as wideband demodulation when each vertical frequency matches the NTSC system and the S / N ratio in the vertical blanking period is good.
3. A method of automatically controlling the delay circuit 37 may be used.

発明の効果 以上のように、本発明は、複合ビデオ信号の入力端子
と、搬送色信号の入力端子と、複合ビデオ信号の入力端
子に接続された遅延量の設定が可変なデータ遅延回路
と、データ遅延回路の出力に接続された輝度信号分離回
路と、搬送色信号の入力端子に接続されて色差信号を出
力する色復調回路と、色復調回路の出力に接続されたク
ロスカラー除去回路と、前記の輝度信号分離回路及びク
ロスカラー除去回路の出力に接続された走査線補間回路
と、前記の複合ビデオ信号の入力端子に接続された水平
同期分離回路と、水平同期分離出力信号を逓倍してクロ
ックを発生するクロック発生回路を設けることにより、
輝度信号での動き検出と色信号での動き検出との時間的
な誤差のない、ラインロック・クロックによるIDTV受像
機を実現することができる。
As described above, according to the present invention, a composite video signal input terminal, a carrier color signal input terminal, and a data delay circuit connected to the composite video signal input terminal and having a variable delay setting, A luminance signal separation circuit connected to the output of the data delay circuit, a color demodulation circuit connected to the input terminal of the carrier color signal to output a color difference signal, and a cross color removal circuit connected to the output of the color demodulation circuit, The scanning line interpolation circuit connected to the outputs of the luminance signal separation circuit and the cross color removal circuit, the horizontal synchronization separation circuit connected to the input terminal of the composite video signal, and the horizontal synchronization separation output signal are multiplied. By providing a clock generation circuit that generates a clock,
It is possible to realize an IDTV receiver using a line-locked clock, which has no time difference between motion detection using a luminance signal and motion detection using a color signal.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例におけるテレビジョン受像機
のブロック図、第2図は従来例のテレビジョン受像機の
一例のブロック図、第3図はそれらの動作を説明するた
めの特性図である。 1……複合ビデオ信号入力端子、5……A/D変換器、13
……色復調回路、14……A/D変換器、15……A/D変換器、
24……走査線補間回路、29……水平同期分離回路、34…
…クロック出力端子、36……搬送色信号入力端子、37…
…データ遅延回路。
FIG. 1 is a block diagram of a television receiver in an embodiment of the present invention, FIG. 2 is a block diagram of an example of a conventional television receiver, and FIG. 3 is a characteristic diagram for explaining the operation thereof. Is. 1 ... Composite video signal input terminal, 5 ... A / D converter, 13
…… Color demodulation circuit, 14 …… A / D converter, 15 …… A / D converter,
24 ... Scan line interpolation circuit, 29 ... Horizontal sync separation circuit, 34 ...
… Clock output terminal, 36… Carrier color signal input terminal, 37…
... data delay circuit.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 石津 厚 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 寒川 賢太 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 松浦 隆治 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 実開 昭60−186775(JP,U) 日経エレクトロニクス,〔432〕 (1987−10−19)P.102−105 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Atsushi Ishizu 1006 Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. (72) Kenta Samukawa, 1006 Kadoma, Kadoma City, Osaka Matsushita Electric Industrial Co., Ltd. (72) Inventor Ryuji Matsuura 1006, Kadoma, Kadoma-shi, Osaka Matsushita Electric Industrial Co., Ltd. (56) References: 60-186775 (JP, U) Nikkei Electronics, [432] (1987-10- 19) P. 102−105

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】複合ビデオ信号の入力端子と、搬送色信号
の入力端子と、前記複合ビデオ信号を遅延させる遅延量
の設定が可変なデータ遅延回路と、このデータ遅延回路
の出力に接続された輝度信号分離回路と、前記搬送色信
号の入力端子に接続された色差信号を出力する色復調回
路と、この色復調回路の出力に接続されたクロスカラー
除去回路と、前記輝度信号分離回路及びクロスカラー除
去回路の出力に接続された走査線補間回路と、前記複合
ビデオ信号の端子に接続された水平同期分離回路と、こ
の水平同期分離回路から出力される水平同期分離出力信
号を逓倍してクロックを発生するクロック発生回路と、
前記データ遅延回路の出力信号のフレーム差分と前記色
復調回路の出力信号のフレーム差分とを入力として前記
輝度信号分離回路及び前記クロスカラー除去回路及び前
記走査線補間回路を制御する動き検出回路とを備え、複
合ビデオ信号/搬送色信号の入力信号に合わせて、前記
色復調回路の復調特性と前記データ遅延回路の遅延量と
を切り替えるようにしたことを特徴とするテレビジョン
受像機。
1. A composite video signal input terminal, a carrier color signal input terminal, a data delay circuit having a variable delay setting for delaying the composite video signal, and an output of the data delay circuit. A luminance signal separation circuit, a color demodulation circuit for outputting a color difference signal connected to the input terminal of the carrier color signal, a cross color removal circuit connected to the output of the color demodulation circuit, the luminance signal separation circuit and a cross A scanning line interpolation circuit connected to the output of the color removal circuit, a horizontal sync separation circuit connected to the terminal of the composite video signal, and a clock for multiplying the horizontal sync separation output signal output from the horizontal sync separation circuit. A clock generation circuit for generating
A motion detection circuit that controls the luminance signal separation circuit, the cross color removal circuit, and the scanning line interpolation circuit by inputting the frame difference of the output signal of the data delay circuit and the frame difference of the output signal of the color demodulation circuit. A television receiver comprising: a demodulation characteristic of the color demodulation circuit and a delay amount of the data delay circuit, which are switched according to an input signal of a composite video signal / carrier color signal.
【請求項2】複合ビデオ信号、搬送色信号の入力信号を
切り替えるのと同期して、色復調回路の復調特性とデー
タ遅延回路の遅延量とを切り替えるようにしたことを特
徴とした特許請求の範囲第1項記載のテレビジョン受像
機。
2. A demodulation characteristic of a color demodulation circuit and a delay amount of a data delay circuit are switched in synchronism with switching of input signals of a composite video signal and a carrier color signal. The television receiver set forth in claim 1.
JP62332032A 1987-12-28 1987-12-28 Television receiver Expired - Lifetime JP2523738B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62332032A JP2523738B2 (en) 1987-12-28 1987-12-28 Television receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62332032A JP2523738B2 (en) 1987-12-28 1987-12-28 Television receiver

Publications (2)

Publication Number Publication Date
JPH01174086A JPH01174086A (en) 1989-07-10
JP2523738B2 true JP2523738B2 (en) 1996-08-14

Family

ID=18250372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62332032A Expired - Lifetime JP2523738B2 (en) 1987-12-28 1987-12-28 Television receiver

Country Status (1)

Country Link
JP (1) JP2523738B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60186775U (en) * 1984-05-21 1985-12-11 パイオニア株式会社 Video signal amplification circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
日経エレクトロニクス,〔432〕(1987−10−19)P.102−105

Also Published As

Publication number Publication date
JPH01174086A (en) 1989-07-10

Similar Documents

Publication Publication Date Title
US4665437A (en) Adaptive field or frame store processor
EP0497222B1 (en) Video noise reduction system employing plural frequency bands
KR100255102B1 (en) Dual Band Sequential Scanning Television System for Noise Reduction
US5294979A (en) Estimation of noise using burst gate response to video signal
JP2688385B2 (en) Nervous clock signal generator for video recorder
EP0546840B1 (en) Video signal processing apparatus
US4739390A (en) Television signal processing circuit
JP2937642B2 (en) Video recording and playback system
US5103295A (en) Television signal processor for eliminating quality differences between portions of television images having different aspect ratios
US5122885A (en) Magnetic video recording/reproducing apparatus for video signals of different aspect ratios adapter unit
EP0351787B1 (en) Video signal processing circuit
US5140410A (en) Chrominance signal mixing circuit in a motion adaptive type signal separator
JPH0793709B2 (en) Television receiver
JP2523738B2 (en) Television receiver
US4709256A (en) Wide screen composite video signal encoder and standard aspect ratio decoder having barst and subcarrier components of different frequencies
US4953009A (en) Signal separator having function of subsampling digital composite video signal
EP0865213B1 (en) VTR signal processing circuit
JPH05199543A (en) Digital video signal processing circuit
US5161016A (en) Method of interpolating an image signal using a slope correlation and a circuit thereof
JP2914268B2 (en) Video signal processing apparatus and processing method thereof
JP2607537B2 (en) Television signal processing circuit
JPS631281A (en) signal processing circuit
JP3183884B2 (en) Television receiver
JPH031695A (en) Video signal recording and reproducing device
JPH02143777A (en) Video signal processing unit