JP2525150B2 - Method for manufacturing MOS semiconductor device - Google Patents
Method for manufacturing MOS semiconductor deviceInfo
- Publication number
- JP2525150B2 JP2525150B2 JP61120557A JP12055786A JP2525150B2 JP 2525150 B2 JP2525150 B2 JP 2525150B2 JP 61120557 A JP61120557 A JP 61120557A JP 12055786 A JP12055786 A JP 12055786A JP 2525150 B2 JP2525150 B2 JP 2525150B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- mos transistor
- film
- forming
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000000034 method Methods 0.000 title description 7
- 150000002500 ions Chemical class 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 11
- 238000007796 conventional method Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、MOS型半導体装置の製造方法に関し、特にR
OM(Read Only Memory)技術に関するものである。The present invention relates to a method for manufacturing a MOS type semiconductor device, and more particularly to R
The present invention relates to OM (Read Only Memory) technology.
従来、MOS型トランジスタのゲート下のチャネル部と
ソース、ドレインと同極性のイオン注入を行なって、MO
Sトランジスタの動作を固定させ、例えばROMを構成する
ような場合、以下に述べるような工程で行なっていた。Conventionally, ion implantation with the same polarity as the channel, source, and drain under the gate of a MOS transistor is performed,
When the operation of the S-transistor is fixed and, for example, a ROM is formed, the steps described below are performed.
(1)まず、シリコン基板(108)上にゲート酸化膜を
形成した後MOSトランジスタのゲート電極となる場所
を、フォトリソグラフィーによって開孔した後、ソー
ス、ドレインと同極性のイオンを注入してROMデータの
書き込みを行なっていた(第2(a)図)。次いで、レ
ジスト(103)を除去した後、ポリシリコン(106)をデ
ポジションし、パターン形成を行なっていた(第2
(c)図)。(1) First, after a gate oxide film is formed on a silicon substrate (108), a place to be a gate electrode of a MOS transistor is opened by photolithography, and then ions having the same polarity as the source and drain are implanted to ROM. Data was being written (Fig. 2 (a)). Next, after removing the resist (103), the polysilicon (106) was deposited and patterning was performed (second
(C) figure).
(2)また別の方法では、まず、Si基板(108)上にゲ
ート酸化膜(101)を形成した後、ポリシリコンを4000
Å程度デポジションする(第3図(a)図)。このの
ち、ポリシリコン上からMOSトランジスタのゲートとな
る部分にフォトリソグラフィーによって開孔した後、ソ
ース、ドレインと同極性のイオンを注入してROMデータ
を書き込みを行なっていた(第3(b)図)。(2) According to another method, first, a gate oxide film (101) is formed on a Si substrate (108), and then polysilicon is used for 4000
Deposition about Å (Fig. 3 (a)). After that, a hole is formed on the gate of the MOS transistor from above the polysilicon by photolithography, and then ions of the same polarity as the source and drain are implanted to write ROM data (FIG. 3 (b)). ).
しかし、前述の従来技術(1)では、ROMデータ書き
込みのためのイオン注入の際、ゲート酸化膜は直接イオ
ンにさらされるため、損傷を受け易く、ゲート膜ショー
トの原因のひとつとなっている。また、ROMの場合、デ
ータの書き込みを行なうイオン注入は出来るだけ後の工
程にまわすことが望ましいが、この方法では、ゲート酸
化工程直後であり、商品化するまでの時間が最もかかっ
てしまうという欠点を有していた。However, in the above-mentioned conventional technique (1), the gate oxide film is directly exposed to the ions during the ion implantation for writing the ROM data, so that the gate oxide film is easily damaged, which is one of the causes of the gate film short circuit. Further, in the case of ROM, it is desirable that the ion implantation for writing data is carried out to the later step as much as possible, but this method is immediately after the gate oxidation step, and it takes the longest time to commercialize it. Had.
また、前述の従来技術(2)では、ROMデータ書き込
みのためのイオン注入は、ポリシリコン、デポジション
後であるため、商品化するまでの時間も従来技術(1)
に較べれば、1日〜2日早めることが出来、ゲート膜損
傷も比較的少なくて済むが、イオン注入は、4000Å程度
のポリシリコン膜を通して行なわれるため、イオン注入
時の加速電圧を320keV以上にしなければならず、イオン
注入時のスループットが極端に低下してしまうという問
題点を有していた。Further, in the above-mentioned conventional technique (2), since the ion implantation for ROM data writing is performed after polysilicon and deposition, the time until commercialization is also the conventional technique (1).
Compared with the above, it can be accelerated by 1 to 2 days and the damage of the gate film is relatively small, but since the ion implantation is performed through the polysilicon film of about 4000 Å, the acceleration voltage at the time of ion implantation is set to 320 keV or more. Therefore, the throughput at the time of ion implantation is extremely reduced.
本発明は、このような問題点を解決するものでその目
的とするところは、イオン注入時のスループットを向上
させると共に、ゲート酸化膜の損傷も少なくし、さらに
製品化の時間も短縮させる製造方法を提供することにあ
る。The present invention solves such a problem, and an object of the present invention is to improve the throughput at the time of ion implantation, reduce the damage of the gate oxide film, and shorten the time for commercialization. To provide.
本発明のMOS型半導体装置の製造方法は、(a)半導
体基板上にMOS型トランジスタのゲート絶縁膜を形成す
る工程、(b)前記ゲート絶縁膜上に、前記MOS型トラ
ンジスタのゲート電極となる膜厚2000オングストローム
以下の第1導電膜を形成する工程、(c)前記半導体基
板中の前記MOS型トランジスタのチャネル部となる領域
の上方を除いた前記第1導電膜上に選択的にレジストを
形成する工程、(d)前記レジストをマスクとして、前
記MOS型トランジスタのチャネル部にイオンを注入する
工程、(e)前記レジストを除去する工程、(f)前記
第1導電膜上に接触するように、前記MOS型トランジス
タのゲート電極となる第2導電膜を形成する工程、
(g)前記第1導電膜および前記第2の導電膜をパター
ニングすることにより、パターニングされた前記第1導
電膜および前記第2導電膜からなる前記MOS型トランジ
スタのゲート電極を形成する工程、とを有することを特
徴とする。The method for manufacturing a MOS semiconductor device according to the present invention includes (a) a step of forming a gate insulating film of a MOS transistor on a semiconductor substrate, and (b) a gate electrode of the MOS transistor on the gate insulating film. A step of forming a first conductive film having a film thickness of 2000 angstroms or less, and (c) selectively forming a resist on the first conductive film except above a region which becomes a channel part of the MOS transistor in the semiconductor substrate. Forming step, (d) using the resist as a mask, implanting ions into the channel portion of the MOS transistor, (e) removing the resist, (f) contacting the first conductive film A step of forming a second conductive film to be a gate electrode of the MOS transistor,
(G) patterning the first conductive film and the second conductive film to form a gate electrode of the MOS transistor, which is composed of the patterned first conductive film and the second conductive film, It is characterized by having.
以下、本発明について、実施例に基づき詳細に説明す
る。Hereinafter, the present invention will be described in detail based on examples.
第1図は、本発明の実施例を工程順に示す図である。
まず、第1(a)図のように、シリコン基板(108)上
に、ゲート酸化膜(101)を形成させ、次いでポリシリ
コン第1導電膜(106)を1000〜2000Å程度堆積させ
る。ポリシリコン中にリンを熱拡散させた後、ROMパタ
ーンに従いフォトリソグラフィーによってレジストパタ
ーンを形成し、ソース、ドレインと同極性の不純物、た
とえばpチャネルトランジスタであればホウ素を、nチ
ャネルトランジスタであればリンまたはヒ素をイオン注
入した。この時、ゲート酸化膜は直接イオンにさらされ
ることがないため、ゲート酸化膜の損傷は少なく、また
ポリシリコン膜厚は2000Å以下であるため、イオンの加
速電圧は、160keV程度に押さえることが出来、結果とし
てスループットを向上させることが出来た。FIG. 1 is a diagram showing an embodiment of the present invention in the order of steps.
First, as shown in FIG. 1 (a), a gate oxide film (101) is formed on a silicon substrate (108), and then a polysilicon first conductive film (106) is deposited on the order of 1000 to 2000Å. After thermally diffusing phosphorus into polysilicon, a resist pattern is formed according to the ROM pattern by photolithography, and impurities having the same polarity as the source and drain, such as boron for a p-channel transistor and phosphorus for an n-channel transistor, are formed. Alternatively, arsenic is ion-implanted. At this time, since the gate oxide film is not directly exposed to ions, damage to the gate oxide film is small, and since the polysilicon film thickness is 2000 Å or less, the ion accelerating voltage can be suppressed to about 160 keV. As a result, the throughput could be improved.
次に、第1(b)図のように、レジストを除去した
後、電極材料(第2導電膜)をデポジションする。この
時、電極材料としてポリシリコン、タングステンシリサ
イド、モリブデンシリサイドなどがある。Next, as shown in FIG. 1B, after removing the resist, the electrode material (second conductive film) is deposited. At this time, there are polysilicon, tungsten silicide, molybdenum silicide, etc. as the electrode material.
次に、フォトエッチングによってゲート電極のパター
ンを形成した。Next, a pattern of the gate electrode was formed by photoetching.
以上、本発明の長所を例を挙げながら説明した。 The advantages of the present invention have been described above with examples.
上述のように、本発明の製造工程によれば、ゲート酸
化膜上に膜厚2000Å以下の第1のゲート電極層を堆積し
てから、イオン打込みを行うことにより、ゲート酸化膜
のイオンによる損傷を少なく出来ると共に、イオン打込
みの際の加速電圧を、4000Å程度のポリシリコン上から
打ち込む場合に較べて半分以下の160keV程度に押さえる
ことが出来、結果としてスループットが向上して商品化
の日数は従来の工程よりも1日〜2日早めることが可能
となった。As described above, according to the manufacturing process of the present invention, ion implantation is performed after depositing the first gate electrode layer having a film thickness of 2000 Å or less on the gate oxide film, thereby damaging the gate oxide film by ions. In addition to being able to reduce the number of ions, the accelerating voltage for ion implantation can be suppressed to about 160 keV, which is less than half compared to the case of implanting from above 4000 Å polysilicon, resulting in improved throughput and the number of days for commercialization It has become possible to make it one to two days earlier than the process of.
第1図(a)〜(c)は、本発明のMOS型半導体装置の
製造方法を示す主要断面図である。 第2図(a)〜(c)、第3図(a)〜(c)は、従来
のMOS型半導体装置の製造方法を示す主要断面図であ
る。 101……ゲート酸化膜 102……素子分離用絶縁膜 103……レジスト 105……イオン打込み層 106……ポリシリコン層 107……ゲート電極材の層 108……シリコン基板1A to 1C are main cross-sectional views showing a method for manufacturing a MOS semiconductor device of the present invention. 2 (a) to (c) and FIGS. 3 (a) to (c) are main sectional views showing a conventional method for manufacturing a MOS semiconductor device. 101 …… Gate oxide film 102 …… Element isolation insulating film 103 …… Resist 105 …… Ion implantation layer 106 …… Polysilicon layer 107 …… Gate electrode material layer 108 …… Silicon substrate
Claims (1)
のゲート絶縁膜を形成する工程、 (b)前記ゲート絶縁膜上に、前記MOS型トランジスタ
のゲート電極となる膜厚2000オングストローム以下の第
1導電膜を形成する工程、 (c)前記半導体基板中の前記MOS型トランジスタのチ
ャネル部となる領域の上方を除いた前記第1導電膜上に
選択的にレジストを形成する工程、 (d)前記レジストをマスクとして、前記MOS型トラン
ジスタのチャネル部にイオンを注入する工程、 (e)前記レジストを除去する工程、 (f)前記第1導電膜上に接触するように、前記MOS型
トランジスタのゲート電極となる第2導電膜を形成する
工程、 (g)前記第1導電膜および前記第2の導電膜をパター
ニングすることにより、パターニングされた前記第1導
電膜および前記第2導電膜からなる前記MOS型トランジ
スタのゲート電極を形成する工程、 とを有することを特徴とするMOS型半導体装置の製造方
法。1. A step of: (a) forming a gate insulating film of a MOS transistor on a semiconductor substrate; (b) a film having a film thickness of 2000 angstroms or less, which becomes a gate electrode of the MOS transistor, on the gate insulating film. 1 step of forming a conductive film, (c) step of selectively forming a resist on the first conductive film except above a region to be a channel portion of the MOS transistor in the semiconductor substrate, (d) Using the resist as a mask, implanting ions into the channel portion of the MOS transistor; (e) removing the resist; (f) contacting the first conductive film with the MOS transistor. Forming a second conductive film to be a gate electrode, and (g) patterning the first conductive film and the second conductive film to form the patterned first conductive film and the second conductive film. And a step of forming a gate electrode of the MOS transistor composed of the second conductive film, and a method of manufacturing a MOS semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61120557A JP2525150B2 (en) | 1986-05-26 | 1986-05-26 | Method for manufacturing MOS semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61120557A JP2525150B2 (en) | 1986-05-26 | 1986-05-26 | Method for manufacturing MOS semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62277770A JPS62277770A (en) | 1987-12-02 |
| JP2525150B2 true JP2525150B2 (en) | 1996-08-14 |
Family
ID=14789254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61120557A Expired - Lifetime JP2525150B2 (en) | 1986-05-26 | 1986-05-26 | Method for manufacturing MOS semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2525150B2 (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6112060A (en) * | 1984-06-27 | 1986-01-20 | Ricoh Co Ltd | Manufacture of semiconductor device |
-
1986
- 1986-05-26 JP JP61120557A patent/JP2525150B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62277770A (en) | 1987-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06163926A (en) | Nonvolatile semiconductor device and its manufacture | |
| JPS60130844A (en) | Manufacture of semiconductor device | |
| JP2525150B2 (en) | Method for manufacturing MOS semiconductor device | |
| US6171914B1 (en) | Synchronized implant process to simplify NLDD/PLDD stage and N+/P+stage into one implant | |
| US6235570B1 (en) | Method for fabricating a semiconductor device | |
| JP2635831B2 (en) | Semiconductor device | |
| JPH02283016A (en) | Forming method of semiconductor layer containing boron | |
| JP3257042B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JPS63122156A (en) | Manufacture of semiconductor integrated circuit | |
| JP2530054B2 (en) | Method for manufacturing semiconductor memory device | |
| JPH042163A (en) | Manufacture of mask rom | |
| JPH03169070A (en) | Manufacture of semiconductor device | |
| JPH02106043A (en) | Manufacture of semiconductor device | |
| JPS62273765A (en) | MOS type semiconductor device | |
| JPS6213064A (en) | Manufacture of semiconductor device | |
| JPH03280551A (en) | Manufacture of thin film transistor | |
| JPH01165162A (en) | Manufacture of semiconductor memory device | |
| JPH0565063B2 (en) | ||
| JPS59132169A (en) | Semiconductor device and manufacture thereof | |
| JPS6336143B2 (en) | ||
| JPS5950542A (en) | Manufacture of semiconductor device | |
| JPS6224662A (en) | Manufacture of semiconductor device | |
| JPS6312390B2 (en) | ||
| JPS5935186B2 (en) | Manufacturing method of MOS type semiconductor device | |
| JPH04127567A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |