Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2531008B2 - Resonant power supply circuit - Google Patents
[go: Go Back, main page]

JP2531008B2 - Resonant power supply circuit - Google Patents

Resonant power supply circuit

Info

Publication number
JP2531008B2
JP2531008B2 JP5208985A JP20898593A JP2531008B2 JP 2531008 B2 JP2531008 B2 JP 2531008B2 JP 5208985 A JP5208985 A JP 5208985A JP 20898593 A JP20898593 A JP 20898593A JP 2531008 B2 JP2531008 B2 JP 2531008B2
Authority
JP
Japan
Prior art keywords
circuit
voltage
primary coil
power supply
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5208985A
Other languages
Japanese (ja)
Other versions
JPH06178138A (en
Inventor
宣明 今村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP5208985A priority Critical patent/JP2531008B2/en
Priority to KR1019930019630A priority patent/KR100219314B1/en
Priority to DE4332714A priority patent/DE4332714A1/en
Priority to GB9324296A priority patent/GB2280552B/en
Priority to TW082110042A priority patent/TW284933B/zh
Priority to FR9314997A priority patent/FR2708820B1/en
Publication of JPH06178138A publication Critical patent/JPH06178138A/en
Priority to US08/620,593 priority patent/US5598324A/en
Application granted granted Critical
Publication of JP2531008B2 publication Critical patent/JP2531008B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Details Of Television Scanning (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、トランスの一次側の共
振動作によって電圧パルスを発生させ、この電圧パルス
をトランスで昇圧してトランスの二次側から出力する共
振型電源回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a resonance type power supply circuit in which a voltage pulse is generated by a resonance operation of a primary side of a transformer, the voltage pulse is boosted by the transformer and output from a secondary side of the transformer. .

【0002】[0002]

【従来の技術】テレビジョン受像機やディスプレイ装置
に使用される共振型電源回路には、フライバックトラン
スから陰極線管に加えられる高圧出力電圧の安定化を行
う安定化回路が組み込まれている。
2. Description of the Related Art A resonance type power supply circuit used in a television receiver or a display device incorporates a stabilizing circuit for stabilizing a high voltage output voltage applied from a flyback transformer to a cathode ray tube.

【0003】この種の安定化回路は、フライバックトラ
ンスの一次側の駆動電源の電源電圧を制御する方式のも
のと、フライバックトランスの二次側に、高圧出力電圧
の降下量分の補正電圧を加算する二次側制御方式のもの
がある。
This type of stabilizing circuit is of a type that controls the power supply voltage of the drive power source on the primary side of the flyback transformer, and the correction voltage on the secondary side of the flyback transformer for the amount of drop in the high voltage output voltage. There is a secondary side control system that adds

【0004】前記一次側の電源電圧を制御する方式は、
制御の応答性が非常に悪いという問題があり、また、二
次側制御方式は、補正幅が狭い上に回路が複雑になると
いう問題がある。
The method for controlling the power supply voltage on the primary side is as follows:
There is a problem that the control response is extremely poor, and the secondary side control system has a problem that the correction width is narrow and the circuit becomes complicated.

【0005】そこで、最近においては、このような問題
をできるだけ解消するために、フライバックトランスの
一次側電流を直接コントロールする方式が特開平2−2
22374号公報において提案されている。しかし、こ
の提案例は、高圧出力電圧の制御範囲を広くとれるとい
う利点がある反面、一次側電流をコントロールするため
のスイッチ素子を複数必要とし、部品点数が多くなる上
に、回路構成が複雑化するという問題がある。
Therefore, recently, in order to solve such a problem as much as possible, a method of directly controlling the primary side current of the flyback transformer is disclosed in Japanese Patent Laid-Open No. 2-2.
No. 22374 is proposed. However, this proposed example has an advantage that the control range of the high-voltage output voltage can be widened, but it requires a plurality of switching elements for controlling the primary side current, which increases the number of parts and complicates the circuit configuration. There is a problem of doing.

【0006】[0006]

【発明が解決しようとする課題】本発明者は、一次側電
流を直接制御する方式の回路して、図13に示すような共
振型電源回路の基本回路に着目し、その回路特性の改善
に取り組んでいる。
The present inventor has focused on a basic circuit of a resonance type power supply circuit as shown in FIG. 13 as a circuit of a system for directly controlling the primary side current, and has improved its circuit characteristics. We are working.

【0007】同図において、フライバックトランス1の
一次コイル2の一端側には駆動電源3の正極側が接続さ
れ、駆動電源3の負極側はグランドに接続されている。
一次コイル2の他端側にはスイッチ素子としてのトラン
ジスタ4が直列に接続され、このトランジスタ4にはダ
ンパーダイオード5と共振コンデンサ6とがそれぞれ並
列に接続されている。
In the figure, the positive side of the drive power source 3 is connected to one end side of the primary coil 2 of the flyback transformer 1, and the negative side of the drive power source 3 is connected to the ground.
A transistor 4 as a switching element is connected in series to the other end of the primary coil 2, and a damper diode 5 and a resonance capacitor 6 are connected in parallel to the transistor 4.

【0008】フライバックトランス1の二次コイル7の
高圧端は、高圧整流ダイオード8を介して陰極線管10の
アノードに接続されている。
The high voltage end of the secondary coil 7 of the flyback transformer 1 is connected to the anode of the cathode ray tube 10 via a high voltage rectifying diode 8.

【0009】この種の回路は、トランジスタ4のオン期
間(トランジスタ期間)では、駆動電源3から一次コイ
ル2を通ってトランジスタ4に向けて図14の(b)に示
す電流が流れ、一次コイル2に電磁エネルギが加えられ
る。次に、トランジスタ4がオフすると、一次コイル2
と共振コンデンサ6との直列共振が開始し、一次コイル
2側に蓄えられた電磁エネルギは共振コンデンサ6の静
電エネルギに変換され、図14の(a)に示すように、フ
ライバックパルス(電圧パルス)が発生する。このフラ
イバックパルスは一次コイル2の電磁エネルギが全て共
振コンデンサ6の静電エネルギに変換されたときにピー
クとなる。
In this type of circuit, during the ON period of the transistor 4 (transistor period), the current shown in FIG. 14B flows from the drive power source 3 toward the transistor 4 through the primary coil 2 and the primary coil 2 Electromagnetic energy is applied to. Next, when the transistor 4 is turned off, the primary coil 2
And the resonance capacitor 6 start series resonance, the electromagnetic energy stored on the primary coil 2 side is converted into electrostatic energy of the resonance capacitor 6, and as shown in (a) of FIG. 14 , the flyback pulse (voltage Pulse) is generated. The flyback pulse has a peak when all the electromagnetic energy of the primary coil 2 is converted into the electrostatic energy of the resonance capacitor 6.

【0010】フライバックパルスがピークに達すると、
今度は、共振コンデンサ6の静電エネルギが一次コイル
2の電磁エネルギに逆変換される結果、フライバックパ
ルスの電圧は徐々に低下する。そして、パルス電圧が
零、すなわち、図13の回路のA点の電圧が零になったと
きにダンパーダイオード5がオンしてグランド側から一
次コイル2側に逆電流が流れ、A点の電圧が駆動電源3
の電源電圧まで回復したときに、ダンパーダイオード5
がオフする。そして、再びトランジスタ4がオンするこ
とにより、最初の回路動作状態となり、この動作の繰り
返しにより、回路動作が継続する。一次コイル2側で発
生したフライバックパルスはフライバックトランス1で
昇圧され、高圧整流ダイオード8を介して陰極線管10の
アノードに加えられるのである。
When the flyback pulse reaches its peak,
This time, the electrostatic energy of the resonance capacitor 6 is converted back into the electromagnetic energy of the primary coil 2, and as a result, the voltage of the flyback pulse gradually decreases. Then, when the pulse voltage is zero, that is, when the voltage at the point A in the circuit of FIG. 13 becomes zero, the damper diode 5 turns on and a reverse current flows from the ground side to the primary coil 2 side, and the voltage at the point A becomes Drive power supply 3
When the power supply voltage is restored, the damper diode 5
Turns off. Then, when the transistor 4 is turned on again, the first circuit operation state is set, and by repeating this operation, the circuit operation is continued. The flyback pulse generated on the primary coil 2 side is boosted by the flyback transformer 1 and applied to the anode of the cathode ray tube 10 via the high voltage rectifying diode 8.

【0011】ところで、フライバックトランス1の一次
側で発生するフライバックパルスのパルス電圧Vc は、
c =EB +ra sin (ωt−φa )の式で表される。
ただし、tは時間、EB は駆動電源3の電源電圧であ
り、また、
By the way, the pulse voltage V c of the flyback pulse generated on the primary side of the flyback transformer 1 is
It is represented by the formula of V c = E B + r a sin (ωt−φ a ).
However, t is time, E B is the supply voltage of the drive power source 3, and

【0012】ra =√{EB 2 +(I0 /Cω)2 R a = √ {E B 2 + (I 0 / Cω) 2 }

【0013】ω=(LC)-1/2 Ω = (LC) -1/2

【0014】φa =tan -1(EB Cω/I0 )である。Φ a = tan −1 (E B Cω / I 0 ).

【0015】ここで、I0 は一次コイル2に流れる電流
であり、Cは共振コンデンサ6の容量であり、Lは一次
コイル2のインダクタンスである。
Here, I 0 is the current flowing through the primary coil 2, C is the capacitance of the resonance capacitor 6, and L is the inductance of the primary coil 2.

【0016】前記Vc の式から明らかなように、フライ
バックパルスの電圧ピークはωt−φa =π/2のとき
であり、このとき、ピーク電圧はVc =EB +√{EB
2 +(I0 /Cω)2 }となる。
As is clear from the above equation of V c , the voltage peak of the flyback pulse is when ωt−φ a = π / 2, and at this time, the peak voltage is V c = E B + √ {E B
A 2 + (I 0 / Cω) 2}.

【0017】また、一次コイルに流れる電流I0 はI0
=(EB /L)ton+I1 で表される。ここで、ton
トランジスタ4がオンしている時間であり、I1 は零で
あるから、I0 はトランジスタ4のオン期間に比例す
る。したがって、トランジスタ4のオン期間を制御する
ことにより、フライバックパルス波高値の制御が可能と
なり、これにより、二次コイル7から出力される高圧出
力電圧の制御ができることとなる。
The current I 0 flowing in the primary coil is I 0
= (E B / L) t on + I 1 . Here, t on is the time when the transistor 4 is on, and I 1 is zero, so that I 0 is proportional to the on period of the transistor 4. Therefore, the flyback pulse crest value can be controlled by controlling the ON period of the transistor 4, and thus the high voltage output voltage output from the secondary coil 7 can be controlled.

【0018】このように、トランジスタ4のオン期間を
制御して高圧出力電圧の安定化を図る場合、図13の回路
のままでは、ダンパー期間(ダンパーダイオード5のオ
ン期間)で、グランド側からダンパーダイオード5を通
って一次コイル2側に逆電流が流れ、この逆電流の流れ
によりA点の電圧が電源電圧まで回復してダンパーダイ
オード5がオフすると、すでにトランジスタ4がオフし
ているため、駆動電源3側から一次コイル2を通る電流
が共振コンデンサ6を通ってグランド側に流れ始めて、
一次コイル2と共振コンデンサ6との間で直列共振が起
こり、図14の(a)に示すように、ダンパー期間の終わ
りの点から次にトランジスタ4がオンするまでの区間
で、不要なパルスPW が発生する。
In this way, when the ON period of the transistor 4 is controlled to stabilize the high-voltage output voltage, the damper circuit (the ON period of the damper diode 5) is used for the damper from the ground side in the circuit of FIG. 13 as it is. When a reverse current flows through the diode 5 to the primary coil 2 side and the voltage at the point A is restored to the power supply voltage due to the flow of the reverse current and the damper diode 5 is turned off, the transistor 4 is already turned off. A current passing from the power supply 3 side through the primary coil 2 starts to flow through the resonance capacitor 6 to the ground side,
Series resonance occurs between the primary coil 2 and the resonance capacitor 6, and as shown in FIG. 14 (a), an unnecessary pulse P is generated in the interval from the end of the damper period to the next turning on of the transistor 4. W occurs.

【0019】このPW はノイズの原因となって回路動作
に悪影響を及ぼすことになる。このため、この種の回路
では、ダンパー期間の終わりに一次コイル2側から共振
コンデンサ6に電流が流れないようにするために、駆動
電源3から一次コイル2および共振コンデンサ6あるい
はトランジスタ4を経てグランドに至る経路中に、電流
遮断用のスイッチ素子を設けたり、あるいは図14
(c)中に破線で示すように、トランジスタ4のオン期
間の始まり側をダンパー期間の終わり側とオーバーラッ
プさせて、駆動電源3側からの電流がトランジスタ4側
に流れるようにしていた。
This P W causes noise and adversely affects the circuit operation. Therefore, in this type of circuit, in order to prevent current from flowing from the primary coil 2 side to the resonance capacitor 6 at the end of the damper period, the drive power supply 3 passes through the primary coil 2 and the resonance capacitor 6 or the transistor 4 to the ground. A switch element for cutting off the current is provided in the path leading to, or the start side of the ON period of the transistor 4 is overlapped with the end side of the damper period as shown by the broken line in FIG. 14 (c). The current from the driving power supply 3 side was made to flow to the transistor 4 side.

【0020】しかしながら、トランジスタ4のオン期間
をダンパー期間にオーバーラップさせるため、トランジ
スタ4ではオンのタイミングにより出力をコントロール
することはできなかった。また、駆動電源3から一次コ
イル2および共振コンデンサ6あるいはトランジスタ4
を経てグランドに至る経路中に電流遮断用のスイッチ素
子を設けるものにあっても、電流を阻止するためにわざ
わざトランジスタ4とは別個のスイッチ素子を設け、か
つ、そのスイッチ素子の動作タイミングを行う制御回路
が必要なため、同様に部品点数が増えて回路構成が複雑
となり、回路コストも高価になるという問題がある。
However, since the ON period of the transistor 4 overlaps the damper period, the output of the transistor 4 cannot be controlled by the ON timing. In addition, from the drive power source 3 to the primary coil 2 and the resonance capacitor 6 or the transistor 4
Even in the case where a switch element for cutting off a current is provided in the path extending through the path to the ground, a switch element separate from the transistor 4 is provided in order to block the current, and the operation timing of the switch element is performed. Since a control circuit is required, there is a problem that the number of parts is increased, the circuit configuration is complicated, and the circuit cost is also high.

【0021】本発明は上記課題を解決するためになされ
たものであり、その目的は、1個のスイッチ素子の制御
だけで一次側に発生する電圧パルスの大きさを制御で
き、しかも、ダンパー期間の終わりからトランジスタの
オン期間にかけての不要パルスの発生を防止することが
できる部品点数の少ない回路構成の簡易な共振型電源回
路を提供することにある。
The present invention has been made to solve the above problems, and an object thereof is to control the magnitude of the voltage pulse generated on the primary side by controlling only one switch element, and further, the damper period. An object of the present invention is to provide a simple resonance type power supply circuit having a circuit configuration with a small number of components, which can prevent generation of unnecessary pulses from the end of the above to the ON period of the transistor.

【0022】[0022]

【課題を解決するための手段】本発明は上記目的を達成
するために、次のように構成されている。すなわち、
1の発明は、トランスの一次コイルに駆動電源が接続さ
れ、また、一次コイル側には該一次コイルに流れる電流
をオン・オフ制御するスイッチ素子と、このスイッチ素
子のオフ時に一次コイルとの直列共振によって電圧パル
スを発生する共振コンデンサと、前記スイッチ素子に流
れる電流の向きと逆向き電流をダンパー期間内に一次コ
イルに流すダンパーダイオードとが接続され、前記一次
コイルに流れる電流をオン・オフ制御するスイッチ素を
1個のスイッチ素子によって構成し、この1個のスイッ
チ素子のオン期間を制御することによって、発生する電
圧パルスの波高値を制御するようにした共振型電源回路
であって、ダンパー期間の終わりからスイッチ素子のオ
ン時にかけて前記共振コンデンサの両端部の電圧を駆動
電源の電圧にクランプするクランプ回路が設けられてい
ることを特徴として構成されており、さらに、第の発
明は、前記スイッチ素子には該スイッチ素子の見かけ上
の寄生容量を減らすダイオードが直列に接続されている
ことを特徴として構成されている。
In order to achieve the above object, the present invention is constructed as follows. In other words, the
According to the first aspect of the invention, a drive power source is connected to a primary coil of a transformer, and a switching element for controlling on / off of a current flowing through the primary coil on the primary coil side, and a series connection of the primary coil when the switching element is off. A resonance capacitor that generates a voltage pulse by resonance and a damper diode that causes a current that flows in the direction opposite to the direction of the current flowing through the switch element to flow through the primary coil within the damper period are connected , and the current that flows through the primary coil is turned on / off. A resonant power supply circuit in which a switch element to be controlled is composed of one switch element, and the peak value of a voltage pulse generated is controlled by controlling the ON period of the one switch element.
A clamp circuit for clamping the voltage at both ends of the resonant capacitor to the voltage of the driving power source is provided from the end of the damper period to the time when the switch element is turned on. A second aspect of the invention is characterized in that the switch element is connected in series with a diode that reduces the apparent parasitic capacitance of the switch element.

【0023】[0023]

【作用】上記構成の本発明において、スイッチ素子がオ
ンすることによって、駆動電源側から一次コイルおよび
スイッチ素子を通って電流が流れ、一次コイルに電磁エ
ネルギが蓄えられる。スイッチ素子がオフすると、共振
コンデンサと一次コイルとの直列共振によって電圧パル
スが発生する。この電圧パルスが発生し終わったときか
らダンパー期間に入り、ダンパーダイオード側から一次
コイル側に逆電流が流れ、ダンパー期間の終点位置でダ
ンパーダイオードがオフした以降に、共振コンデンサの
両端部の電圧はクランプ回路によって駆動電源の電源電
圧にクランプされる。このクランプ作用により、駆動電
源と共振コンデンサの両端部とは同電位となるので、駆
動電源側から一次コイルを通って共振コンデンサ側に電
流が流れるということがなくなり、ダンパー期間の終わ
りから次のスイッチ素子がオンするまでの間に不要な還
流電流による回路損失がなくなり、そして、不要なノイ
ズ原因の電圧パルスが発生するということがなくなる。
このクランプ回路の動作状態時に、スイッチ素子がオン
されることにより駆動電源側から一次コイルを通ってス
イッチ素子側に電流が流れて最初の回路動作の状態とな
り、回路動作が継続される。
In the present invention having the above structure, when the switching element is turned on, a current flows from the drive power source side through the primary coil and the switching element, and electromagnetic energy is stored in the primary coil. When the switch element is turned off, a voltage pulse is generated by the series resonance of the resonance capacitor and the primary coil. After this voltage pulse is generated, the damper period starts, a reverse current flows from the damper diode side to the primary coil side, and after the damper diode turns off at the end point of the damper period, the voltage across the resonant capacitor is The clamp circuit clamps the power supply voltage of the driving power supply. Due to this clamping action, the drive power supply and the both ends of the resonant capacitor have the same potential, so that no current flows from the drive power supply side to the resonant capacitor side through the primary coil, and the next switch from the end of the damper period. By the time the device is turned on, there is no circuit loss due to unnecessary return current, and there is no longer the generation of unnecessary noise-causing voltage pulses.
When the clamp circuit is in the operating state, the switch element is turned on, so that a current flows from the drive power source side to the switch element side through the primary coil, and the first circuit operation state is reached, and the circuit operation is continued.

【0024】[0024]

【実施例】以下、本発明の実施例を図面に基づいて説明
する。なお、以下の実施例の説明において、前述した基
本回路と同一の回路部分には同一符号を付し、その重複
説明は省略する。図1には本発明に係る共振型電源回路
の第1の実施例の回路構成が示されている。同図におい
て、フライバックトランス1の一次コイル2の一端側
(例えば巻き始め端側)には駆動電源3が接続され、一
次コイル2の他端側(巻き終わり端側)にはスイッチ素
子としてのMOS FET(電界効果トランジスタ)11
のドレイン側が接続され、MOS FET11のソース側
はグランドに接続されている。そして、MOS FET
11には該MOS FET11の電流の向きと逆向きのダン
パーダイオード5が並列に接続されている。このダンパ
ーダイオード5は電子部品のダイオードを外付けによっ
て接続してもよいが、スイッチ素子としてMOS FE
T11を使用する場合は、MOS FET11自体が逆方向
のダイオード特性も有しているので、外付けのダイオー
ド部品を省略し、MOSFET11のダイオード特性をダ
ンパーダイオード5として機能させることができる。
Embodiments of the present invention will be described below with reference to the drawings. In the following description of the embodiments, the same circuit parts as those of the basic circuit described above are designated by the same reference numerals, and the duplicate description thereof will be omitted. FIG. 1 shows the circuit configuration of a first embodiment of a resonant power supply circuit according to the present invention. In the figure, the drive power source 3 is connected to one end side (eg, winding start end side) of the primary coil 2 of the flyback transformer 1, and the other end side (winding end end side) of the primary coil 2 serves as a switching element. MOS FET (field effect transistor) 11
Of the MOS FET 11 is connected to the ground, and the source of the MOS FET 11 is connected to the ground. And MOS FET
A damper diode 5 having a direction opposite to the direction of the current of the MOS FET 11 is connected in parallel with 11. The damper diode 5 may be an external diode connected to an electronic component, but a MOS FE is used as a switch element.
When T11 is used, the MOS FET 11 itself has the diode characteristic in the reverse direction, so that the external diode component can be omitted and the diode characteristic of the MOSFET 11 can function as the damper diode 5.

【0025】また、一次コイル2の巻き終わり端側には
共振コンデンサ6の一端側が接続され、共振コンデンサ
6の他端側にはダイオード12のカソード側が接続され、
ダイオード12のアノード側はグランドに接続されてい
る。そして、ダイオード12と共振コンデンサ6との接続
部にはダイオード13のアノード側が接続され、ダイオー
ド13のカソード側は一次コイル2と駆動電源3との接続
部に接続されている。このダイオード12,13は本実施例
の特徴的なクランプ回路14を構成している。
Further, one end side of the resonance capacitor 6 is connected to the winding end end side of the primary coil 2, and the cathode side of the diode 12 is connected to the other end side of the resonance capacitor 6,
The anode side of the diode 12 is connected to the ground. The anode side of the diode 13 is connected to the connecting portion between the diode 12 and the resonance capacitor 6, and the cathode side of the diode 13 is connected to the connecting portion between the primary coil 2 and the driving power supply 3. The diodes 12 and 13 form a characteristic clamp circuit 14 of this embodiment.

【0026】フライバックトランス1の二次コイル7の
高圧端側には分圧抵抗器15,16の直列回路の一端が接続
されており、この分圧抵抗器15,16に抵抗分割されて、
高圧出力電圧が検出されている。そしてこの検出電圧は
オペアンプ17の非反転入力端子に加えられている。オペ
アンプ17の反転入力端子側には基準電源18から基準電圧
が加えられており、オペアンプ17は高圧出力電圧の検出
電圧と基準電圧とを比較し、高圧出力電圧の降下量に対
応する信号をコンパレータ20の反転入力端子に加える。
一方、コンパレータ20の非反転入力端子には波形成形回
路21からの信号が加えられる。
One end of a series circuit of voltage dividing resistors 15 and 16 is connected to the high voltage end side of the secondary coil 7 of the flyback transformer 1, and the voltage dividing resistors 15 and 16 are resistance-divided.
High voltage output voltage is detected. Then, this detection voltage is applied to the non-inverting input terminal of the operational amplifier 17. A reference voltage is applied from the reference power supply 18 to the inverting input terminal side of the operational amplifier 17, and the operational amplifier 17 compares the detected voltage of the high voltage output voltage with the reference voltage and compares the signal corresponding to the drop amount of the high voltage output voltage with the comparator. Add to inverting input terminal of 20.
On the other hand, the signal from the waveform shaping circuit 21 is applied to the non-inverting input terminal of the comparator 20.

【0027】波形成形回路21は水平偏向出力回路(図示
せず)に同した図2の(a)に示す水平ドライブ信号
(HD信号)を積分して図2の(b)に示すようなラン
プ波形を作り出し、このランプ波形の信号をコンパレー
タ20の非反転入力端子に加えている。コンパレータ20は
前記ランプ波形の信号とオペアンプ17からの信号を比較
し、図2の(b)および(c)に示すように、オペアン
プ出力とランプ波形との交点位置で立ち上がり、ランプ
波形の立ち下がり、すなわちHD信号の立ち下がりで立
ち下がるドライブ信号を作り出す。高圧出力電圧の降下
量が大きくなると、オペアンプの出力レベルも低下する
結果、ドライブ信号のパルス幅は大きくなる。コンパレ
ータ20は高圧出力電圧の降下量が大きくなるにつれてパ
ルス幅を広くしたドライブ信号を作り出し、これをドラ
イブ回路22に加えるのである。ドライブ回路22はドライ
ブ信号のオンパルス幅に応じてMOS FET11のスイ
ッチ駆動を行う。
The waveform shaping circuit 21 is shown in a horizontal deflection output circuit integrates the horizontal drive signal shown in FIG. 2 that synchronization (not shown) (a) (HD signal) shown in FIG. 2 (b) A ramp waveform is created and the signal of this ramp waveform is applied to the non-inverting input terminal of the comparator 20. The comparator 20 compares the ramp waveform signal with the signal from the operational amplifier 17, and as shown in FIGS. 2B and 2C, rises at the intersection of the output of the operational amplifier and the ramp waveform, and falls of the ramp waveform. That is, a drive signal that falls at the fall of the HD signal is produced. When the drop amount of the high voltage output voltage increases, the output level of the operational amplifier also decreases, and as a result, the pulse width of the drive signal increases. The comparator 20 produces a drive signal having a wider pulse width as the amount of drop of the high voltage output voltage increases, and applies the drive signal to the drive circuit 22. The drive circuit 22 drives the switch of the MOS FET 11 according to the ON pulse width of the drive signal.

【0028】この実施例は上記のように構成されてお
り、次に、その動作を図1の回路および図2のタイムチ
ャートに基づき説明する。まず、t0 で、MOS FE
T11がオンすると、駆動電源3側から一次コイル2を通
り、さらにMOS FET11を通ってグランド側に電流
が流れる。この一次コイル2に流れる電流は図2の
(e)に示すように時間と共に増加し、この電流の流れ
によって一次コイル2に電磁エネルギが蓄えられる。
This embodiment is constructed as described above, and its operation will now be described with reference to the circuit of FIG. 1 and the time chart of FIG. First, at t 0 , MOS FE
When T11 is turned on, a current flows from the drive power source 3 side to the primary coil 2 and further to the ground side through the MOS FET 11. The current flowing through the primary coil 2 increases with time as shown in FIG. 2 (e), and electromagnetic current is stored in the primary coil 2 due to the current flow.

【0029】次にt1 でMOS FET11がオフする
と、一次コイル2から共振コンデンサ6とダイオード13
を通るルートで電流が流れ、一次コイル2のインダクタ
ンスと共振コンデンサ6の容量とのLC直列共振が開始
され、フライバックパルス(電圧パルス)が発生する。
このフライバックパルスは一次コイル2側の電磁エネル
ギが全て共振コンデンサ6の静電エネルギに変換された
ときに最大となる。一次コイル2の電磁エネルギが全て
共振コンデンサ6に移った後に、今度はダイオード12、
共振コンデンサ6、一次コイル2を順に通って駆動電源
3に至るルートで逆電流が流れ、共振コンデンサ6の静
電エネルギは一次コイル2の電磁エネルギに逆変換され
て行く。
Next, when the MOS FET 11 is turned off at t 1 , the resonance coil 6 and the diode 13 are transferred from the primary coil 2.
A current flows along the route passing through, the LC series resonance between the inductance of the primary coil 2 and the capacitance of the resonance capacitor 6 is started, and a flyback pulse (voltage pulse) is generated.
This flyback pulse becomes maximum when all the electromagnetic energy on the primary coil 2 side is converted into the electrostatic energy of the resonance capacitor 6. After all the electromagnetic energy of the primary coil 2 is transferred to the resonance capacitor 6, this time the diode 12,
A reverse current flows along the route of passing through the resonance capacitor 6 and the primary coil 2 to the drive power supply 3, and the electrostatic energy of the resonance capacitor 6 is inversely converted into the electromagnetic energy of the primary coil 2.

【0030】そして、フライバックパルスが作り終わっ
たt2 で、図1の回路のA点の電圧が零になり、このと
き、ダンパーダイオード5がオンし、グランド側からダ
ンパーダイオード5を通って一次コイル2側に電流が流
れる。この逆電流の流れによりA点の電圧が上昇してt
3 で駆動電源3の電源電圧EB と同電位になると、ダン
パーダイオード5はオフとなる。このとき、MOS F
ET11はオフしているため、駆動電源3側から共振コン
デンサ6側に電流が流れようとするが、本実施例ではダ
イオード12,13のクランプ回路14が設けられることで、
共振コンデンサ6の両端部の電圧(A点、B点の電圧)
は共に駆動電源3の電源電圧EB にクランプされてEB
と同電位に保持されるため、一次コイル2側から共振コ
ンデンサ6側に電流が流れることがなく、これにより、
前記図14の(a)に示すようなノイズの原因となる不要
なパルス電圧PW が発生することがない。
At t 2 when the flyback pulse is completed, the voltage at the point A in the circuit of FIG. 1 becomes zero. At this time, the damper diode 5 is turned on, and the primary side passes through the damper diode 5 from the ground side. A current flows on the coil 2 side. This reverse current flow causes the voltage at point A to rise and t
When the potential becomes equal to the power source voltage E B of the driving power source 3 at 3, the damper diode 5 is turned off. At this time, MOS F
Since ET11 is off, current tends to flow from the drive power source 3 side to the resonance capacitor 6 side, but in the present embodiment, the clamp circuit 14 of the diodes 12 and 13 is provided,
Voltage at both ends of resonant capacitor 6 (voltage at points A and B)
It is clamped to the power supply voltage E B of both the drive power source 3 E B
Since it is held at the same potential as the current, no current flows from the primary coil 2 side to the resonance capacitor 6 side, and
The unnecessary pulse voltage P W that causes noise as shown in FIG. 14A is not generated.

【0031】次に、t4 の時点で、MOS FET11が
オンすると、A点は接地されることとなり、駆動電源3
から一次コイル2を通る電流はMOS FET11を通っ
てグランド側に流れ、最初のt0 の状態に一致する。こ
れらt0 からt4 の動作の繰り返しにより、回路動作が
継続される。
Next, at time t 4 , when the MOS FET 11 is turned on, the point A is grounded, and the drive power source 3
The current flowing from the primary coil 2 to the ground side through the MOS FET 11 coincides with the initial state of t 0 . The circuit operation is continued by repeating the operations from t 0 to t 4 .

【0032】本実施例では、高圧出力電圧が降下するに
つれ、MOS FET11のオン期間が長くなり、これに
より、一次コイル2に蓄えられる電磁エネルギが大きく
なって発生するフライバックパルスの波高値も高くなる
ので、高圧出力電圧の安定化が効果的に行われることと
なる。しかも、高圧出力電圧を制御するスイッチ素子を
MOS FET1個の素子によって構成したので、部品
点数が非常に少なくなり、回路構成も簡易となる。
In the present embodiment, as the high-voltage output voltage drops, the on-time of the MOS FET 11 becomes longer, which increases the electromagnetic energy stored in the primary coil 2 and also increases the peak value of the flyback pulse generated. Therefore, the high voltage output voltage is effectively stabilized. Moreover, since the switch element for controlling the high-voltage output voltage is composed of one MOS FET element, the number of parts is very small and the circuit configuration is simple.

【0033】また、ダンパー期間の終わりからMOS
FET11がオンする期間は、共振コンデンサ6の両端部
の電圧が駆動電源3の電源電圧と同電位にクランプされ
るので、駆動電源3から一次コイル2を通って共振コン
デンサ6に電流が流れることがなく、この期間でノイズ
の原因となる不要なパルス電圧PW の発生を防止するこ
とができる。
From the end of the damper period, the MOS
During the period when the FET 11 is turned on, the voltage across the resonance capacitor 6 is clamped to the same potential as the power supply voltage of the drive power supply 3, so that a current may flow from the drive power supply 3 to the resonance capacitor 6 through the primary coil 2. Therefore, it is possible to prevent the generation of unnecessary pulse voltage P W that causes noise during this period.

【0034】しかも、この電圧パルスPW を防止するク
ランプ回路14は2個のダイオード12,13を用いただけの
極めて簡単な回路構成のものであり、電流の流れを阻止
するためのスイッチ素子や、そのスイッチ素子を制御す
る複雑な回路を設ける必要がない。
Moreover, the clamp circuit 14 for preventing the voltage pulse P W has a very simple circuit structure using only the two diodes 12 and 13, and has a switch element for blocking the flow of current, It is not necessary to provide a complicated circuit for controlling the switch element.

【0035】さらに、この実施例は、不要電圧パルスP
W の発生の防止をクランプ回路14で行うものであるた
め、前記図14の(c)中に破線で示すように、MOS
FET11のオン期間をダンパー期間にオーバーラップさ
せるという制約がなく、これにより、MOS FET11
をスイッチ動作するドライブ信号のパルス幅を最大限水
平ドライブ信号のパルス幅まで広げることができ、極め
て広い範囲に亙って電圧制御が可能となる。
Further, in this embodiment, the unnecessary voltage pulse P
For W the prevention of the occurrence of is performed by the clamp circuit 14, as shown by the broken line in (c) of FIG. 14, MOS
There is no restriction that the ON period of FET11 overlaps the damper period.
The pulse width of the drive signal for switch operation can be expanded to the maximum of the pulse width of the horizontal drive signal, and the voltage can be controlled over an extremely wide range.

【0036】さらに、本実施例の回路では偏向周期の1
周期毎にチャージ、ディスチャージする共振型の回路の
ため、高圧出力電圧の安定化の応答性が極めて良く、高
圧安定化の制御性能を格段に高めることができる。
Further, in the circuit of this embodiment, the deflection cycle is 1
Since it is a resonance type circuit that charges and discharges every cycle, the response of stabilization of the high voltage output voltage is extremely good, and the control performance of the high voltage stabilization can be significantly improved.

【0037】図3には本発明の第2の実施例が示されて
いる。この実施例は、共振コンデンサ6に並列に偏向ヨ
ークDY とS字補正コンデンサCS との直列回路を接続
して、高圧発生と偏向駆動の一体型の回路構成にすると
ともに、コンパレータ20とドライブ回路22との間にパル
ス幅リミッタ23を介設したものであり、それ以外の構成
は前記第1の実施例と同様である。
FIG. 3 shows a second embodiment of the present invention. In this embodiment, a series circuit of a deflection yoke D Y and an S-shaped correction capacitor C S is connected in parallel with the resonance capacitor 6 to form an integrated type circuit configuration for high voltage generation and deflection drive, and also a comparator 20 and a drive circuit. A pulse width limiter 23 is provided between the circuit 22 and the circuit 22, and the other configuration is the same as that of the first embodiment.

【0038】一般に、低周波数から高周波数にかけて広
範囲の偏向駆動が可能なマルチスキャンタイプの回路で
は、偏向周波数が高周波数となる側でフライバックパル
スの波高値の上限電圧が設計段階で設定されている。本
実施例の回路では、ドライブ信号のパルス幅が最大水平
ドライブ信号の幅まで広くできる構成であるため、マル
チスキャン駆動を行う場合、低周波駆動時に、ドライブ
信号のパルス幅がHD信号まで目一杯広がると、MOS
FET11のオン期間が高周波駆動の場合よりも遙かに
長くなり、一次コイル2に流れる電流も大きくなる結
果、発生するフライバックパルスの波高値が高周波駆動
の場合よりも遙かに大きくなり、前記フライバックパル
スの波高値の上限電圧、つまり、設計上の上限電圧を越
えてしまうという問題が生じる。この実施例では、これ
を避けるために、パルス幅リミッタ23を設け、高周波駆
動を基準として設定した上限電圧を低周波偏向駆動にも
越えないようにドライブ信号のパルス幅を制限すること
によって、低周波から高周波にかけての広範囲な周波数
範囲のマルチスキャン駆動を支障なく行うことができる
ようにしている。
Generally, in a multi-scan type circuit capable of driving deflection over a wide range from low frequency to high frequency, the upper limit voltage of the crest value of the flyback pulse is set on the side where the deflection frequency becomes high frequency. There is. In the circuit of this embodiment, the pulse width of the drive signal can be widened up to the width of the maximum horizontal drive signal. Therefore, when performing multi-scan drive, the pulse width of the drive signal reaches the HD signal at the low frequency drive. When spread, MOS
The ON period of the FET 11 is much longer than that in the high frequency drive, and the current flowing through the primary coil 2 is also large. As a result, the peak value of the generated flyback pulse is much larger than that in the high frequency drive. There is a problem that the peak value of the flyback pulse exceeds the upper limit voltage, that is, the designed upper limit voltage. In this embodiment, in order to avoid this, a pulse width limiter 23 is provided, and the pulse width of the drive signal is limited by limiting the pulse width of the drive signal so as not to exceed the upper limit voltage set on the basis of the high frequency drive even for the low frequency deflection drive. The multi-scan drive in a wide frequency range from high frequency to high frequency can be performed without any trouble.

【0039】このマルチスキャン駆動の回路としては、
図4に示すように、共振コンデンサを6aと6bの直列
回路によって構成し、スイッチ19により、低周波数駆動
のときと高周波数駆動のときとで共振容量を切り換える
ようにすることもできる。
As a circuit for this multi-scan drive,
As shown in FIG. 4, the resonance capacitor may be configured by a series circuit of 6a and 6b, and the switch 19 may switch the resonance capacitance between low frequency driving and high frequency driving.

【0040】図5には本発明の第3の実施例が示されて
いる。この実施例は、クランプ回路14のダイオード12に
並列にスイッチ素子のトランジスタ24を並列に接続した
ことを特徴としており、それ以外の構成は前記第1の実
施例と同様である。前記第1および第2の実施例におけ
るフライバックパルスの波形を誇張して描くと図6の
(a)に示したものとなる。第1および第2の実施例で
は、MOS FET11がオフして駆動電源3側から一次
コイル2を経て共振コンデンサ6にLC直列共振の電流
が流れるとき、ダイオード12が逆向きのため、この電流
がグランド側に落ちないので、フライバックパルスがピ
ークとなったときに、ダイオード12がないときのピーク
値よりも駆動電源3の電源電圧EB だけ持ち上げられた
格好の波形となり、パルス波形が左右非対称となる。こ
の実施例ではこれを避けるためにダイオード12に並列に
トランジスタ24を設け、フライバックパルスパルスを作
成する期間でトランジスタ24をオンするようにしてい
る。このトランジスタ24のオンにより、一次コイル2側
から共振コンデンサ6を通る電流はトランジスタ24を経
てグランド側に流れることとなり、これにより、フライ
バックパルスのピーク電圧は駆動電源3の電源電圧EB
分だけ持ち上げられることがなくなり、図6の(b)に
示すように、左右対称のフライバックパルス波形を得る
ことができる。
FIG. 5 shows a third embodiment of the present invention. This embodiment is characterized in that a transistor 24 of a switch element is connected in parallel to the diode 12 of the clamp circuit 14, and the other structure is the same as that of the first embodiment. When the waveforms of the flyback pulse in the first and second embodiments are exaggeratedly drawn, the result is as shown in FIG. In the first and second embodiments, when the MOS FET 11 is turned off and a current of LC series resonance flows from the drive power source 3 side to the resonance capacitor 6 through the primary coil 2, the diode 12 is in the opposite direction. Since it does not fall to the ground side, when the flyback pulse reaches a peak, it becomes a waveform that is raised by the power supply voltage E B of the driving power supply 3 more than the peak value when the diode 12 is not present, and the pulse waveform is asymmetrical. Becomes In this embodiment, in order to avoid this, a transistor 24 is provided in parallel with the diode 12 so that the transistor 24 is turned on during the period for creating the flyback pulse pulse. When the transistor 24 is turned on, a current passing from the primary coil 2 side through the resonance capacitor 6 flows through the transistor 24 to the ground side, whereby the peak voltage of the flyback pulse is the power source voltage E B of the driving power source 3.
It is not lifted up by the amount, and as shown in FIG. 6B, a symmetrical flyback pulse waveform can be obtained.

【0041】図7には本発明の第4の実施例が、図8に
は本発明の第5の実施例がそれぞれ示されている。第4
の実施例は、MOS FET11のドレイン側にMOS
FET11の寄生容量を見かけ上減少するためのダイオー
ド26を接続したものであり、また、第5の実施例は、同
じくMOS FET11の寄生容量を見かけ上減少するた
めのダイオード26をソース側に接続したものであり、そ
れ以外の構成は前記第1の実施例と同様である。なお、
このダイオード26は、第2および第3の実施例の回路の
場合にも、MOS FET11のドレイン側やソース側に
設けることができる。
FIG. 7 shows a fourth embodiment of the present invention, and FIG. 8 shows a fifth embodiment of the present invention. Fourth
In the embodiment of FIG.
The diode 26 for apparently reducing the parasitic capacitance of the FET 11 is connected, and in the fifth embodiment, the diode 26 for apparently reducing the parasitic capacitance of the MOS FET 11 is connected to the source side. The other structure is the same as that of the first embodiment. In addition,
The diode 26 can be provided on the drain side or the source side of the MOS FET 11 also in the circuits of the second and third embodiments.

【0042】上記の各実施例の回路動作においては、ダ
ンパー期間の終わりから次のMOSFET11がオンする
間は、駆動電源3から一次コイル2を通って流れようと
する電流はクランプ回路14のクランプ動作によってその
電流の流れの逃げ場がないので、MOS FET11が内
蔵する寄生容量等に起因して回路のA点等に図9に示す
ようにt3 〜t4 の区間で振動成分のノイズが発生す
る。このノイズは陰極線管の駆動に際し、低周波数駆動
のときにはほとんどダメージとなる支障とはならない
が、高周波数駆動の場合にはこのノイズが害となる場合
が生じる。第4および第5の実施例では、MOS FE
T11のドレイン側あるいはソース側にダイオード26が直
列接続されることで、MOS FET11の寄生容量を見
かけ上減少させることができるので、前記t3 〜t4
の振動成分を著しく小さくすることができる。
In the circuit operation of each of the above-described embodiments, the current which is about to flow from the driving power supply 3 through the primary coil 2 while the next MOSFET 11 is turned on from the end of the damper period is clamped by the clamp circuit 14. Since there is no escape area for the current flow due to the parasitic capacitance or the like built in the MOS FET 11, noise of the vibration component is generated at the point A of the circuit in the section of t 3 to t 4 as shown in FIG. . This noise hardly causes damage when driving the cathode ray tube when driving at a low frequency, but may cause damage when driving at a high frequency. In the fourth and fifth embodiments, MOS FE
By connecting the diode 26 in series to the drain side or the source side of T11, the parasitic capacitance of the MOS FET 11 can be apparently reduced, and thus the oscillation component between t 3 and t 4 can be significantly reduced. .

【0043】なお、このt3 〜t4 間の振動成分のノイ
ズを取り去る回路構成としては、例えば図10の(a)に
示すように、MOS FET11のベース側等、適宜の位
置に可飽和コア25を接続したり、あるいは図10の(b)
に示すように、ダイオード12に並列にスナバ回路27を接
続したりして、前記t3 〜t4 間の振動成分のノイズを
取り去るようにしてもよい
As a circuit configuration for removing the noise of the vibration component between t 3 and t 4 , as shown in FIG. 10 (a), for example, as shown in FIG. 25, or (b) in Figure 10
As shown in, the snubber circuit 27 may be connected in parallel with the diode 12 to remove the noise of the vibration component between t 3 and t 4 .

【0044】と ころで、前記実施例では、ダイオード12
と13のクランプ回路14を設けたり、MOS FET11に
直列にダイオード26を設けているが、これらのダイオー
ド12,13,26を設けることにより、特に、高周波数駆動
においては、MOS FET11のスイッチオン期間、つ
まり、MOS FET11のオンパルス幅を可変制御する
ことにより、フライバックトランス1の二次側出力HV
をリニアに制御できるという特徴的な効果が得られる。
[0044] and in time, in the above embodiment, the diode 12
And the clamp circuit 14 of the MOS FET 11 are provided, and the diode 26 is provided in series with the MOS FET 11, but by providing these diodes 12, 13, 26, particularly in high frequency driving, the switch-on period of the MOS FET 11 is increased. That is, by variably controlling the on-pulse width of the MOS FET 11, the secondary side output H V of the flyback transformer 1
The characteristic effect of being able to control linearly is obtained.

【0045】図11はこの効果を実験により確かめたグラ
フである。このグラフから判るように、前記図13に示す
基本回路の如く、ダイオードがダンパーダイオード5の
みの回路では、スイッチオン期間の極めて狭い区間で二
次側出力HV が急峻に立ち上がっており、このような狭
い区間でスイッチオン期間をきめ細かく制御するのが難
しくなり、また、この急峻な立ち上がり位置の左右両側
では、MOS FET11のスイッチオン期間を変化させ
ても、二次側出力はほぼ一定の値を示し、二次側出力を
リニアに可変制御できないものとなっている。このた
め、図13に示す基本回路の場合には、本実施例のMOS
FET11に対応するメインスイッチであるトランジス
タ4のオン期間を制御しても、二次側出力の可変制御を
行うことができず、したがって、従来の図13に示すよう
な基本回路にあっては、トランジスタ4のオンパルス幅
を制御して二次側出力HV を制御するということは思い
もよらないものとなっていた。
FIG. 11 is a graph confirming this effect by experiments. As can be seen from this graph, in the circuit in which the diode is only the damper diode 5 as in the basic circuit shown in FIG. 13 , the secondary side output H V rises sharply in an extremely narrow section of the switch-on period. It becomes difficult to finely control the switch-on period in such a narrow section, and on the left and right sides of this steep rising position, even if the switch-on period of the MOS FET 11 is changed, the secondary side output is almost constant. As shown, the secondary output cannot be linearly variably controlled. Therefore, in the case of the basic circuit shown in FIG. 13, MOS of this example
And control the on period of the transistor 4 is a main switch corresponding to the FET 11, can not be performed variably control the secondary output, therefore, in the basic circuit as shown in prior art FIG. 13, It was unexpected to control the on-pulse width of the transistor 4 to control the secondary output H V.

【0046】これに対し、前記各実施例の如く、クラン
プ回路のダイオード12,13を設けた第1の実施例の回路
によれば、かなりの広いスイッチオン期間にかけて二次
側出力HV が変化しており、さらに、ダイオード26とク
ランプ回路のダイオード12,13をともに設けた第およ
び第の実施例の回路では、スイッチオン期間の広い範
囲に亙って最も二次側出力HV をリニアに可変すること
ができており、これらの実験結果から明らかな如く、ク
ランプ回路のダイオード12,13あるいはさらにMOS
FET11に直列接続されるダイオード26設けることに
より、MOSFET11の1個のスイッチ素子のオン期間
を制御するだけで二次側出力HV をリニアに制御できる
という画期的な効果が得られている。
On the other hand, according to the circuit of the first embodiment in which the diodes 12 and 13 of the clamp circuit are provided as in each of the above embodiments, the secondary side output H V changes over a considerably wide switch-on period. and which, in the et, in the circuit of the fourth and fifth embodiments in which a diode 26 and a clamp circuit of a diode 12 and 13 together, most secondary output H over a wide range of switch-on time V can be changed linearly, and as is clear from these experimental results, the diodes 12 and 13 of the clamp circuit or the MOS
By providing the diode 26 connected in series FET 11, is revolutionary effect is obtained that can be controlled only at the secondary side output H V controls the ON period of the one switch element MOSFET11 linear .

【0047】この画期的な効果は次のような理由によっ
てもたらされる。図13に示すダンパーダイオード5のみ
の基本回路では、トランジスタ4がオンすることで、駆
動電源3からコイル2に電流が流れて、コイル2に電磁
エネルギが蓄えられ、トランジスタ4がオフすると電磁
エネルギが共振コンデンサ6に流れ、LC直列共振によ
り自由振動が始まるが、ダンパーダイオード5の作用に
より、コイル2の逆起電力が駆動電源3の電源電圧EB
以上になるとダンパー電流が流れ、図14の(a)に示す
パルス電圧がグランドレベルよりは下に落ちない構成と
なっている。その一方で、フライバックパルスVC の波
高値はトランジスタ4がオフするときのコイル2のコイ
ル電流IO に比例する。
This epoch-making effect is brought about by the following reasons. In the basic circuit including only the damper diode 5 shown in FIG. 13 , when the transistor 4 is turned on, a current flows from the driving power supply 3 to the coil 2 and electromagnetic energy is stored in the coil 2, and when the transistor 4 is turned off, electromagnetic energy is generated. Although free oscillation starts due to LC series resonance flowing to the resonance capacitor 6, the counter electromotive force of the coil 2 causes the back electromotive force of the coil 2 to be the power source voltage E B
In the above case, the damper current flows, and the pulse voltage shown in FIG. 14A does not drop below the ground level. On the other hand, the peak value of the flyback pulse V C is proportional to the coil current I O of the coil 2 when the transistor 4 is turned off.

【0048】このコイル電流I0 は前述の如く、トラン
ジスタ4がオンする時点での初期電流I1 とするとI0
=(EB /L)ton+I1 となる。Lはコイル2のイン
ダクタンス、tonはトランジスタ4のオン時間である。
このことだけから考えれば、トランジスタ4のオン期間
を制御すれば二次側出力HV をリニアに制御できること
になるが、実際はダンパー期間にトランジスタ4をオン
させてもトランジスタ電流が流れないため、このダンパ
ー期間が終わるまでは二次側出力は一定のままコントロ
ールできない状態となる。図11に示すようにダンパーダ
イオード5のみの回路の場合は、自由振動のレベルも大
きくダンパー期間も複数箇所存在する結果、二次側出力
が可変する区間は狭い範囲となり、実際上、トランジス
タ4のオン期間によって二次側出力をリニアに制御する
ことは困難となる。
[0048] I 0 when the coil current I 0 is as described above, the initial current I 1 at the time when the transistor 4 is turned on
= (E B / L) t on + I 1 . L is the inductance of the coil 2 and t on is the on time of the transistor 4.
Considering only this, the secondary side output H V can be linearly controlled by controlling the on period of the transistor 4, but in reality, even if the transistor 4 is turned on during the damper period, no transistor current flows. Until the damper period ends, the secondary side output remains constant and uncontrollable. As shown in FIG. 11 , in the case of the circuit including only the damper diode 5, the level of the free vibration is large and the damper period exists at a plurality of places. As a result, the section in which the secondary output is variable is a narrow range. It becomes difficult to linearly control the secondary side output depending on the ON period.

【0049】これに対し、ダイオード12,13でクランプ
回路14を設けた本実施例の回路では、共振コンデンサ6
の両端電圧がクランプ回路14により電源電圧EB でクラ
ンプされるため、自由振動が防止され、不要パルスPW
が発生するということがない。このため、MOS FE
T11のスイッチオン期間を制御することにより、二次側
出力を自在に可変することができることとなる。
On the other hand, in the circuit of this embodiment in which the clamp circuit 14 is provided by the diodes 12 and 13, the resonance capacitor 6
The voltage across both ends is clamped at the power supply voltage E B by the clamp circuit 14, so that free oscillation is prevented and the unnecessary pulse P W
Will never occur. Therefore, MOS FE
By controlling the switch-on period of T11, the secondary side output can be freely changed.

【0050】しかし、実際には、フライバックトランス
1の分布容量やMOS FET11の寄生容量が共振コン
デンサ6と同じ作用をするため、コイル2のインダクタ
ンスとの直列共振に起因する自由振動により、駆動電源
3の電源電圧EB 以上に逆バイアスされ、図12に示すよ
うに、走査期間中に再度のダンパー期間を生じることが
あり、この再度のダンパー期間とMOS FET11のオ
ン期間が重なると、この区間は二次側出力HV のコント
ロールがきかない区間となる。
[0050] However, in practice, the parasitic capacitance of the distributed capacitance and MOS FET 11 of the flyback transformer 1 is the same function as the resonant capacitor 6, the free oscillation caused by the series resonance between the inductance of the coils 2, drive When it is reverse-biased to the power source voltage E B or more of the power source 3 and another damper period is generated during the scanning period as shown in FIG. 12, when the second damper period and the ON period of the MOS FET 11 overlap, this The section is a section where the secondary side output H V cannot be controlled.

【0051】また、走査期間中のパルスの山の位置でM
OS FET11がオンする場合は、コイル2に流れる電
流I0 が変化し、それと等価となるダンパー電流も変化
することとなるため、ダンパーのオフ点が変化し、発振
状態を引き起こす。そうしたことから、不要な振動電流
を生じさせないように、前記寄生容量やフライバックト
ランス1の分布容量を減らす必要がある。この点、フラ
イバックトランス1の分布容量は同トランス1の構造で
決定されてしまうため、本実施例ではMOSFET11に
直列にダイオード26を入れることで、MOS FET11
の寄生容量を見かけ上減らし、ダイオード12,13による
クランプ回路14のクランプ効果とあいまって、図11に示
したように、MOS FET11のスイッチオン期間の制
御によって、二次側出力HV をほぼリニアに制御するこ
とが可能となったのである。なお、MOS FET11の
寄生容量を見かけ上減少して自由振動パルスを防止する
効果は高周波になるほどその効果が顕著となる。
Further, at the position of the peak of the pulse during the scanning period, M
When the OS FET 11 is turned on, the current I 0 flowing through the coil 2 changes, and the damper current equivalent thereto changes, so that the off point of the damper changes, causing an oscillation state. Therefore, it is necessary to reduce the parasitic capacitance and the distributed capacitance of the flyback transformer 1 so as not to generate an unnecessary oscillating current. In this respect, the distributed capacitance of the flyback transformer 1 is determined by the structure of the same transformer 1. Therefore, in this embodiment, by inserting the diode 26 in series with the MOSFET 11, the MOS FET 11
Reduce the apparent parasitic capacitance, coupled with the clamping effect of the clamp circuit 14 by diodes 12 and 13, as shown in FIG. 11, the control of the switch-on period of the MOS FET 11, substantially linear secondary side output H V It became possible to control to. Incidentally, the effect of preventing the decrease in free vibration pulse apparent parasitic capacitance of the MOS FET 11 is that Do remarkable its effect higher frequencies.

【0052】本発明は上記各実施例に限定されることは
なく、様々な実施の態様を採り得る。例えば、上記各実
施例の回路において、図1の鎖線で示すように二次コイ
ル7の高圧端側に平滑コンデンサ9を設けたり、高圧安
定化の応答性を高めるためのスピードアップコンデンサ
28を設けたものでもよい。また、各実施例の回路は、高
圧安定化の制御幅が広く、かつ、応答性が良いので、一
般的にはレギュレーションを改善するためのチョークコ
イルをフライバックトランス1の一次コイルに並列に接
続する必要は特にないが、もちろん、このチョークコイ
ルを一次コイル2に並列に接続してもよい。
The present invention is not limited to the above-mentioned embodiments, but various embodiments can be adopted. For example, in the circuits of the above-described respective embodiments, a smoothing capacitor 9 is provided on the high voltage end side of the secondary coil 7 as shown by the chain line in FIG. 1, or a speed-up capacitor for improving the response of high voltage stabilization.
It may be provided with 28. Further, since the circuits of the respective embodiments have a wide control range for stabilizing the high voltage and have good responsiveness, generally, a choke coil for improving regulation is connected in parallel to the primary coil of the flyback transformer 1. Of course, this choke coil may be connected in parallel to the primary coil 2, although it is not necessary to do so.

【0053】さらに、上記各実施例では高圧出力電圧を
取り出すために、分圧抵抗器15,16の直列回路を二次コ
イル7の一端側に接続しているが、通常の高電圧発生回
路では二次コイル側にフォーカス電圧とスクリーン電圧
を取り出す抵抗回路が接続されるので、この抵抗回路を
利用して高圧出力電圧を検出するようにしてもよい
Further, in each of the above embodiments, the series circuit of the voltage dividing resistors 15 and 16 is connected to one end of the secondary coil 7 in order to take out the high voltage output voltage. Since a resistance circuit for extracting the focus voltage and the screen voltage is connected to the secondary coil side, the high voltage output voltage may be detected using this resistance circuit .

【0054】さ らに、上記実施例では、スイッチ素子を
MOS FET11によって構成したが、このスイッチ素
子はバイポーラトランジスタ等、他のスイッチ素子を用
いて構成することができる。また、第3の実施例ではダ
イオード12に並列に接続するスイッチ素子をトランジス
タ24により構成したが、これをMOS FET等、他の
スイッチ素子を用いて構成することができる。
[0054] in is found, the above embodiment is to configure the switch element by MOS FET 11, this switching element may be constructed using bipolar transistors or the like, the other switching elements. Further, in the third embodiment, the switch element connected in parallel to the diode 12 is constituted by the transistor 24, but it can be constituted by using another switch element such as MOS FET.

【0055】さらに、上記各実施例ではクランプ回路14
を2個のダイオード12,13により構成したが、このクラ
ンプ回路14はダンパー期間の終わりから次にスイッチオ
ンの期間にかけて、共振コンデンサ6の両端側の電圧を
駆動電源3の電源電圧にクランプできるものであればよ
く、ダイオード12,13以外の回路素子を用いて構成して
もよい。
Further, in each of the above embodiments, the clamp circuit 14
Is composed of two diodes 12 and 13. The clamp circuit 14 can clamp the voltage across the resonance capacitor 6 to the power supply voltage of the driving power supply 3 from the end of the damper period to the next switch-on period. Any circuit element other than the diodes 12 and 13 may be used.

【0056】さらに、上記各実施例では高圧発生用の共
振型電源回路を対象にして説明したが、本発明の回路は
低圧用の共振型電源回路としても適用されるものであ
る。
Further, although the above embodiments have been described with reference to the resonance type power supply circuit for generating high voltage, the circuit of the present invention is also applicable as a resonance type power supply circuit for low voltage.

【0057】[0057]

【発明の効果】本発明は1個のスイッチ素子のみのオン
期間制御により一次側で発生する電圧パルスの波高値の
制御、つまり二次側電圧の安定化制御ができるので、本
発明の回路を高圧発生用の電源回路として使用すると
き、高圧安定化回路の部品点数を少なく、かつ、回路構
成を非常に簡易にできる。その上、ダンパー期間の終わ
りから次にスイッチ素子がオンするまでの間に発生しよ
うとする不要電圧パルスを回路構成の簡易なクランプ回
路を設けるだけで防止でき、不要電圧パルスを阻止する
ための別個独立のスイッチ素子や、このスイッチ素子を
駆動制御する複雑な制御回路が不要となり、これによ
り、部品点数を減らして回路構成を極めて簡易にでき、
回路コストの大幅な低減化が可能となる。
According to the present invention, since the crest value of the voltage pulse generated on the primary side can be controlled by controlling the ON period of only one switch element, that is, the secondary side voltage can be stabilized, the circuit of the present invention can be implemented. When used as a power supply circuit for generating high voltage, the number of parts of the high voltage stabilizing circuit can be reduced and the circuit configuration can be greatly simplified. Moreover, it is possible to prevent unnecessary voltage pulses that are to be generated between the end of the damper period and the next turning on of the switch element by simply providing a clamp circuit with a simple circuit configuration. An independent switch element and a complicated control circuit for driving and controlling this switch element are not required, which reduces the number of parts and makes the circuit configuration extremely simple.
It is possible to significantly reduce the circuit cost.

【0058】また、本発明の回路は偏向の1周期毎に共
振コンデンサのチャージとディスチャージが行われる共
振型のため、高圧安定化の応答性が優れたものとなる。
Further, since the circuit of the present invention is a resonance type in which the resonance capacitor is charged and discharged in each deflection cycle, the high-voltage stabilization response is excellent.

【0059】さらに、本発明の回路は、クランプ回路を
用いて前記不要電圧パルスの発生を防止する構成である
から、スイッチ素子のオン期間をダンパー期間にオーバ
ーラップさせなければならないという制約がないので、
スイッチ素子のオンパルス幅を零からダンパー期間の終
わりまで広げることができ、電圧制御幅を従来に比べ格
段に広くすることができ、マルチスキャン用の高圧電源
としても最適なものとなる。
Further, since the circuit of the present invention has a structure in which the generation of the unnecessary voltage pulse is prevented by using the clamp circuit, there is no restriction that the ON period of the switch element must overlap the damper period. ,
The ON pulse width of the switch element can be widened from zero to the end of the damper period, and the voltage control width can be remarkably widened as compared with the conventional one, and it is also optimal as a high voltage power supply for multi-scan.

【0060】さらに、一次コイルに流れる電流をオン・
オフ制御するスイッチ素子にダイオードを直列に接続し
た構成のものにあっては、そのスイッチ素子の寄生容量
を見かけ上減らすことができ、これにより、ダンパー期
間の終わりから次にスイッチ素子がオンする期間に発生
しようとする振動成分ノイズを抑制することができ、こ
れに伴い、スイッチオン期間を可変制御することによ
り、二次側出力をリニアに可変制御できるという画期的
な効果を得ることができる。
Further, the current flowing through the primary coil is turned on.
In the configuration in which a diode is connected in series to the switch element that is turned off, the parasitic capacitance of that switch element can be apparently reduced, which allows the switch element to turn on after the end of the damper period. It is possible to suppress the vibration component noise that is about to occur, and the epoch-making effect that the secondary side output can be linearly variably controlled by variably controlling the switch-on period accordingly. .

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る共振型電源回路の第1の実施例を
示す回路図である。
FIG. 1 is a circuit diagram showing a first embodiment of a resonant power supply circuit according to the present invention.

【図2】同実施例の回路動作を示すタイムチャートであ
る。
FIG. 2 is a time chart showing the circuit operation of the embodiment.

【図3】本発明の第2の実施例を示す回路図である。FIG. 3 is a circuit diagram showing a second embodiment of the present invention.

【図4】同実施例の変形例として共振容量の切り換え手
段を設けた回路の説明図である。
FIG. 4 is an explanatory diagram of a circuit provided with a resonance capacitance switching unit as a modified example of the embodiment.

【図5】本発明の第3の実施例を示す回路図である。FIG. 5 is a circuit diagram showing a third embodiment of the present invention.

【図6】同実施例の回路によるフライバックパルスの波
形と前記第1および第2の各実施例のフライバックパル
スの波形との比較説明図である。
FIG. 6 is a comparative explanatory diagram of a waveform of a flyback pulse by the circuit of the same embodiment and a waveform of a flyback pulse of each of the first and second embodiments.

【図7】本発明の第4の実施例を示す回路図である。FIG. 7 is a circuit diagram showing a fourth embodiment of the present invention.

【図8】本発明の第5の実施例を示す回路図である。FIG. 8 is a circuit diagram showing a fifth embodiment of the present invention.

【図9】ダンパー期間の終わりから次のスイッチオンの
期間にかけて発生する振動成分ノイズの説明図である。
FIG. 9 is an explanatory diagram of vibration component noise generated from the end of the damper period to the next switch-on period.

【図10】振動成分ノイズを除去する各種回路例の説明
図である。
FIG. 10 is an explanatory diagram of various circuit examples for removing vibration component noise.

【図11】本実施例において設けられるダイオードの効
果特性のグラフである。
FIG. 11 is an effect of a diode provided in this embodiment .
It is a graph of a fruit characteristic.

【図12】自由振動による再ダンパー期間の発生状態の
説明図である。
FIG. 12 shows the state of occurrence of a re-damper period due to free vibration
FIG.

【図13】本発明を着想するに至った共振型電源回路の
基本回路図である。
FIG. 13 shows a resonance-type power supply circuit that has inspired the present invention .
It is a basic circuit diagram.

【図14】図13の回路の動作を示すタイムチャートであ
る。
14 is a time chart showing the operation of the circuit of FIG .
It

【符号の説明】[Explanation of symbols]

1 フライバックトランス 2 一次コイル 3 駆動電源 4 トランジスタ 5 ダンパーダイオード 6,6a,6b 共振コンデンサ 11 MOS FET 12,13 ダイオード 14 クランプ回路 1 Flyback transformer 2 Primary coil 3 Drive power supply 4 Transistor 5 Damper diode 6, 6a, 6b Resonant capacitor 11 MOS FET 12, 13 Diode 14 Clamp circuit

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 トランスの一次コイルに駆動電源が接続
され、また、一次コイル側には該一次コイルに流れる電
流をオン・オフ制御するスイッチ素子と、このスイッチ
素子のオフ時に一次コイルとの直列共振によって電圧パ
ルスを発生する共振コンデンサと、前記スイッチ素子に
流れる電流の向きと逆向き電流をダンパー期間内に一次
コイルに流すダンパーダイオードとが接続され、前記一
次コイルに流れる電流をオン・オフ制御するスイッチ素
子を1個のスイッチ素子によって構成し、この1個のス
イッチ素子のオン期間を制御することによって、発生す
る電圧パルスの波高値を制御するようにした共振型電源
回路であって、ダンパー期間の終わりからスイッチ素子
のオン時にかけて前記共振コンデンサの両端部の電圧を
駆動電源の電圧にクランプするクランプ回路が設けられ
ていることを特徴とする共振型電源回路。
1. A drive power source is connected to a primary coil of a transformer, and a switch element for controlling on / off of a current flowing through the primary coil on the primary coil side, and a series connection of the primary coil when the switch element is off. A resonance capacitor that generates a voltage pulse by resonance and a damper diode that causes a current that flows in the direction opposite to the direction of the current flowing through the switch element to flow through the primary coil within the damper period are connected , and the current that flows through the primary coil is turned on / off. A resonance type power supply in which a switching element to be controlled is composed of one switching element, and the crest value of a generated voltage pulse is controlled by controlling the ON period of the one switching element.
Circuit, which is a switch element from the end of the damper period
The voltage across the resonant capacitor is
A clamp circuit that clamps to the voltage of the drive power supply is provided.
Resonant power supply circuit, characterized by that.
【請求項2】 一次コイルに流れる電流をオン・オフ制
御するスイッチ素子には該スイッチ素子の見かけ上の寄
生容量を減らすダイオードが直列に接続されている請求
項1記載の共振型電源回路。
2. The on / off control of the current flowing through the primary coil
The switch element to be controlled is an apparent offset of the switch element.
2. The resonance type power supply circuit according to claim 1, wherein diodes for reducing raw capacity are connected in series .
JP5208985A 1992-09-25 1993-07-29 Resonant power supply circuit Expired - Lifetime JP2531008B2 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP5208985A JP2531008B2 (en) 1992-09-25 1993-07-29 Resonant power supply circuit
KR1019930019630A KR100219314B1 (en) 1992-09-25 1993-09-24 Resonant power circuit
DE4332714A DE4332714A1 (en) 1992-09-25 1993-09-25 Resonance circuit with transformer - has transformer with prim. and sec. coils, control voltage source connected to prim. coil, single switch device for on and off control of current flowing through prim. coil, and resonance
GB9324296A GB2280552B (en) 1993-07-29 1993-11-25 Resonance power circuit
TW082110042A TW284933B (en) 1992-10-13 1993-11-29
FR9314997A FR2708820B1 (en) 1993-07-29 1993-12-14 Power circuit at resonance.
US08/620,593 US5598324A (en) 1992-09-25 1996-03-22 Resonance power circuit with clamping circuit

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4-280555 1992-09-25
JP28055592 1992-09-25
JP5208985A JP2531008B2 (en) 1992-09-25 1993-07-29 Resonant power supply circuit

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP02608396A Division JP3185172B2 (en) 1992-09-25 1996-01-19 Resonant power supply circuit for high voltage generation

Publications (2)

Publication Number Publication Date
JPH06178138A JPH06178138A (en) 1994-06-24
JP2531008B2 true JP2531008B2 (en) 1996-09-04

Family

ID=26517159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5208985A Expired - Lifetime JP2531008B2 (en) 1992-09-25 1993-07-29 Resonant power supply circuit

Country Status (1)

Country Link
JP (1) JP2531008B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007080762A1 (en) * 2006-01-12 2007-07-19 Murata Manufacturing Co., Ltd. Electron-emission display high-voltage power supply circuit

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10201226A (en) * 1996-12-30 1998-07-31 Murata Mfg Co Ltd High voltage generating circuitry
JPH11103574A (en) * 1997-09-29 1999-04-13 Murata Mfg Co Ltd Flyback transformer
KR100588153B1 (en) * 1999-05-26 2006-06-09 삼성전자주식회사 Device to stabilize the high voltage stage of the video display device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0638632B2 (en) * 1987-11-20 1994-05-18 株式会社日立製作所 High stable high voltage circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007080762A1 (en) * 2006-01-12 2007-07-19 Murata Manufacturing Co., Ltd. Electron-emission display high-voltage power supply circuit
JPWO2007080762A1 (en) * 2006-01-12 2009-06-11 株式会社村田製作所 High voltage power supply circuit for electron emission display

Also Published As

Publication number Publication date
JPH06178138A (en) 1994-06-24

Similar Documents

Publication Publication Date Title
KR100219314B1 (en) Resonant power circuit
JP2650569B2 (en) High voltage generation circuit
JP2531008B2 (en) Resonant power supply circuit
US6590790B2 (en) Switching power supply device
US5883794A (en) High voltage generating circuit including high voltage circuit section having voltage dividing resistor and speed-up capacitor
US5986905A (en) Voltage clamp
JP3473581B2 (en) Resonant power supply circuit
JP2000341946A (en) Operating method of resonance type power supply circuit for high voltage generation
JP3185172B2 (en) Resonant power supply circuit for high voltage generation
JP2635553B2 (en) Device that generates output current at input frequency
JP3097315B2 (en) High voltage generation circuit
JPH0828824B2 (en) Resonant power supply circuit
JP3988297B2 (en) High voltage power circuit
JP2650566B2 (en) High voltage generation circuit
JPH0746423A (en) High voltage power supply circuit
JP2650567B2 (en) High voltage generation circuit
JP2000152023A (en) High pressure generator
JPH0630291A (en) High voltage generating circuit
KR970007350B1 (en) High voltage generator
JPH07177739A (en) High voltage generating circuit
US5023525A (en) Magnetic deflection circuit with stabilized retrace
JP3475923B2 (en) High voltage generation circuit
JPH0686085A (en) High voltage generating circuit
JP2000013633A (en) High voltage circuit
JPS62154976A (en) High pressure generator

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080627

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090627

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090627

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100627

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110627

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120627

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130627

Year of fee payment: 17

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130627

Year of fee payment: 17

EXPY Cancellation because of completion of term