JP2531364B2 - 伝送デ―タ同期方式 - Google Patents
伝送デ―タ同期方式Info
- Publication number
- JP2531364B2 JP2531364B2 JP5234051A JP23405193A JP2531364B2 JP 2531364 B2 JP2531364 B2 JP 2531364B2 JP 5234051 A JP5234051 A JP 5234051A JP 23405193 A JP23405193 A JP 23405193A JP 2531364 B2 JP2531364 B2 JP 2531364B2
- Authority
- JP
- Japan
- Prior art keywords
- sweep
- error rate
- unit
- phase
- frame synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 title claims description 54
- 238000000034 method Methods 0.000 title claims description 4
- 238000010408 sweeping Methods 0.000 claims description 27
- 238000001514 detection method Methods 0.000 claims description 25
- 238000010586 diagram Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 241001417527 Pempheridae Species 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【0001】
【産業上の利用分野】本発明は伝送データ同期方式に係
り、特にクロックにより伝送データを検出するために入
力伝送データのフレーム同期を確立させる伝送データ同
期方式に関する。
り、特にクロックにより伝送データを検出するために入
力伝送データのフレーム同期を確立させる伝送データ同
期方式に関する。
【0002】
【従来の技術】従来より、並列に入力された伝送データ
と伝送クロックとの位相が適切でなく、フレーム同期が
確立していないときにはクロックの位相を可変してフレ
ーム同期を確立し、そのときのクロックを用いて受信し
た伝送データを検出する伝送データ同期方式が知られて
いる(例えば、特開昭62−76338号公報)。
と伝送クロックとの位相が適切でなく、フレーム同期が
確立していないときにはクロックの位相を可変してフレ
ーム同期を確立し、そのときのクロックを用いて受信し
た伝送データを検出する伝送データ同期方式が知られて
いる(例えば、特開昭62−76338号公報)。
【0003】図3は従来の伝送データ同期方式の一例の
ブロック図を示す。同図において、入力端子1に伝送デ
ータが入力され、入力端子2に伝送クロックが入力され
る。この入力伝送データは例えばパルス符号変調(PC
M)されたデータの所定ワード数毎に、固定パターンの
フレーム同期コードが少なくとも付加されたフレーム単
位で入力されてフレーム同期検出部3に入力される。
ブロック図を示す。同図において、入力端子1に伝送デ
ータが入力され、入力端子2に伝送クロックが入力され
る。この入力伝送データは例えばパルス符号変調(PC
M)されたデータの所定ワード数毎に、固定パターンの
フレーム同期コードが少なくとも付加されたフレーム単
位で入力されてフレーム同期検出部3に入力される。
【0004】一方、伝送データの検出用の伝送クロック
が上記の伝送データと並列に入力端子2を介して位相掃
引部4に入力される。位相掃引部4は入力伝送クロック
に応じたクロックをフレーム同期検出部3に供給する。
フレーム同期検出部3は、この入力クロックに従って入
力伝送データのフレーム同期をとる。フレーム同期検出
部3はフレーム同期が確立しているか否かを示す同期検
出信号を掃引制御部5に出力する。
が上記の伝送データと並列に入力端子2を介して位相掃
引部4に入力される。位相掃引部4は入力伝送クロック
に応じたクロックをフレーム同期検出部3に供給する。
フレーム同期検出部3は、この入力クロックに従って入
力伝送データのフレーム同期をとる。フレーム同期検出
部3はフレーム同期が確立しているか否かを示す同期検
出信号を掃引制御部5に出力する。
【0005】掃引制御部5はこの同期検出信号に基づき
位相掃引部4の出力クロックの位相掃引動作を制御す
る。すなわち、伝送路における伝送状態が正常であると
きには、入力端子1に入力される伝送データと入力端子
2に入力される伝送クロックとの位相関係が適切である
ため、フレーム同期検出部3においてフレーム同期が確
立している。このときは、位相掃引部4は位相掃引動作
を行うことなく、そのときの位相で固定的にクロックを
出力する。
位相掃引部4の出力クロックの位相掃引動作を制御す
る。すなわち、伝送路における伝送状態が正常であると
きには、入力端子1に入力される伝送データと入力端子
2に入力される伝送クロックとの位相関係が適切である
ため、フレーム同期検出部3においてフレーム同期が確
立している。このときは、位相掃引部4は位相掃引動作
を行うことなく、そのときの位相で固定的にクロックを
出力する。
【0006】しかし、上記の伝送データと伝送クロック
との位相関係が適切でないときには、フレーム同期検出
部3においてフレーム同期が確立していない。掃引制御
部5はこのフレーム同期不確立を示す同期検出信号の入
力により、位相掃引部4に対し掃引動作を開始させる制
御信号を出力するため、位相掃引部4はフレーム同期検
出部3へ入力するクロックの位相を掃引する。
との位相関係が適切でないときには、フレーム同期検出
部3においてフレーム同期が確立していない。掃引制御
部5はこのフレーム同期不確立を示す同期検出信号の入
力により、位相掃引部4に対し掃引動作を開始させる制
御信号を出力するため、位相掃引部4はフレーム同期検
出部3へ入力するクロックの位相を掃引する。
【0007】これにより、フレーム同期検出部3の入力
クロックの位相が漸次変化し、フレーム同期検出部3は
このクロックを用いて入力伝送データのラッチを行い、
フレーム同期コードの検出を行う。伝送データとクロッ
クの位相関係が適切でなければ、同期確立は行われない
ため、位相掃引部4での位相の掃引動作が引き続き行わ
れる。
クロックの位相が漸次変化し、フレーム同期検出部3は
このクロックを用いて入力伝送データのラッチを行い、
フレーム同期コードの検出を行う。伝送データとクロッ
クの位相関係が適切でなければ、同期確立は行われない
ため、位相掃引部4での位相の掃引動作が引き続き行わ
れる。
【0008】そして、フレーム同期検出部3において伝
送データとクロックの位相関係が適切となると同期確立
が行われる。これにより、この同期確立検出信号が掃引
制御部5に入力され、掃引制御部5は位相掃引部4の掃
引動作を停止させる。このようにして、フレーム同期確
立状態にあるときの位相掃引部4の出力クロックによ
り、入力伝送データのラッチを行うことで、データを検
出することができる。
送データとクロックの位相関係が適切となると同期確立
が行われる。これにより、この同期確立検出信号が掃引
制御部5に入力され、掃引制御部5は位相掃引部4の掃
引動作を停止させる。このようにして、フレーム同期確
立状態にあるときの位相掃引部4の出力クロックによ
り、入力伝送データのラッチを行うことで、データを検
出することができる。
【0009】
【発明が解決しようとする課題】しかるに、上記の従来
方式では、伝送データに対するクロックの位相を掃引さ
せるのみであり、フレーム同期検出部3の入力回路の論
理判定のスレッショルドレベルは固定であるため、図4
にaで示す如くデータがコモンモードノイズ等により波
形がゆらいだ場合は、伝送路伝搬中に発生するアイパタ
ーンの劣化に伴う、1、0の論理判定の誤った検出を抑
制することは不可能である。
方式では、伝送データに対するクロックの位相を掃引さ
せるのみであり、フレーム同期検出部3の入力回路の論
理判定のスレッショルドレベルは固定であるため、図4
にaで示す如くデータがコモンモードノイズ等により波
形がゆらいだ場合は、伝送路伝搬中に発生するアイパタ
ーンの劣化に伴う、1、0の論理判定の誤った検出を抑
制することは不可能である。
【0010】また、フレーム同期確立の有無によりクロ
ック位相の掃引を行う構成であるため、従来方式は伝送
データとクロックとの位相関係が適切でなくなったとき
には必ずフレーム同期の不確立によるデータ欠損が生じ
てからでないと位相の掃引が開始されないという問題が
ある。
ック位相の掃引を行う構成であるため、従来方式は伝送
データとクロックとの位相関係が適切でなくなったとき
には必ずフレーム同期の不確立によるデータ欠損が生じ
てからでないと位相の掃引が開始されないという問題が
ある。
【0011】本発明は以上の点に鑑みなされたもので、
回線誤り率の監視結果に基づいて掃引制御を行うことに
より、上記の課題を解決した伝送データ同期方式を提供
することを目的とする。
回線誤り率の監視結果に基づいて掃引制御を行うことに
より、上記の課題を解決した伝送データ同期方式を提供
することを目的とする。
【0012】
【課題を解決するための手段】本発明は上記の目的を達
成するため、伝送データを入力信号として受け、入力ク
ロックに基づいて伝送データをラッチしてフレーム同期
の確立と入力伝送データ中のフレーム同期コード中に含
まれるビット誤り数を検出するフレーム同期検出部と、
フレーム同期検出部により検出されたビット誤り数をフ
レーム毎に積算し、回線誤り率を算出する誤り率算出部
と、伝送クロックを入力信号として受け、伝送クロック
に同期してフレーム同期検出部へ前記クロックを出力す
ると共に、位相が制御信号により掃引可能とされた位相
掃引部と、誤り率算出部からの回線誤り率が所定の設定
値以上のとき前記位相掃引部の出力クロックの掃引を開
始すると共に、フレーム同期検出部及び位相掃引部の各
入力回路の論理判定レベルを掃引開始し、回線誤り率が
最小となるように、クロック位相と論理判定レベルの掃
引を行う掃引手段とを有する構成としたものである。
成するため、伝送データを入力信号として受け、入力ク
ロックに基づいて伝送データをラッチしてフレーム同期
の確立と入力伝送データ中のフレーム同期コード中に含
まれるビット誤り数を検出するフレーム同期検出部と、
フレーム同期検出部により検出されたビット誤り数をフ
レーム毎に積算し、回線誤り率を算出する誤り率算出部
と、伝送クロックを入力信号として受け、伝送クロック
に同期してフレーム同期検出部へ前記クロックを出力す
ると共に、位相が制御信号により掃引可能とされた位相
掃引部と、誤り率算出部からの回線誤り率が所定の設定
値以上のとき前記位相掃引部の出力クロックの掃引を開
始すると共に、フレーム同期検出部及び位相掃引部の各
入力回路の論理判定レベルを掃引開始し、回線誤り率が
最小となるように、クロック位相と論理判定レベルの掃
引を行う掃引手段とを有する構成としたものである。
【0013】
【作用】本発明では、誤り算出部により算出された回線
誤り率が所定の設定値を越えたときに、掃引手段により
位相掃引部の出力クロックの掃引を開始するようにした
ため、上記の設定値を選ぶことによりフレーム同期が不
確立になる前に出力クロックの位相掃引を行うことがで
きる。また、本発明では誤り算出部により算出された回
線誤り率が所定の設定値を越えたときに、掃引手段によ
りフレーム同期検出部及び位相掃引部の各入力回路の論
理判定レベルを掃引開始するようにしたため、回線誤り
率を最小とすることができる。
誤り率が所定の設定値を越えたときに、掃引手段により
位相掃引部の出力クロックの掃引を開始するようにした
ため、上記の設定値を選ぶことによりフレーム同期が不
確立になる前に出力クロックの位相掃引を行うことがで
きる。また、本発明では誤り算出部により算出された回
線誤り率が所定の設定値を越えたときに、掃引手段によ
りフレーム同期検出部及び位相掃引部の各入力回路の論
理判定レベルを掃引開始するようにしたため、回線誤り
率を最小とすることができる。
【0014】
【実施例】図1は本発明の一実施例のブロック図を示
す。同図中、図3と同一構成部分には同一符号を付し、
その説明を省略する。図1において、フレーム同期検出
部11はフレーム同期の確立とフレーム同期コード中に
含まれるビット誤り数の検出を行い、ビット誤り数を出
力する。誤り率算出部12はビット誤り数を所定フレー
ム周期単位で積算し、それに基づき回線誤り率を推定算
出する。
す。同図中、図3と同一構成部分には同一符号を付し、
その説明を省略する。図1において、フレーム同期検出
部11はフレーム同期の確立とフレーム同期コード中に
含まれるビット誤り数の検出を行い、ビット誤り数を出
力する。誤り率算出部12はビット誤り数を所定フレー
ム周期単位で積算し、それに基づき回線誤り率を推定算
出する。
【0015】誤り率設定部13は後述のクロックの位相
掃引及びフレーム同期検出部11及び位相掃引部15の
各入力回路の論理判定のスレッショルドレベルの掃引を
開始させるか否かの回線誤り率の閾値に相当する回線誤
り率設定値を出力する。掃引制御部14は誤り率算出部
12からの回線誤り率と誤り率設定部13からの設定値
とを大小比較し、その比較結果に応じて位相掃引部15
及びレベル掃引部16の掃引動作の開始及び停止の制御
を行う。
掃引及びフレーム同期検出部11及び位相掃引部15の
各入力回路の論理判定のスレッショルドレベルの掃引を
開始させるか否かの回線誤り率の閾値に相当する回線誤
り率設定値を出力する。掃引制御部14は誤り率算出部
12からの回線誤り率と誤り率設定部13からの設定値
とを大小比較し、その比較結果に応じて位相掃引部15
及びレベル掃引部16の掃引動作の開始及び停止の制御
を行う。
【0016】位相掃引部15は伝送データをラッチする
ためのクロックを出力すると共に、その出力クロックの
位相が掃引制御部14により制御され、かつ、その入力
回路の論理判定スレッショルドレベルが掃引される構成
とされている。また、レベル掃引部16はフレーム同期
検出部11及び位相掃引部15の各入力回路の”
1”、”0”の論理判定のスレッショルドレベルを掃引
する。
ためのクロックを出力すると共に、その出力クロックの
位相が掃引制御部14により制御され、かつ、その入力
回路の論理判定スレッショルドレベルが掃引される構成
とされている。また、レベル掃引部16はフレーム同期
検出部11及び位相掃引部15の各入力回路の”
1”、”0”の論理判定のスレッショルドレベルを掃引
する。
【0017】次に、本実施例の動作について説明する。
入力端子1を介してフレーム同期検出部11に入力され
た伝送データは、ここで位相掃引部15からのクロック
によりラッチされる。フレーム同期検出部11はラッチ
した入力伝送データのうちフレーム単位に付加されてい
る、既知の固定パターンであるフレーム同期コードを検
出し、その検出フレーム同期コードを正しい本来のフレ
ーム同期コードと比較照合してビット誤りのあるビット
数(ビット誤り数)を検出して誤り率算出部12へ出力
する。
入力端子1を介してフレーム同期検出部11に入力され
た伝送データは、ここで位相掃引部15からのクロック
によりラッチされる。フレーム同期検出部11はラッチ
した入力伝送データのうちフレーム単位に付加されてい
る、既知の固定パターンであるフレーム同期コードを検
出し、その検出フレーム同期コードを正しい本来のフレ
ーム同期コードと比較照合してビット誤りのあるビット
数(ビット誤り数)を検出して誤り率算出部12へ出力
する。
【0018】誤り率算出部12は予め定めた所定フレー
ム周期単位で上記の入力ビット誤り数を積算し、その積
算値から回線誤り率を推定算出する。すなわち、上記の
ビット誤り数の積算値は伝送データ全体のビット誤り数
の積算値ではなく、フレーム同期コードのビット誤り数
の積算値であるから、正確には回線誤り率とはいえない
が、フレーム同期コードのビット誤り率とデータのビッ
ト誤り率とは通常、ほぼ同じであるから、誤り率算出部
12により算出されるビット誤り率は実質的に回線誤り
率を示しているといえる。
ム周期単位で上記の入力ビット誤り数を積算し、その積
算値から回線誤り率を推定算出する。すなわち、上記の
ビット誤り数の積算値は伝送データ全体のビット誤り数
の積算値ではなく、フレーム同期コードのビット誤り数
の積算値であるから、正確には回線誤り率とはいえない
が、フレーム同期コードのビット誤り率とデータのビッ
ト誤り率とは通常、ほぼ同じであるから、誤り率算出部
12により算出されるビット誤り率は実質的に回線誤り
率を示しているといえる。
【0019】掃引制御部14は上記の誤り率算出部12
により算出された回線誤り率と、誤り率設定部13から
の設定値とを大小比較し、回線誤り率が設定値以上のと
きは回線品質状態が劣化していると判断して位相掃引部
15及びレベル掃引部16へ掃引を開始させる制御信号
を出力する。この場合、位相掃引部15及びレベル掃引
部16の両方同時に掃引開始させてもよいし、順次に掃
引開始させてもよい。
により算出された回線誤り率と、誤り率設定部13から
の設定値とを大小比較し、回線誤り率が設定値以上のと
きは回線品質状態が劣化していると判断して位相掃引部
15及びレベル掃引部16へ掃引を開始させる制御信号
を出力する。この場合、位相掃引部15及びレベル掃引
部16の両方同時に掃引開始させてもよいし、順次に掃
引開始させてもよい。
【0020】レベル掃引部16は掃引制御部14からの
レベル制御信号によりフレーム同期検出部11及び位相
掃引部15の各入力回路の論理判定のスレッショルドレ
ベルを最小値から最大値まで単位時間毎に順次変化させ
ていく(掃引する)。また、位相掃引部15は掃引制御
部14からの位相制御信号により、入力端子2を介して
入力される伝送クロックに同期して生成したクロックの
位相を最小値から最大値まで順次変化させる(掃引させ
る)。
レベル制御信号によりフレーム同期検出部11及び位相
掃引部15の各入力回路の論理判定のスレッショルドレ
ベルを最小値から最大値まで単位時間毎に順次変化させ
ていく(掃引する)。また、位相掃引部15は掃引制御
部14からの位相制御信号により、入力端子2を介して
入力される伝送クロックに同期して生成したクロックの
位相を最小値から最大値まで順次変化させる(掃引させ
る)。
【0021】これにより、フレーム同期検出部11にお
いて伝送データのラッチタイミングなどが順次変化し、
それにともない誤り率算出部12により算出される回線
誤り率も順次変化する。このようにして、掃引制御部1
4は上記の掃引の結果、回線誤り率が誤り率設定部13
よりの設定値未満で、かつ、最小値の回線誤り率が得ら
れるレベル制御信号と位相制御信号を検出し、以後その
検出したレベル制御信号と位相制御信号を固定的に出力
する(すなわち、掃引を停止する)。
いて伝送データのラッチタイミングなどが順次変化し、
それにともない誤り率算出部12により算出される回線
誤り率も順次変化する。このようにして、掃引制御部1
4は上記の掃引の結果、回線誤り率が誤り率設定部13
よりの設定値未満で、かつ、最小値の回線誤り率が得ら
れるレベル制御信号と位相制御信号を検出し、以後その
検出したレベル制御信号と位相制御信号を固定的に出力
する(すなわち、掃引を停止する)。
【0022】これにより、図2に示すように、データの
波形(包絡線)がコモンモードノイズ等によりゆらいだ
としても、上記のレベル制御信号により同図に一点鎖線
で示す如く、論理判定のスレッショルドレベルが掃引さ
れた後回線誤り率が最小となるレベルに設定されるた
め、同期状態を維持することができる。
波形(包絡線)がコモンモードノイズ等によりゆらいだ
としても、上記のレベル制御信号により同図に一点鎖線
で示す如く、論理判定のスレッショルドレベルが掃引さ
れた後回線誤り率が最小となるレベルに設定されるた
め、同期状態を維持することができる。
【0023】誤り率算出部12により算出された回線誤
り率が誤り率設定部13よりの設定値以上になった場合
は、再び掃引制御部14はレベル掃引部16及び位相制
御部15に対して掃引を開始させる。そして、この掃引
の結果、掃引制御部14において回線誤り率が最小にな
ったと判定されたときは掃引を再び停止する。以下、上
記と同様の動作が繰り返される。
り率が誤り率設定部13よりの設定値以上になった場合
は、再び掃引制御部14はレベル掃引部16及び位相制
御部15に対して掃引を開始させる。そして、この掃引
の結果、掃引制御部14において回線誤り率が最小にな
ったと判定されたときは掃引を再び停止する。以下、上
記と同様の動作が繰り返される。
【0024】このように、本実施例によれば、誤り算出
部12により算出された回線誤り率が誤り率設定部13
よりの所定の設定値を越えたときに、掃引制御部14に
より位相掃引部15の出力クロックの位相の掃引と、レ
ベル掃引部16によるフレーム同期検出部11及び位相
掃引部15の各入力回路の論理判定レベルの掃引を開始
することにより、フレーム同期が不確立になる前に出力
クロックの位相の設定と論理判定レベルの設定とができ
る。また、本実施例では誤り算出部12により算出され
た回線誤り率が最小となるように、上記の掃引を行うよ
うにしているため、回線誤り率を常に最適にすることが
できる。
部12により算出された回線誤り率が誤り率設定部13
よりの所定の設定値を越えたときに、掃引制御部14に
より位相掃引部15の出力クロックの位相の掃引と、レ
ベル掃引部16によるフレーム同期検出部11及び位相
掃引部15の各入力回路の論理判定レベルの掃引を開始
することにより、フレーム同期が不確立になる前に出力
クロックの位相の設定と論理判定レベルの設定とができ
る。また、本実施例では誤り算出部12により算出され
た回線誤り率が最小となるように、上記の掃引を行うよ
うにしているため、回線誤り率を常に最適にすることが
できる。
【0025】
【発明の効果】以上説明したように、本発明によれば、
誤り算出部により算出された回線誤り率が所定の設定値
を越えたときに、掃引手段により位相掃引部の出力クロ
ックの掃引とフレーム同期検出部及び位相掃引部の各入
力回路の論理判定レベルの掃引を開始することにより、
フレーム同期が不確立になる前に最適なデータとクロッ
クの位相及び論理判定レベルの設定ができ、よって、フ
レーム同期の不確立に伴うデータ欠損を事前に回避する
ことができる。
誤り算出部により算出された回線誤り率が所定の設定値
を越えたときに、掃引手段により位相掃引部の出力クロ
ックの掃引とフレーム同期検出部及び位相掃引部の各入
力回路の論理判定レベルの掃引を開始することにより、
フレーム同期が不確立になる前に最適なデータとクロッ
クの位相及び論理判定レベルの設定ができ、よって、フ
レーム同期の不確立に伴うデータ欠損を事前に回避する
ことができる。
【0026】また、本発明によれば、誤り算出部により
算出された回線誤り率が所定の設定値を越えたときに、
掃引手段によりフレーム同期検出部及び位相掃引部の各
入力回路の論理判定レベルを掃引開始し、回線誤り率を
最小にするようにしたため、伝送路伝搬中に発生するア
イパターンの劣化に伴い、最適な位置へ論理判定レベル
の設定ができ、これにより回線誤り率の改善を図ること
ができる。
算出された回線誤り率が所定の設定値を越えたときに、
掃引手段によりフレーム同期検出部及び位相掃引部の各
入力回路の論理判定レベルを掃引開始し、回線誤り率を
最小にするようにしたため、伝送路伝搬中に発生するア
イパターンの劣化に伴い、最適な位置へ論理判定レベル
の設定ができ、これにより回線誤り率の改善を図ること
ができる。
【図1】本発明の一実施例のブロック図である。
【図2】図1の要部の動作説明図である。
【図3】従来の一例のブロック図である。
【図4】図3の課題説明図である。
1 伝送データ入力端子 2 伝送クロック入力端子 11 フレーム同期検出部 12 誤り率算出部 13 誤り率設定部 14 掃引制御部 15 位相掃引部 16 レベル掃引部
Claims (2)
- 【請求項1】 伝送データを入力信号として受け、入力
クロックに基づいて該伝送データをラッチしてフレーム
同期の確立と入力伝送データ中のフレーム同期コード中
に含まれるビット誤り数を検出するフレーム同期検出部
と、 該フレーム同期検出部により検出されたビット誤り数を
フレーム毎に積算し、回線誤り率を算出する誤り率算出
部と、 伝送クロックを入力信号として受け、該伝送クロックに
同期して前記フレーム同期検出部へ前記クロックを出力
すると共に、位相が制御信号により掃引可能とされた位
相掃引部と、 前記誤り率算出部からの回線誤り率が所定の設定値以上
のとき前記位相掃引部の出力クロックの掃引を開始する
と共に、前記フレーム同期検出部及び位相掃引部の各入
力回路の論理判定レベルを掃引開始し、前記回線誤り率
が最小となるように、該クロック位相と論理判定レベル
の掃引を行う掃引手段とを有することを特徴とする伝送
データ同期方式。 - 【請求項2】 前記掃引手段は、所定の回線誤り率を設
定する誤り率設定部と、前記フレーム同期検出部及び位
相掃引部の各入力回路の論理判定レベルを設定すると共
に該論理判定レベルが制御信号により掃引可能とされた
レベル掃引部と、前記誤り率算出部からの回線誤り率と
該誤り率設定部からの設定値とを大小比較し、該回線誤
り率が該設定値以上のときは該レベル掃引部と前記位相
掃引部の掃引をそれぞれ開始し、該回線誤り率が該設定
値未満で、かつ、最小のときに該掃引を停止させる掃引
制御部とよりなることを特徴とする請求項1記載の伝送
データ同期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5234051A JP2531364B2 (ja) | 1993-08-26 | 1993-08-26 | 伝送デ―タ同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5234051A JP2531364B2 (ja) | 1993-08-26 | 1993-08-26 | 伝送デ―タ同期方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0766801A JPH0766801A (ja) | 1995-03-10 |
| JP2531364B2 true JP2531364B2 (ja) | 1996-09-04 |
Family
ID=16964807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5234051A Expired - Lifetime JP2531364B2 (ja) | 1993-08-26 | 1993-08-26 | 伝送デ―タ同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2531364B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4828730B2 (ja) | 2001-07-05 | 2011-11-30 | 富士通株式会社 | 伝送装置 |
-
1993
- 1993-08-26 JP JP5234051A patent/JP2531364B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0766801A (ja) | 1995-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06216655A (ja) | 復調回路 | |
| JP3934339B2 (ja) | 映像信号処理装置 | |
| CN115001484B (zh) | 时钟数据恢复电路及方法、显示面板 | |
| JPH0846656A (ja) | クロック発生回路 | |
| JP2531364B2 (ja) | 伝送デ―タ同期方式 | |
| JP2003218838A (ja) | メッセージ信号を受信する受信回路 | |
| US20030103428A1 (en) | ATIP bit data generator and method for generating ATIP bit data in optical discs | |
| JP3421226B2 (ja) | フレーム同期制御装置 | |
| US7062688B2 (en) | Updating high speed parallel I/O interfaces based on counters | |
| EP1921789B1 (en) | Receiving apparatus for performing frequency synchronization using specific code pattern | |
| JP3425221B2 (ja) | 電力系統安定化装置 | |
| US7148743B2 (en) | Demodulation device for reacquiring a modulated signal if reception is interrupted | |
| JP2004260321A (ja) | 同期検出回路、同期検出方法 | |
| JP2867495B2 (ja) | ヒットレス切替方式 | |
| JP3039497B2 (ja) | クロック抽出回路、通信システム及び送信装置 | |
| JP2959520B2 (ja) | 同期保護装置 | |
| JP3565206B2 (ja) | 伝送データフレーム同期回路及び伝送データフレーム同期方法 | |
| JP2885735B2 (ja) | Afc回路 | |
| JPH08330979A (ja) | 誤り訂正装置 | |
| JP2751673B2 (ja) | デジタル通信システム用ビット誤り率測定装置 | |
| JPH08195674A (ja) | クロック抽出回路 | |
| JPH0752839B2 (ja) | Dpll回路の収束判定器 | |
| JP3358712B2 (ja) | Isdn回線終端装置における受信回路および受信方法 | |
| JPH08181580A (ja) | クロック切替え回路 | |
| JPH0430772B2 (ja) |