Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2532072B2 - Residual potential controller - Google Patents
[go: Go Back, main page]

JP2532072B2 - Residual potential controller - Google Patents

Residual potential controller

Info

Publication number
JP2532072B2
JP2532072B2 JP61289805A JP28980586A JP2532072B2 JP 2532072 B2 JP2532072 B2 JP 2532072B2 JP 61289805 A JP61289805 A JP 61289805A JP 28980586 A JP28980586 A JP 28980586A JP 2532072 B2 JP2532072 B2 JP 2532072B2
Authority
JP
Japan
Prior art keywords
developing
toner
residual potential
output
photoconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61289805A
Other languages
Japanese (ja)
Other versions
JPS63142368A (en
Inventor
和弘 木村
正英 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP61289805A priority Critical patent/JP2532072B2/en
Priority to US07/128,923 priority patent/US4870460A/en
Priority to GB8728574A priority patent/GB2200325B/en
Publication of JPS63142368A publication Critical patent/JPS63142368A/en
Application granted granted Critical
Publication of JP2532072B2 publication Critical patent/JP2532072B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Developing For Electrophotography (AREA)
  • Control Or Security For Electrophotography (AREA)
  • Color Electrophotography (AREA)

Description

【発明の詳細な説明】 (技術分野) 本発明は、多色画像形成装置の残留電位補正方法に関
する。
TECHNICAL FIELD The present invention relates to a residual potential correction method for a multicolor image forming apparatus.

(従来技術) 電子写真式複写機の感光体は、所定のコピーサイクル
が繰り返えし実行されることにより、たとえば光照射な
どによって除電したのちにも、その疲労によって、電位
が残留することが知られている。この感光体の残留電位
は、コピー枚数(コピーサイクル数)の増加に伴って上
昇するため、その電位レベルが一定以上の値に達する
と、コピーの地肌汚れの原因となる。
(Prior Art) When a photoconductor of an electrophotographic copying machine is repeatedly subjected to a predetermined copy cycle and discharged, for example, even after being discharged by light irradiation or the like, the electric potential may remain due to its fatigue. Are known. Since the residual potential of the photoconductor rises as the number of copies (the number of copy cycles) increases, when the potential level reaches a certain value or more, the background stain of the copy is caused.

また、感光体上に静電潜像を形成して該静電潜像を現
像装置により現像した後に転写紙に転写する画像形成装
置において、感光体上に特定濃度パターンの静電潜像を
形成して該静電潜像を現像装置により現像し、そのトナ
ー像の濃度をセンサにより光学的に検出して該センサの
出力信号に基づいて現像バイアスなどの画像形成条件を
制御する方法が知られている。
Further, in an image forming apparatus that forms an electrostatic latent image on a photoconductor, develops the electrostatic latent image by a developing device, and then transfers it to a transfer paper, an electrostatic latent image having a specific density pattern is formed on the photoconductor. Then, the electrostatic latent image is developed by a developing device, the density of the toner image is optically detected by a sensor, and an image forming condition such as a developing bias is controlled based on an output signal of the sensor. ing.

しかし、感光体上の静電潜像を複数の色のトナーでそ
れぞれ現像する複数の現像装置を選択的にセットして用
いる多色画像形成装置において、上記方法を採用した場
合には、感光体残留電位変動を補正するためには色ごと
のトナーの特性の影響を受けないようにする必要がある
が、上記センサの出力信号レベルがトナーの特性により
影響されて変化して純粋に感光体残留電位を検出できな
くなることにより、画像形成条件の適正な制御を行うこ
とができなくなる。
However, when the above method is adopted in a multi-color image forming apparatus that selectively uses a plurality of developing devices for developing electrostatic latent images on the photoconductor with toners of a plurality of colors, In order to correct the residual potential fluctuation, it is necessary not to be affected by the toner characteristics for each color, but the output signal level of the above sensor is affected by the toner characteristics and changes, leaving the photoreceptor pure. Since the potential cannot be detected, it becomes impossible to properly control the image forming conditions.

(目的) 本発明の目的は、多色画像形成装置において感光体残
留電位による地肌汚れを防止することができ、かつ、ト
ナーの特性により影響されて純粋に感光体残留電位を検
出できなくなることを防止することができる残留電位補
正方法を提供することにある。
(Object) It is an object of the present invention to prevent background stains due to the residual potential of the photoconductor in a multicolor image forming apparatus, and to prevent the residual potential of the photoconductor from being detected purely due to the characteristics of the toner. It is to provide a residual potential correction method capable of preventing the residual potential.

(構成) 上記目的を達成するため、特許請求の範囲第1項記載
の発明は、それぞれ異なる色のトナーを収納した複数の
現像装置を選択的にセットし、感光体上に形成した静電
潜像を前記セットした現像装置により現像してトナー像
を形成し、当該トナー像を転写紙上に形成することによ
り、前記複数の現像装置をそれぞれ用いた複数の画像形
成を行う多色画像形成装置の残留電位補正方法におい
て、前記複数の現像装置のうち特定の一色のトナーを有
する現像装置の現像バイアスを、前記感光体の除電後の
残留電位を現像し得る値に設定して、前記感光体上に残
留電位に応じた顕像パターンを前記特定の一色のトナー
を有する現像装置を用いて作成し、前記顕像パターンの
濃度を光学的検出手段により検出して、この検出信号に
基づいて、前記多色画像形成装置の前記複数の現像装置
をそれぞれ用いる複数の画像形成の各画像形成条件を補
正することを特徴とする。
(Structure) In order to achieve the above object, the invention described in claim 1 is an electrostatic latent image formed on a photoconductor by selectively setting a plurality of developing devices containing toners of different colors. A multicolor image forming apparatus that forms a toner image by developing the image with the developing device that has been set, and forms the toner image on a transfer paper to form a plurality of images using the plurality of developing devices, respectively. In the residual potential correction method, the developing bias of a developing device having a toner of a specific color among the plurality of developing devices is set to a value at which the residual potential after the charge removal of the photoconductor can be developed, To form a visible image pattern according to the residual potential by using a developing device having the toner of the specific one color, the density of the visible image pattern is detected by an optical detecting means, and based on this detection signal, It is characterized in that each image forming condition of a plurality of image formations using each of the plurality of developing devices of the multicolor image forming apparatus is corrected.

また、特許請求の範囲第2項記載の発明は、特許請求
の範囲第1項記載の残留電位補正方法において、前記特
定の一色のトナーが黒色トナーであることを特徴とす
る。
The invention according to claim 2 is the residual potential correction method according to claim 1, characterized in that the toner of the specific one color is black toner.

以下、図示の一実施例に基づいて本発明を説明する。 Hereinafter, the present invention will be described based on an illustrated embodiment.

この実施例は、多色複写機からなる多色画像形成装置
に適用した例である。第1図において、感光体ドラムか
らなる感光体1の周囲には、帯電チャージャからなる帯
電器2、イレーサ3、現像装置4A、4B、顕像パターン検
知センサ5、転写チャージャからなる転写器6、分離チ
ャージャからなる分離器7、クリーニング器8、光除電
器9が、所定の複写プロセスを実行するのに適した位置
にそれぞれ配置されている。
This embodiment is an example applied to a multicolor image forming apparatus including a multicolor copying machine. In FIG. 1, around a photoconductor 1 made of a photoconductor drum, a charger 2 made of a charger, an eraser 3, developing devices 4A and 4B, a visible image pattern detection sensor 5, a transfer device 6 made of a transfer charger, A separator 7, which is a separation charger, a cleaning device 8 and an optical static eliminator 9 are arranged at positions suitable for executing a predetermined copying process.

顕像パターン検知センサ5は、複写プロセス制御ユニ
ット100に接続されている。
The visible image pattern detection sensor 5 is connected to the copying process control unit 100.

現像装置4Aは、たとえば赤、青、緑等のカラートナー
を感光体ドラム1に供給して、その表面に形成された静
電潜像をカラー像に顕像化する。
The developing device 4A supplies color toners such as red, blue and green to the photosensitive drum 1 to visualize the electrostatic latent image formed on the surface of the photosensitive drum 1 as a color image.

一方、現像装置4Bは、黒色トナーを感光体ドラム1に
供給して、上記静電潜像を黒色像に顕像化する。
On the other hand, the developing device 4B supplies black toner to the photosensitive drum 1 to visualize the electrostatic latent image into a black image.

これらの各現像装置4A、4Bはコピーモードに応じて、
選択的にセットされる。すなわち、この多色複写機は、
カラーコピーモード時には現像装置4Aが、通常コピーモ
ード時には現像装置4Bがセットされ、上記の各機器とと
もに所定の複写プロセスに従って動作することにより、
カラーコピー、または白、黒コピーを得るように構成さ
れている。第1図は、黒色トナーを供給する現像装置4B
がセットされ、カラートナーを供給する現像装置4Aがリ
セットされた状態を示している。
Each of these developing devices 4A and 4B has a copy mode.
Set selectively. That is, this multicolor copying machine
In the color copy mode, the developing device 4A is set, and in the normal copy mode, the developing device 4B is set, and by operating according to a predetermined copying process together with the above devices,
It is configured to obtain a color copy, or a white, black copy. FIG. 1 shows a developing device 4B that supplies black toner.
Is set, and the developing device 4A that supplies color toner is reset.

これらの両現像装置4A、4Bの各現像スリーブ4a、4b
は、高圧電源ユニット200のバイアス出力端子OUTBにそ
れぞれ接続されている。
The developing sleeves 4a and 4b of the developing devices 4A and 4B.
Are respectively connected to the bias output terminals OUTB of the high voltage power supply unit 200.

これらは、周知のものであって、周知のように動作す
る。すなわち、感光体ドラム1は、モータにより回転駆
動されて帯電器2により均一に帯電された後にイレーサ
3により不要部分が除電され、図示しない露光器により
画像露光がなされて静電潜像が形成される。この静電潜
像は、現像装置4A、4Bのうちセット状態のものによりカ
ラートナー又は黒色トナーで現像されてカラートナー像
又は黒色トナー像となり、転写器6により図示しない給
紙装置から給送されてきた転写紙へトナー像が転写され
る。この転写紙は、分離器7により感光体ドラム1から
分離され、図示しない定着装置によりトナー像が定着さ
れてコピーとして外部へ排出される。また、感光体ドラ
ム1は、転写紙分離後にクリーニング器8によりクリー
ニングされて残留トナーが除去され、光除電器9により
除電される。
These are well known and operate in a well known manner. That is, the photosensitive drum 1 is rotationally driven by a motor and is uniformly charged by the charger 2, and then an unnecessary portion is erased by the eraser 3 and image exposure is performed by an exposing device (not shown) to form an electrostatic latent image. It This electrostatic latent image is developed with color toner or black toner by a developing device 4A or 4B in a set state to form a color toner image or a black toner image, which is fed by a transfer device 6 from a paper feeding device (not shown). The toner image is transferred to the transfer sheet. The transfer paper is separated from the photosensitive drum 1 by a separator 7, the toner image is fixed by a fixing device (not shown), and the transfer paper is ejected to the outside as a copy. Further, the photosensitive drum 1 is cleaned by the cleaning device 8 after the transfer paper is separated, the residual toner is removed, and the charge is removed by the optical charge remover 9.

また、帯電器2、転写器6および分離器7の各電極
は、高圧電源ユニット200の各出力端子OUTC、OUTTおよ
びOUTDにそれぞれ接続されている。
The electrodes of the charger 2, the transfer device 6 and the separator 7 are connected to the output terminals OUTC, OUTT and OUTD of the high voltage power supply unit 200, respectively.

この高圧電源ユニット200は、複写プロセス制御ユニ
ット100からの指示に応じて、帯電器2、現像装置4A、4
B、複写器6及び分離器7にそれぞれ所定のタイミング
で電力を供給するように動作する。
This high-voltage power supply unit 200 is provided with a charger 2, developing devices 4A, 4A
B, the copying machine 6 and the separator 7 are operated to supply electric power at predetermined timings.

第2a図は、第1図に示す高圧電源ユニット200の構成
を示す。なお、商用交流電源(電圧100V)の出力を直流
24Vに変換する回路は省略してある。第2a図を参照して
説明する。この回路を制御するのが、マイクロコンピュ
ータCPUである。ここで使用しているのは、シングルチ
ップマイクロコンピュータ(8049)である。マイクロコ
ンピュータCPUの入力ポートP24,P25,P26,P27,P20,P21,P
22,P23およびT1には、それぞれ、フォトカップラPC1,PC
2,PC3,PC4,PC5,PC6,PC7,PC8およびPC9の出力端からの信
号がインバータN1〜N9(7404)を介して印加される。フ
ォトカップラPC1〜PC9の入力端子は、帯電電圧印加用ト
リガ端子(Cトリガ)、転写電圧印加用トリガ端子(T
トリガ)、現像バイアス電圧印加用トリガ端子(Bトリ
ガ)、分離電圧印加用トリガ端子(Dトリガ)、現像バ
イアス電圧設定用端子(b0,b1,b2),タイミングパルス
読取制御信号用端子およびタイミングパルス読取端子に
設定してあり、フォトカップラPC1〜PC8の入力端子はそ
れぞれ複写プロセス制御ユニット100の出力端子に接続
されており、フォトカップラPC9の入力端子にはタイミ
ングパルス発生器TPGの出力端子が接続されている。こ
のタイミングパルス発生器TPGは、感光体ドラム1とと
もに回転する、図示しないスリット付ディスクの回転を
光学的に検知して、感光体ドラム1の回転に同期したタ
イミングパルス信号を発生する。
FIG. 2a shows the configuration of the high voltage power supply unit 200 shown in FIG. The output of the commercial AC power supply (voltage 100V) should be DC.
The circuit for converting to 24V is omitted. A description will be given with reference to FIG. 2a. It is the microcomputer CPU that controls this circuit. A single chip microcomputer (8049) is used here. Microcomputer CPU input port P24, P25, P26, P27, P20, P21, P
Photocouplers PC1 and PC for 22, P23 and T1 respectively
2, PC3, PC4, PC5, PC6, PC7, PC8 and the signal from the output end of PC9 is applied through the inverter N 1 ~N 9 (7404). The input terminals of the photo couplers PC1 to PC9 are the charging voltage applying trigger terminal (C trigger) and the transfer voltage applying trigger terminal (T
Trigger), development bias voltage application trigger terminal (B trigger), separation voltage application trigger terminal (D trigger), development bias voltage setting terminal (b0, b1, b2), timing pulse read control signal terminal and timing pulse The input terminals of the photocouplers PC1 to PC8 are connected to the output terminals of the copy process control unit 100, and the output terminals of the timing pulse generator TPG are connected to the input terminals of the photocoupler PC9. Has been done. The timing pulse generator TPG optically detects the rotation of a slitted disk (not shown) that rotates together with the photosensitive drum 1, and generates a timing pulse signal in synchronization with the rotation of the photosensitive drum 1.

マイクロコンピュータCPUの出力ポートP14,P15,P10,P
11および入力ポートT0には、アナログ/デジタル(以
下、A/Dと略す)変換器ADC(4052)が接続されている。
このA/D変換器ADCは、4つの信号入力端子A0,A1,A2およ
びA3を備えており、チャンネル選択入力端子C0およびC1
に印加される信号に応じて、4つの信号入力端子A0、A
1、A2、A3うちのいずれかの入力電圧を、クロック入力
端子CLKに印加される信号に同期して、8ビットのデジ
タルデータに変換し、その結果を出力端子DATAに1ビッ
トずつ順次に出力する。T1,T2,T3およびT4がパルストラ
ンスである。パルストランスT1,T2,T3およびT4の一次側
は、それぞれ一端が接地され、他端にはそれぞれスイッ
チングトランジスタQ1,Q2,Q3およびQ4を備えるドライバ
回路の出力端子が接続されている。各ドライバ回路の入
力端子すなわちトランジスタQ1,Q2およびQ3のエミッタ
端子には、直流24Vの電力が供給される。
Microcomputer CPU output port P14, P15, P10, P
An analog / digital (hereinafter abbreviated as A / D) converter ADC (4052) is connected to 11 and the input port T0.
This A / D converter ADC has four signal input terminals A0, A1, A2 and A3, and channel selection input terminals C0 and C1.
Four signal input terminals A0, A according to the signal applied to
Converts the input voltage of 1, A2 or A3 into 8-bit digital data in synchronization with the signal applied to the clock input terminal CLK, and outputs the result to the output terminal DATA one bit at a time. To do. T1, T2, T3 and T4 are pulse transformers. One ends of the primary sides of the pulse transformers T1, T2, T3 and T4 are grounded, and the other ends thereof are connected to the output terminals of a driver circuit including switching transistors Q1, Q2, Q3 and Q4, respectively. 24V DC power is supplied to the input terminals of the driver circuits, that is, the emitter terminals of the transistors Q1, Q2 and Q3.

また、各ドライバ回路の制御入力端子(トランジスタ
Q1、Q2、Q3、Q4のベース端子側)は、バッファB1、B2、
B3、B4(7407)を介して、マイクロコンピュータCPUの
出力ポートDB0,DB1,DB2およびDB3と接続されている。パ
ルストランスT4は一次側の巻線が2つ分割されており、
それに接続されたドライバ回路には、付勢する巻線を選
択するために、更に2つのスイッチング用トランジスタ
Q5およびQ6が備わっている。各トランジスタQ5およびQ6
の入力端子はバッファB5、B6を介してマイクロコンピュ
ータCPUの出力ポートDB4およびDB5に接続されている。
In addition, the control input terminal (transistor
Q1, Q2, Q3, Q4 base terminals) are buffers B1, B2,
It is connected to output ports DB0, DB1, DB2 and DB3 of the microcomputer CPU via B3 and B4 (7407). In the pulse transformer T4, the winding on the primary side is divided into two,
The driver circuit connected to it has two additional switching transistors to select the windings to energize.
Has Q5 and Q6. Each transistor Q5 and Q6
The input terminal of is connected to output ports DB4 and DB5 of the microcomputer CPU via buffers B5 and B6.

パルストランスT1,T2およびT3の二次側巻線ならびに
パルストランスT4の二次側巻線の一方には、ダイオード
とコンデンサを含む整流平滑回路REC1、REC2、REC3、RE
C4が備わっており、これらの整流平滑回路REC1、REC2、
REC3、REC4の出力側に出力端子OUTC、OUTT、OUTB、OUTD
が設けられて整流平滑回路REC1、REC2、REC3、REC4の出
力側に出力信号が帯電器2、現像装置4A、4B、転写器6
及び分離器7に印加される。整流平滑回路REC1、REC2、
REC3、REC4の出力側には、各電源の出力レベルを検出す
るために、可変抵抗VR1,VR2,VR3およびVR4が備わってい
る。5は、感光体ドラム1の表面の残留電位により形成
された顕像パターンの濃度を光学的に検出するための、
反射型フォトセンサを用いた顕像パターン検知センサか
らなる光学的検出手段であり、この出力端子には、演算
増幅器Z4および可変抵抗器VR5を含む信号増幅回路が接
続されている。
One of the secondary windings of the pulse transformers T1, T2 and T3 and one of the secondary windings of the pulse transformer T4 has a rectifying and smoothing circuit REC1, REC2, REC3, RE including a diode and a capacitor.
C4 is equipped with these rectifying and smoothing circuits REC1, REC2,
Output terminals OUTC, OUTT, OUTB, OUTD on the output side of REC3, REC4
The output signals of the rectifying / smoothing circuits REC1, REC2, REC3, and REC4 are provided to the charger 2, the developing devices 4A and 4B, and the transfer device 6.
And applied to the separator 7. Rectifying and smoothing circuit REC1, REC2,
Variable resistors VR1, VR2, VR3 and VR4 are provided on the output side of REC3 and REC4 to detect the output level of each power supply. Reference numeral 5 is for optically detecting the density of the visible image pattern formed by the residual potential on the surface of the photosensitive drum 1,
It is an optical detection means composed of a visible image pattern detection sensor using a reflection type photo sensor, and a signal amplification circuit including an operational amplifier Z4 and a variable resistor VR5 is connected to this output terminal.

可変抵抗器VR1,VR2およびVR3の出力端子(摺動子)
は、それぞれA/D変換器ADCの各信号入力端子A0,A1およ
びA2に接続されており、可変抵抗器VR4からの出力およ
び演算増幅器Z4の出力は、それぞれアナログスイッチZ2
およびZ3を介して、A/D変換器ADCの信号入力端子A3に接
続されている。
Output terminals (slider) of variable resistors VR1, VR2 and VR3
Are connected to the signal input terminals A0, A1 and A2 of the A / D converter ADC respectively, and the output from the variable resistor VR4 and the output from the operational amplifier Z4 are respectively connected to the analog switch Z2.
And Z3, and is connected to the signal input terminal A3 of the A / D converter ADC.

アナログスイッチZ2およびZ3の制御入力端子(CONT)
は、マイクロコンピュータCPUの出力ポートP12およびP1
3に接続されている。なお、制御回路の電源Vcc(5V)
は、直流電圧レギュレータZ1が生成する。
Control input terminal (CONT) for analog switches Z2 and Z3
Are the output ports P12 and P1 of the microcomputer CPU
Connected to 3. The power supply for the control circuit Vcc (5V)
Is generated by the DC voltage regulator Z1.

第2b図および第2C図に第2a図に示すマイクロコンピュ
ータCPUの処理タイミングの概要を示し、第3a図および
第3b図にマイクロコンピュータCPUの概略動作を示し、
第4a図,第4b図,第4c図,第4e図,第4f図,第4g図,第
4h図,第4i図,第4j図,第4k図,第4l図,第4m図および
第4n図に各サブルーチン又は割込ルーチンの動作を示
す。なお、第2c図は第2b図の一部を拡大したものであ
る。
2b and 2C show an outline of the processing timing of the microcomputer CPU shown in FIG. 2a, and FIGS. 3a and 3b show a schematic operation of the microcomputer CPU,
Figures 4a, 4b, 4c, 4e, 4f, 4g, and 4g
Figure 4h, Figure 4i, Figure 4j, Figure 4k, Figure 4l, Figure 4m, and Figure 4n show the operation of each subroutine or interrupt routine. Note that FIG. 2c is an enlarged view of a part of FIG. 2b.

以下、各図を参照して動作を説明するが、その前にマ
イクロコンピュータCPUの各ポートに割付けた機能,動
作説明で使用するカウンタ・タイマの定義,および演算
レジスタの定義を、それぞれ次の第1表,第2表および
第3表に示す。
The operation will be described below with reference to the drawings. Before that, the functions assigned to each port of the microcomputer CPU, the definition of the counter / timer used in the operation description, and the definition of the arithmetic register are described in the following The results are shown in Table 1, Table 2 and Table 3.

なお、図面および明細書に示す記号のうち( )を付
けたものは、レジスタ又は入出力ポートの内容であるこ
とを示し、これを付けないものは即値データであること
を示す。マイクロコンピュータCPUは第3a図、第3b図、
第4a図〜第4n図に示すような動作を以下のように行う。
すなわち、第3a図に示すように図示しない電源スイッチ
がオンすると、まず全ての出力ポートをオフレベルに初
期設定し、各電源系統(帯電器2、現像装置4A,4B、転
写器6及び分離器7に電力を供給する系統)の制御パル
ス幅を保持する内部レジスタTC,TT,TBおよびTDに、それ
ぞれの出力パルスデューティ((TC/TP),(TT/TP),
(TB/TP)および(TD/TP):TPはパルス周期)が30〜50
%程度となるような所定値をセットする。そして、タイ
マ割込を許可し、タイマの値を予め定めた所定値に設定
した後、そのタイマをスタートする。なお、ここでいう
タイマは、マイクロコンピュータCPUが内部に備えるプ
ログラム可能なハードウェアタイマであり、この実施例
の動作モードにおいては、カウント値が所定の設定値に
達すると、内部割込を発生し、割込フラグTFを立てる。
The symbols in the drawings and the specification with () indicate the contents of a register or an input / output port, and the symbols without this indicate immediate data. The microcomputer CPU is shown in Figs. 3a, 3b,
The operation shown in FIGS. 4a to 4n is performed as follows.
That is, when a power switch (not shown) is turned on as shown in FIG. 3a, first, all output ports are initially set to the off level, and each power supply system (charger 2, developing devices 4A, 4B, transfer device 6 and separator). Output pulse duty ((TC / TP), (TT / TP), each of the internal registers TC, TT, TB and TD holding the control pulse width of
(TB / TP) and (TD / TP): TP is the pulse period) is 30 to 50
Set a predetermined value that will be about%. Then, the timer interrupt is permitted, the value of the timer is set to a predetermined value, and then the timer is started. Note that the timer here is a programmable hardware timer provided inside the microcomputer CPU, and in the operation mode of this embodiment, when the count value reaches a predetermined set value, an internal interrupt is generated. , Set the interrupt flag TF.

内部割込を許可すると、タイマをスタートしてから所
定時間を経過した時にタイマ割込が発生する。タイマ割
込が発生すると、マイクロコンピュータCPUは現在の処
理を中断して、第4b図に示すタイマ処理ルーチンにエン
トリーする。このタイマ割込処理においては、一度タイ
マを停止させ、所定値Nをそれに再セット後タイマをス
タートさせ、次に、後述するACカウンタ(ACNT)の内容
を+1する。このACカウンタの内容が所定値Iに達した
ら、それを0にクリアする。タイマ割込ではタイマを再
セットして戻るので、タイマ割込は常時一定の周期(第
2c図に示すTp)毎に発生する。
When the internal interrupt is enabled, the timer interrupt occurs when a predetermined time has passed since the timer was started. When a timer interrupt occurs, the microcomputer CPU interrupts the current processing and enters the timer processing routine shown in FIG. 4b. In this timer interrupt processing, the timer is once stopped, the predetermined value N is reset to it, then the timer is started, and then the content of the AC counter (ACNT) described later is incremented by one. When the content of this AC counter reaches a predetermined value I, it is cleared to 0. In the timer interrupt, the timer is reset and returned, so the timer interrupt always has a fixed cycle (first
It occurs every Tp) shown in Fig. 2c.

マイクロコンピュータCPUは、上述のようにタイマを
スタートさせた後に複写プロセス制御ユニット100から
の入力信号の状態を読み取る。この読み取りでは、第4a
図に示すように複写プロセス制御ユニット100から入力
ポートP20〜P27に入力される入力信号を読み取って入力
バッファINBUFFに格納する。次に、複写プロセス制御ユ
ニット100からの各電源系統をオンにする指示(帯電器
2、現像装置4A,4B、転写器6及び分離器7をオンにす
るCトリガ、Tトリガ、Bトリガ、Dトリガ)が全てオ
フであるか否かを判断し、全てのトリガがオフとはなっ
ていない場合にはタイマ割込によってセットされるタイ
マフラグTFを監視して、タイマ割込1回について1つの
ループ処理を実行するように動作する。また、ループ処
理が不要な場合、すなわち各々の電源をオンにする指示
(トリガ)が全てオフの場合(例えば複写機の電源オン
直後)には、タイミングパルス発生器TPGからのタイミ
ングパルスの周期をチェックして感光体ドラム1の線速
度を測定し、その結果に応じて各電源系統出力の制御目
標値(電圧又は電流)を設定する。
The microcomputer CPU reads the state of the input signal from the copying process control unit 100 after starting the timer as described above. In this read, the 4a
As shown in the figure, the input signals input from the copy process control unit 100 to the input ports P20 to P27 are read and stored in the input buffer INBUFF. Next, an instruction to turn on each power supply system from the copying process control unit 100 (C trigger, T trigger, B trigger, D to turn on the charger 2, the developing devices 4A and 4B, the transfer device 6 and the separator 7). Triggers) are all off, and if all the triggers are not off, the timer flag TF set by the timer interrupt is monitored, and one is set for each timer interrupt. Operates to execute loop processing. In addition, when the loop processing is not required, that is, when all the instructions (triggers) to turn on each power supply are off (for example, immediately after turning on the power of the copying machine), the cycle of the timing pulse from the timing pulse generator TPG is set. It is checked to measure the linear velocity of the photosensitive drum 1, and the control target value (voltage or current) of each power system output is set according to the result.

これは、同一の電源ユニットをドラム線速の異なる複
数種の複写機に対応させるための処理である。線速測定
は、第4c図に示すドラム線速測定サブルーチンで処理す
る。第4c図および第4d図を参照すると、まずタイミング
パルスが高レベルHから低レベルLに変化する立下がり
のタイミングを見つけ、そこからタイマをスタートし
て、次にタイミングパルスがHからLに変化した時にタ
イマを停止させてその内容を読み、その結果に定数γ
(タイマのクロックパルス周期)を乗算して得た値の逆
数に定数kを掛けた値(v)を求める。この値(v)が
ドラム線速である。この例ではγ=43.6μsec、k=1mm
であり、(v)=229(mm/sec)になる。
This is a process for making the same power supply unit compatible with a plurality of types of copying machines having different drum linear velocities. The linear velocity measurement is processed by the drum linear velocity measurement subroutine shown in FIG. 4c. Referring to FIG. 4c and FIG. 4d, first, the timing pulse at which the timing pulse changes from high level H to low level L is found, the timer is started from there, and then the timing pulse changes from H to L. When it does, the timer is stopped and its contents are read.
The value (v) is obtained by multiplying the reciprocal of the value obtained by multiplying (timer clock pulse period) by a constant k. This value (v) is the drum linear velocity. In this example, γ = 43.6μsec, k = 1mm
And (v) = 229 (mm / sec).

ドラム線速(v)が求まると、第4e図に示す電流・電
圧設定値演算処理を行なう。この処理では、帯電器2,転
写器6および分離器7のそれぞれの電圧又は電流設定値
(SC),(ST),および(SD)を求める。これらの設定
値は、各電極の充電量をドラム線速に関係なく所定値と
するような値である。例えば設定値(SC)の場合、ドラ
ムの線速に関係する定数αcをドラム線速(v)に乗
じ、線速に関係しない定数βcをそれに加算した値を設
定値にする。定数αcおよびβcは、帯電器2の帯電特
性に応じて定まる。他の設定値(ST)および(SD)の場
合も同様である。αt,βtおよびαd,βdが、それぞれ
転写器6および分離器7の特性によって定まる定数であ
り、ST=αt×v+βt、SD=αd×v+βdとする。
When the drum linear velocity (v) is obtained, the current / voltage set value calculation process shown in FIG. 4e is performed. In this process, the voltage or current set values (SC), (ST), and (SD) of the charger 2, the transfer device 6, and the separator 7 are obtained. These set values are values that set the charged amount of each electrode to a predetermined value regardless of the drum linear velocity. For example, in the case of the set value (SC), the constant αc related to the linear velocity of the drum is multiplied by the linear velocity of the drum (v), and a constant βc not related to the linear velocity is added to the set value. The constants αc and βc are determined according to the charging characteristics of the charger 2. The same applies to other setting values (ST) and (SD). αt, βt and αd, βd are constants determined by the characteristics of the transfer device 6 and the separator 7, respectively, and ST = αt × v + βt and SD = αd × v + βd.

いずれかのトリガがオンになると、ループ処理を行な
う。まずタイマフラグTFをチェックし、これが1になる
と、次に進む。トリガされたドライバ出力をオンする。
トリガ入力CTRIG,TTRIG,BTRIGおよびDTRIGがオンなら、
それぞれ、ドライバB1〜B4の出力CDRIVE,TDRIVE,BDRIVE
およびDDRIVEを(DDRIVEがオンなら、ACNEGAもオン)オ
ンする。つまり、全てのトリガがオンなら第2c図に示す
ように、割込タイミングに同期して各駆動出力レベルを
低レベルLにセットする。
When either trigger is turned on, loop processing is performed. First, the timer flag TF is checked, and when it becomes 1, the process proceeds to the next. Turn on the triggered driver output.
If the trigger inputs CTRIG, TTRIG, BTRIG and DTRIG are on,
Output of drivers B1 to B4 respectively CDRIVE, TDRIVE, BDRIVE
And DDRIVE (if DDRIVE is ON, ACNEGA is also ON). That is, if all the triggers are turned on, each drive output level is set to the low level L in synchronization with the interrupt timing, as shown in FIG. 2c.

次に、各駆動出力の電圧又は電流を制御するパルス幅
の制御を行なう。これは、第4f図に示すパルス幅カウン
タチェック&トリガ入力チェック処理で行なう。この処
理を1回行なう毎にパルス幅カウンタ(PCNT)の内容に
+1し、全てのドライバ出力がオフレベルHになるとこ
のパルス幅制御から抜けて次に進む。
Next, the pulse width for controlling the voltage or current of each drive output is controlled. This is performed by the pulse width counter check & trigger input check processing shown in FIG. 4f. Each time this processing is performed once, the content of the pulse width counter (PCNT) is incremented by one, and when all driver outputs become the off level H, this pulse width control is exited and the process proceeds to the next step.

第4f図を参照する。パルス幅カウンタ(PCNT)は初期
値が0であり、所定周期で順次カウントアップする。パ
ルス幅カウンタ(PCNT)の内容と各出力系統のパルス幅
レジスタ(TC),(TT),(TB)および(TD)の内容を
順次比較し、パルス幅カウンタ(PCNT)の値が各パルス
幅レジスタの値に達するか又はトリガ入力がオフレベル
(H)になったら、その系統のドライバ出力(CDRIV
E),(TDRIVE),(BDRIVE)又は(DDRIVE)にオフレ
ベル(H)をセットする。つまり、第2c図に示すように
タイマ割込みの発生に同期して低レベルLになり、それ
ぞれのパルス幅レジスタの値に応じた時間経過後に高レ
ベルHになりそれをタイマ割込み周期TPの周期で繰り返
すパルス信号が、それぞれの電源系統出力(CDRIVE),
(TDRIVE),(BDRIVE)および(DDRIVE)に得られる。
Refer to FIG. 4f. The pulse width counter (PCNT) has an initial value of 0 and sequentially counts up in a predetermined cycle. The contents of the pulse width counter (PCNT) and the contents of the pulse width registers (TC), (TT), (TB), and (TD) of each output system are sequentially compared, and the value of the pulse width counter (PCNT) is compared to each pulse width. When the register value is reached or the trigger input goes to the off level (H), the driver output (CDRIV
Set the off level (H) to E), (TDRIVE), (BDRIVE) or (DDRIVE). In other words, as shown in Fig. 2c, it becomes low level L in synchronism with the occurrence of a timer interrupt, and then becomes high level H after a lapse of time according to the value of each pulse width register. Repeated pulse signals are output from each power system (CDRIVE),
Available in (TDRIVE), (BDRIVE) and (DDRIVE).

全てのドライバ出力がオフになると、ファンクション
カウンタ(FCNT)の内容をチェックしてそれに応じた処
理を実行する。ファンクションカウンタ(FCNT)は、初
期値は0であり、ループ処理を行なって後述するステー
トカウンタが0〜9まで変化する(10回のループ処理を
行なう)毎に+1され、4になると0にクリアされる。
ファンクションカウンタ(FCNT)の内容が0,1,2,3およ
び4なら、それぞれA/D変換機ADCの入力信号として、C
電源出力からのフィードバック信号,T電源出力からのフ
ィードバック信号,B電源出力からのフィードバック信
号,D電源出力からのフィードバック信号,および残留電
位信号(可変抵抗VR1、VR2、VR3、VR4、演算増幅器Z4の
各出力信号)を選択する。
When all driver outputs are turned off, the contents of the function counter (FCNT) are checked and the corresponding processing is executed. The initial value of the function counter (FCNT) is 0, and it is incremented by 1 every time the state counter to be described later changes from 0 to 9 by performing loop processing (performing 10 times of loop processing), and is cleared to 0 when it becomes 4. To be done.
If the contents of the function counter (FCNT) are 0, 1, 2, 3 and 4, C as the input signal of the A / D converter ADC respectively.
Feedback signal from power supply output, feedback signal from T power supply output, feedback signal from B power supply output, feedback signal from D power supply output, and residual potential signal (variable resistors VR1, VR2, VR3, VR4, operational amplifier Z4 Each output signal).

次に、ステートカウンタ(SCNT)の内容をチェックし
てそれに応じた処理に進む。ステートカウンタ(SCNT)
は、初期値が0であり、ループ処理を行なう毎に+1さ
れ、9になると0にクリアされる。ステートカウンタ
(SCNT)が0の場合、出力ポートP14からA/D変換器ADC
のチップセレクト端子CSへの出力信号をLにセットして
A/D変換器ADCのA/D変換を許容し、第4g図に示すスター
トビットチェックを行なう。
Next, the contents of the state counter (SCNT) are checked and the processing corresponding to it is proceeded to. State counter (SCNT)
Has an initial value of 0, is incremented by 1 each time the loop processing is performed, and is cleared to 0 when it reaches 9. When the state counter (SCNT) is 0, the output port P14 to A / D converter ADC
Set the output signal to the chip select terminal CS of
A / D converter A / D conversion of ADC is allowed, and the start bit check shown in Fig. 4g is performed.

まず、A/D変換器ADCのクロック端子CLKに高レベルH
を印加し、データ端子DATAが低レベルLになったらクロ
ック端子CLKに低レベルLを印加し、データ端子DATAが
低レベルなら、スタートビットを検出したと判定する。
このA/D変換器ADCは、スタートビットを出力した後、ク
ロック端子CLKのレベルが高レベルから低レベルに変化
するのに同期して、入力アナログ信号のレベルを1ビッ
トずつデジタル信号に変換し、そのビットデータをデー
タ端子DATAにセットする。
First, high level H is applied to the clock terminal CLK of the A / D converter ADC.
When the data terminal DATA becomes low level L, the low level L is applied to the clock terminal CLK. If the data terminal DATA is low level, it is determined that the start bit is detected.
This A / D converter ADC converts the level of the input analog signal into a digital signal bit by bit in synchronization with the level of the clock terminal CLK changing from the high level to the low level after outputting the start bit. , Set the bit data to the data terminal DATA.

ステートビットチェックを行ってからステートカウン
タ(SCNT)を1つカウントアップさせる。ステートカウ
ンタ(SCNT)の値が1〜8の間のときには、各ループ処
理毎にそれぞれ1回、第4h図に示す1ビットA/D変換処
理を行なってステートカウンタ(SCNT)を1つカウント
アップさせる。まず、A/D変換器ADCのクロック端子CLK
に高レベルHをセットし、キャリーフラグ(CV)を0に
クリアし、クロック端子CLKに低レベルLを印加する。
このタイミングでA/D変換器ADCから1ビットのデジタル
データがデータ端子DATAに出力されるので、その端子の
レベルをチェックする。高レベルHならキャリーフラグ
(CV)の内容を反転(補数をとる)し、低レベルLなら
そのままとし、このキャリーフラグ(CV)を含めて、ア
キュムレータ(A)の内容をビットシフトする。8回こ
れを繰り返すと、すなわちスタートビットを検出してか
ら8回のループ処理を行なうと、8ビット全てのA/D変
換が完了し、アキュムレータ(A)にその8ビットデー
タが残る。
After performing the state bit check, increment the state counter (SCNT) by one. When the value of the state counter (SCNT) is between 1 and 8, the 1-bit A / D conversion process shown in Fig. 4h is performed once for each loop process and the state counter (SCNT) is incremented by one. Let First, A / D converter ADC clock terminal CLK
Is set to a high level H, the carry flag (CV) is cleared to 0, and a low level L is applied to the clock terminal CLK.
At this timing, 1-bit digital data is output from the A / D converter ADC to the data terminal DATA, so the level of that terminal is checked. At high level H, the contents of the carry flag (CV) are inverted (complemented), at low level L they are left unchanged, and the contents of the accumulator (A) including this carry flag (CV) are bit-shifted. When this is repeated eight times, that is, when the start bit is detected and loop processing is performed eight times, all 8-bit A / D conversion is completed, and the 8-bit data remains in the accumulator (A).

A/D変換が終了すると、ステートカウンタ(SCNT)の
値が9になる。ステートカウンタが9なら、A/D変換を
禁止(A/D変換器ADCの端子CSにHを印加)し、アキュム
レータ(A)に残った8ビットデータを所定のメモリ領
域にストアする。ファンクションカウンタ(FCNT)の内
容に応じて、次の処理を選択する。ファンクションカウ
ンタ(FCNT)の値が0,1,2,3および4の場合、それぞ
れ、C電流比例演算、T電流比例演算、B電圧比例演
算、D電圧比例演算およびバイアス電圧配列演算と感光
体電位補正演算を行なう。
When the A / D conversion is completed, the value of the state counter (SCNT) becomes 9. If the state counter is 9, A / D conversion is prohibited (H is applied to the terminal CS of the A / D converter ADC), and the 8-bit data remaining in the accumulator (A) is stored in a predetermined memory area. The next process is selected according to the contents of the function counter (FCNT). When the value of the function counter (FCNT) is 0, 1, 2, 3 and 4, C current proportional calculation, T current proportional calculation, B voltage proportional calculation, D voltage proportional calculation, bias voltage array calculation and photoconductor potential Perform correction calculation.

第4i図および第4m図を参照して、C電流比例演算を説
明する。設定値レジスタ(S)にC電源出力電流の設定
値SCをロードし、ギャップレジスタ(G)に参照値GCを
ロードし、比例ゲインレジスタ(K)に比例ゲイン(K
C)をロードし、サブルーチン〈PWM〉に進む。〈PWM〉
では、設定値レジスタ(S)の内容から検出値レジスタ
(V)(A/D変換されたフィードバックデータを保持す
る)の内容を減算し、この結果を偏差レジスタ(E)に
格納する。
The C current proportional calculation will be described with reference to FIGS. 4i and 4m. The set value SC of the C power supply output current is loaded into the set value register (S), the reference value GC is loaded into the gap register (G), and the proportional gain (K) is loaded into the proportional gain register (K).
Load C) and proceed to the subroutine <PWM>. <PWM>
Then, the content of the detected value register (V) (which holds the A / D converted feedback data) is subtracted from the content of the set value register (S), and the result is stored in the deviation register (E).

偏差レジスタ(E)の内容の絶対値をギャップレジス
タ(G)の内容と比較し、設定値と検出値との偏差がギ
ャップレジスタ(G)の内容より大きい場合には、偏差
レジスタ(E)に内容に比例ゲインレジスタ(K)の内
容を乗じてその結果をパルス幅カウンタ操作量レジスタ
(TE)に格納し、パルス幅カウンタ設定値レジスタ(T
M)の内容にパルス幅カウンタ操作量レジスタ(TE)の
値を加算する。なお、設定値と検出値との偏差がギャッ
プレジスタ(G)の内容以下の場合には、制御の行きす
ぎによるハンチングの発生を防止するため、レジスタ
(TM)の内容は変更しない。
The absolute value of the contents of the deviation register (E) is compared with the contents of the gap register (G), and if the deviation between the set value and the detected value is larger than the contents of the gap register (G), the deviation register (E) is set. Multiply the contents by the contents of proportional gain register (K) and store the result in pulse width counter operation amount register (TE).
Add the value of the pulse width counter operation amount register (TE) to the contents of M). When the deviation between the set value and the detected value is equal to or less than the content of the gap register (G), the content of the register (TM) is not changed in order to prevent the occurrence of hunting due to excessive control.

サブルーチン〈PWM〉を抜けたら、パルス幅カウンタ
設定値レジスタ(TM)の内容を、C電源(帯電器2に電
力を供給する電源)のパルス幅レジスタ(TC)に格納す
る。T電流比例演算では、第4j図に示すように設定値レ
ジスタ(S)にT電源出力電流の設定値STをロードし、
ギャップレジスタ(G)に参照値GTをロードし、比例ゲ
インレジスタ(K)に比例ゲイン(KT)をロードし、サ
ブルーチン〈PWM〉を上述のように実行する。サブルー
チン〈PWM〉を抜けたら、パルス幅カウンタ設定値レジ
スタ(TM)の内容をT電源(転写器6に電力を供給する
電源)のパルス幅レジスタTTに格納する。
After exiting the subroutine <PWM>, the contents of the pulse width counter set value register (TM) are stored in the pulse width register (TC) of the C power supply (power supply for supplying power to the charger 2). In the T current proportional calculation, the set value ST of the T power supply output current is loaded into the set value register (S) as shown in FIG.
The gap register (G) is loaded with the reference value GT, the proportional gain register (K) is loaded with the proportional gain (KT), and the subroutine <PWM> is executed as described above. After exiting the subroutine <PWM>, the contents of the pulse width counter set value register (TM) are stored in the pulse width register TT of the T power supply (power supply for supplying power to the transfer device 6).

また、B電圧比例演算では、第4k図に示すように設定
値レジスタ(S)にT電源出力電流の設定値SBをロード
し、ギャップレジスタ(G)に参照値GBをロードし、比
例ゲインレジスタ(K)に比例ゲイン(KB)をロード
し、サブルーチン〈PWM〉を上述のように実行する。サ
ブルーチン〈PWM〉を抜けたら、パルス幅カウンタ設定
値レジスタ(TM)の内容をB電源(現像装置4A、4Bに現
像バイアス電圧を印加する電源)のパルス幅レジスタTB
に格納する。
Moreover, in the B voltage proportional calculation, as shown in FIG. 4k, the set value register (S) is loaded with the set value SB of the T power supply output current, the gap register (G) is loaded with the reference value GB, and the proportional gain register is loaded. The proportional gain (KB) is loaded into (K) and the subroutine <PWM> is executed as described above. After exiting the subroutine <PWM>, set the content of the pulse width counter set value register (TM) to the pulse width register TB of the B power source (power source that applies the developing bias voltage to the developing devices 4A and 4B).
To be stored.

また、D電圧比例演算では、第4l図に示すように設定
値レジスタ(S)にD電源出力電流の設定値SDをロード
し、ギャップレジスタ(G)に参照値GDをロードし、比
例ゲインレジスタ(K)に比例ゲイン(KD)をロード
し、サブルーチン〈PWM〉を上述のように実行する。サ
ブルーチン〈PWM〉を抜けたら、パルス幅カウンタ設定
値レジスタ(TM)の内容をD電源(分離器7に電力を供
給する電源)のパルス幅レジスタTDに格納する。
In the D voltage proportional calculation, the set value register (S) is loaded with the set value SD of the D power output current, and the gap register (G) is loaded with the reference value GD as shown in FIG. Load proportional gain (KD) into (K) and execute subroutine <PWM> as described above. After exiting the subroutine <PWM>, the contents of the pulse width counter set value register (TM) are stored in the pulse width register TD of the D power supply (power supply for supplying power to the separator 7).

但し、ここで注意を要するのは、地汚れのない現像を
するためには、設定値STおよびSDが予め定めた固定値で
あるのに対して、設定値SCおよび(SB)を変化させる必
要があることである。すなわち、たとえば、B電源出力
(バイアス電圧)は、複写プロセス制御ユニット100か
らのバイアスコントロールデータ(第2a図に示すb0,b1
およびb2である3ビットデータ)および感光体ドラム1
の残留電位に応じて変更する必要がある。現像バイアス
電圧(B電源出力)は、一般に、第5図に示すように、
感光体の残留電位(VR)に比例して増加させる必要が
(現像特性を一定に保つため)があり、また例えば操作
パネルから濃度調整を行なう場合には、その電圧値を1
ノッチ分の所定値だけステップ状に増加又は減少させる
必要がある。
However, it is important to note that the set values ST and SD are preset fixed values, but the set values SC and (SB) need to be changed in order to perform development without scumming. Is there. That is, for example, the B power supply output (bias voltage) is the bias control data (b0, b1 shown in FIG. 2a) from the copying process control unit 100.
And b2 3 bit data) and photoconductor drum 1
Need to be changed according to the residual potential of. The developing bias voltage (B power output) is generally as shown in FIG.
It is necessary to increase in proportion to the residual potential (VR) of the photoconductor (to keep the developing characteristics constant). For example, when adjusting the density from the operation panel, the voltage value should be 1
It is necessary to stepwise increase or decrease by a predetermined value for the notch.

つまり、バイアス電圧の出力電圧OUTB(設定値)は、
感光体ドラム1の残留電位を顕像パターン検知センサ5
で検知した検知レベルに基づく電圧補正量を(Vp)、感
光体の特性で定まる定数をD、電圧調整量を(B)とす
れば、次式のように設定される。
That is, the output voltage OUTB (setting value) of the bias voltage is
The residual potential of the photosensitive drum 1 is detected by the visible image pattern detection sensor 5
When the voltage correction amount based on the detection level detected in step (Vp), the constant determined by the characteristics of the photosensitive member is D, and the voltage adjustment amount is (B), the following equation is set.

OUTB=(Vp)×D+(B)[V] 残留電位補正演算では、第4n図に示すように、まず入
力ポートP20〜P27の状態を保持する入力バッファ(INBU
FF)の内容をアキュムレータ(A)に移し、それと07H
(16進)との理論積をとることにより下位3ビットすな
わちバイアスコントロールデータを抽出し、これをバイ
アス電圧データテーブルの先頭アドレスTABLEに加算し
てテーブル参照アドレスを生成し、そのアドレスのテー
ブルデータを読んでそれをレジスタ(B)に格納し、顕
像パターン検知センサ5から画像タイミングで読み込ん
だ残留電位データをレジスタ(V)にに格納し、(V)
×D+(B)を演算して結果を設定値レジスタ(SB)に
格納する。なお、バイアス電圧データテーブルは、アド
レスTABLEから始まる8バイトの連続するメモリ領域で
あり、それぞれのアドレスに、電圧の調整量(B)に対
応する8ビットデータが小さいものから順に格納されて
いる。
OUTB = (Vp) × D + (B) [V] In the residual potential correction calculation, as shown in FIG. 4n, first, an input buffer (INBU that holds the states of the input ports P20 to P27) is used.
The contents of (FF) are transferred to the accumulator (A) and 07H
The lower 3 bits, that is, bias control data is extracted by taking the theoretical product with (hexadecimal), and this is added to the start address TABLE of the bias voltage data table to generate a table reference address, and the table data of that address is obtained. It is read and stored in the register (B), the residual potential data read at the image timing from the visible image pattern detection sensor 5 is stored in the register (V), and (V)
Calculate × D + (B) and store the result in the set value register (SB). The bias voltage data table is an 8-byte continuous memory area starting from the address TABLE, and 8-bit data corresponding to the voltage adjustment amount (B) is stored in each address in ascending order.

C電流比例演算、T電流比例演算、B電圧比例演算、
D電圧比例演算をそれぞれ実行した後にはファンクショ
ンカウンタを1つカウントアップさせてステートカウン
タをクリアし、残留電位補正演算を実行した後にはファ
ンクションカウンタ及びステートカウンタをクリアす
る。次に、ACカウンタ(ACNT)の内容をチェックし、こ
れが0ならACドライバB5、B6出力を反転する。すなわ
ち、出力ポートDB5からACドライバB6への出力信号(ACP
OSI)がLで出力ポートDB4からACドライバB5への出力信
号(ACNEGA)がHであれば(ACPOSI)をHにセットして
(ACNEGA)をLにセットする。ACカウンタの値が0以外
なら、ACドライバ出力の状態は変更しない。第4b図に示
すように、タイマ割込みにおいてはACカウンタ(ACNT)
の内容を+1するとともにその内容をI(この例では1
2)になったらACカウンタを0にクリアするので、ACカ
ウンタは12回のタイマ割込みに1回の割合いで0にな
る。したがって、ACドライバ出力はタイマタイマ割込み
の12周期に1回の割合いで反転する。つまり、トランス
T4の一次巻線側の印加電力の極性がタイマ割込みの12周
期に1回の割合いで変化するから、その12周期毎にD電
源出力の極性が変化し、これがD電源から出力される交
流電圧の周波数に対応する。
C current proportional calculation, T current proportional calculation, B voltage proportional calculation,
After each execution of the D voltage proportional operation, the function counter is incremented by one to clear the state counter, and after the residual potential correction operation is executed, the function counter and the state counter are cleared. Next, the content of the AC counter (ACNT) is checked, and if it is 0, the outputs of the AC drivers B5 and B6 are inverted. That is, the output signal from the output port DB5 to the AC driver B6 (ACP
If OSI) is L and the output signal (ACNEGA) from output port DB4 to AC driver B5 is H, (ACPOSI) is set to H and (ACNEGA) is set to L. If the AC counter value is not 0, the AC driver output status is not changed. AC counter (ACNT) in timer interrupts, as shown in Figure 4b.
+1 the contents of and the contents of I (1 in this example
When it becomes 2), the AC counter is cleared to 0, so the AC counter becomes 0 at a rate of once every 12 timer interrupts. Therefore, the AC driver output is inverted once every 12 cycles of the timer timer interrupt. That is, the transformer
The polarity of the applied power on the primary winding side of T4 changes at a rate of once every 12 cycles of the timer interrupt, so the polarity of the D power supply output changes every 12 cycles and this is the AC voltage output from the D power supply. Corresponding to the frequency of.

この例では、マイクロコンピュータCPUの発振源とし
て1MHzの水晶発振子XTを使用しており、これを発振する
基本クロックパルスを分周して、内部タイマには43.6μ
secのクロックパルスを計数させている。またこの内部
タイマは計数値が256になると割込みを発生してフラグT
Fを立てるが、ここではタイマに256(N)をプリセット
しているので、87.2μsec毎にタイマフラグTFがセット
される。
In this example, a 1MHz crystal oscillator XT is used as the oscillation source of the microcomputer CPU, and the basic clock pulse that oscillates it is divided into 43.6μ for the internal timer.
Counting sec clock pulses. When the count value reaches 256, this internal timer also generates an interrupt and flags T
Although F is set, since 256 (N) is preset in the timer here, the timer flag TF is set every 87.2 μsec.

従って上記ループ処理は87.2μsecにつき1回の割合
で実行するので、トランスT1,T2,T3およびT4の一次側巻
線を付勢するパルス電力のオン/オフ周期が87.2μsec
になる。第3a図および第3b図に示すマイクロコンピュー
タCPUの動作についてみると、1つの電源系統のフィー
ドバック信号をサンプリングするA/D変換処理は、スタ
ートビットのチェックを含めてそれぞれ9周期、すなわ
ち784.8μsecに1回行なわれ、その後の1周期で1つの
電源系統の設定値演算処理が行なわれる。
Therefore, since the above loop processing is executed once every 87.2 μsec, the ON / OFF cycle of the pulse power for activating the primary windings of the transformers T1, T2, T3 and T4 is 87.2 μsec.
become. Looking at the operation of the microcomputer CPU shown in FIG. 3a and FIG. 3b, the A / D conversion processing for sampling the feedback signal of one power system takes 9 cycles, including the check of the start bit, that is, 784.8 μsec. It is performed once, and the set value calculation process of one power supply system is performed in one subsequent period.

この例では4つの電源系統があり、更に感光体残留電
位のサンプリングとバイアス電圧の補正処理を行なうの
で上記処理を5回繰り返すことになり、50処理周期すな
わち4.36msecで全体の処理を1回行なうことになる。つ
まり、負荷に変化が生じた場合等には、最大でも4.36ms
ec経過後には、それを補正するための処理を行なうこと
ができる。D電源の交流周期は、タイマ割込みの24周期
に相当するので、この例では略2.01msecになる。
In this example, there are four power supply systems, and since the residual photoconductor potential is sampled and the bias voltage is corrected, the above process is repeated 5 times, and the entire process is performed once in 50 processing cycles, that is, 4.36 msec. It will be. In other words, if the load changes, the maximum is 4.36ms.
After ec has passed, a process for correcting it can be performed. Since the AC cycle of the D power source corresponds to 24 cycles of the timer interrupt, it is approximately 2.01 msec in this example.

なお、本実施例では1つのマイクロコンピュータを用
いて複数の電源系統を時分割制御しているが、従来より
一般に行なわれているように、鋸歯状波発生器,アナロ
グ比較器,基準電圧発生器等を用いてアナログ方式でパ
ルス幅制御を行なってもよい。しかし、実施例のように
すれば、1つの制御装置で多数の電源を制御できるので
回路構成が簡単になり、しかもデジタル制御であるため
ノイズの影響を受けにくくなり、調整作業が簡単にな
る。
In this embodiment, one microcomputer is used to control a plurality of power supply systems in a time-division manner. However, as is generally done conventionally, a sawtooth wave generator, an analog comparator, a reference voltage generator are provided. Alternatively, pulse width control may be performed in an analog manner. However, according to the embodiment, since a single control device can control a large number of power supplies, the circuit configuration is simplified, and since it is digital control, it is less susceptible to noise and the adjustment work is simplified.

なお、本実施例においては、一形式の多色複写機の場
合について説明したが、例えば記録紙(電荷担持体)を
移動させるファクシミリ等においては、記録紙の移動に
応じたタイミングパルスを発生してそれを測定した結果
に応じて電圧および電流を設定すればよい。
In the present embodiment, the case of one type of multicolor copying machine has been described. However, for example, in a facsimile or the like that moves a recording sheet (charge carrier), a timing pulse corresponding to the movement of the recording sheet is generated. Then, the voltage and the current may be set according to the measurement result.

ところで、たとえば、第6図に示すように、通常、黒
色トナーと赤色トナーとの顕像パターンの濃度、すなわ
ちトナー付着量が同じであっても、トナーの色によって
その光反射率が異なるため、フォトセンサの受光量が黒
色トナーと赤色トナーとで異なり、顕像パターン検知セ
ンサ5の検知出力に差が生じる。
By the way, for example, as shown in FIG. 6, normally, even if the densities of the visible patterns of the black toner and the red toner, that is, the toner adhesion amounts are the same, the light reflectances thereof are different depending on the colors of the toners. The amount of light received by the photo sensor differs between black toner and red toner, and the detection output of the visible image pattern detection sensor 5 differs.

したがって、複数の色のトナーを選択的に供給する複
数の現像装置4A、4Bを装備した多色複写機では、セット
されている現像装置の供給するトナーの色によって、顕
像パターン検知センサ5の検知レベルが変化し、感光体
の残留電位に見合った適正なバイアス電圧の補正ができ
なくなる。
Therefore, in a multicolor copying machine equipped with a plurality of developing devices 4A and 4B for selectively supplying a plurality of toners of different colors, the visible pattern detecting sensor 5 is changed depending on the colors of the toners supplied by the developing devices. The detection level changes, and it becomes impossible to properly correct the bias voltage corresponding to the residual potential of the photoconductor.

そこで、上述のように、複数の色のトナーを使用する
現像装置の装備された多色複写機(図示の例では2個の
現像装置を装備した例を示し、一方の現像装置4Aの供給
するトナーの色は必要に応じて交換される)において、
上記顕像パターンを検知する場合は、たとえばこの顕像
パターンを所定の1つの現像装置を使用して形成し、顕
像パターンを形成するトナーの色を特定する。
Therefore, as described above, a multicolor copying machine equipped with a developing device that uses a plurality of color toners (in the illustrated example, an example in which two developing devices are installed is shown, and one developing device 4A supplies the toner. Toner color is changed as needed)
When detecting the visible image pattern, for example, this visible image pattern is formed using one predetermined developing device, and the color of the toner forming the visible image pattern is specified.

この顕像パターンを形成するトナーとしては、その光
反射率が同じであれば、その色を特定しなくてもよい
が、カラートナーの場合は必要に応じてその色が交換さ
れるため、こうしたことのない黒色トナーに特定するの
が好ましい。また、顕像パターンを黒色トナーで形成し
た場合には、第6図から明らかなように、顕像パターン
検知センサ5の出力範囲も広くなるので、前述した現像
バイアス電圧の制御も容易となる。
As the toner forming the visible image pattern, if the light reflectance is the same, it is not necessary to specify the color, but in the case of a color toner, the color is exchanged as necessary, It is preferable to specify a black toner that does not exist. Further, when the visible image pattern is formed of black toner, as is apparent from FIG. 6, the output range of the visible image pattern detection sensor 5 is widened, so that the above-mentioned control of the developing bias voltage becomes easy.

次に、この顕像パターンを形成するトナーの種類を特
定する(ここでは黒色トナーを供給する現像装置4Bを顕
像パターン形成時にセットさせる)動作の一例を説明す
る。
Next, an example of an operation of specifying the type of toner forming the visible image pattern (here, the developing device 4B that supplies black toner is set at the time of forming the visible image pattern) will be described.

複写プロセス制御ユニット200及びマイクロコンピュ
ータCPUは、次のように動作する。まず、上述した複写
動作を感光体ドラム1上の画像域で行う画像タイミング
であるか否かを判断し、画像タイミングでなければ感光
体にトナーを付着させないために、感光体残留電位より
も高い現像バイアス電圧を、バイアス出力用メモリー
(OUTBメモリー)にセットする。
The copy process control unit 200 and the microcomputer CPU operate as follows. First, it is determined whether or not it is the image timing when the above-described copying operation is performed in the image area on the photoconductor drum 1, and since the toner is not attached to the photoconductor at the image timing, it is higher than the photoconductor residual potential. Set the development bias voltage in the bias output memory (OUTB memory).

次に、コピー枚数(感光体ドラム1のコピーサイクル
数の累計値で複写動作毎にコピー枚数メモリーの値を+
1することでカウントしたコピー枚数)が、所定コピー
枚数に達しているか否かを判断する。ここで、感光体残
留電位は、通常1000枚〜10000枚のコピーでバイアス電
圧の1ノッチ分しか上昇しないので、この感光体残留電
位の上昇分を見込んで現像バイアスを補正するタイミン
グを予め実験的に求め、このときのコピー枚数(上記上
昇率におけるタイミングでは500枚〜1000枚)を、上記
の所定コピー枚数とする。このときのコピー枚数が所定
コピー枚数に達していなければ、バイアス出力用メモリ
ー(OUTBメモリー)の内容が出力ポートDB2にセットさ
れて感光体残留電位よりも高い現像バイアス電圧が現像
装置4A,4Bの現像スリーブ4a,4Bに印加される。したがっ
て、画像タイミングでないときには、感光体ドラム1は
現像装置4A,4Bによる現像動作でトナーが付着しない。
Next, the number of copies (the cumulative value of the number of copy cycles of the photosensitive drum 1 is added to the value of the copy number memory for each copying operation +
It is determined whether or not the number of copies counted by 1 has reached a predetermined number of copies. Here, since the residual potential of the photosensitive member normally increases by only one notch of the bias voltage in copying 1000 to 10,000 sheets, the timing for correcting the developing bias should be experimentally adjusted in advance in consideration of the increase in the residual potential of the photosensitive member. Then, the number of copies at this time (500 to 1000 at the above-mentioned rate of increase) is set as the above-mentioned predetermined number of copies. If the number of copies at this time does not reach the predetermined number of copies, the contents of the bias output memory (OUTB memory) is set in the output port DB2, and the developing bias voltage higher than the residual potential of the photoconductor of the developing device 4A, 4B is set. It is applied to the developing sleeves 4a and 4B. Therefore, when the image timing is not reached, the toner does not adhere to the photosensitive drum 1 during the developing operation by the developing devices 4A and 4B.

ここで、所定コピー枚数以上であれば、現像装置4B
(黒色トナー)がセットされているか否かを判定し、現
像装置4Bがセットされていなければ、上述と同様、バイ
アス出力用メモリー(OUTBメモリー)の内容が出力ポー
トDB2にセットされて感光体残留電位よりも高い現像バ
イアス電圧が現像装置4A,4Bの現像スリーブに印加され
る。したがって、画像タイミングでないときには、感光
体ドラム1は現像装置4A,4Bによる現像動作でトナーが
付着しない。なお、現像装置4Aもしくは4Bのどちらをセ
ットするかは、オペレーターが操作パネルのコピーモー
ド(白黒コピーもしくはカラーコピー)を選択すること
によって決定される。
If the number of copies is equal to or larger than the predetermined number, the developing device 4B
If (black toner) is set, and if the developing device 4B is not set, the contents of the bias output memory (OUTB memory) are set in the output port DB2 and the photoconductor remains as in the above case. A developing bias voltage higher than the electric potential is applied to the developing sleeves of the developing devices 4A and 4B. Therefore, when the image timing is not reached, the toner does not adhere to the photosensitive drum 1 during the developing operation by the developing devices 4A and 4B. Whether the developing device 4A or 4B is set is determined by the operator selecting a copy mode (black and white copy or color copy) on the operation panel.

コピー枚数が所定コピー枚数以上で、かつ現像装置4B
(黒色トナー)がセットされている場合には、現像バイ
アス電圧(上述したように現像バイアス電圧の補正量VP
×D)をバイアス出力用メモリー(OUTBメモリー)にセ
ットしてセット状態の現像装置4Bの現像スリーブ4bに印
加する。このため、画像タイミングでないときにおける
感光体ドラム1の残留電位がセット状態の現像装置4Bに
より黒色トナーで現像されて顕像パターンとなり、この
顕像パターンの濃度が顕像パターン検知センサ5により
検知される。
The number of copies is greater than or equal to the specified number, and the developing device 4B
If (black toner) is set, the development bias voltage (the correction amount VP of the development bias voltage as described above
XD) is set in the bias output memory (OUTB memory) and applied to the developing sleeve 4b of the developing device 4B in the set state. Therefore, the residual potential of the photoconductor drum 1 at the time of not image timing is developed with black toner by the developing device 4B in the set state to form a visible image pattern, and the density of this visible image pattern is detected by the visible image pattern detection sensor 5. It

次いで、この顕像パターンを、顕像パターン検知セン
サ5で読み取り(第9図)、顕像パターン検知センサ5
の出力値VP1から現像バイアス電圧の新たな補正量VP1×
Dを演算し、この補正量VP1×Dをそれまでの現像バイ
アス電圧の補正量VP0×Dに置き換えることにより検出
バイアス電圧の補正量VP0×Dを新たな補正量VP1×Dに
補正する。この新たな補正量Vp1×Dは、その直後か
ら、補正量Vp0×Dとして扱われるように設定される。
Next, this visible image pattern is read by the visible image pattern detecting sensor 5 (FIG. 9), and the visible image pattern detecting sensor 5 is read.
Output value VP 1 of the new development bias voltage correction amount VP 1 ×
Calculates the D, and the correction amount VP 1 × D correction amount VP 0 × new correction amount D VP 1 × D of the sense bias voltage by replacing it in the correct amount VP 0 × D of the developing bias voltage so far to correct. The new correction amount Vp 1 × D is set to be treated as the correction amount Vp 0 × D immediately after that.

次いで、コピー枚数メモリーをリセットし、上述の複
写動作を行なう画像タイミングとなると、オペレータに
より操作されたノッチ選択のデータに基づいて、電圧調
整量Bを選択してこれに補正量Vp0×Dを加算してバイ
アス出力用メモリー(OUTBメモリー)にセットすること
で現像バイアス電圧を設定し、この現像バイアス電圧を
出力ポートPB2にセットして現像装置4A又は4Bの現像ス
リーブ4a又は4bに印加する。
Next, when the image timing for performing the above-mentioned copying operation is reset by resetting the copy number memory, the voltage adjustment amount B is selected based on the notch selection data operated by the operator, and the correction amount Vp 0 × D is added to this. A developing bias voltage is set by adding and setting in the bias output memory (OUTB memory), and this developing bias voltage is set in the output port PB2 and applied to the developing sleeve 4a or 4b of the developing device 4A or 4B.

なお、上記実施例では、2個の現像装置が装備されて
いる場合について説明したが、フルカラー複写機のよう
に3個、もしくはそれ以上の現像装置が装備されている
場合も同様に制御させることができる。ところで、上記
実施例では感光体残留電位の上昇に伴なう地汚れ発生を
防止するために、現像装置の現像バイアス電圧を補正す
る例を示したが、帯電器の帯電グリッド電圧、もしくは
露光器の露光電圧のいずれか、あるいはそれらを組み合
わせて補正することで感光体ドラム1の帯電量、露光量
のいずれか、あるいはこれらの組合せを補正するように
してもよい。ここで、帯電グリッド電圧、現像バイアス
電圧、および露光電圧は、たとえば第10図に示すよう
に、感光体残留電位の上昇率、すなわち、顕像パターン
検知センサ5の顕像パターン検知時の検知レベル(VS
R)と、感光体の非現像域検知時の検知レベル(VSG)と
の比に応じてステップ状に上昇させて補正される。
In the above embodiment, the case where two developing devices are installed has been described, but the same control is performed when three or more developing devices are installed as in a full-color copying machine. You can By the way, in the above-mentioned embodiment, the example in which the developing bias voltage of the developing device is corrected in order to prevent the occurrence of the background stain due to the rise of the residual potential of the photoconductor is shown. It is also possible to correct any one of the exposure voltage, the exposure voltage, or a combination thereof to correct any one of the charge amount and the exposure amount of the photosensitive drum 1, or a combination thereof. Here, the charging grid voltage, the developing bias voltage, and the exposure voltage are, for example, as shown in FIG. 10, the rate of increase in the residual potential of the photosensitive member, that is, the detection level when the visible image pattern detection sensor 5 detects the visible image pattern. (VS
R) and the detection level (VSG) at the time of detection of the non-developed area of the photoconductor are increased in steps and corrected.

(効果) 以上のように、本発明によれば、それぞれ異なる色の
トナーを収納した複数の現像装置を選択的にセットし、
感光体上に形成した静電潜像を前記セットした現像装置
により現像してトナー像を形成し、当該トナー像を転写
紙上に形成することにより、前記複数の現像装置をそれ
ぞれ用いた複数の画像形成を行う多色画像形成装置の残
留電位補正方法において、前記複数の現像装置のうち特
定の一色のトナーを有する現像装置の現像バイアスを、
前記感光体の除電後の残留電位を現像し得る値に設定し
て、前記感光体上に残留電位に応じた顕像パターンを前
記特定の一色のトナーを有する現像装置を用いて作成
し、前記顕像パターンの濃度を光学的検出手段により検
出して、この検出信号に基づいて、前記多色画像形成装
置の前記複数の現像装置をそれぞれ用いる複数の画像形
成の各画像形成条件を補正するので、それぞれ異なる色
のトナーを収納した複数の現像装置を選択的にセットし
て画像形成を行う多色画像形成装置において、感光体残
留電位による地肌汚れを防止することができ、かつ、ト
ナーの特性により影響されて純粋に感光体残留電位を検
出できなくなることを防止することができる。
(Effects) As described above, according to the present invention, a plurality of developing devices containing toners of different colors are selectively set,
The electrostatic latent image formed on the photoconductor is developed by the developing device set as described above to form a toner image, and the toner image is formed on the transfer paper, thereby forming a plurality of images using the plurality of developing devices, respectively. In the residual potential correction method for a multi-color image forming apparatus for forming, a developing bias of a developing device having a toner of a specific one of the plurality of developing devices is
The residual potential after charge removal of the photoconductor is set to a value at which development is possible, and a visible image pattern corresponding to the residual potential is created on the photoconductor using the developing device having the toner of the specific one color, Since the density of the visible image pattern is detected by the optical detection means, and based on this detection signal, the respective image forming conditions of the plurality of image formings respectively using the plurality of developing devices of the multicolor image forming apparatus are corrected. In a multi-color image forming apparatus that selectively sets a plurality of developing devices that store toners of different colors to form an image, it is possible to prevent background stains due to the residual potential of the photosensitive member, and It is possible to prevent that the residual potential of the photoconductor cannot be detected purely due to the influence of the above.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明を適用した複写機の例における感光体ド
ラム周辺と電源装置との接続を示すブロック図、第2a図
は第1図に示す高圧電源ユニットの回路構成を示す電気
回路図、第2b図は第2a図に示す装置の動作タイミングを
示すタイミングチャート、第2c図は第2b図の一部を拡大
して示すタイミングチャート、第3a図および第3b図は第
2a図に示すマイクロコンピュータの概略動作を示すフロ
ーチャート、第4a図,第4c図,第4e図,第4f図,第4g
図,第4h図,第4i図,第4j図,第4k図,第4l図,第4m図
および第4n図はそれぞれ第3a図又は第3b図に示す処理の
詳細を示すフローチャート、第4b図はタイマ割込み処理
を示すフローチャート、第4d図はタイミングパルスを示
す波形図、第5図は感光体残留電位とバイアス電圧との
関係を示す図、第6図は顕像パターン検知センサの出力
とトナー付着量との関係を示す図、第7図は第1図に示
す現像器を特定する動作を示すフローチャート、第8図
(a),(b)は現像バイアスおよび残留電位とトナー
付着量との関係を示す図、第9図は上記顕像パターン検
知センサの概略図、第10図は感光体残留電位の上昇率と
帯電グリッド電圧,現像バイアス電圧,露光電圧との関
係を示す図である。 1……感光体ドラム、2……帯電器、3……イレーサ、
4A,4B……現像器、4a,4b……現像スリーブ、5……顕像
パターン検出器、6……転写器、7……分離器、100…
…複写プロセスユニット、200……高圧電源ユニット。
FIG. 1 is a block diagram showing a connection between a photosensitive drum and a power supply device in an example of a copying machine to which the present invention is applied, and FIG. 2a is an electric circuit diagram showing a circuit configuration of a high voltage power supply unit shown in FIG. 2b is a timing chart showing the operation timing of the device shown in FIG. 2a, FIG. 2c is a timing chart showing a part of FIG. 2b in an enlarged manner, and FIGS. 3a and 3b are shown in FIG.
Flow chart showing the schematic operation of the microcomputer shown in FIG. 2a, FIG. 4a, FIG. 4c, FIG. 4e, FIG. 4f, and FIG.
Figure, Figure 4h, Figure 4i, Figure 4j, Figure 4k, Figure 4l, Figure 4m, and Figure 4n are flow charts showing details of the processing shown in Figure 3a or Figure 3b, respectively. Is a flow chart showing the timer interruption process, FIG. 4d is a waveform diagram showing timing pulses, FIG. 5 is a diagram showing the relationship between the residual potential of the photoconductor and the bias voltage, and FIG. 6 is the output of the visible image pattern detection sensor and toner. FIG. 7 is a flow chart showing the operation for identifying the developing device shown in FIG. 1, and FIGS. 8 (a) and 8 (b) are graphs showing the developing bias and the residual potential and the toner adhesion amount. FIG. 9 is a diagram showing the relationship, FIG. 9 is a schematic diagram of the above-mentioned visible image pattern detection sensor, and FIG. 10 is a diagram showing the relationship between the rate of increase in the residual potential of the photoconductor and the charging grid voltage, developing bias voltage, and exposure voltage. 1 ... photosensitive drum, 2 ... charger, 3 ... eraser,
4A, 4B ... Developing device, 4a, 4b ... Developing sleeve, 5 ... Visual image pattern detector, 6 ... Transfer device, 7 ... Separator, 100 ...
… Copier process unit, 200 …… High-voltage power supply unit.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−221856(JP,A) 特開 昭59−55465(JP,A) 特開 昭57−207264(JP,A) 特開 昭60−189766(JP,A) 特開 昭61−245177(JP,A) 特開 昭57−207264(JP,A) 特開 昭59−133564(JP,A) 特開 昭57−200054(JP,A) 特開 昭60−45278(JP,A) 特開 昭61−124973(JP,A) 特開 昭60−131574(JP,A) 特開 昭59−13250(JP,A) 特開 昭63−95471(JP,A) ─────────────────────────────────────────────────── ─── Continuation of front page (56) Reference JP-A-58-221856 (JP, A) JP-A-59-55465 (JP, A) JP-A-57-207264 (JP, A) JP-A-60- 189766 (JP, A) JP 61-245177 (JP, A) JP 57-207264 (JP, A) JP 59-133564 (JP, A) JP 57-200054 (JP, A) JP 60-45278 (JP, A) JP 61-124973 (JP, A) JP 60-131574 (JP, A) JP 59-13250 (JP, A) JP 63-95471 (JP, A)

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】それぞれ異なる色のトナーを収納した複数
の現像装置を選択的にセットし、感光体上に形成した静
電潜像を前記セットした現像装置により現像してトナー
像を形成し、当該トナー像を転写紙上に形成することに
より、前記複数の現像装置をそれぞれ用いた複数の画像
形成を行う多色画像形成装置の残留電位補正方法におい
て、前記複数の現像装置のうち特定の一色のトナーを有
する現像装置の現像バイアスを、前記感光体の除電後の
残留電位を現像し得る値に設定して、前記感光体上に残
留電位に応じた顕像パターンを前記特定の一色のトナー
を有する現像装置を用いて作成し、前記顕像パターンの
濃度を光学的検出手段により検出して、この検出信号に
基づいて、前記多色画像形成装置の前記複数の現像装置
をそれぞれ用いる複数の画像形成の各画像形成条件を補
正することを特徴とする残留電位補正方法。
1. A plurality of developing devices respectively containing toners of different colors are selectively set, and an electrostatic latent image formed on a photoconductor is developed by the set developing devices to form a toner image. In the residual potential correction method for a multicolor image forming apparatus, which forms a plurality of images using the plurality of developing devices by forming the toner image on transfer paper, a method for correcting a specific color of the plurality of developing devices. The developing bias of the developing device having toner is set to a value capable of developing the residual potential after the charge removal of the photoconductor to develop a visible image pattern corresponding to the residual potential on the photoconductor with the toner of the specific one color. It is created by using the developing device having the above, the density of the visible image pattern is detected by the optical detecting means, and the plurality of developing devices of the multicolor image forming apparatus are used based on the detection signal. Residual potential correction method characterized by correcting the respective image forming conditions in the number of image forming.
【請求項2】特許請求の範囲第1項記載の残留電位補正
方法において、前記特定の一色のトナーが黒色トナーで
あることを特徴とする残留電位補正方法。
2. The residual potential correction method according to claim 1, wherein the toner of the specific one color is black toner.
JP61289805A 1986-12-05 1986-12-05 Residual potential controller Expired - Lifetime JP2532072B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP61289805A JP2532072B2 (en) 1986-12-05 1986-12-05 Residual potential controller
US07/128,923 US4870460A (en) 1986-12-05 1987-12-04 Method of controlling surface potential of photoconductive element
GB8728574A GB2200325B (en) 1986-12-05 1987-12-07 Method of controlling surface potential of photoconductive element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61289805A JP2532072B2 (en) 1986-12-05 1986-12-05 Residual potential controller

Publications (2)

Publication Number Publication Date
JPS63142368A JPS63142368A (en) 1988-06-14
JP2532072B2 true JP2532072B2 (en) 1996-09-11

Family

ID=17747993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61289805A Expired - Lifetime JP2532072B2 (en) 1986-12-05 1986-12-05 Residual potential controller

Country Status (1)

Country Link
JP (1) JP2532072B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5822625B2 (en) * 2011-09-30 2015-11-24 キヤノン株式会社 Color image forming apparatus

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57207264A (en) * 1981-06-15 1982-12-18 Canon Inc Color electrophotographic copier
JPS58221856A (en) * 1982-06-18 1983-12-23 Ricoh Co Ltd Image density control method
JPS5955465A (en) * 1982-09-24 1984-03-30 Ricoh Co Ltd Image density control device
JPS60189766A (en) * 1984-03-09 1985-09-27 Ricoh Co Ltd Image density controller
JPH0642109B2 (en) * 1985-04-23 1994-06-01 ミノルタカメラ株式会社 Automatic toner concentration controller

Also Published As

Publication number Publication date
JPS63142368A (en) 1988-06-14

Similar Documents

Publication Publication Date Title
US4870460A (en) Method of controlling surface potential of photoconductive element
JPH0310100B2 (en)
EP0589135A2 (en) Image forming apparatus and method of manufacturing the same
EP0438265A2 (en) Color image forming apparatus
JP2532073B2 (en) Residual potential correction method
JP2532072B2 (en) Residual potential controller
US4837600A (en) Recording apparatus
US4922293A (en) Control system for an image forming apparatus
JPH0820783B2 (en) Photoconductor potential control method
JPS6420575A (en) Multicolor copying machine
EP0531053B1 (en) Tri-level imaging apparatus
JPH0419766A (en) Toner concentration controller for image forming device
JP2942638B2 (en) Image forming device
JPH04204459A (en) Recording device, recording device control device, and method thereof
JPS61203481A (en) developing device
JPH06282166A (en) Electrophotographic device
JP2002153075A (en) Power supply and output voltage control method
JPS63142369A (en) Photoreceptor potential control device
JPS649478A (en) Image forming device
JPS57119378A (en) Multicolor electrophotographic method
JP2752678B2 (en) Image forming method
JP3033832B2 (en) Imaging device
JPS6291967A (en) Controller for copying machine
JPS62150363A (en) Printer
JPH04145455A (en) Image quality adjusting parameter setting device for image forming device using photosensitive unit

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term