Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2532371B2 - Displacement measurement circuit - Google Patents
[go: Go Back, main page]

JP2532371B2 - Displacement measurement circuit - Google Patents

Displacement measurement circuit

Info

Publication number
JP2532371B2
JP2532371B2 JP60216736A JP21673685A JP2532371B2 JP 2532371 B2 JP2532371 B2 JP 2532371B2 JP 60216736 A JP60216736 A JP 60216736A JP 21673685 A JP21673685 A JP 21673685A JP 2532371 B2 JP2532371 B2 JP 2532371B2
Authority
JP
Japan
Prior art keywords
circuit
signal
displacement amount
storage
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60216736A
Other languages
Japanese (ja)
Other versions
JPS6275315A (en
Inventor
悟 折井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sokkisha Co Ltd
Original Assignee
Sokkisha Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sokkisha Co Ltd filed Critical Sokkisha Co Ltd
Priority to JP60216736A priority Critical patent/JP2532371B2/en
Publication of JPS6275315A publication Critical patent/JPS6275315A/en
Application granted granted Critical
Publication of JP2532371B2 publication Critical patent/JP2532371B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は磁気スケールと磁気ヘッドとの相対的変位
量を電気的に読み取り、その変位を搬送波の位相変位と
して得る位相変調方式において、位相変調信号の周期位
相を測定しないで位相変調信号の特定位置を測定する変
位量測定回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Industrial application] The present invention relates to a phase modulation method in which a relative displacement amount between a magnetic scale and a magnetic head is electrically read and the displacement is obtained as a phase displacement of a carrier wave. The present invention relates to a displacement amount measuring circuit that measures a specific position of a phase modulation signal without measuring the periodic phase of the signal.

[従来の技術] 長さまたは角度の測定をするために、相対的に移動す
る物体間の相対的変位量を電気的に計測する方法として
は、基準目盛と変位量センサーを設け、その変位量を電
気的に読み取り変位を搬送波の位相変位として得る位相
変調方式の変位量変換装置には光学スケール,インダク
トシン,磁気スケール等がある。
[Prior Art] As a method of electrically measuring a relative displacement amount between relatively moving objects in order to measure a length or an angle, a reference scale and a displacement amount sensor are provided to measure the displacement amount. There are optical scales, inductosyns, magnetic scales, and the like in the phase modulation type displacement amount conversion device for electrically reading the displacement as the phase displacement of the carrier wave.

[発明が解決しようとする問題点] 従来より行なわれている磁気スケールを用いた位相変
調方式の変位量測定装置における内挿処理方法は位相変
調信号の位相を順次測定し、隣接する測定サンプルにお
ける位相を比較判定することにより変位量を得ていた。
しかし、この方法では位相を測定するためには最大位相
変調信号の1周期分の時間を必要とするため、 (tは時間,λは記録波長,xは相対変位量,Sはxn+1−xn
の逆の符号を示す。) (1)と(2)の処理を行なうことにより、サンプル
タイムtからt+1の間における磁束応答型ヘッドの相
対変位量xtを求め、この処理を順次行ない、 を求めるとサンプル周期t=0からt=nまでの磁気ス
ケールと磁束応答型ヘッドの相対移動量が求まり、この
値を表示装置に送り移動量を表示するという一連の処理
において、上記(1),(2),(3)の処理を行なう
ための時間がなくなってしまう。
[Problems to be Solved by the Invention] An interpolation processing method in a phase modulation type displacement amount measuring apparatus using a magnetic scale, which has been conventionally performed, sequentially measures the phases of the phase modulation signals and detects the adjacent measurement samples. The displacement amount was obtained by comparing and determining the phases.
However, this method requires a period of one cycle of the maximum phase modulation signal to measure the phase, (T is time, λ is recording wavelength, x is relative displacement, S is x n + 1 −x n
The opposite sign of is shown. ) By performing the processes (1) and (2), the relative displacement amount x t of the magnetic flux response head between the sample time t and t + 1 is obtained, and this process is sequentially performed. Is obtained, the relative movement amount of the magnetic scale and the magnetic flux response type head from the sampling period t = 0 to t = n is obtained, and this value is sent to the display device to display the movement amount. , (2), (3) processing time is lost.

これを解決するため従来の方式では位相測定を位相変
調信号の1周期毎に位相測定を行ない次の周期で信号処
理を行なっていた。しかしながら、信号処理の周期は測
定を行なっていないため速度変動が有る場合誤差を生
じ、高精度測定に不向きであった。これを避けるために
ゲート回路,カウンター回路を2系統持たざるを得ず回
路処理が複雑になり、また、基本的に位相を測定する原
理から、参照信号を得る分周器,位相比較器,ゲート回
路およびカウンター回路を持たざるを得ずこれが回路を
複雑にする要因となっていた。
In order to solve this, in the conventional method, the phase measurement is performed every cycle of the phase modulation signal, and the signal processing is performed in the next cycle. However, since the signal processing cycle is not measured, an error occurs when there is a speed fluctuation, which is not suitable for high-accuracy measurement. In order to avoid this, there is no choice but to have two systems of a gate circuit and a counter circuit, which complicates the circuit processing, and basically, from the principle of measuring a phase, a frequency divider, a phase comparator, and a gate that obtain a reference signal. It had to have a circuit and a counter circuit, which was a factor that complicates the circuit.

なお、位相変調信号方式の変位量測定器では位相変調
信号の周期を測定する方法も知られているが、これも、
上記の理由で高精度の変位測定には不向きであり、回路
も複雑となってしまう欠点があった。
In addition, a method of measuring the period of the phase modulation signal is also known in the displacement measuring instrument of the phase modulation signal method, but this also
For the above reasons, it is not suitable for highly accurate displacement measurement, and has a drawback that the circuit becomes complicated.

[問題点を解決するための手段] この発明は、上記の問題を解決するためになされたも
のであって、その目的とするところは、位相変調方式の
変位量測定方法において位相測定,周期測定を行なうこ
となく、時刻tを測定することにより、簡単な回路構成
で高精度測定する変位量測定回路を提供するものであ
る。即ち移動する物体間の相対的な変位量を検出して、
これを位相変調信号に変換する変換手段と位相変調信号
の周波数のN倍の信号を得る基準信号発生手段と、この
基準信号発生手段の信号によって計時するN進計時回路
と、この回路の値を記憶する記憶回路と、この記憶回路
に位相変調信号の一定位置を記憶信号として与える記憶
信号発生回路と記憶回路の出力と記憶信号発生回路の出
力を入力して演算処理する手段を夫々備え、記憶信号発
生回路の信号により、N進計時回路の値を位相変調信号
の周期毎に記憶回路に記憶させ、記憶信号の指令によ
り、記憶回路の内容を演算処理手段に取り込んである周
期nにおける記憶回路の値tnと次の周期の値n+1の値
tn+1とし、ある周期nから次の周期のn+1における最
大変位量を±N/2以下としたときに、 |tn+1−tn|≦N/2のときには |tn+1−tn|>N/2のときには xn=ΣΔxn Δxnには(15−1)式で示した の係数が付くが一般には1とするように値を選ぶため となる判別演算処理を行なって相対変位量xnを求めるも
のである。
[Means for Solving Problems] The present invention has been made to solve the above problems, and an object thereof is to perform phase measurement and period measurement in a displacement amount measuring method of a phase modulation method. The present invention provides a displacement amount measuring circuit for highly accurate measurement with a simple circuit configuration by measuring the time t without performing. That is, by detecting the relative displacement between moving objects,
The conversion means for converting this into a phase modulated signal, the reference signal generating means for obtaining a signal N times the frequency of the phase modulated signal, the N-advance timekeeping circuit for timing with the signal of this reference signal generating means, and the value of this circuit A storage circuit for storing, a storage signal generation circuit for giving a fixed position of the phase modulation signal as a storage signal to the storage circuit, a means for inputting the output of the storage circuit and the output of the storage signal generation circuit, and performing arithmetic processing, respectively. The value of the N-advance timekeeping circuit is stored in the storage circuit by the signal of the signal generation circuit in each cycle of the phase modulation signal, and the storage circuit in the cycle n in which the content of the storage circuit is taken into the arithmetic processing means in accordance with the command of the storage signal. Value of t n and value of next cycle n + 1 value
When t n + 1 and the maximum displacement amount from a certain cycle n to n + 1 of the next cycle is ± N / 2 or less, when | t n + 1 −t n | ≦ N / 2, When | t n + 1 −t n |> N / 2, x n = ΣΔx n Δx n is shown in equation (15-1) The coefficient of is attached, but in general the value is chosen to be 1. The relative displacement amount x n is obtained by performing the discriminating calculation process.

[実施例] 以下に図面を参照してこの発明の実施例を説明するこ
とにする。
Embodiments Embodiments of the present invention will be described below with reference to the drawings.

第1図において磁気スケール20は棒状等の磁気媒体に
一定波長λの目盛が記録されている。この磁気スケール
20に対し、磁束応答型ヘッド21,22を間隔(n±1/4)λ
(但しnは0,1,2,3…)で設置する。このような磁気ス
ケールユニットにおいて磁束応答型ヘッド21の励磁巻線
に位相変調信号の搬送波角周波数ωのN倍(Nは磁気
スケールの波長λを内挿しようとしている内挿数)を発
振する発振器23からの信号をN/2に分周する分周回路24
を経て電力増幅器25を介して前記励磁信号を供給する。
一方磁束応答型ヘッド22へ励磁信号を供給する電力増幅
器27にはπ/4だけ移相させる移相器26を介して信号を供
給している。このようにして磁束応答型ヘッド21よりの
信号、 および磁束応答型ヘッド22よりの信号、 が得られる。A1,A2は定数,tは時間,λは記録波長,xは
磁気スケールと磁気ヘッドの相対変位量とする。上記の
式(4),(5)の出力電圧e1,e2を混合増幅回路28に
おいて振幅A1=A2=Aの状態で、混合した後この混合増
幅回路28の出力より、搬送波角周波数ωの基本角周波
数のみを取り出す帯域フィルタ29を通過させて、式
(4)と式(5)とから、 の出力信号が得られる。この信号をパルス化回路30でパ
ルス化する。ここまでが磁気スケールを使用した変位変
換装置である。この装置の出力信号は(6)式に示した
位相変調信号をパルス化したパルス波形e4である。
In FIG. 1, the magnetic scale 20 is a rod-shaped magnetic medium on which graduations of a constant wavelength λ are recorded. This magnetic scale
20, the magnetic flux response type heads 21 and 22 are spaced (n ± 1/4) λ
(However, n is 0, 1, 2, 3 ...) In such a magnetic scale unit, the excitation winding of the magnetic flux response head 21 oscillates N times the carrier angular frequency ω 0 of the phase modulation signal (N is the number of interpolations for interpolating the wavelength λ of the magnetic scale). Divider circuit 24 that divides the signal from oscillator 23 into N / 2
Then, the excitation signal is supplied through the power amplifier 25.
On the other hand, a signal is supplied to a power amplifier 27 that supplies an excitation signal to the magnetic flux response head 22 through a phase shifter 26 that shifts the phase by π / 4. In this way, the signal from the magnetic flux response type head 21, And a signal from the magnetic flux response type head 22, Is obtained. A 1 and A 2 are constants, t is time, λ is the recording wavelength, and x is the relative displacement between the magnetic scale and the magnetic head. The output voltages e 1 and e 2 of the above equations (4) and (5) are mixed in the mixed amplifier circuit 28 in the state of the amplitude A 1 = A 2 = A, and then the carrier angle is calculated from the output of the mixed amplifier circuit 28. After passing through the bandpass filter 29 that extracts only the fundamental angular frequency of the frequency ω 0 , from Equation (4) and Equation (5), Is obtained. This signal is pulsed by the pulsing circuit 30. Up to here is the displacement conversion device using the magnetic scale. The output signal of this device is a pulse waveform e 4 obtained by pulsing the phase modulation signal shown in equation (6).

次に上記信号の処理について説明する。まずNω
角周波数を持った発振器23の出力(e5)をN進[Nは内
挿数(整数)]のカウンタ31のクロック端子に入力す
る。このN進カウンタ31は位相変調周波数の搬送波の1
周期で一巡するカウンタとなる。さらにこのN進カウン
タの出力はラッチ回路等からなる一時記憶回路32に導か
れる。この記憶回路32はパルス化回路30の出力e4の立上
りまたは立下り等一定の位置でN進カウンタ31の出力を
記憶するようにLOAD端子にはパルス化回路の出力e4が導
かれる。このLOAD端子の入力信号としては記憶回路32へ
の記憶動作が安定して行なわれるよう、パルス化信号e4
をN進カウンタ31のクロックすなわち発振器23の出力で
同期微分する同期化回路33の出力(e6)を入力してもよ
く、むしろこの方が好ましい。
Next, processing of the above signals will be described. First, the output (e 5 ) of the oscillator 23 having the angular frequency of Nω 0 is input to the clock terminal of the N-ary [N is an interpolation number (integer)] counter 31. This N-ary counter 31 is 1 of the carrier wave of the phase modulation frequency.
It becomes a counter that cycles once in a cycle. Further, the output of the N-ary counter is led to a temporary storage circuit 32 including a latch circuit and the like. The storage circuit 32 is output e 4 of pulsing circuit to the LOAD terminal to store the output of the N-ary counter 31 at the rising or falling or the like fixed position output e 4 of pulsing circuit 30 is derived. The pulsed signal e 4 is used as an input signal to the LOAD terminal so that the storage operation to the storage circuit 32 can be performed stably.
It is also possible to input the output (e 6 ) of the synchronizing circuit 33 for synchronously differentiating with the clock of the N-ary counter 31, that is, the output of the oscillator 23, and this is more preferable.

次に記憶回路32の出力は演算処理装置34に入力され
る。この演算処理装置34はマイクロコンピュータまたは
後述する記憶回路32の出力を処理する専用処理装置でも
よい。またこの演算処理装置34には同期回路33の出力が
接続されており、N進カウンタ31の最初の出力が記憶さ
れたことを演算処理装置34に知らせることができるよう
になっている。さらに演算処理装置34の出力には処理結
果を表示するための表示器35が接続されている。
Next, the output of the memory circuit 32 is input to the arithmetic processing unit 34. The arithmetic processing unit 34 may be a microcomputer or a dedicated processing unit for processing the output of the storage circuit 32 described later. Further, the output of the synchronizing circuit 33 is connected to the arithmetic processing unit 34 so that the arithmetic processing unit 34 can be informed that the first output of the N-ary counter 31 has been stored. Further, the output of the arithmetic processing unit 34 is connected to a display unit 35 for displaying the processing result.

以上のような回路構成について、第1図および第2図
参照のもとにその動作を説明する。搬送波の角周波数ω
=2πf0であるから、位相変調信号を、 とする。但し、f0は搬送波の周波数,eがenとなった時刻
をtn,そのときの磁気スケール20と磁束応答型ヘッド21,
22の相対変位量をxnとすると、 次の周期で出力eがenと同じになった時の出力をen+1
とする。
The operation of the above circuit configuration will be described with reference to FIGS. 1 and 2. Angular frequency of carrier wave ω
Since 0 = 2πf 0 , the phase modulation signal is And However, f 0 is the frequency of the carrier wave, the time when e becomes e n is t n , the magnetic scale 20 at that time and the magnetic flux response type head 21,
If the relative displacement of 22 is x n , The output when the output e becomes the same as e n in the next cycle is e n + 1
And

ここで、en=en+1となり、 (8)式の位相変調信号がenとなるときの位相角θは
一般的に、 2πk+θ 但し、kは整数、0≦θ<2πとなる。
Where e n = e n + 1 The phase angle θ when the phase modulation signal of Expression (8) becomes e n is generally 2πk + θ, where k is an integer and 0 ≦ θ <2π.

また、(9)式の位相変調信号がen+1=enとなる時の
位相角θは一般的に、 2π(k+1)+θ 但し、kは整数、0≦θ<2πとなる。
Further, the phase angle θ when the phase modulation signal of the equation (9) becomes e n + 1 = e n is generally 2π (k + 1) + θ, where k is an integer and 0 ≦ θ <2π.

故に、 で表わされる。Therefore, Is represented by

(11)−(10)を行なうと、 e3の位相変調信号の周期をT,搬送波(角周波数ω
の周期をT0,時刻tnからtn+1の間の相対変位量をΔxと
すると、tn+1+tnは、 tn+1−tn=T=T0+ΔT …(12−1) ΔTは位相変調信号の周期TのT0からの変化量 xn+1−xn=Δx …(12−2) (12−1),(12−2)式を(12)式に代入すると、 上式をΔxについて解くと、 上記(13)式より、tnからtn+1における相対変位量Δ
xは、その時間における位相変調信号の周期と搬送波の
周期の差ΔTすなわち、(12−1)式によりΔT=T−
T0が求まればよいことになる。N進カウンタ回路31はカ
ウントクロックとして、搬送波周波数f0のN倍(Nは、
1,2,3,……で内挿数とする)Nf0により計数されるN進
のカウンタ回路である。第3図のタイムチャートにおい
て位相変調信号の一定値、例えばパルス化された位相変
調信号の立上り点(イ)においてN進カウンタ回路31の
値を記憶回路32に記憶させたとする。その値をtnとする
と、tnは上述のように周波数Nf0により量子化されたN
進カウンタ回路31の値である。すなわち、N進カウンタ
回路31の値はカウントクロックNf0により、0,1,2,……
N−1の順序で計数し、再び0にもどる値をとるため、
0,1,2,……N−1の値のどれかの値となる。
(11)-(10), The period of the phase-modulated signal of e 3 is T, the carrier (angular frequency ω 0 )
Is T 0 and the relative displacement between time t n and t n + 1 is Δx, t n + 1 + t n is t n + 1 −t n = T = T 0 + ΔT (12− 1) ΔT is the amount of change in the period T of the phase modulation signal from T 0 x n + 1 −x n = Δx (12-2) Substituting equations (12-1) and (12-2) into equation (12), Solving the above equation for Δx, From the above equation (13), the relative displacement amount at t n + 1 from t n delta
x is the difference ΔT between the period of the phase modulation signal and the period of the carrier wave at that time, that is, ΔT = T− according to the equation (12-1).
It is only necessary to find T 0 . The N-ary counter circuit 31 uses as a count clock N times the carrier frequency f 0 (N is
It is an N-ary counter circuit which is counted by Nf 0 , which is an interpolation number in 1, 2, 3, .... In the time chart of FIG. 3, it is assumed that the constant value of the phase modulation signal, for example, the value of the N-ary counter circuit 31 is stored in the storage circuit 32 at the rising point (a) of the pulsed phase modulation signal. If the value is t n , t n is N quantized by the frequency Nf 0 as described above.
This is the value of the decimal counter circuit 31. That is, the value of the N-ary counter circuit 31 is 0 , 1, 2, ... By the count clock Nf 0.
Counting in the order of N-1 and taking a value that returns to 0 again,
It is one of the values 0, 1, 2, ... N-1.

次にeがtnと同じ値をとる次の位置つまり次の周期の
立上り(ロ)の位置でN進計時回路31の値を記憶させる
と、その値tn+1はtn+1=tn+(T0+ΔT)で表わされ
る。つまりその時間間隔tnからtn+1における周期T0+Δ
Tnに(イ)における時刻を加算したものとなる。(t0,T
nもNf0により量子化されているものとする)。
Next, when the value of the N-adic timing circuit 31 is stored at the next position where e takes the same value as t n , that is, the rising (b) position of the next cycle, the value t n + 1 is t n + 1 = It is represented by t n + (T 0 + ΔT). That is, the period T 0 + Δ from the time interval t n to t n + 1
It is the sum of T n and the time in (a). (T 0 , T
n is also quantized by Nf 0 ).

ところで、tn+1は上述のようなNf0で量子化されたN
進カウンタ回路31により測定されるため、T0より大とな
ることはできず実際には次のような値となる。
By the way, t n + 1 is N quantized by Nf 0 as described above.
Since it is measured by the decimal counter circuit 31, it cannot be larger than T 0 and actually has the following value.

tn+1={tn+(T0−ΔT)}MOD T0=tn+ΔTn {tn+(T0−ΔT)}MOD T0は{ }の値をT0で割
ったときの余りとする。
t n + 1 = {t n + (T 0 −ΔT)} MOD T 0 = t n + ΔT n {t n + (T 0 −ΔT)} MOD T 0 is the value of {} divided by T 0. Too much.

そこで、tn+1とtnとの差を求めると、 tn+1−tn=ΔT …(14) この(14)式より、N進カウンタ回路31のtnおよびt
n+1の差を求めることにより搬送波信号の周期T0との差
ΔTnを求めることができる。この値を(13)式に代入す
ることによりtnからtn+1までの時間における相対移動量
Δxnを求めることができる。
Therefore, when the difference between t n + 1 and t n is obtained, t n + 1 −t n = ΔT (14) From this equation (14), t n and t of the N-ary counter circuit 31 are calculated.
By obtaining the difference of n + 1 , the difference ΔT n with the period T 0 of the carrier signal can be obtained. The value (13) can be used to determine the relative amount of movement [Delta] x n in the time from t n to t n + 1 by substituting the equation.

tn+1,tnはカウントクロックNf0で係数されるN進カウ
ンターの値であるから、真の時間はtn+1,tnにカウント
ロックの周期1/Nf0を乗じなければならない。
Since t n + 1 , t n is the value of the N-ary counter which is counted by the count clock Nf 0 , t n + 1 , t n must be multiplied by the period 1 / Nf 0 of the count lock for the true time. .

故に、15式は、 λ/Nの値は一般には演算を簡単にするため1となるよ
うにするとよい。
Therefore, equation 15 is Generally, the value of λ / N should be set to 1 in order to simplify the calculation.

の時には、 Δx=−(tn+1−tn) …(15−2) 次に上記回路構成に具体的な数値を入れてさらに説明
すると搬送波周波数をf0=10kHz,記録波長λ=200μm,
内挿数N=200とする。
In the case of, Δx = − (t n + 1 −t n ) ... (15-2) Next, a concrete numerical value is put in the above circuit configuration for further explanation. The carrier frequency is f 0 = 10 kHz, the recording wavelength λ = 200 μm. ,
Interpolation number N = 200.

(15−1)式は tn+1,tnはカウンタ回路の値 従って、Δxn=−(tn+1−t1)となる。Equation (15-1) is Since t n + 1 and t n are values of the counter circuit, Δx n = − (t n + 1 −t 1 ).

N進カウンタ回路31はNf0=2MHzのクロックにより計
数される200進カウンタ回路となる。また同期微分回路3
3からは2MHzの同期信号により位相変調信号の立上りに
おいて、2MHzの1パルス分の信号がパルス化され出力
(e6)される。
The N-ary counter circuit 31 is a 200-ary counter circuit that counts with a clock of Nf 0 = 2 MHz. In addition, the synchronous differentiation circuit 3
From 3 at the rising edge of the phase modulation signal by the 2 MHz synchronizing signal, a signal of 2 MHz for one pulse is pulsed and output (e 6 ).

200進のカウンタ回路31は0より計時を始め、1,2,3…
199と増加した後、199を越えると0にもどり以後くり返
す。この周期は搬送波周波数f0=10kHzの周期100μsec
に等しい。このような状況の中で、今、ある時刻におい
て、同期微分回路の出力(e6)が記憶回路32に供給され
ると、そのときカウンタ回路31の出力が記憶回路32に取
り込まれる。この値tnは磁気スケール20と磁束応答型ヘ
ッド21,22の相対移動量が0ならば、つまり位相変調信
号の周期が変らなければ、次のタイミングにおいても同
じ値を取り込むことになる。もし磁気スケール20と磁束
応答型ヘッド21,22の相対変位が0でないとすると、次
の記憶タイミングで取り込む値tn+1とはtnとは異なる値
を取り込む。tnの値が小さくなる。つまりtn+1<tnとな
るとき、この方向を正の方向とする。逆に上記と反対の
方に動いたとすればtn+1>tnとなり、この方向を負とす
る。例えばt1が10という値であると仮定すると一測定同
期毎に1μmずつの正の方向に相対変位があったとする
と、 t1=10 t2= 9 t3= 8 t4= 7 になり、このとき、演算処理装置例えばマイクロコンピ
ュータは次のような処理を行なえばよい。まずt1を記憶
したとき、記憶指令がマイクロコンピュータに伝えられ
るから、その価をマイクロコンピュータのAレジスタに
格納する。次にt2を記憶したときには、その値t2をBレ
ジスタに記憶する。A,Bレジスタに値が入った時点でB
−Aの処理を行ない、その結果をCのレジスタに入れ
る。さらにCレジスタの値を積算するために、積算結果
の入っているDレジスタの内容に加算する。つまりC+
D→Dを行なう。さらに次の処理のためBレジスタの内
容をAレジスタに転送しておく。ここまで処理が終わっ
たら、次の値が記憶されたという信号がくるまで待機
し、もし信号が入力されたなら次の値t3をBレジスタに
入れ上記の処理を行なう。このようにして次々に処理を
行なえば、積算結果のDレジスタには、磁気スケール20
と磁束応答型ヘッド21,22の相対変位量が得られること
になる。ここで必要に応じてDレジスタの値を表示器35
に送れば相対変位量が表示される。
The 200-base counter circuit 31 starts counting from 0, 1, 2, 3, ...
After increasing to 199, when it exceeds 199, it returns to 0 and repeats thereafter. This cycle is 100 μsec with carrier frequency f 0 = 10 kHz
be equivalent to. Under such circumstances, when the output (e 6 ) of the synchronous differentiating circuit is supplied to the memory circuit 32 at a certain time, the output of the counter circuit 31 is taken into the memory circuit 32 at that time. If the relative movement amount of the magnetic scale 20 and the magnetic flux response type heads 21 and 22 is 0, that is, if the period of the phase modulation signal does not change, this value t n will be the same value at the next timing. If the relative displacement between the magnetic scale 20 and the magnetic flux response type heads 21 and 22 is not 0, the value t n + 1 captured at the next storage timing is different from t n . The value of t n becomes smaller. That is, when t n + 1 <t n , this direction is the positive direction. Conversely, if it moves in the opposite direction, t n + 1 > t n , and this direction is negative. For example, assuming that t 1 has a value of 10, if there is a relative displacement of 1 μm in each positive direction in each measurement synchronization, then t 1 = 10 t 2 = 9 t 3 = 8 t 4 = 7, At this time, the arithmetic processing device, for example, the microcomputer may perform the following processing. First, when t 1 is stored, a storage command is transmitted to the microcomputer, so the value is stored in the A register of the microcomputer. Next, when t 2 is stored, the value t 2 is stored in the B register. B when the value is entered in the A and B registers
-Process A, and put the result in the C register. Further, in order to integrate the value of the C register, it is added to the contents of the D register containing the result of integration. That is C +
Perform D → D. Further, the contents of the B register are transferred to the A register for the next processing. When the processing is completed up to this point, the system waits until a signal that the next value has been stored arrives, and if the signal is input, the next value t 3 is placed in the B register and the above processing is performed. If the processing is successively performed in this manner, the magnetic scale 20 is stored in the D register of the integration result.
And the relative displacement amount of the magnetic flux response type heads 21 and 22 can be obtained. If necessary, the value in the D register can be displayed on the display 35.
If sent to, the relative displacement amount is displayed.

上記のB−Aの処理で注意しなければならないこと
は、tnの値が順次増加または減少し、199から0へ、ま
たは0から199のように0を越えたときの処理である。
例えば、 t1=197 t2=198 Δx2=198−197=1 t3=199 Δx3=199−198=1 t4= 0 Δx4= 0−199=−199 t5= 1 Δx5= 1− 0=1 この例ではΔx4=−199μmとなり誤差を生じてしま
うことになる。これはN進カウンタ回路31の値が、 T4={T4+(T0−ΔT)}MOD T0 の値を測定していてオーバーフローを検出できないため
である。このような不都合を除くためには次のような処
理を行なえばよい。今、tnからtn+1の時間間隔の移動量
が±N/2以内とすると、 |tn+1−tn|≦N/2のときには |tn+1−tn|>N/2のときには 但し、Sは、tn+1−tnの逆符号つまり、 とすればよいのであり、以上により得たΔtnを順次累積
したものxnが、現在位置、 xn=ΣΔxn となる。
What must be noted in the processing of B-A above is the processing when the value of t n sequentially increases or decreases and then exceeds 0 such as 199 to 0 or 0 to 199.
For example, t 1 = 197 t 2 = 198 Δx 2 = 198-197 = 1 t 3 = 199 Δx 3 = 199-198 = 1 t 4 = 0 Δx 4 = 0-199 = −199 t 5 = 1 Δx 5 = 1−0 = 1 In this example, Δx 4 = −199 μm, resulting in an error. This is because the value of the N-ary counter circuit 31 measures the value of T 4 = {T 4 + (T 0 −ΔT)} MOD T 0 and overflow cannot be detected. In order to eliminate such inconvenience, the following processing may be performed. Now, if the amount of movement in the time interval from t n to t n + 1 is within ± N / 2, then | t n + 1 −t n | ≦ N / 2 When | t n + 1 −t n |> N / 2, However, S is the opposite sign of t n + 1 −t n , that is, And is than may be, is x n that sequentially accumulating the Delta] t n obtained by the above, the current position, and x n = ΣΔx n.

前記した上記実施例の変位量測定回路において、演算
処理装置に読出専用メモリーを用いtnとtn+1の組合せに
より、変位量を求める構成とした変位量測定回路とする
ことができる。また、上記実施例の変位量測定回路にお
いて、演算処理装置に読出専用メモリーとデジタル比較
器を用いることにより、高分解能の変位量検出をするこ
とが可能である。
In the displacement amount measuring circuit of the above-described embodiment, a read amount memory is used for the arithmetic processing unit, and the displacement amount measuring circuit can be configured to obtain the displacement amount by combining t n and t n + 1 . Further, in the displacement amount measuring circuit of the above embodiment, by using the read-only memory and the digital comparator in the arithmetic processing unit, it is possible to detect the displacement amount with high resolution.

さらに、上記実施例の変位量測定回路において、tn
tn+1の取り得ない組合せ個所に特殊なパターンを記録さ
せておき、速度オーバーとして変位量を検出することも
可能である。
Furthermore, in the displacement amount measuring circuit of the above embodiment, t n and
It is also possible to record a special pattern at a combination point where t n + 1 cannot be taken and detect the displacement amount as an overspeed.

[発明の効果] この発明は位相変調方式の変位量測定方法において、
位相を測定するためのカウンタのオーバーフローによる
不都合を除去することができ、簡単な回路構成によって
高精度の測定をすることができるものである。
[Advantages of the Invention] The present invention relates to a displacement amount measuring method using a phase modulation method,
It is possible to eliminate the inconvenience caused by the overflow of the counter for measuring the phase, and to perform highly accurate measurement with a simple circuit configuration.

【図面の簡単な説明】[Brief description of drawings]

第1図はこの発明の実施例のブロックダイヤグラム図、
第2図はこの発明の信号のタイミングチャート図、第3
図はこの発明の動作の一部を説明するタイミングチャー
ト図、第4図は従来例のブロックダイヤグラムである。 20……磁気スケール、21,22……磁束応答型ヘッド、31
……N進カウンタ回路、32……記憶回路、33……記憶信
号発生回路、34……演算処理回路。
FIG. 1 is a block diagram of an embodiment of the present invention,
FIG. 2 is a timing chart of signals of the present invention, and FIG.
FIG. 4 is a timing chart for explaining a part of the operation of the present invention, and FIG. 4 is a block diagram of a conventional example. 20 …… Magnetic scale, 21,22 …… Flux response type head, 31
... N-ary counter circuit, 32 ... memory circuit, 33 ... memory signal generation circuit, 34 ... arithmetic processing circuit.

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】相対的な変位量を検出して、周波数f0の位
相変調信号に変換する変換手段と該変換手段への入力信
号と同期し、かつ位相変調信号の周波数f0のN倍Nf0
信号を得る基準信号発生手段とNf0の周波数の基準信号
発生手段の信号により計時するN進カウンタ回路とN進
カウンタ回路の値を記憶する記憶回路と位相変調信号の
一定位置を検出して、その時点における上記N進カウン
タ回路の値を記憶させるために上記記憶回路に記憶信号
を与える記憶信号発生回路と記憶回路の出力と記憶信号
発生回路の出力を入力とする演算処理手段とを備え、記
憶信号発生回路の信号によりN進カウンタ回路の値を位
相変調信号の周期毎に記憶させ記憶信号の指令により記
憶回路の内容を演算処理手段に取り込みある周期nにお
ける記憶回路の値tnと次の周期n+1の値をtn+1としn
からn+1における最大変位量を±N/2としたとき、 |tn+1−tn|≦N/2のときにはΔxn=tn+1−tn |tn+1−tn|>N/2のときには Δxn=S{N−|tn+1−tn|} xn=ΣΔxn なる判別演算処理を行なって変位量xnを求めることを特
徴とする変位量測定回路。
[Claim 1] by detecting the relative displacement, synchronized with the input signal to the converting means and said converting means for converting a phase-modulated signal of a frequency f 0, and N times the frequency f 0 of the phase modulation signal detecting a predetermined position of the storage circuit and a phase modulation signal for storing the value of the N-ary counter circuit and the N-ary counter circuit for counting the signal of the reference signal generating means of the frequency of the reference signal generating means and nf 0 to obtain a signal of nf 0 And a storage signal generating circuit for giving a storage signal to the storage circuit for storing the value of the N-ary counter circuit at that time, and an arithmetic processing means for inputting the output of the storage circuit and the output of the storage signal generation circuit. The value of the N-ary counter circuit is stored by the signal of the storage signal generation circuit for each cycle of the phase modulation signal, and the content of the storage circuit is taken into the arithmetic processing means by the command of the storage signal and the value t of the storage circuit in a certain cycle n. n N the value of the next cycle n + 1 and t n + 1
To n + 1, the maximum displacement is ± N / 2, and | t n + 1 −t n | ≦ N / 2 Δx n = t n + 1 −t n | t n + 1 −t n |> When N / 2, Δx n = S {N− | t n + 1 −t n |} x n = ΣΔx n A displacement amount measuring circuit, characterized in that the displacement amount x n is obtained by performing the discrimination calculation process.
【請求項2】変位量測定回路において演算処理装置に読
出専用メモリーを用いtnとtn+1の組合せにより、変位量
を求める特許請求の範囲第1項記載の変位量測定回路。
2. The displacement amount measuring circuit according to claim 1, wherein the displacement amount measuring circuit uses a read-only memory as an arithmetic processing unit to obtain the displacement amount by a combination of t n and t n + 1 .
【請求項3】変位量測定回路において演算処理装置に読
出専用メモリーとデジタル比較器を用い高分解能の変位
量検出をする特許請求の範囲第1項,第2項記載の変位
量測定回路。
3. The displacement amount measuring circuit according to claim 1, wherein the displacement amount measuring circuit uses a read-only memory and a digital comparator in the arithmetic processing unit to detect the displacement amount with high resolution.
【請求項4】変位量測定回路においてtnとtn+1の取り得
ない組合せ個所に特殊なパターンを記録し、速度オーバ
ーとして変位量を検出する特許請求の範囲第1項,第2
項記載の変位量測定回路。
4. A displacement amount measuring circuit, wherein a special pattern is recorded at a combinational portion where t n and t n + 1 cannot be taken, and the displacement amount is detected as a speed overrun.
The displacement amount measuring circuit described in the item.
JP60216736A 1985-09-30 1985-09-30 Displacement measurement circuit Expired - Lifetime JP2532371B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60216736A JP2532371B2 (en) 1985-09-30 1985-09-30 Displacement measurement circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60216736A JP2532371B2 (en) 1985-09-30 1985-09-30 Displacement measurement circuit

Publications (2)

Publication Number Publication Date
JPS6275315A JPS6275315A (en) 1987-04-07
JP2532371B2 true JP2532371B2 (en) 1996-09-11

Family

ID=16693122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60216736A Expired - Lifetime JP2532371B2 (en) 1985-09-30 1985-09-30 Displacement measurement circuit

Country Status (1)

Country Link
JP (1) JP2532371B2 (en)

Also Published As

Publication number Publication date
JPS6275315A (en) 1987-04-07

Similar Documents

Publication Publication Date Title
US4817448A (en) Auto zero circuit for flow meter
JP2940559B2 (en) Displacement detector
US4433919A (en) Differential time interpolator
JPS58117461A (en) Speed detector
JP2675733B2 (en) Chemical sensing equipment
US4341995A (en) Velocity profile analyzer
JP2532371B2 (en) Displacement measurement circuit
EP0478785B1 (en) Apparatus for measuring wavelength of light by high precision detection of interference fringe
EP0660938B1 (en) Full and partial cycle counting apparatus and method
JPH0262186B2 (en)
RU1790801C (en) Device for measurement of movements
JPS6324273B2 (en)
JPH0136565B2 (en)
SU917107A1 (en) Method and device for measuring signal instantaneous value
JPH02298872A (en) Phase measuring circuit
JP2827446B2 (en) Motor speed detection method
SU1018067A1 (en) Aeromagnetometer
JPS6346648B2 (en)
JPS63172919A (en) Quadrature signal processor
SU811151A1 (en) Speed meter
JPS6017389A (en) Pulse counting device
JP2742831B2 (en) Displacement detector
SU1679399A1 (en) Meter of amplitude of harmonic signal
JPS61221661A (en) Measuring instrument for digital voltage variation rate
SU1350513A1 (en) Device for determining disbalance vector

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term