JP2532372B2 - High speed scanning charge transfer device - Google Patents
High speed scanning charge transfer deviceInfo
- Publication number
- JP2532372B2 JP2532372B2 JP60254129A JP25412985A JP2532372B2 JP 2532372 B2 JP2532372 B2 JP 2532372B2 JP 60254129 A JP60254129 A JP 60254129A JP 25412985 A JP25412985 A JP 25412985A JP 2532372 B2 JP2532372 B2 JP 2532372B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- charge transfer
- reference voltage
- transistor
- transfer device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、電荷転送装置、詳しくは、高速走査電荷転
送装置に用いることができる走査パルス発生装置に関す
るものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a charge transfer device, and more particularly to a scan pulse generator that can be used in a high speed scan charge transfer device.
従来の技術 近年、高速の走査パルス発生装置は、高速走査電荷転
送装置の転送用に要望が多く、転送速度の制御ができ、
かつ高速のものが望まれている。高速の走査パルスを発
生する場合、従来からインバーター回路を縦接続した、
いわゆる、自己走査パルス発生回路が多く用いられてい
る。2. Description of the Related Art In recent years, high-speed scanning pulse generators are in great demand for transfer in high-speed scanning charge transfer devices, and transfer speed control is possible.
And high speed is desired. When generating high-speed scanning pulses, inverter circuits have been connected vertically,
A so-called self-scanning pulse generation circuit is often used.
以下、図面を参照しながら、上述したような従来の自
己走査パルス発生装置について説明する。Hereinafter, the conventional self-scanning pulse generator as described above will be described with reference to the drawings.
第2図は、従来の自己走査パルス発生装置の回路図を
示すものである。同図において、(4−1)はインバー
タ、(4−2)は入力パルスを印加する入力端子、(4
−3)は1段目の出力端子、(4−4)は2段目の出力
端子である。FIG. 2 is a circuit diagram of a conventional self-scanning pulse generator. In the figure, (4-1) is an inverter, (4-2) is an input terminal for applying an input pulse, (4)
-3) is an output terminal of the first stage, and (4-4) is an output terminal of the second stage.
第3図は第2図の回路を動作させたときの入出力波形
を示すものである。同図において、たて軸は電圧でよこ
軸は時間を示す。(5−a)は入力端子(4−2)のパ
ルス波形、(5−b)は出力端子(4−3)のパルス波
形、(5−c)は出力端子(4−4)のパルス波形であ
る。(tD)はパルス遅延時間である。FIG. 3 shows input / output waveforms when the circuit of FIG. 2 is operated. In the figure, the vertical axis represents voltage and the horizontal axis represents time. (5-a) is a pulse waveform of the input terminal (4-2), (5-b) is a pulse waveform of the output terminal (4-3), (5-c) is a pulse waveform of the output terminal (4-4). Is. (T D ) is the pulse delay time.
以上のように構成された自己走査パルス発生装置につ
いて、以下その動作を説明する。The operation of the self-scanning pulse generator configured as described above will be described below.
まず入力端子(4−2)にパルス波形(5−a)を入
力すると、インバータ(4−1)を2段通過して出力端
子(4−3)にパルス波形(5−b)が出力される。こ
のとき、パルスの遅延時間(tD)はインバータ(4−
1)2段分の遅延時間になる。さらにパルスは次のイン
バータ(4−1)を2段通過して、出力端子(4−4)
にパルス波形(5−c)が出力され(このときのパルス
遅延時間(tD)もインバーダ(4−1)2段分にな
る)、順次パルスが走査されることになる。First, when the pulse waveform (5-a) is input to the input terminal (4-2), the pulse waveform (5-b) is output to the output terminal (4-3) after passing through the inverter (4-1) in two stages. It At this time, the delay time (t D ) of the pulse is
1) The delay time is two stages. Further, the pulse passes through the next inverter (4-1) in two stages, and the output terminal (4-4)
The pulse waveform (5-c) is output (the pulse delay time (t D ) at this time is also two stages of the inverter (4-1)), and the pulses are sequentially scanned.
発明が解決しようとする問題点 しかしながら、上記のような従来の構成では、パルス
間隔すなわちパルス遅延時間(tD)はインバータ(4−
1)の遅延時間特性で決定され、インバータ(4−1)
の遅延時間よりもパルス間隔を短くすることができない
という欠点を有していた。また、インバータ(4−1)
は常に偶数番目もしくは奇数番目のどちらかがすべてON
状態になるため、この走査パルス発生装置において消費
電力が多くなるという欠点を有していた。DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention However, in the above-described conventional configuration, the pulse interval, that is, the pulse delay time (t D ) is determined by the inverter
The inverter (4-1) is determined by the delay time characteristic of 1).
It has a drawback that the pulse interval cannot be made shorter than the delay time. In addition, the inverter (4-1)
Always turns on either even or odd number
Therefore, this scanning pulse generator has a drawback that power consumption increases.
本発明は上記欠点に鑑み、パルス間隔すなわちパルス
遅延時間(tD)をインバータの遅延時間に制限されず任
意に変えることができるとともに、低消費電力で駆動す
ることのできる高速走査電荷転送装置を提供するもので
ある。In view of the above-mentioned drawbacks, the present invention provides a high-speed scanning charge transfer device capable of arbitrarily changing the pulse interval, that is, the pulse delay time (t D ) without being limited by the delay time of the inverter and capable of driving with low power consumption. It is provided.
問題点を解決するための手段 上記問題点を解決するために、本発明の高速走査電荷
転送装置は、電荷転送装置の電荷転送手段に結合された
走査パルス発生手段として、複数の基準電圧点を有する
基準電圧発生部とパルス発生部とで単位回路が構成さ
れ、前記パルス発生部は、制御端子が前記基準電圧発生
部の一つの基準電圧点に接続されるとともに、入力端子
がパルス入力端子に接続されたトランジスタと、このト
ランジスタの出力端子と接地点との間に接続されたコン
デンサと、前記トランジスタの出力端子に接続されたイ
ンバータとによって構成され、複数の前記単位回路が縦
続接続され、各パルス発生部の前記各トランジスタの入
力端子が共通に前記パルス入力端子に接続され、前記基
準電圧発生部の基準電圧点が前記単位回路ごとに所定の
電圧差をおいて順次電圧設定されたものである。Means for Solving the Problems In order to solve the above problems, the high-speed scanning charge transfer device according to the present invention uses a plurality of reference voltage points as the scanning pulse generating means coupled to the charge transfer means of the charge transfer device. A unit circuit is composed of the reference voltage generating section and the pulse generating section, and the pulse generating section has a control terminal connected to one reference voltage point of the reference voltage generating section and an input terminal connected to a pulse input terminal. A connected transistor, a capacitor connected between the output terminal of this transistor and a ground point, and an inverter connected to the output terminal of the transistor, and a plurality of the unit circuits are connected in cascade, The input terminals of the respective transistors of the pulse generator are commonly connected to the pulse input terminal, and the reference voltage point of the reference voltage generator is provided for each unit circuit. The voltages are sequentially set with a predetermined voltage difference.
作用 この構成によって、電荷転送のパルスタイミングを任
意に変えることができ、もって、高速走査電荷転送装置
を提供可能となる。また、従来の自己走査パルス発生装
置に用いられたインバータ方式のように奇数番目もしく
は偶数番目のどちらかがすべてON状態になるようなこと
がないので、高速走査にもかかわらず、電荷転送装置の
低消費電力での駆動が可能となる。Action With this configuration, the pulse timing of the charge transfer can be changed arbitrarily, and thus a high-speed scanning charge transfer device can be provided. In addition, unlike the inverter method used in the conventional self-scanning pulse generator, neither the odd-numbered or the even-numbered are all turned on. Driving with low power consumption is possible.
実施例 以下、本発明の実施例について、図面を参照しながら
説明する。Embodiments Hereinafter, embodiments of the present invention will be described with reference to the drawings.
第1図は、本発明の実施例高速走査電荷転送装置に用
いる走査パルス発生装置の概略図を示すものである。同
図において、(E)は基準電圧発生部としての基準電圧
発生用電源、(R)は基準電圧を得るための分圧抵抗で
ある。(1)は入力端子としての入力パルス印加端子で
ある。また(2)はMOSFFT、(3)はコンデンサ、
(4)はコンデンサ(3)の電位を検出して反転するイ
ンバータで、これらMOSFET(2)、コンデンサ(3)お
よびインバータ(4)によりパルス発生部(5)を構成
している。また基準電圧発生用電源(E)とパルス発生
部(5)とで単位回路(7)が構成され、各単位回路
(7)はそれぞれ、互いに、時系列的に縦続接続されて
いる。FIG. 1 is a schematic diagram of a scanning pulse generator used in a high speed scanning charge transfer device according to an embodiment of the present invention. In the figure, (E) is a reference voltage generating power source as a reference voltage generating unit, and (R) is a voltage dividing resistor for obtaining the reference voltage. (1) is an input pulse applying terminal as an input terminal. Also, (2) is a MOSFFT, (3) is a capacitor,
(4) is an inverter that detects and inverts the potential of the capacitor (3), and these MOSFET (2), capacitor (3), and inverter (4) form a pulse generator (5). Further, the reference voltage generating power source (E) and the pulse generating section (5) constitute a unit circuit (7), and the respective unit circuits (7) are connected to each other in a time series connection.
(VG1)〜(VG3)は各MOSFET(2)のゲート電圧で、そ
れぞれ、 VG1=(3R/4R)・E=(3/4)・E VG2=(2R/4R)・E=(1/2)・E VG3=(R/4R)・E=(1/4)・E となる。また、(ID1)〜(ID3)は、それぞれ、各コン
デンサ(3)へ流れ込むドレイン電流であり、このドレ
イン電流(ID1)〜(ID3)は、一般に次式で表わされ、
それぞれ、各ゲート電圧(VG1)〜(VG3)に依存する。(V G1 )-(V G3 ) is the gate voltage of each MOSFET (2), and V G1 = (3R / 4R) ・ E = (3/4) ・EVG2 = (2R / 4R) ・ E = (1/2) ・ EV G3 = (R / 4R) ・ E = (1/4) ・ E. Further, (I D1 ) to (I D3 ) are drain currents flowing into the respective capacitors (3), and the drain currents (I D1 ) to (I D3 ) are generally represented by the following equations,
Each depends on each gate voltage (V G1 ) to (V G3 ).
ここで(β)はトランジスタの利得係数、(VG)はゲ
ート電圧、(VT)はトランジスタのしきい値電圧、
(VD)はドレイン電圧である。 Where (β) is the gain coefficient of the transistor, (V G ) is the gate voltage, (V T ) is the threshold voltage of the transistor,
(V D ) is the drain voltage.
以上のように構成された高速走査電荷転送装置用の走
査パルス発生装置について、以下その動作を説明する。
まず入力パルス印加端子(1)にハイを印加すると、MO
SFET(2)を通じてコンデンサ(3)はドレイン電流
(ID)によって充電が開始される。このときのドレイン
電流(ID)は各ゲート電圧(VG)により決まる。やがて
各コンデンサ(3)の電位はインバータ(4)のしきい
値電圧(VT)に達する。このときの時間(TO)は次式に
より求まる。The operation of the scan pulse generator for the high speed scan charge transfer device configured as described above will be described below.
First, when high is applied to the input pulse application terminal (1), MO
Charging of the capacitor (3) is started by the drain current ( ID ) through the SFET (2). Drain current at this time (I D) is determined by the gate voltage (V G). Eventually, the potential of each capacitor (3) reaches the threshold voltage (V T ) of the inverter (4). The time (T O ) at this time is calculated by the following equation.
(i)式(ii)式より、 となる。 From equation (i) and equation (ii), Becomes
したがって、各インバータ(4)はドレイン電流
(ID)の差により順次反転するタイミングがシフトし、
走査パルスとして出力することができる。Therefore, in each inverter (4), the timing of successive inversion is shifted due to the difference in drain current (I D ),
It can be output as a scanning pulse.
なお、上記実施例ではMOSFET(2)のドレイン電流
(ID)によってコンデンサ(3)の充電時間を制御して
いたが、電圧によって電流を制御できるものであれば何
でもよく、MOSFETに代えて、例えばバイポーラトランジ
スタを用いることもできる。Although the charging time of the capacitor (3) is controlled by the drain current (I D ) of the MOSFET (2) in the above embodiment, any device that can control the current by the voltage may be used. For example, a bipolar transistor can be used.
発明の効果 以上のように本発明の高速走査電荷転送装置による
と、インバータの出力端子より出力される各々の出力パ
ルスのパルスタイミングを任意に変えることができると
ともに、低消費電力で駆動することができ、その実用的
効果は大なるものがある。As described above, according to the high-speed scanning charge transfer device of the present invention, it is possible to arbitrarily change the pulse timing of each output pulse output from the output terminal of the inverter and to drive with low power consumption. It can be done, and its practical effect is great.
第1図は本発明の実施例における走査パルス発生装置の
概略(回路)図、第2図は従来の走査パルス発生装置の
回路図、第3図は従来の走査パルス発生装置の各端子の
パルス波形を示す波形図である。 (E)……基準電圧発生用電源(基準電圧発生部)、
(1)……入力パルス印加端子(入力端子)、(5)…
…パルス発生部、(7)……単位回路。FIG. 1 is a schematic (circuit) diagram of a scanning pulse generator in an embodiment of the present invention, FIG. 2 is a circuit diagram of a conventional scanning pulse generator, and FIG. 3 is a pulse at each terminal of a conventional scanning pulse generator. It is a waveform diagram showing a waveform. (E) ... power supply for generating reference voltage (reference voltage generating section),
(1) ... Input pulse application terminal (input terminal), (5) ...
… Pulse generator, (7) …… Unit circuit.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭55−154819(JP,A) 特開 昭60−113521(JP,A) 実開 昭57−177299(JP,U) ─────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-55-154819 (JP, A) JP-A-60-113521 (JP, A) Actual development 57-177299 (JP, U)
Claims (2)
走査パルス発生手段として、複数の基準電圧点を有する
基準電圧発生部とパルス発生部とで単位回路が構成さ
れ、前記パルス発生部は、制御端子が前記基準電圧発生
部の一つの基準電圧点に接続されるとともに、入力端子
がパルス入力端子に接続されたトランジスタと、このト
ランジスタの出力端子と接地点との間に接続されたコン
デンサと、前記トランジスタの出力端子に接続されたイ
ンバータとによって構成され、複数の前記単位回路が縦
続接続され、各パルス発生部の前記各トランジスタの入
力端子が共通に前記パルス入力端子に接続され、前記基
準電圧発生部の基準電圧点が前記単位回路ごとに所定の
電圧差をおいて順次電圧設定されていることを特徴とす
る高速走査電荷転送装置。1. A unit circuit is constituted by a reference voltage generating section having a plurality of reference voltage points and a pulse generating section as a scanning pulse generating means coupled to a charge transfer means of a charge transfer device, and the pulse generating section is A transistor having a control terminal connected to one reference voltage point of the reference voltage generator and an input terminal connected to a pulse input terminal, and a capacitor connected between the output terminal of the transistor and a ground point. And an inverter connected to the output terminal of the transistor, the plurality of unit circuits are cascaded, the input terminal of each transistor of each pulse generation unit is commonly connected to the pulse input terminal, High-speed scanning charge transfer characterized in that the reference voltage points of the reference voltage generator are sequentially set with a predetermined voltage difference for each unit circuit. Location.
ジスタとのうちの一つであることを特徴とする特許請求
の範囲第1項記載の高速走査電荷転送装置。2. The high speed scanning charge transfer device according to claim 1, wherein the transistor is one of a MOSFET and a bipolar transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60254129A JP2532372B2 (en) | 1985-11-13 | 1985-11-13 | High speed scanning charge transfer device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60254129A JP2532372B2 (en) | 1985-11-13 | 1985-11-13 | High speed scanning charge transfer device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62114321A JPS62114321A (en) | 1987-05-26 |
| JP2532372B2 true JP2532372B2 (en) | 1996-09-11 |
Family
ID=17260624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60254129A Expired - Lifetime JP2532372B2 (en) | 1985-11-13 | 1985-11-13 | High speed scanning charge transfer device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2532372B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3078902B2 (en) * | 1990-11-26 | 2000-08-21 | 三菱電機株式会社 | Synchronous clock generation circuit |
| US5352933A (en) * | 1992-01-23 | 1994-10-04 | Tektronix, Inc. | High speed sample and hold signal generator |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55154819A (en) * | 1979-05-22 | 1980-12-02 | Toyota Central Res & Dev Lab Inc | Synchronizing signal generating circuit |
| JPS60102017A (en) * | 1983-11-09 | 1985-06-06 | Fujitsu Ltd | delay circuit |
| JPS60113521A (en) * | 1983-11-24 | 1985-06-20 | Fujitsu Ltd | Timing circuit |
-
1985
- 1985-11-13 JP JP60254129A patent/JP2532372B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62114321A (en) | 1987-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1237266B1 (en) | Semiconductor booster circuit | |
| EP0404124B1 (en) | Charge pump having pull-up circuit operating with two clock pulse sequences | |
| US4694206A (en) | Drive circuit for a power field effect transistor | |
| DE69619648T2 (en) | Method for controlling a power converter | |
| DE112016001759T5 (en) | SIGNAL TRANSMISSION CIRCUIT AND CONTROL DEVICE FOR SWITCHING ELEMENT | |
| JP2532372B2 (en) | High speed scanning charge transfer device | |
| JP2736121B2 (en) | Charge transfer device and solid-state imaging device | |
| JPH0622318B2 (en) | Pulse delay circuit | |
| JPS6331094Y2 (en) | ||
| EP1494197B1 (en) | Method for generating short-duration pulses on a plurality of columns or rows of a plasma display and device for implementing said method | |
| US4496852A (en) | Low power clock generator | |
| JPH09285132A (en) | Switched capacitor type DC-AC conversion method and converter | |
| JP3376140B2 (en) | Drive voltage pulse generator for solid-state imaging device | |
| EP0198254A1 (en) | Pulse width modifying circuit | |
| JPH0738440B2 (en) | Charge coupled device | |
| DE2924927A1 (en) | ELECTRONIC WATCH WITH A STEPPER MOTOR, PROVIDED WITH AN ALARM | |
| US20060256596A1 (en) | Dc/dc-rectifier with reduced losses | |
| JP2853115B2 (en) | Signal integration circuit | |
| JPS6331093Y2 (en) | ||
| JP3613886B2 (en) | L load drive | |
| JPH053668A (en) | Exciting pulse generating method for pulse transformer | |
| JP2656921B2 (en) | Chopper comparator | |
| SU1148098A1 (en) | Multichannel relaxation oscillator | |
| JPH06276724A (en) | Gate drive circuit | |
| JPH0471280B2 (en) |