JP2532942B2 - Bias circuit - Google Patents
Bias circuitInfo
- Publication number
- JP2532942B2 JP2532942B2 JP1127326A JP12732689A JP2532942B2 JP 2532942 B2 JP2532942 B2 JP 2532942B2 JP 1127326 A JP1127326 A JP 1127326A JP 12732689 A JP12732689 A JP 12732689A JP 2532942 B2 JP2532942 B2 JP 2532942B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- base
- emitter
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 （イ） 産業上の利用分野 本発明は、モノリシックIC内にて用いられる差動増幅
器の動作電流を作成するバイアス回路に関する。The present invention relates to a bias circuit that creates an operating current of a differential amplifier used in a monolithic IC.
（ロ） 従来の技術 特性の揃った一対のトランジスタを対称的に組み合わ
せることにより構成される差動増幅器は、モノリシック
IC内にてよく用いられる。例えば、文献“アナログICの
基本回路”（東京電機大学出版局発行）のP10に、基本
的な差動増幅器の構成が開示されている。この差動増幅
器は、差動対を構成する２個のトランジスタの両エミッ
タを結合し、この結合点に定電流源を接続することによ
り差動対に動作電流を供給する様に構成されている。(B) Conventional technology A differential amplifier constructed by symmetrically combining a pair of transistors with uniform characteristics is a monolithic
It is often used in IC. For example, P10 of the document "Basic circuit of analog IC" (published by Tokyo Denki University Press) discloses the configuration of a basic differential amplifier. This differential amplifier is configured to connect both emitters of two transistors forming a differential pair and connect a constant current source to this connection point to supply an operating current to the differential pair. .
ところで、前述の定電流源は、通常、定電流源トラン
ジスタと、これを作動させるバイアス回路により構成さ
れる。このバイアス回路として、広く賞用されているも
のとして、第４図の如き構成を有するものがある。ここ
で、このバイアス回路について簡単に説明する。By the way, the above-mentioned constant current source is usually composed of a constant current source transistor and a bias circuit for operating the same. As the bias circuit, one widely used is one having a configuration as shown in FIG. Here, this bias circuit will be briefly described.
差動増幅器（１）は、夫々のエミッタが結合された一
対のNPN形トランジスタ（Q1）（Q2）と、電源電圧（＋V
cc）線路とトランジスタ（Q2）のコレクタ間に挿入され
た負荷抵抗（RL）と、トランジスタ（Q1）（Q2）のエミ
ッタ接続点とアース間に挿入された定電流源用トランジ
スタ（Q3）にて構成される。ここで、トランジスタ（Q
1）（Q2）のベースには夫々、入力電圧（Vin）及びこれ
とは逆極性の（−Vin）が印加され、トランジスタ（Q
2）のコレクタより出力電圧（Vout）が取り出される。The differential amplifier (1) includes a pair of NPN transistors (Q1) and (Q2) each having an emitter coupled to each other, and a power supply voltage (+ V).
cc) The load resistance ( RL ) inserted between the line and the collector of the transistor (Q2) and the constant current source transistor (Q3) inserted between the emitter connection point of the transistor (Q1) (Q2) and ground. Consists of Where transistor (Q
1) The input voltage (Vin) and the opposite polarity (-Vin) are applied to the bases of (Q2), and
The output voltage (Vout) is taken out from the collector of 2).
一方、バイアス回路（２）は、電源電圧（＋Vcc）線
路とアース間に直列的に挿入された抵抗値（RB）の抵抗
（３）とトランジスタ（Q4）により構成され、トランジ
スタ（Q3）（Q4）のベース間を結合し、更にトランジス
タ（Q4）のベースとコレクタを結合することによって、
トランジスタ（Q3）（Q4）が所謂カレントミラー回路を
構成している。On the other hand, the bias circuit (2) is composed of a resistor (3) having a resistance value (R B ) and a transistor (Q4) inserted in series between the power supply voltage (+ Vcc) line and the ground, and the transistor (Q3) ( By connecting the bases of Q4), and further connecting the base and collector of the transistor (Q4),
The transistors (Q3) (Q4) form a so-called current mirror circuit.
上述の如く構成された差動増幅器（１）の利得（Ｇ）
は、差動対の特性より Ｇ＝gm・RL ……（ａ） となる。ここでgmは相互コンダクタンスであり、q:電子
の電荷（1.602×10-19c）、k:ボルツマン定数（1.38×1
0-23J/K）、T:絶対温度、I:動作電流（トランジスタ（Q
3）のコレクタ電流）とすると、 の関係が成り立つ。従って、利得（Ｇ）は、絶対温度
（Ｔ）、動作電流（Ｉ）、負荷抵抗（RL）で決定される
ことになる。Gain (G) of the differential amplifier (1) configured as described above
From the characteristics of the differential pair, G = g m · R L (a) Where g m is transconductance, q: electron charge (1.602 × 10 -19 c), k: Boltzmann constant (1.38 × 1
0-23 J / K), T: absolute temperature, I: operating current (transistor (Q
3) Collector current) The relationship is established. Therefore, the gain (G) is determined by the absolute temperature (T), operating current (I), and load resistance ( RL ).
動作電流（Ｉ）の電流量は、バイアス回路（２）によ
って決定され、トランジスタ（Q3）（Q4）が前述の如く
カレントミラー回路を構成しているので、トランジスタ
（Q4）のベース・エミッタ電圧を（VBE）とすると、動
作電流（Ｉ）は Ｉ＝（Vcc−VBE）/RB ……（ｃ） となる。そこで式（ｂ）（ｃ）を式（ａ）に代入して、 Ｇ＝｛（Vcc−VBE）・q/4kT｝・（RL/RB） ……（ｄ） が導出されることになる。ここで、モノリシックICで
は、抵抗の比精度は良いのでRL/RBは一定値となる。ま
た、4k/qも夫々定数であるため一定値となるので、利得
（Ｇ）は（Vcc−VBE）/Tに依存して変化することにな
り、換言すると利得（Ｇ）は絶対温度の変化により変動
することになる。更に、トランジスタ（Q4）のベース・
エミッタ電圧（VBE）は、一般に温度係数を有してお
り、例えば、この温度係数が−2mV/℃の場合、Vcc＝5V
と仮定すると100℃の温度変化に対して利得（Ｇ）が30
％程度の変化をする。The amount of operating current (I) is determined by the bias circuit (2). Since the transistors (Q3) and (Q4) form the current mirror circuit as described above, the base-emitter voltage of the transistor (Q4) is When (V BE ), the operating current (I) is I = (Vcc−V BE ) / R B (c). Therefore, by substituting the equations (b) and (c) into the equation (a), G = {(Vcc-V BE ) .q / 4kT}. (R L / R B ) ... (d) is derived. become. Here, in the monolithic IC, R L / R B has a constant value because the resistance ratio accuracy is good. Since 4k / q is also a constant value and is a constant value, the gain (G) changes depending on (Vcc-V BE ) / T. In other words, the gain (G) depends on the absolute temperature. It will change with changes. In addition, the base of the transistor (Q4)
The emitter voltage (V BE ) generally has a temperature coefficient. For example, when this temperature coefficient is −2 mV / ° C, Vcc = 5V
Assuming that, the gain (G) is 30 for a temperature change of 100 ° C.
Change about%.
（ハ） 発明が解決しようとする課題 上述の如く、第４図に示した回路構成を有するバイア
ス回路を用いて差動増幅器を作動せしめると、この差動
増幅器の利得が温度変化に応じて大きく変動するという
欠点があった。(C) Problems to be Solved by the Invention As described above, when the differential amplifier is operated by using the bias circuit having the circuit configuration shown in FIG. 4, the gain of the differential amplifier becomes large according to the temperature change. It had the drawback of fluctuating.
（ニ） 課題を解決するための手段 本発明は、差動増幅器に配された定電流源用トランジ
スタを制御して差動増幅器に動作電流を供給するバイア
ス回路であり、定電流源トランジスタと共にカレントミ
ラー回路を構成するバイアス側トランジスタと、バイア
ス側トランジスタに前記動作電流と同量の電流を流すべ
く結合され、常温Toでのベース・エミッタ電圧がVo、温
度係数がａのｎ（n:1以上の整数）個の制御用トランジ
スタとを備え、制御用トランジスタの少なくとも１つの
ベースに印加される基準電圧（Vr）にVr＝ｎ・（Vo−aT
o）の条件を満足させることを特徴とする。(D) Means for Solving the Problems The present invention is a bias circuit that supplies a working current to a differential amplifier by controlling a transistor for a constant current source arranged in a differential amplifier. The bias side transistor that constitutes the mirror circuit is coupled to the bias side transistor so as to flow the same amount of current as the operating current, and the base-emitter voltage at room temperature To is Vo and the temperature coefficient is n (n: 1 or more). And a reference voltage (Vr) applied to at least one base of the control transistor, and Vr = n · (Vo−aT
It is characterized by satisfying the condition of o).
（ホ） 作用 本発明は、上述の如く構成したので、温度変化とは不
関係に差動増幅器の利得を一定値に維持することが可能
となる。(E) Operation Since the present invention is configured as described above, it is possible to maintain the gain of the differential amplifier at a constant value regardless of the temperature change.
（ヘ） 実施例 以下、図面に従い本発明の実施例について説明する。
尚、各図において第４図と同一部分には同一符号を付し
て説明を省略する。(F) Example Hereinafter, an example of the present invention will be described with reference to the drawings.
In each figure, the same parts as those in FIG. 4 are designated by the same reference numerals and the description thereof will be omitted.
第１図は本発明の第１実施例を示し、差動増幅器
（１）自体は第４図と同一構成を有する。FIG. 1 shows a first embodiment of the present invention, and the differential amplifier (1) itself has the same configuration as that of FIG.
バイアス回路（12）は、トランジスタ（Q3）とカレン
トミラー回路を構成するトランジスタ（Q4）と、このト
ランジスタ（Q4）のコレクタにコレクタが結合され、エ
ミッタに電源電圧（＋Vcc）が印加されたトランジスタ
（Q5）と、このトランジスタ（Q5）とカレントミラー回
路を構成するトランジスタ（Q6）と、このトランジスタ
（Q6）のコレクタにコレクタが結合されたトランジスタ
（Q7）と、トランジスタ（Q7）のエミッタとアース間に
挿入された抵抗値がRBの抵抗（13）により構成されてい
る。The bias circuit (12) includes a transistor (Q4) that forms a current mirror circuit with the transistor (Q3), a transistor (Q4) whose collector is coupled to the collector, and whose power supply voltage (+ Vcc) is applied to the emitter (Q4). Q5), a transistor (Q6) that forms a current mirror circuit with this transistor (Q5), a transistor (Q7) whose collector is coupled to the collector of this transistor (Q6), and between the emitter of transistor (Q7) and ground. The resistance (13) whose resistance value is inserted into R B is composed of R B.
トランジスタ（Q3）（Q4）及びトランジスタ（Q5）
（Q6）は夫々カレントミラー回路を構成しているので、
差動増幅器（１）の動作電流（Ｉ）、即ちトランジスタ
（Q3）のコレクタ電流の電流量は、トランジスタ（Q4）
及びトランジスタ（Q6）のコレクタ電流の電流量に等し
くなり、更にトランジスタ（Q7）のエミッタ電流とも略
等しくなる。従って、トランジスタ（Q7）のベース・エ
ミッタ電圧を（VBE）、トランジスタ（Q7）のベースに
印加される基準電圧を（Vr）とすると、 Ｉ＝（Vr−VBE）/RB ……（ｅ） となる。ここで、モノリシックICでは、一定電圧を得る
ことは容易であるから、基準電圧（Vr）は簡単に一定電
圧値に予め固定しておくことができる。Transistor (Q3) (Q4) and transistor (Q5)
(Q6) each make up a current mirror circuit,
The operating current (I) of the differential amplifier (1), that is, the amount of collector current of the transistor (Q3) is the transistor (Q4).
And becomes equal to the amount of collector current of the transistor (Q6), and also becomes substantially equal to the emitter current of the transistor (Q7). Therefore, assuming that the base-emitter voltage of the transistor (Q7) is (V BE ) and the reference voltage applied to the base of the transistor (Q7) is (Vr), I = (Vr−V BE ) / R B ...... ( e). Here, since it is easy to obtain a constant voltage in the monolithic IC, the reference voltage (Vr) can be easily fixed in advance to a constant voltage value.
次に、この基準電圧（Vr）の設定方法について詳述す
る。Next, a method of setting the reference voltage (Vr) will be described in detail.
式（ｃ）（ｅ）より式（ａ）は、 Ｇ＝｛（Vr−VBE）・q/4kT｝・（RL/RB） ……（ｆ） となる。この式（ｆ）において、RL/RB、4k/qは前述の
如く一定値であるから、（Vr−VBE）/Tが温度変化に対
して一定値を維持すれば、差動増幅器（１）の利得
（Ｇ）を温度に関係なく常に一定値に保持することが可
能となる。Formula (c) (e) from the formula (a) is, G = {(Vr-V BE) · q / 4kT} · (R L / R B) becomes ...... (f). In this formula (f), R L / R B and 4 k / q are constant values as described above, so if (Vr−V BE ) / T maintains a constant value with respect to temperature change, the differential amplifier It is possible to always keep the gain (G) of (1) at a constant value regardless of the temperature.
通常、ICの使用温度範囲は、常温を27℃（Ｔ＝300K）
とすると、常温±50℃程度であるから、Ｔ＝350Kを上
限、Ｔ＝250Kを下限とすればよい。また通常のトランジ
スタのベース・エミッタ電圧の温度係数は略−2mV/℃で
あるから、トランジスタ（Q7）のベース．エミッタ電圧
（VBE）の温度係数も−2mV/℃となり、Ｔ＝350Kにおけ
るVBEであるVBE:T＝350Kと、Ｔ＝250kにおけるVBEであ
るVBE:T＝250Kを算出すると、 VBE:T＝350k＝VBE:T＝300k−２×10-3×（350−300） ＝VBE:T＝300k−0.1（Ｖ） ……（ｇ） VBE:T＝250K＝VBE:T＝300K−２×10-3×（250−300） ＝VBE:T＝300K＋0.1（Ｖ） ……（ｈ） となる。従って、Ｔ＝350K及びＴ＝250Kの時の利得
（Ｇ）を夫々G:T＝350K及びG:T＝250Kとすると、式
（ｆ）より、 G:T＝350K＝〔｛Vr−（VBE:T＝300k−0.1）｝ ・q/（4k・350）〕・（RL/RB） ……（ｉ） G:T＝250K＝〔｛Vr−（VBE:T＝300k＋0.1）｝ ・q/（4k・250）〕・（RL/RB） ……（ｊ） となる。ここでG:T＝350K＝G:T＝250Kとなるのは、式
（ｉ）、（ｊ）より ｛Vr−（VBE:T＝300k−0.1）｝/350 ＝｛Vr−（VBE:T＝300k＋0.1）｝/250 ……（ｋ） の時であり、この式（ｋ）より Vr＝VBE:T＝300k＋0.6（Ｖ） ……（ｌ） が導出される。つまり、式（ｌ）が成り立つ様に予め基
準電圧（Vr）が固定されていれば、例えば常温（Ｔ＝30
0K）でのベース・エミッタ電圧が0.7Vとなるトランジス
タをトランジスタ（Q7）として用いている時には、Vr＝
0.7＋0.6＝1.3（Ｖ）に固定されているならば、温度に
影響されずに利得（Ｇ）を固定とすることが可能とな
る。Normally, the operating temperature range of the IC is 27 ℃ (T = 300K) at room temperature.
Then, since room temperature is about ± 50 ° C., T = 350K may be the upper limit and T = 250K may be the lower limit. Also, since the temperature coefficient of base-emitter voltage of a normal transistor is approximately -2 mV / ° C, it is the base of the transistor (Q7). Temperature coefficient of the emitter voltage (V BE) also -2 mV / ° C. next, V BE is a V BE at T = 350K: a T = 350K, a V BE at T = 250k V BE: When calculating the T = 250K, V BE : T = 350k = V BE : T = 300k-2 × 10 -3 × (350−300) ＝ V BE : T = 300k−0.1 (V) …… (g) V BE : T = 250K = V BE : T = 300K−2 × 10 −3 × (250−300) = V BE : T = 300K + 0.1 (V) (h). Therefore, assuming that the gain (G) at T = 350K and T = 250K is G: T = 350K and G: T = 250K, respectively, from the equation (f), G: T = 350K = [{Vr- (V BE : T = 300k−0.1)} ・ q / (4k ・ 350)] ・ (R L / R B ) …… (i) G: T = 250K ＝ [{Vr− (V BE : T = 300k + 0.1 )} ・ Q / (4k ・ 250)] ・ (R L / R B ) ... (j) Here, G: T = 350K = G: T = 250K is obtained from equations (i) and (j) as follows: {Vr− (V BE : T = 300k−0.1)} / 350 = {Vr− (V BE : T = 300k + 0.1)} / 250 (k), and from this equation (k), Vr = V BE : T = 300k + 0.6 (V) (1) is derived. That is, if the reference voltage (Vr) is fixed in advance so that the formula (l) is satisfied, for example, at room temperature (T = 30
When a transistor with a base-emitter voltage of 0.7V at 0K) is used as the transistor (Q7), Vr =
If 0.7 + 0.6 = 1.3 (V) is fixed, the gain (G) can be fixed without being affected by temperature.
ここで、式（ｌ）をより一般的な式にて示すと次の様
に導出される。Here, the formula (l) can be derived as follows by showing it as a more general formula.
常温を（T0）（T0＝300K）、この常温でのトランジス
タ（Q7）のベース・エミッタ電圧を（Vo）、トランジス
タ（Q7）の温度係数を（ａ）、この差動増幅器が用いら
れたICの使用温度範囲の上限を（TH）、下限を（TL）と
すると、式（ｇ）（ｈ）は、 （VBE:T＝TH）＝Vo＋ａ・（TH−To） ……（ｇ′） （VBE:T＝TL）＝Vo＋ａ・（TL−To） ……（ｈ′） となる。更にＴ＝TH、Ｔ＝TLでの利得G:T＝TH、G:T＝TL
は、式（ｉ）（ｊ）より （G:T＝TH）＝〔〔Vr−｛Vo＋ａ・（TH−To）｝〕 ・q/（4k・TH）〕・（RL/RB） ……（ｉ′） （G:T＝TL）＝〔〔Vr−｛Vo＋ａ・（TL−To）｝〕 ・q/（4k・TL）〕・（RL/RB） ……（ｊ′） となり、G:T＝TH＝G:T＝TLとなるのは、式（ｋ）より 〔〔Vr−｛Vo＋ａ・（TH−To）｝〕/TH＝〔〔Vr −｛Vo＋ａ・（TL−To）｝〕/TL ……（ｋ′） の時であり、これを解くと、 Vr＝Vo−aTo ……（ｌ′） が導出される。従って、基準電圧（Vr）がこの条件を満
足する様に予め設定されていれば、利得（Ｇ）は常に一
定値を維持できることになる。At room temperature (T 0 ) (T 0 = 300K), at this room temperature the base-emitter voltage of the transistor (Q7) is (Vo), the temperature coefficient of the transistor (Q7) is (a), and this differential amplifier is used. Assuming that the upper limit of the operating temperature range of the IC is (T H ) and the lower limit is (T L ), formulas (g) and (h) are (V BE : T = T H ) = Vo + a ・ (T H −To) … (G ′) (V BE : T = T L ) = Vo + a · (T L −To) …… (h ′) Furthermore, the gain at T = T H and T = T L G: T = T H , G: T = T L
, From formula (i) (j) (G : T = T H) = [[Vr- {Vo + a · (T H -To)} ] · q / (4k · T H ) ] · (R L / R B ) …… (i ′) (G: T = T L ) = [[Vr− {Vo + a ・ (T L −To)}] ・ q / (4k ・ T L )] ・ (R L / R B ) ...... (j ') next, G: T = T H = G: T = become a T L, from equation (k) [[Vr- {Vo + a · (T H -To)} ] / T H = [[Vr- {Vo + a. ( TL- To)}] / TL ... (k '), and solving this leads to Vr = Vo-aTo ... (l'). Therefore, if the reference voltage (Vr) is preset so as to satisfy this condition, the gain (G) can always maintain a constant value.
また、第２図は、本発明の第２実施例を示すもので、
差動増幅器（21）には、トランジスタ（Q3）のエミッタ
・アース間に抵抗値が（RB2）の抵抗（25）が挿入され
ている点を除いて第１実施例と同一である。FIG. 2 shows a second embodiment of the present invention,
The differential amplifier (21) is the same as that of the first embodiment except that a resistor (25) having a resistance value ( RB2 ) is inserted between the emitter of the transistor (Q3) and the ground.
一方、バイアス回路（22）のトランジスタ（Q4）のエ
ミッタ・アース間にも抵抗値が（RB2）の抵抗（23）が
挿入されている。On the other hand, a resistor (23) having a resistance value (R B2 ) is also inserted between the emitter of the transistor (Q4) of the bias circuit (22) and ground.
更にトランジスタ（Q4）のコレクタと電源電源（＋Vc
c）線路間にはトランジスタ（Q8）と抵抗値がRB1の抵抗
（24）が直列的に接続されている。尚、トランジスタ
（Q8）のコレクタは電源電圧線路に、エミッタは抵抗
（24）に接続され、ベースには基準電圧（Vr）が印加さ
れる。Furthermore, the collector of the transistor (Q4) and the power supply (+ Vc
c) A transistor (Q8) and a resistor (24) with a resistance value of R B1 are connected in series between the lines. The collector of the transistor (Q8) is connected to the power supply voltage line, the emitter is connected to the resistor (24), and the reference voltage (Vr) is applied to the base.
差動増幅器（21）の動作電流（Ｉ）は、カレントミラ
ー回路構成によりトランジスタ（Q8）、抵抗（23）（2
4）と共にバイアス回路（22）を構成するトランジスタ
（Q4）のコレクタ電流と同一である。またトランジスタ
（Q4）（Q8）を同一特性のNPN型トランジスタを用いる
ことにより、両トランジスタのベース・エミッタ電圧が
共にVBEに等しくなる。The operating current (I) of the differential amplifier (21) is the transistor (Q8) and the resistor (23) (2) due to the current mirror circuit configuration.
It is the same as the collector current of the transistor (Q4) that constitutes the bias circuit (22) together with 4). Further, by using NPN type transistors having the same characteristics as the transistors (Q4) and (Q8), the base-emitter voltage of both transistors becomes equal to V BE .
そこで、バイアス回路（22）側で動作電流（Ｉ）を算
出すると、基準電圧（Vr）からトランジスタ（Q8）のベ
ース・エミッタ電圧（VBE）、更にトランジスタ（Q4）
のベース・エミッタ電圧（VBE）を差し引いた電圧値
を、抵抗（23）（24）の全抵抗値R3（＝RB1＋RB2）にて
徐した電流量が動作電流（Ｉ）に相当する。即ち、 Ｉ＝（Vr−2VBE）/RB ……（ｍ） となる。換言すると、第２実施例は、バイアス回路（2
2）中の動作電流（Ｉ）が流れる経路に存在し、ベース
・エミッタ電圧が（BBE）のトランジスタの個数が２個
あるため、この２個分のベース・エミッタ電圧を基準電
圧（Vr）から減じた電圧値が全抵抗に付与されることに
なる。また、式（ｍ）（ｂ）を式（ａ）に代入すると、 Ｇ＝｛（Vr−2VBE）・q/4kT｝・（RL/RB） が導出され、第１実施例と同様に利得（Ｇ）が一定値と
なるのは ｛Vr−２（VBE:T＝300K−0.1）｝/350 ＝｛Vr−２（VBE:T＝300K＋0.1）｝/250 ……（ｋ″） の条件を満足する時であり、この式（Ｋ″）より Vr＝２・（VBE:T＝300K−0.6）（Ｖ） ……（ｌ″） が導出される。Therefore, when the operating current (I) is calculated on the bias circuit (22) side, the base-emitter voltage (V BE ) of the transistor (Q8) from the reference voltage (Vr) to the transistor (Q4)
The voltage value obtained by subtracting the base-emitter voltage (V BE ) of the product is divided by the total resistance value R 3 (= R B1 + R B2 ) of the resistors (23) and (24) to obtain the operating current (I). To do. That is, I = (Vr−2V BE ) / R B (m) In other words, in the second embodiment, the bias circuit (2
2) There are two transistors with base-emitter voltage (B BE ) in the path where the operating current (I) flows, so these two base-emitter voltages are used as reference voltage (Vr). The voltage value subtracted from is added to all resistors. Further, by substituting equation (m) (b) in formula (a), G = {( Vr-2V BE) · q / 4kT} · (R L / R B) is derived, as in the first embodiment The gain (G) is constant at {Vr-2 (V BE : T = 300K-0.1)} / 350 = {Vr-2 (V BE : T = 300K + 0.1)} / 250 ...... ( It is when the condition of k ″) is satisfied, and Vr = 2 · (V BE : T = 300K−0.6) (V) (1 ″) is derived from this equation (K ″).
上述の第１実施例及び第２実施例より、バイアス回路
（22）中の電流（Ｉ）が流れる経路に存在し、ベース・
エミッタ電圧が（VBE）（常温ではVBE:T＝300K）のトラ
ンジスタの個数がｎ個であるとすると、式（ｅ）（ｍ）
より動作電流（Ｉ）は Ｉ＝（Vr−nVBE）/RB （但し、RB:動作電流（Ｉ）が流れる経路の全抵抗値）
となり、式（ｌ）（ｌ″）より、基準電圧（Vr）を Vr＝ｎ・（VBE:T＝300K＋0.6）（Ｖ） ……（ｍ） の条件を満足する一定値に予め設定しておくことによ
り、温度変化に影響されることなく利得（Ｇ）を固定す
ることが可能となる。尚、ｎ個のトランジスタは全て同
一特性を有するものとする。According to the first and second embodiments described above, the bias circuit (22) exists in the path through which the current (I) flows,
Assuming that the number of transistors with emitter voltage (V BE ) (V BE : T = 300K at room temperature) is n, equations (e) (m)
Therefore, the operating current (I) is I = (Vr-nV BE ) / R B (where R B : total resistance of the path through which the operating current (I) flows)
Then, from equations (l) and (l ″), the reference voltage (Vr) is preset to a constant value that satisfies the condition of Vr = n · (V BE : T = 300K + 0.6) (V) (m). By so doing, it is possible to fix the gain (G) without being affected by the temperature change Note that all n transistors have the same characteristics.
また、第１実施例と同様に、この第２実施例について
も一般的な式にて基準電圧（Vr）を設定すると、式
（ｌ）（ｌ″）より２個のトランジスタが電流（Ｉ）の
算出に関与している場合には、 Vr＝２（Vo−aTo） となり、更に式（ｍ）より、ｎ個であれば Vr＝ｎ（Vo−aTo） ……（Ｐ） となる。Similarly to the first embodiment, when the reference voltage (Vr) is set in the second embodiment as well by the general formula, the two transistors have the current (I) from the formulas (l) and (l ″). Vr = 2 (Vo−aTo) in the case of being involved in the calculation of, and from the equation (m), if there are n, then Vr = n (Vo−aTo) (P).
第３図には、ｎ＝１の場合の別の実施例が第３実施例
として示される。バイアス回路（32）は、トランジスタ
（Q3）とカレントミラー回路を構成するNPN型トランジ
スタ（Q9）（Q10）、トランジスタ（Q9）のコレクタに
エミッタが結合され、コレクタに電源電圧（＋Vcc）が
印加され、ベースがトランジスタ（Q10）のコレクタに
結合されたNPN型トランジスタ（Q11）、抵抗（34）を介
してエミッタがトランジスタ（Q10）のコレクタに結合
され、コレクタに電源電圧（＋Vcc）が印加され、抵抗
を介してベースが電源電圧（＋Vcc）に結合されたNPN型
トランジスタ（Q12）、トランジスタ（Q12）のベース
に、コレクタとベースが結合されたNPN型トランジスタ
（Q13）、このトランジスタ（Q13）のエミッタにエミッ
タが結合され、コレクタがアースされ、ベースに基準電
圧（Vr）が印加されたPNP型トランジスタ（Q14）により
構成されている。尚、差動増幅器（21）側のトランジス
タ（Q3）のエミッタとアース間に挿入された抵抗（2
5）、及びトランジスタ（Q9）（Q10）の夫々のエミッタ
とアース間に挿入された抵抗（33）（36）の抵抗値は、
全て（RB2）に等しく、抵抗（34）の抵抗値は（RB1）に
設定されている。また、バイアス回路（32）を構成する
６個のトランジスタは、PNP型とNPN型の区別はあるが、
常温でのベース・エミッタ電圧（VBE）の絶対値及び温
度係数は全て等しい。FIG. 3 shows another embodiment as the third embodiment when n = 1. The bias circuit (32) has an emitter coupled to the collectors of the NPN transistors (Q9) (Q10) and the transistor (Q9) that form a current mirror circuit with the transistor (Q3), and the power supply voltage (+ Vcc) is applied to the collector. , The base is coupled to the collector of the transistor (Q10), the NPN transistor (Q11), the emitter is coupled to the collector of the transistor (Q10) through the resistor (34), and the power supply voltage (+ Vcc) is applied to the collector. NPN type transistor (Q12) whose base is coupled to the power supply voltage (+ Vcc) via a resistor, NPN type transistor (Q13) whose collector and base are coupled to the base of the transistor (Q12), and this transistor (Q13) It is composed of a PNP transistor (Q14) with the emitter coupled to the emitter, the collector grounded, and the reference voltage (Vr) applied to the base. . The resistor (2) inserted between the emitter of the transistor (Q3) on the differential amplifier (21) side and ground.
5) and the resistance values of the resistors (33) (36) inserted between the emitters of the transistors (Q9) (Q10) and the ground are
All are equal to (R B2 ), and the resistance value of resistor (34) is set to (R B1 ). Also, the six transistors that make up the bias circuit (32) are classified into PNP type and NPN type,
The base-emitter voltage (V BE ) absolute value and temperature coefficient are all the same at room temperature.
この第３図において、トランジスタ（Q14）のベース
には基準電圧（Vr）が印加されているので、トランジス
タ（Q13）のエミッタでの電圧はVr＋VBEとなり、これよ
りトランジスタ（Q13）のベースの電圧は更にVBEを加算
してVr＋2VBEとなる。この電圧値はトランジスタ（Q1
2）のベースの電圧と等しいので、トランジスタ（Q12）
のエミッタの電圧は、ベースの電圧からベース・エミッ
タ電圧（VBE）を減じたVr＋VBEとなる。In FIG. 3, since the reference voltage (Vr) is applied to the base of the transistor (Q14), the voltage at the emitter of the transistor (Q13) becomes Vr + V BE , which is the voltage of the base of the transistor (Q13). the Vr + 2V bE by adding a further V bE. This voltage value is the transistor (Q1
2) equal to the base voltage, so the transistor (Q12)
The emitter voltage is Vr + V BE , which is the base voltage minus the base-emitter voltage (V BE ).
一方、トランジスタ（Q10）のコレクタとベース間電
圧は、トランジスタ（Q11）のベース・エミッタ電圧（V
BE）に等しいため、トランジスタ（Q10）のコレクタ・
エミッタ電圧は、トランジスタ（Q11）のベース・エミ
ッタ電圧とトランジスタ（Q10）自身のベース・エミッ
タ電圧（VBE）の和、即ち2VBEに等しくなる。On the other hand, the collector-base voltage of the transistor (Q10) is the base-emitter voltage (V
BE ), so the collector of the transistor (Q10)
The emitter voltage is equal to the sum of the base-emitter voltage of the transistor (Q11) and the base-emitter voltage (V BE ) of the transistor (Q10) itself, that is, 2V BE .
トランジスタ（Q3）（Q10）はカレントミラー回路を
構成しているので、トランジスタ（Q3）のコレクタ電流
である動作電流（Ｉ）は、トランジスタ（Q10）のコレ
クタ電流と等しいことを考慮すると、電流（Ｉ）はトラ
ンジスタ（Q12）のエミッタの電圧値（Vr＋VBE）よりト
ランジスタ（Q10）のコレクタ・エミッタ電圧（2VBE）
を差し引いた電圧値を、抵抗（34）（36）の総抵抗値
（RB）（＝RB1＋RB2）にて除して求まる。即ち、 Ｉ＝｛（Vr＋VBE）−2VBE｝/RB ＝（Vr−VBE）/RB ， ……（ｎ） この式（ｎ）は式（ｅ）と等価である。即ち、第３図の
バイアス回路（32）において、動作電流（Ｉ）を算出す
る際に５個のトランジスタのベース・エミッタ間電圧が
関与しているが、５個の中で２個はNPN型、３個はPNP型
と逆極性になっており、実質的には３−２＝１個のトラ
ンジスタのベース・エミッタ電圧による電圧降下が関与
することになり第１実施例と同様にｎ＝１と見倣せ、従
って、差動増幅器（21）の利得（Ｇ）を温度変化に無関
係に一定値に保持するためには、式（ｌ）を満足する様
に基準電圧（Vr）を予め設定しておけばよい。Since the transistors (Q3) and (Q10) form a current mirror circuit, considering that the operating current (I) that is the collector current of the transistor (Q3) is equal to the collector current of the transistor (Q10), the current ( I) is the collector-emitter voltage (2V BE ) of the transistor (Q10) from the voltage value (Vr + V BE ) of the emitter of the transistor (Q12)
The voltage value obtained by subtracting is divided by the total resistance value (R B ) (= R B1 + R B2 ) of the resistors (34) and (36). That is, I = {(Vr + V BE ) −2V BE } / R B = (Vr−V BE ) / R B , ... (n) This equation (n) is equivalent to the equation (e). That is, in the bias circuit (32) of FIG. 3, the base-emitter voltage of five transistors is involved in calculating the operating current (I), but two of the five are NPN type. Three of them have a polarity opposite to that of the PNP type, and a voltage drop due to the base-emitter voltage of 3-2 = 1 transistors is substantially involved, and n = 1 as in the first embodiment. Therefore, in order to maintain the gain (G) of the differential amplifier (21) at a constant value irrespective of temperature changes, the reference voltage (Vr) is preset so as to satisfy the equation (l). Just keep it.
尚、基準電圧（Vr）に式（Ｐ）が満足される値以外の
値を選択すれば、利得（Ｇ）に任意の温度係数を持たせ
た差動増幅器として機能させることも可能である。If the reference voltage (Vr) is set to a value other than the value satisfying the expression (P), the gain (G) can function as a differential amplifier having an arbitrary temperature coefficient.
また、本実施例では、モリリシックIC上での回路を前
提としているので、第１図乃至第３図に示されるトラン
ジスタの特性は、PNP、NPNの区別はあるが、ベース・エ
ミッタ電圧の絶対値は全て|VBE|で一定になることは言
うまでもない。Further, in the present embodiment, since the circuit on the Morilithic IC is premised, the characteristics of the transistors shown in FIGS. 1 to 3 are PNP and NPN, but the absolute value of the base-emitter voltage is different. It goes without saying that all are constant with | V BE |.
（ト） 発明の効果 上述の如く本発明によれば、差動増幅器の利得は、負
荷抵抗のばらつきや温度変化とは無関係に一定値に維持
可能となる。(G) Effect of the Invention As described above, according to the present invention, the gain of the differential amplifier can be maintained at a constant value regardless of variations in load resistance and temperature changes.
第１図、第２図及び第３図は本発明の第１、第２及び第
３実施例の回路図であり、第４図は従来例の回路図であ
る。 （１）（21）……差動増幅器、（Q3）…（定電流源用）
トランジスタ、（12）（22）（32）……バイアス回路、
（Q4）（Q10）……（バイアス側）トランジスタ、（Q
7）（Q8）（Q11）（Q12）（Q13）（Q14）……トランジ
スタ。1, 2 and 3 are circuit diagrams of the first, second and third embodiments of the present invention, and FIG. 4 is a circuit diagram of a conventional example. (1) (21) …… Differential amplifier, (Q3)… (for constant current source)
Transistor, (12) (22) (32) …… Bias circuit,
(Q4) (Q10) …… (bias side) transistor, (Q
7) (Q8) (Q11) (Q12) (Q13) (Q14) …… Transistor.
Claims (1)
スタを制御して前記差動増幅器に動作電流を供給するバ
イアス回路において、 前記定電流源トランジスタと共にカレントミラー回路を
構成するバイアス側トランジスタと、 該バイアス側トランジスタに前記動作電流と同量の電流
を流すべく結合され、温度Toでのベース−エミッタ電圧
がVo、ベース−エミッタ電圧の温度係数がａの制御トラ
ンジスタとを備え、 該制御トランジスタのエミッタ−接地間に接続された０
個以上のダイオード接続されたトランジスタの個数をｎ
とした場合に、前記制御トランジスタのベース電圧Vrを
Vr＝（ｎ＋１）×（Vo−ａ×To）とすることを特徴とす
るバイアス回路。1. A bias circuit for controlling a constant current source transistor arranged in a differential amplifier to supply an operating current to the differential amplifier, wherein a bias side transistor forming a current mirror circuit together with the constant current source transistor. And a control transistor coupled to the bias side transistor so as to flow the same amount of current as the operating current, the base-emitter voltage at temperature To is Vo, and the temperature coefficient of the base-emitter voltage is a. 0 connected between the emitter of transistor and ground
Let n be the number of diode-connected transistors.
And the base voltage Vr of the control transistor is
A bias circuit characterized in that Vr = (n + 1) × (Vo−a × To).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1127326A JP2532942B2 (en) | 1989-05-19 | 1989-05-19 | Bias circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1127326A JP2532942B2 (en) | 1989-05-19 | 1989-05-19 | Bias circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02306321A JPH02306321A (en) | 1990-12-19 |
| JP2532942B2 true JP2532942B2 (en) | 1996-09-11 |
Family
ID=14957165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1127326A Expired - Fee Related JP2532942B2 (en) | 1989-05-19 | 1989-05-19 | Bias circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2532942B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3264689B2 (en) * | 1992-04-07 | 2002-03-11 | 三菱電機株式会社 | Pressure detection circuit for semiconductor pressure sensor |
| JP6312022B2 (en) * | 2014-02-05 | 2018-04-18 | セイコーＮｐｃ株式会社 | Oscillation detection circuit and oscillation circuit |
| CN111338417B (en) * | 2020-03-30 | 2022-01-04 | 中国科学院微电子研究所 | Voltage reference source and reference voltage output method |
-
1989
- 1989-05-19 JP JP1127326A patent/JP2532942B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02306321A (en) | 1990-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4433305A (en) | Amplifier circuit | |
| JP2749925B2 (en) | IC temperature sensor | |
| JPS6155288B2 (en) | ||
| JP2532942B2 (en) | Bias circuit | |
| JPH0247883B2 (en) | ||
| JP2778781B2 (en) | Threshold voltage generation circuit | |
| JPS62173807A (en) | Constant current source bias circuit | |
| JP2855726B2 (en) | Reference voltage generation circuit | |
| JP3087352B2 (en) | Non-inverting amplifier | |
| JPH0145766B2 (en) | ||
| JPH0332094Y2 (en) | ||
| JP2550830Y2 (en) | Operational amplifier circuit | |
| JPS624007B2 (en) | ||
| JPS62133810A (en) | Multiplication circuit | |
| JP3355839B2 (en) | Logarithmic conversion circuit | |
| JPH0659015B2 (en) | Transistor amplifier circuit | |
| KR830001932B1 (en) | Amplification circuit | |
| JPS61198065A (en) | Rectifying circuit | |
| KR920000729B1 (en) | Ampere control circuit of transistor differential circuit | |
| JP3082247B2 (en) | Constant voltage circuit | |
| JP2515229Y2 (en) | Absolute value circuit | |
| JP2776019B2 (en) | Constant voltage circuit | |
| JPH04215315A (en) | Level shift circuit | |
| JPH0363847B2 (en) | ||
| JPH05283948A (en) | Voltage control type gain variable amplifier circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |