Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2538358B2 - Motor servo device - Google Patents
[go: Go Back, main page]

JP2538358B2 - Motor servo device - Google Patents

Motor servo device

Info

Publication number
JP2538358B2
JP2538358B2 JP1309758A JP30975889A JP2538358B2 JP 2538358 B2 JP2538358 B2 JP 2538358B2 JP 1309758 A JP1309758 A JP 1309758A JP 30975889 A JP30975889 A JP 30975889A JP 2538358 B2 JP2538358 B2 JP 2538358B2
Authority
JP
Japan
Prior art keywords
phase error
signal
phase
frequency
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1309758A
Other languages
Japanese (ja)
Other versions
JPH03173378A (en
Inventor
潤一郎 田渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Denki Co Ltd
Original Assignee
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Denki Co Ltd filed Critical Sanyo Denki Co Ltd
Priority to JP1309758A priority Critical patent/JP2538358B2/en
Publication of JPH03173378A publication Critical patent/JPH03173378A/en
Application granted granted Critical
Publication of JP2538358B2 publication Critical patent/JP2538358B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Electric Motors In General (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はモータのサーボ装置に関し、特にたとえば
8mmVTRのシリンダモータを制御する、モータのサーボ装
置に関する。
TECHNICAL FIELD The present invention relates to a servo device for a motor, and in particular, for example,
The present invention relates to a motor servo device that controls an 8 mm VTR cylinder motor.

〔従来技術〕[Prior art]

たとえばテレビジョン学会技術報告ITEJ Technical R
eprot Vol.12,No.17,PP37〜42,VR'88−13(May,1989)
の「VTRにおけるソフトウェア・サーボ・システムの開
発」において、ソフトウェアで実現する巡回形くし形フ
ィルタが提案されている。このようなディジタルノッチ
フィルタでは、第8図に示すように、超低周波領域での
ゲインが小さくなってしまう。したがって、速度エラー
と位相エラーとを足し合わせた信号にそのようなディジ
タルノッチフィルタを適用することはできない。なぜな
ら、足し合わせた信号の直流分がなくなり、シリンダサ
ーボ系が機能しなくなるからである。したがって、従来
のVTRにおけるソフトウェアによるシリンダサーボ系で
は、第7図に示すように構成される。なお、第7図およ
び後述の実施例の説明においても、各ブロックを便宜上
「回路」とよぶが、これらのブロックの機能はサーボ用
マイクロコンピュータでソフトウェア的に処理されるも
のであることを予め指摘しておく。
For example, the Technical Report of the Television Society, ITEJ Technical R
eprot Vol.12, No.17, PP37-42, VR'88-13 (May, 1989)
In "Development of software servo system in VTR", a recursive comb filter realized by software is proposed. With such a digital notch filter, as shown in FIG. 8, the gain in the ultra-low frequency region becomes small. Therefore, it is not possible to apply such a digital notch filter to a signal that combines velocity error and phase error. This is because the direct current component of the added signal is lost and the cylinder servo system does not function. Therefore, the conventional software-based cylinder servo system in a VTR is configured as shown in FIG. Note that, also in FIG. 7 and the description of the embodiments below, each block is referred to as a “circuit” for convenience, but it has been pointed out in advance that the functions of these blocks are processed by software in the servo microcomputer. I'll do it.

第7図のサーボ装置1では、速度エラー検出回路2
は、シリンダモータ(図示せず)の周波数(FG)信号に
基づいて速度エラーを検出する。この速度エラー検出回
路2からの速度エラーデータがディジタルノッチフィル
タ3を通して重み回路4に与えられる。重み回路4では
ディジタルノッチフィルタ3を通した速度エラーデータ
に所定の重みを付して加算回路5に与える。一方、モー
タからの位相(PG)信号と基準周波数信号とに基づいて
位相エラー検出回路6で位相エラーが検出され、この回
路6からの位相エラーデータが重み回路4を経て、加算
回路5に与えられる。したがって、加算回路5では、デ
ィジタルノッチフィルタ3を通した速度エラーデータと
ディジタルノッチフィルタを通さない位相エラーデータ
とが所定の比率で加算され、それによってモータ制御信
号が得られる。
In the servo device 1 shown in FIG. 7, the speed error detection circuit 2
Detects a speed error based on a frequency (FG) signal of a cylinder motor (not shown). The speed error data from the speed error detection circuit 2 is given to the weighting circuit 4 through the digital notch filter 3. The weighting circuit 4 gives a predetermined weight to the velocity error data passed through the digital notch filter 3 and gives it to the adding circuit 5. On the other hand, a phase error is detected by the phase error detection circuit 6 based on the phase (PG) signal from the motor and the reference frequency signal, and the phase error data from this circuit 6 is given to the addition circuit 5 via the weighting circuit 4. To be Therefore, in the adder circuit 5, the speed error data that has passed through the digital notch filter 3 and the phase error data that does not pass through the digital notch filter are added at a predetermined ratio, whereby a motor control signal is obtained.

〔発明が解決しようとする課題〕[Problems to be Solved by the Invention]

第7図に示す従来技術においては、位相エラーデータ
をディジタルノッチフィルタでフィルタリングしないた
め、ノッチ周波数以上の周波数で位相エラーをサンプリ
ングする場合、第9図(C)に示すように、モータ制御
信号に周期的な変動成分が残ってしまう。すなわち、第
9図(A)に示すように速度エラーデータをディジタル
ノッチフィルタ3でフィルタリングしても、そのノッチ
周波数と同じ周波数で位相エラーデータに生じる周期的
変動が、第9図(B)に示すようにそのまま位相エラー
データに加算されてしまう。
In the prior art shown in FIG. 7, since the phase error data is not filtered by the digital notch filter, when the phase error is sampled at a frequency equal to or higher than the notch frequency, as shown in FIG. A periodic fluctuation component remains. That is, even if the velocity error data is filtered by the digital notch filter 3 as shown in FIG. 9 (A), the periodic fluctuation occurring in the phase error data at the same frequency as the notch frequency is shown in FIG. 9 (B). As shown, it is added to the phase error data as it is.

それゆえに、この発明の主たる目的は、より完全に周
期的な変動成分を除去することができる、モータのサー
ボ装置を提供することである。
Therefore, a main object of the present invention is to provide a servo device for a motor, which can more completely eliminate periodic fluctuation components.

〔課題を解決するための手段〕[Means for solving the problem]

この発明は、モータの回転数に応じて周波数が変化す
る周波数信号に応答して速度エラーを検出する速度エラ
ー検出手段、モータの回転位相に応じて位相が変化する
位相信号と周波数信号のN倍(Nは1以上の整数)の第
1基準信号とに基づいて第1の位相エラーを検出する第
1位相エラー検出手段、速度エラー検出手段からの速度
エラーと第1位相エラー検出手段からの第1位相エラー
とを所定の比率で加算するための第1加算手段、第1加
算手段からの出力を受けるかつ所定の基準ノッチ周波数
を有するノッチフィルタ、位相信号と基準ノッチ周波数
の1/M(Mは1以上の整数)の第2基準信号とに基づい
て第2位相エラーを検出する第2位相エラー検出手段、
およびノッチフィルタの出力と第2位相エラー検出手段
からの第2位相エラーとを所定の比率で加算してモータ
を制御するモータ制御信号を得る第2加算手段を備え
る、モータのサーボ装置である。
The present invention is a speed error detecting means for detecting a speed error in response to a frequency signal whose frequency changes according to the number of rotations of a motor, and a phase signal whose phase changes according to the rotation phase of the motor and N times the frequency signal. A first phase error detecting means for detecting a first phase error based on a first reference signal (N is an integer of 1 or more), a speed error from the speed error detecting means and a first phase error detecting means from the first phase error detecting means. 1st addition means for adding 1 phase error at a predetermined ratio, a notch filter which receives the output from the 1st addition means and has a predetermined reference notch frequency, a phase signal and 1 / M (M of the reference notch frequency) Second phase error detection means for detecting a second phase error based on a second reference signal of 1 or more),
And a second adding means for adding the output of the notch filter and the second phase error from the second phase error detecting means at a predetermined ratio to obtain a motor control signal for controlling the motor.

〔作用〕[Action]

第1加算手段では、ディジタルノッチフィルタを通ら
ない速度エラーおよび第1位相エラーを所定の比率で加
算し、この第1加算手段の出力がディジタルノッチフィ
ルタでフィルタリングされる。一方、そのディジタルノ
ッチフィルタのノッチ周波数の1/Mのサンプリング周波
数で第2位相エラー検出手段によって検出された第2位
相エラーが、第2加算手段においてディジタルノッチフ
ィルタの出力と加算される。第2位相エラーは、サンプ
リングによって、ディジタルノッチフィルタの基準ノッ
チ周波数およびその高次周波数でのゲインはマイナス無
限大となる。この第2位相エラーはディジタルノッチフ
ィルタでフィルタリングされない。そのために、ディジ
タルノッチフィルタの出力とともに第2加算手段に与え
られる第2位相エラーにおいては、超低周波域でのゲイ
ン低下ではない。一方、第1位相エラーはディジタルノ
ッチフィルタでフィルタリングされているため超低周波
域でのゲイン低下を生じているが、第2加算手段におい
て第2位相エラーと加算されることによって、そのよう
な超低周波域でのゲイン低下が補償される。
The first adding means adds the speed error and the first phase error that do not pass through the digital notch filter at a predetermined ratio, and the output of the first adding means is filtered by the digital notch filter. On the other hand, the second phase error detected by the second phase error detecting means at the sampling frequency of 1 / M of the notch frequency of the digital notch filter is added to the output of the digital notch filter by the second adding means. The sampling of the second phase error causes the gain of the digital notch filter at the reference notch frequency and its higher order frequencies to become infinite. This second phase error is not filtered by the digital notch filter. Therefore, in the second phase error given to the second adding means together with the output of the digital notch filter, the gain is not lowered in the extremely low frequency range. On the other hand, since the first phase error is filtered by the digital notch filter, the gain is reduced in the ultra-low frequency range. Gain reduction at low frequencies is compensated.

〔発明の効果〕〔The invention's effect〕

この発明によれば、第1位相エラーはディジタルノッ
チフィルタでフィルタリングされ、第2位相エラーはそ
の基準ノッチ周波数の1/Mの周波数でサンプリングされ
るためノッチ周波数成分を含まず、それらが加算される
ため、モータ制御信号に含まれる位相エラー成分からノ
ッチ周波数成分が完全に除去できる。したがって、モー
タ制御信号に周期的変動が生じないため、より安定した
サーボ特性が得られる。
According to the present invention, the first phase error is filtered by the digital notch filter, and the second phase error is sampled at a frequency of 1 / M of its reference notch frequency, so that the notch frequency components are not included and they are added. Therefore, the notch frequency component can be completely removed from the phase error component included in the motor control signal. Therefore, the motor control signal does not fluctuate periodically, and more stable servo characteristics can be obtained.

この発明の上述の目的,その他の目的,特徴および利
点は、図面を参照して行う以下の実施例の詳細な説明か
ら一層明らかとなろう。
The above-mentioned objects, other objects, features and advantages of the present invention will become more apparent from the following detailed description of the embodiments with reference to the drawings.

〔実施例〕〔Example〕

第1図はこの発明の一実施例を示す機能ブロック図で
ある。この実施例のサーボ装置10は、モータ(図示せ
ず)からの周波数(FG)信号に基づいて速度エラーを検
出する速度エラー検出回路12を含み、この速度エラー検
出回路12においてFG信号毎にサンプリングされた速度エ
ラーデータが重み回路14を経て加算回路16に与えられ
る。
FIG. 1 is a functional block diagram showing an embodiment of the present invention. The servo device 10 of this embodiment includes a speed error detection circuit 12 that detects a speed error based on a frequency (FG) signal from a motor (not shown), and the speed error detection circuit 12 samples each FG signal. The speed error data thus obtained is given to the adding circuit 16 through the weighting circuit 14.

また、第1位相エラー検出回路18ではモータからの位
相(PG)信号とFG信号のN倍(Nは1以上の整数:ただ
し、この実施例では「1」)の第1基準周波数信号Ref1
とに基づいて第1位相エラーを検出する。この第1位相
エラー検出回路18には、上述のFG信号が与えられ、した
がって、第1位相エラーはFG信号に応答してサンプリン
グされ、重み回路14を通して加算回路16に与えられる。
Further, in the first phase error detection circuit 18, the first reference frequency signal Ref1 that is N times (N is an integer greater than or equal to 1; however, “1” in this embodiment) the phase (PG) signal and the FG signal from the motor.
The first phase error is detected based on The first phase error detection circuit 18 is supplied with the above-mentioned FG signal. Therefore, the first phase error is sampled in response to the FG signal and supplied to the addition circuit 16 through the weighting circuit 14.

8mmVTRのシリンダサーボ系に適用される場合、速度エ
ラー検出回路12におけるサンプリング周波数は360Hzで
あり、第1位相エラー検出回路18におけるサンプリング
周波数も同じ360Hzである。
When applied to the cylinder servo system of 8 mm VTR, the sampling frequency in the speed error detection circuit 12 is 360 Hz, and the sampling frequency in the first phase error detection circuit 18 is also 360 Hz.

重み回路14では速度エラーデータと第1位相エラーデ
ータとをたとえば8:1の比率で加算回路16に与えるため
速度エラーデータを「×8」で処理する。そして、加算
回路16では、速度エラーデータと第1位相エラーデータ
とを8:1で加算し、その出力はディジタルノッチフィル
タ20に与えられる。
In the weighting circuit 14, the speed error data and the first phase error data are given to the adding circuit 16 at a ratio of 8: 1, for example, so that the speed error data is processed by "× 8". Then, the adder circuit 16 adds the speed error data and the first phase error data at 8: 1, and the output is given to the digital notch filter 20.

このディジタルノッチフィルタ20としては、先の巡回
形くし形フィルタが利用される。そして、ディジタルノ
ッチフィルタ20の出力は重み回路22を経て、加算回路24
に与えられる。なお、8mmVTRのシリンダサーボ系に適用
される場合、ディジタルノッチフィルタ20の基本周波数
は30Hzである。
As the digital notch filter 20, the above cyclic comb filter is used. Then, the output of the digital notch filter 20 passes through the weighting circuit 22 and the adding circuit 24
Given to. When applied to the cylinder servo system of 8 mm VTR, the basic frequency of the digital notch filter 20 is 30 Hz.

第2位相エラー検出回路26は、前述のPG信号と基準ノ
ッチ周波数の1/M(Mは1以上の整数:ただし、実施例
では「1」)の第2基準周波数信号Ref2に基づいて、第
2位相エラーを検出する。この第2位相エラー検出回路
26のサンプリング周波数は、8mmVTRのシリンダサーボ系
に適用される場合、先のディジタルノッチフィルタ20の
基本周波数と同じ30Hzに設定される。そして、この第2
位相エラー検出回路26の出力が上述の重み回路22を経て
加算回路24に与えられる。
The second phase error detection circuit 26, based on the aforementioned PG signal and the second reference frequency signal Ref2 of 1 / M (M is an integer greater than or equal to 1; however, "1" in the embodiment) of the reference notch frequency, Detect a two-phase error. This second phase error detection circuit
The sampling frequency of 26 is set to 30 Hz, which is the same as the fundamental frequency of the digital notch filter 20 when applied to the cylinder servo system of 8 mm VTR. And this second
The output of the phase error detection circuit 26 is given to the addition circuit 24 via the weighting circuit 22 described above.

重み回路22では、ディジタルノッチフィルタ20の出力
および第2位相エラー検出回路26の出力にそれぞれ所定
の重みを付して、加算回路24に与える。この実施例の場
合、重み回路22では、ディジタルノッチフィルタの出力
と第2位相エラーとが1:1で加算されるように重み付け
する。そして、加算回路24では両入力データを加算し、
モータ制御信号(データ)を得る。この第1図に示す各
回路の機能は、実際には、第5図に示すようなサーボ用
マイクロコンピュータのソフトウェアで達成される。
The weighting circuit 22 applies a predetermined weight to the output of the digital notch filter 20 and the output of the second phase error detection circuit 26, and gives the weighted output to the adding circuit 24. In the case of this embodiment, the weighting circuit 22 performs weighting so that the output of the digital notch filter and the second phase error are added at a ratio of 1: 1. Then, the adder circuit 24 adds both input data,
Obtain the motor control signal (data). The function of each circuit shown in FIG. 1 is actually achieved by software of a servo microcomputer as shown in FIG.

第5図のサーボルーチンは、FG信号に応答する割り込
みルーチンとして構成される。そして、最初のステップ
S1では、速度エラーを作成し、それを図示しないRAMの
適当な領域DSPに格納する。続いて、ステップS2におい
て、第1位相エラーを作成し、そのエラーデータをRAM
の適当な領域DPH1に格納する。そして、ステップS3にお
いて、領域DSPおよびDPH1のデータを所定の比率で加算
する。すなわち、領域DSPの速度エラーデータを「×
8」し、領域DPH1の第1位相エラーデータと加算し、そ
の結果をRAMの領域DADに格納する。次いで、ステップS4
において、その領域DADのデータすなわち速度エラーデ
ータと第1位相エラーデータとの加算結果をフィルタリ
ングする。その結果を領域DAD′に格納する。
The servo routine of FIG. 5 is configured as an interrupt routine that responds to the FG signal. And the first step
In S1, a speed error is created and stored in an appropriate area DSP of RAM (not shown). Then, in step S2, the first phase error is created and the error data is stored in RAM.
Store it in the appropriate area DPH1. Then, in step S3, the data in the areas DSP and DPH1 are added at a predetermined ratio. That is, the speed error data of the area DSP is
8 ”, and the result is added to the first phase error data in the area DPH1 and the result is stored in the area DAD of the RAM. Then, step S4
In, the data of the area DAD, that is, the addition result of the velocity error data and the first phase error data is filtered. The result is stored in the area DAD '.

次のステップS5では、RAMの適当な領域RAMをインクリ
メントする。この領域RAMは、PG信号の割り込み処理に
よってクリアされる。すなわち、この領域RAMは30Hzで
クリアされる。次のステップS6では、領域RAMが「1」
であるかどうかを判断する。もし「1」であれば、次の
ステップS7において、第2位相エラーデータを作成し、
それをRAMの適当な領域DPH2に格納する。領域RAMは、
「1〜12」をカウントし、PG信号でリセットされるもの
であり、したがって領域RAMが「1」のとき第2位相エ
ラーデータを作成すれば、結果的に第2位相エラーデー
タはPG信号の周波数すなわち30Hzでサンプリングされた
ことになる。
In the next step S5, an appropriate area RAM of RAM is incremented. This area RAM is cleared by interrupt processing of the PG signal. That is, this area RAM is cleared at 30 Hz. In the next step S6, the area RAM is "1".
To determine if. If it is "1", in the next step S7, the second phase error data is created,
Store it in an appropriate area DPH2 of RAM. Area RAM is
It counts "1 to 12" and is reset by the PG signal. Therefore, if the second phase error data is created when the area RAM is "1", the second phase error data will be the result of the PG signal. It means that it was sampled at the frequency of 30Hz.

次のステップS8では、領域DAD′のデータと領域DPH2
のデータとを1:1で加算し、その結果を領域DAD″に格納
する。この領域DAD″のデータが、ステップS9においてP
WMのモータ制御信号として出力される。
In the next step S8, the data of the area DAD ′ and the area DPH2
The data of the area DAD ″ is stored in the area DAD ″.
It is output as a WM motor control signal.

第1図すなわち第5図に示す実施例によれば、第3図
において実線で示す第2位相エラーデータが、点線で示
すディジタルノッチフィルタの出力と加算される。
According to the embodiment shown in FIG. 1, that is, FIG. 5, the second phase error data shown by the solid line in FIG. 3 is added to the output of the digital notch filter shown by the dotted line.

第4図(A)および第4図(B)に示すように速度エ
ラーデータと第1位相エラーデータとはディジタルノッ
チフィルタ20によってフィルタリングされるため、それ
らには、たとえばモータ偏心による30Hz成分やモータ駆
動マグネットFGコイルへの飛び込みによる120Hz成分等
の周期的変動は完全に除去される。一方、第2位相エラ
ーデータは基準ノッチ周波数30Hzでサンプリングされる
ため、同じように、この30Hzおよびその高調波成分を含
まず、第4図(B′)に示すものとなる。したがって第
4図(C)に示すように、モータ制御信号にはどんな周
期的変動成分も表れず、したがってこのサーボ特性は非
常によい。
Since the speed error data and the first phase error data are filtered by the digital notch filter 20 as shown in FIGS. 4 (A) and 4 (B), they include, for example, a 30 Hz component due to motor eccentricity and a motor. Periodic fluctuations such as 120Hz component due to jumping into the drive magnet FG coil are completely eliminated. On the other hand, since the second phase error data is sampled at the reference notch frequency of 30 Hz, similarly, it does not include this 30 Hz and its harmonic components, and becomes the one shown in FIG. 4 (B '). Therefore, as shown in FIG. 4 (C), no periodic fluctuation component appears in the motor control signal, and thus the servo characteristic is very good.

また、第2位相エラーデータはディジタルノッチフィ
ルタによってフィルタリングされていないので、第3図
の実線で示すように超低周波域におけるゲイン低下はな
く、したがってディジタルノッチフィルタ20の出力にお
いて超低周波域でゲイン低下があっても、そのゲイン低
下は補償されるので位相サーボの高域での応答性が悪化
することはない。
Further, since the second phase error data is not filtered by the digital notch filter, there is no gain decrease in the ultra low frequency region as shown by the solid line in FIG. Even if the gain is reduced, the gain reduction is compensated, so that the response of the phase servo in the high range is not deteriorated.

第6図は第1図すなわち第5図実施例を8mmVTRのシリ
ンダサーボ系に適用した場合の具体的な機能ブロック図
である。この第6図において、先の第1図と同一ないし
類似の機能には同一ないし類似の参照記号を付し、重複
する説明は省略する。
FIG. 6 is a concrete functional block diagram when the embodiment of FIG. 1, that is, FIG. 5 is applied to a cylinder servo system of 8 mm VTR. In FIG. 6, the same or similar functions as those in FIG. 1 described above are designated by the same or similar reference symbols, and duplicated description will be omitted.

第6図に示すサーボ用マイクロコンピュータ100に含
まれる加算回路24の出力が最適ゲイン回路28によって
「×4」され、PWM回路30に与えられる。したがって、P
WM回路30からは、PWMのモータ制御信号が出力され、そ
のモータ制御信号はローパスフィルタ32を経てドライバ
34に与えられる。このドライバ34がシリンダモータ36を
制御し、このシリンダモータ36からマイクロコンピュー
タ100にFG信号およびPG信号が与えられる。
The output of the adder circuit 24 included in the servo microcomputer 100 shown in FIG. 6 is “× 4” by the optimum gain circuit 28 and is given to the PWM circuit 30. Therefore, P
A PWM motor control signal is output from the WM circuit 30, and the motor control signal is passed through a low pass filter 32 to a driver.
Given to 34. The driver 34 controls the cylinder motor 36, and the cylinder motor 36 supplies the FG signal and the PG signal to the microcomputer 100.

FG信号およびPG信号はRFSW作成回路38に与えられ、こ
のRFSW作成回路38からのヘッド切換信号PFSWはヘッド制
御回路(図示せず)に与えられるとともに、第2位相エ
ラー検出回路26に与えられる。なお、ヘッド切換信号PF
SWは、第1位相エラー検出回路18にモータ36からの位相
信号として入力されているFG信号を用いて作成されてい
る。すなわち、第2位相エラー検出回路26は該FG信号に
基づいて動作している。また、マイクロコンピュータ10
0には図示しない同期回路から垂直同期信号Vsyncが与え
られ、この垂直同期信号Vsyncは360Hzリファレンス作成
回路40に与えられるとともに、1/2分周回路42を経てス
イッチ46の録画(Rec)側に与えられる。また、このス
イッチ46の再生(Play)側には、30Hzリファレンス作成
回路44からのリファレンス信号が与えられる。
The FG signal and the PG signal are given to the RFSW creating circuit 38, and the head switching signal PFSW from this RFSW creating circuit 38 is given to the head control circuit (not shown) and also to the second phase error detecting circuit 26. The head switching signal PF
The SW is created by using the FG signal input as the phase signal from the motor 36 to the first phase error detection circuit 18. That is, the second phase error detection circuit 26 operates based on the FG signal. Also, the microcomputer 10
A vertical synchronizing signal Vsync is given to 0 from a synchronizing circuit (not shown), and this vertical synchronizing signal Vsync is given to the 360 Hz reference creating circuit 40, and also to the recording (Rec) side of the switch 46 via the 1/2 frequency dividing circuit 42. Given. The reference signal from the 30 Hz reference creating circuit 44 is applied to the reproduction side of the switch 46.

第1位相エラー検出回路18の基準周波数信号(リファ
レンス)Reflとしては、360Hzリファレンス作成回路40
からの360Hzが与えられる。また、第2位相エラー検出
回路26の基準周波数信号Ref2としては、30Hzが与えられ
る。録画時にはスイッチ46がRec側に切り換え、したが
って、垂直同期信号Vsyncを1/2分周回路42で分周した30
Hz信号が与えられる。再生時には30Hzリファレンス作成
回路44からの30Hz信号が与えられる。
The reference frequency signal (reference) Refl of the first phase error detection circuit 18 is a 360 Hz reference creation circuit 40.
Is given from 360Hz. Further, 30 Hz is given as the reference frequency signal Ref2 of the second phase error detection circuit 26. During recording, the switch 46 switches to the Rec side, so the vertical sync signal Vsync is divided by the 1/2 divider circuit 42.
Hz signal is given. At the time of reproduction, the 30 Hz signal from the 30 Hz reference creating circuit 44 is given.

【図面の簡単な説明】[Brief description of drawings]

第1図はこの発明の一実施例を示す機能ブロック図であ
る。 第2図は第1図実施例における第2位相エラーの特性を
示すグラフである。 第3図は第1図実施例のモータ制御信号の特性を示すグ
ラフである。 第4図は第1図実施例の各エラー信号およびモータ制御
信号を示す波形図である。 第5図は第1図実施例を達成するソフトウェアのフロー
図である。 第6図は第1図および第5図に示す実施例の具体的な適
用例を示す機能ブロック図である。 第7図は従来のシリンダサーボの一例を示す機能ブロッ
ク図である。 第8図はディジタルノッチフィルタの特性を示すグラフ
である。 第9図は第7図従来例の動作を示す波形図である。 図において、12は速度エラー検出回路、16,24は加算回
路、18は第1位相エラー検出回路、20はディジタルノッ
チフィルタ、26は第2位相エラー検出回路、36はモー
タ、100はサーボ用マイクロコンピュータを示す。
FIG. 1 is a functional block diagram showing an embodiment of the present invention. FIG. 2 is a graph showing the characteristic of the second phase error in the embodiment of FIG. FIG. 3 is a graph showing the characteristics of the motor control signal of the embodiment shown in FIG. FIG. 4 is a waveform diagram showing each error signal and motor control signal in the embodiment of FIG. FIG. 5 is a flow chart of software for achieving the embodiment of FIG. FIG. 6 is a functional block diagram showing a concrete application example of the embodiment shown in FIG. 1 and FIG. FIG. 7 is a functional block diagram showing an example of a conventional cylinder servo. FIG. 8 is a graph showing the characteristics of the digital notch filter. FIG. 9 is a waveform diagram showing the operation of the conventional example of FIG. In the figure, 12 is a speed error detection circuit, 16 and 24 are addition circuits, 18 is a first phase error detection circuit, 20 is a digital notch filter, 26 is a second phase error detection circuit, 36 is a motor, and 100 is a servo micro. Indicates a computer.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】モータの回転数に応じて周波数が変化する
周波数信号に応答して速度エラーを検出する速度エラー
検出手段、 前記モータの回転位相に応じて位相が変化する位相信号
と前記周波数信号のN倍(Nは1以上の整数)の第1基
準信号とに基づいて第1位相エラーを検出する第1位相
エラー検出手段、 前記速度エラー検出手段からの速度エラーと前記第1位
相エラー検出手段からの第1位相エラーとを所定の比率
で加算するための第1加算手段、 前記第1加算手段からの出力を受けるかつ所定の基本ノ
ッチ周波数を有するノッチフィルタ、 前記位相信号と前記基本ノッチ周波数の1/M(Mは1以
上の整数)の第2基準信号とに基づいて第2位相エラー
を検出する第2位相エラー検出手段、および、 前記ノッチフィルタの出力と前記第2位相エラー検出手
段からの前記第2位相エラーとを所定の比率で加算して
前記モータを制御するためのモータ制御信号を得る第2
加算手段を備える、モータのサーボ装置。
1. A speed error detection means for detecting a speed error in response to a frequency signal whose frequency changes according to the number of rotations of a motor, a phase signal whose phase changes according to the rotation phase of the motor, and the frequency signal. A first phase error detecting means for detecting a first phase error based on a first reference signal that is N times (N is an integer of 1 or more) a speed error from the speed error detecting means and the first phase error detection First addition means for adding the first phase error from the means at a predetermined ratio, a notch filter receiving the output from the first addition means and having a predetermined basic notch frequency, the phase signal and the basic notch Second phase error detecting means for detecting a second phase error on the basis of a second reference signal having a frequency of 1 / M (M is an integer of 1 or more); and an output of the notch filter and the second Second obtaining a motor control signal for by adding the second phase error from the phase error detecting means at a predetermined ratio and controls the motor
A servo device for a motor, which comprises an adding means.
JP1309758A 1989-11-29 1989-11-29 Motor servo device Expired - Fee Related JP2538358B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1309758A JP2538358B2 (en) 1989-11-29 1989-11-29 Motor servo device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1309758A JP2538358B2 (en) 1989-11-29 1989-11-29 Motor servo device

Publications (2)

Publication Number Publication Date
JPH03173378A JPH03173378A (en) 1991-07-26
JP2538358B2 true JP2538358B2 (en) 1996-09-25

Family

ID=17996925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1309758A Expired - Fee Related JP2538358B2 (en) 1989-11-29 1989-11-29 Motor servo device

Country Status (1)

Country Link
JP (1) JP2538358B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940001220Y1 (en) * 1991-12-19 1994-03-07 주식회사 금성사 Phase control error elimination filter of motor

Also Published As

Publication number Publication date
JPH03173378A (en) 1991-07-26

Similar Documents

Publication Publication Date Title
EP0050024B1 (en) Tracking-error correcting system in video reproducing apparatus
JP2538358B2 (en) Motor servo device
JPH0125153B2 (en)
US5617266A (en) Motor stabilizing control apparatus for use with motors, including for use with a drum motor in a magnetic tape system
US5239245A (en) Method of controlling rotational speeds and phases of a drum motor and a capstan motor in a vcr
JPH04249913A (en) Digital notch filter
EP0709951B1 (en) Motor control system
US4167027A (en) Stabilizing circuit for phase locked loop
JP3158003B2 (en) Digital sync separation circuit
JP2687706B2 (en) Digital signal reproduction device
JP2825171B2 (en) Magnetic recording / reproducing device
JPH03168957A (en) Tracking circuit of 4-frequency pilot system
JP2816051B2 (en) Motor servo device
JPH01320672A (en) Error signal detecting circuit for reference values of rotational speed and phase of disk
JPS61276158A (en) Servo circuit
JPS61177185A (en) Speed controller for motor
JPH05236772A (en) Position controller for motor
JPH0689486A (en) Magnetic recording / reproducing device
JPS63142559A (en) Capstan controller
JPH0746873A (en) Fg signal multiplier
JPH02254659A (en) Video signal processing circuit
JPH05307805A (en) Magnetic recording and reproducing device
JPS62110658A (en) How to create a tracking error signal
JPH04139656A (en) Disk drive device
JPH02177153A (en) Phase controller

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080708

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080708

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees