JP2540933B2 - Method of connecting semiconductor element to circuit board or carrier - Google Patents
Method of connecting semiconductor element to circuit board or carrierInfo
- Publication number
- JP2540933B2 JP2540933B2 JP1056019A JP5601989A JP2540933B2 JP 2540933 B2 JP2540933 B2 JP 2540933B2 JP 1056019 A JP1056019 A JP 1056019A JP 5601989 A JP5601989 A JP 5601989A JP 2540933 B2 JP2540933 B2 JP 2540933B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- carrier
- dielectric ceramic
- layer
- thin plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は、主として半導体素子により構成される半導
体集積回路中の半導体素子と回路基板又はキャリヤとの
接続方法に関する。Description: TECHNICAL FIELD The present invention relates to a method for connecting a semiconductor element in a semiconductor integrated circuit mainly composed of a semiconductor element to a circuit board or a carrier.
[従来の技術] 従来、LSI等の半導体素子とキャリヤとを接続する場
合、第1図の断面図を示すように、ワイヤーにより接続
するものである。即ち、従来は、半導体素子と回路基板
又はキャリヤは空中線の両端をボンデイングしたワイヤ
ーボンデイングの手法を用いて接続されていた。[Prior Art] Conventionally, when a semiconductor element such as an LSI and a carrier are connected to each other, a wire is used as shown in the sectional view of FIG. That is, conventionally, the semiconductor element and the circuit board or carrier have been connected using a wire bonding method in which both ends of the antenna are bonded.
然し乍ら、このようなワイヤーボンデイング法では、
特にマイクロ波帯以上の高い周波数を用いる集積回路に
おいては、ワイヤー部のインダクタンス分(L分)が大
きくなることにより無視できず、設計上取り入れる必要
が生じていたが、実際にその量を見込むことが困難で、
損失を招く又は利得を下げるという問題が生じるもので
あった。However, with such a wire bonding method,
In particular, in integrated circuits that use high frequencies in the microwave band and above, it cannot be ignored because the inductance (L) of the wire portion becomes large, and it was necessary to incorporate it in the design, but actually expect that amount. Is difficult,
There was a problem of causing a loss or reducing a gain.
一方、マイクロ波回路用基板は、製造方法が簡単なた
めに、マイクロ波回路用基板に用いられる代表的な導波
路であるマイクロストリップ線路とコプレイナ線路の構
造を用いるものである。このような構造は、フォトリソ
グラフィの技術を用いて製作するものである。On the other hand, the microwave circuit substrate uses a structure of a microstrip line and a coplanar line, which are typical waveguides used in the microwave circuit substrate, because the manufacturing method is simple. Such a structure is manufactured using a photolithography technique.
[発明が解決しようとする問題点] 本発明は、以上述べたような問題点を解決するため、
回路基板やキャリヤに用いられる導波路と等しいインピ
ーダンスを持つ伝送路を形成した薄膜基板で半導体素子
と回路基板又はキャリヤを接続する方法を提供すること
を目的とする。[Problems to be Solved by the Invention] In order to solve the problems described above, the present invention provides
It is an object of the present invention to provide a method for connecting a semiconductor element to a circuit board or carrier with a thin film substrate on which a transmission path having the same impedance as a waveguide used for the circuit board or carrier is formed.
[発明の構成] [問題点を解決するための手段] 本発明の要旨とするものは、半導体3と回路基板又は
キャリヤ1とを接続する方法において、厚さ30〜120μ
mの誘電体セラミックス薄板5を接続部材として用い、
そのインピーダンスが、接続しようとする回路基板又は
キャリヤ1に用いられている導波路(導電体配線部)2
のインピーダンスと等しいことを特徴とする半導体素子
と回路基板又はキャリヤとを接続する方法である。[Structure of the Invention] [Means for Solving Problems] The gist of the present invention is to provide a method of connecting a semiconductor 3 and a circuit board or a carrier 1 with a thickness of 30 to 120 μm.
Using the dielectric ceramic thin plate 5 of m as a connecting member,
A waveguide (conductor wiring portion) 2 whose impedance is used in the circuit board or carrier 1 to be connected
The impedance is equal to the impedance of the semiconductor element and the circuit board or the carrier.
その誘電体セラミックス薄板5上に形成された導波路
が、マイクロストリップ線路、コプレイナ線路及びグラ
ンデッドコプレイナ線路のいずれかの構造の導波路であ
ることが好適である。また、その誘電体セラミックス薄
板5は、アルミナを主成分とする誘電体磁器材料である
ことが好適である。そして、その導波路を構成する金属
導電体層は、最上面が厚み3μm以上のAu層であり、Au
/Pd/Ti、Au/Pd/Ni−Cr、Au−Ni−Cr/Ta−N、Au/Pd/Ta
−Nの3層構造からなる群より選択される3層構造を有
することが好適である。また、その誘電体セラミックス
薄板5と半導体素子3と回路基板又はキャリア1とは、
ハンダ又は導電性接着剤のいずれかを用いて、信号ライ
ン8又はグランド端子13を介して接続することが好適で
ある。そのマイクロストリップ線路を用いた該誘電体セ
ラミックス薄板5は、信号ライン8のある面にグランド
接続用の端子13を有し、スルーホール14を通して反対面
のグランド層9との導通を有することが好適である。The waveguide formed on the dielectric ceramic thin plate 5 is preferably a waveguide having a structure of any one of a microstrip line, a coplanar line and a grounded coplanar line. The dielectric ceramic thin plate 5 is preferably a dielectric ceramic material containing alumina as a main component. The metal conductor layer forming the waveguide is an Au layer having a thickness of 3 μm or more at the uppermost surface.
/ Pd / Ti, Au / Pd / Ni-Cr, Au-Ni-Cr / Ta-N, Au / Pd / Ta
It is preferable to have a three-layer structure selected from the group consisting of a three-layer structure of -N. Further, the dielectric ceramic thin plate 5, the semiconductor element 3 and the circuit board or carrier 1 are
It is preferable to connect via the signal line 8 or the ground terminal 13 using either solder or a conductive adhesive. It is preferable that the dielectric ceramic thin plate 5 using the microstrip line has a terminal 13 for ground connection on the surface on which the signal line 8 is present and has electrical continuity with the ground layer 9 on the opposite surface through the through hole 14. Is.
また、そのグランデッドコプレイナ線路を用いた誘電
体セラミックス薄板5は、スルーホール14を有し、その
スルーホールを用いて該基板の両面に形成されたグラン
ド層9間の導通を有することが好適である。このスルー
ホール14の直径は、100μm以下であり、該セラミック
ス薄板5の厚さは、30〜100μmであることが好適であ
る。Further, it is preferable that the dielectric ceramic thin plate 5 using the grounded coplanar line has through holes 14 and that the ground layers 9 formed on both sides of the substrate are connected using the through holes. Is. The diameter of the through hole 14 is preferably 100 μm or less, and the thickness of the ceramic thin plate 5 is preferably 30 to 100 μm.
[作用] 本発明によると、回路基板やキャリヤに用いられる導
波路と等しいインピーダンスを持つ伝送路を形成した薄
膜基板により、即ち、マイクロ波回路用の回路基板を同
様な構造の厚さ30〜120μmの誘電体セラミックス基板
に、マイクロストリップ線路、コプレイナ線路、グラン
デッドコプレイナ線路のいずれかの導波路を、接続する
回路基板又はキャリヤの上に形成された導波路と等しい
インピーダンスを持つように形成した薄膜基板を接続し
たものである。そのような接続法により、従来のワイヤ
ーボンデイング法における空中配線部のインダクタンス
による特性劣化を改善したものである。[Operation] According to the present invention, a thin film substrate on which a transmission line having an impedance equal to that of a waveguide used for a circuit substrate or a carrier is formed, that is, a circuit substrate for a microwave circuit has a similar structure with a thickness of 30 to 120 μm. On the dielectric ceramic substrate of, a waveguide of any one of a microstrip line, a coplanar line, and a grounded coplanar line is formed so as to have an impedance equal to that of the waveguide formed on the circuit board or the carrier to be connected. A thin film substrate is connected. By such a connection method, the characteristic deterioration due to the inductance of the aerial wiring portion in the conventional wire bonding method is improved.
本発明は、上記の目的を達するために、厚さ30〜120
μmの誘電体セラミックス薄板に、マイクロストリップ
線路、コプレイナ線路、グランデッドコプレイナ線路の
いずれかの導波路を、接続する回路基板又はキャリヤ上
に形成された導波路と等しいインピーダンスを持つよう
に形成した薄膜基板を用いて接続することにより、従来
のワイヤーボンデイング法における空中配線部のインダ
クタンス分による特性劣化を改善できる接続方法を開発
したものである。The present invention has a thickness of 30 to 120 to achieve the above object.
A waveguide of any one of a microstrip line, a coplanar line, and a grounded coplanar line is formed on a dielectric ceramic thin plate of μm so as to have an impedance equal to that of a waveguide formed on a circuit board or a carrier to be connected. By connecting using a thin film substrate, we have developed a connection method that can improve the characteristic deterioration due to the inductance of the aerial wiring part in the conventional wire bonding method.
また、使用する誘電体セラミックス薄板は、厚さ30〜
120μmのアルミナを主成分とする誘電体磁器材料であ
ることが好適である。利用するセラミックス基板の実用
上から、この範囲の厚さのセラミックス基板が好適であ
る。Also, the dielectric ceramic thin plate used has a thickness of 30 ~
It is preferable that the dielectric ceramic material is composed mainly of 120 μm alumina. A ceramic substrate having a thickness within this range is suitable for practical use of the ceramic substrate used.
その導電性薄膜は、最上面が厚さ3μm以上のAu層で
あり、Au/Pd/Ti、Au/Pd/Ni−Cr、Au−Ni−Cr/Ta−N、A
u/Pd/Ta−Nのいずれかの材質からなる3層の構造を有
するものが好適である。即ち、マイクロ波用回路でるた
めに、表皮効果を考慮し、また、基板と導体層の接着強
度を確保するため、このような構造が好適である。最上
層のAu層が、3μm未満では、導体損失が大きくなり,
伝搬損失が大きくなるため,不都合である。The conductive thin film is an Au layer having a thickness of 3 μm or more on the uppermost surface, and Au / Pd / Ti, Au / Pd / Ni-Cr, Au-Ni-Cr / Ta-N, A
A material having a three-layer structure made of any material of u / Pd / Ta-N is preferable. That is, such a structure is suitable because it is a circuit for microwaves, the skin effect is taken into consideration, and the adhesive strength between the substrate and the conductor layer is secured. If the uppermost Au layer is less than 3 μm, the conductor loss increases,
This is inconvenient because the propagation loss increases.
焼成したセラミックス薄板の上に、前記のような導電
性層を、蒸着法、吹き付け法、スパッタリング法等で形
成することができる。The conductive layer as described above can be formed on the fired ceramics thin plate by a vapor deposition method, a spraying method, a sputtering method, or the like.
例えば、本発明の構造となるように焼成セラミックス
薄板の両面に種々の方法で形成した導電性薄膜を形成で
き、エッチング及びフオトリソグラフ技法等の方法で、
導体層パターンを得ることができる。For example, it is possible to form a conductive thin film formed by various methods on both surfaces of a fired ceramics thin plate so as to have the structure of the present invention, by a method such as etching and photolithographic technique,
A conductor layer pattern can be obtained.
本発明に利用するセラミックス薄板の製法は、特に限
定されるものではないが、セラミックスグリーンシート
を形成し,焼成する方法などがあり、他は特に限定され
るものではない。The method for producing the ceramic thin plate used in the present invention is not particularly limited, but there is a method for forming a ceramic green sheet and firing, and the others are not particularly limited.
次に、本発明の半導体素子と回路基板又はキャリヤの
接続方法について、具体的な実施例により、説明する
が、本発明は、その説明により限定されるものではな
い。Next, the method for connecting the semiconductor element and the circuit board or the carrier according to the present invention will be described with reference to specific examples, but the present invention is not limited to the description.
[実施例] 第2図の断面図は、本発明の接続方法により、接続し
ようとする回路基板1のインピーダンスを有する導波路
8(第3図参照)を有する誘電体セラミックス基板5に
より、半導体素子3と回路基板1を、ハンダ又は導電性
接着剤6で、接続した場合の接続部の断面図である。[Embodiment] The cross-sectional view of FIG. 2 shows a semiconductor device by the dielectric ceramic substrate 5 having the waveguide 8 (see FIG. 3) having the impedance of the circuit board 1 to be connected by the connection method of the present invention. 3 is a cross-sectional view of a connection part when the circuit board 3 and the circuit board 1 are connected by solder or a conductive adhesive 6.
第3図の各断面図は、各々(a)マイクロストリップ
線路型、(b)コプレイナ線路型、(c)グランデッド
コプレイナ線路型で形成した接続用セラミックス薄板5
の例を示すものである。これらは、接続しようとする半
導体素子3、回路基板及びキャリヤ1の接続用端子部
(第2図の導電体配線端子)の形状により選択すること
が望ましい。また、この誘電体セラミックス薄板5の材
質及び厚さは、接続しようとする半導体素子3、回路基
板及びキャリヤ1の接続用端子部4のピッチ間隔と誘電
体セラミックス基板3上に形成する導波路の種類により
選択されるが、どの導波路の場合にも、回路基板又はキ
ャリヤ1の導波路の多くが、50Ω又は75Ωのインピーダ
ンスで形成されているから、比誘電率が10程度で損失が
少ないアルミナを主成分とする厚さ30〜120μmのセラ
ミックス薄板を用いることが望ましいものである。The cross-sectional views in FIG. 3 are ceramic thin plates 5 for connection formed by (a) microstrip line type, (b) coplanar line type, and (c) grounded coplanar line type, respectively.
Is an example of. It is desirable to select these according to the shapes of the semiconductor element 3 to be connected, the circuit board, and the connecting terminal portion (conductor wiring terminal in FIG. 2) of the carrier 1. The material and thickness of the dielectric ceramics thin plate 5 are determined by the pitch of the semiconductor element 3 to be connected, the circuit board and the connection terminal portion 4 of the carrier 1 and the waveguide formed on the dielectric ceramics substrate 3. Although it is selected according to the type, most of the waveguides of the circuit board or carrier 1 are formed with impedance of 50Ω or 75Ω in any waveguide, so that the dielectric constant is about 10 and the loss is small. It is desirable to use a ceramic thin plate having a thickness of 30 to 120 μm, which is mainly composed of
(a)マイクロストリップ線路型の場合には、誘電体セ
ラミックス薄板7の信号ライン8のある面にグランド9
用の端子13を設け、スルーホール14を用いて、そのグラ
ンド用端子13と反対面のグランド層9の導通を確保する
ことが望ましい。この際に、グランド用端子13は、信号
ライン8からできるだけ離れた位置に設けることが更に
望ましい。(A) In the case of the microstrip line type, the ground 9 is provided on the surface of the dielectric ceramic thin plate 7 on which the signal line 8 is provided.
It is desirable to provide a terminal 13 for use with the through hole 14 and to ensure continuity of the ground layer 9 on the surface opposite to the ground terminal 13. At this time, it is more desirable to provide the ground terminal 13 at a position as far as possible from the signal line 8.
(b)コプレイナ線路型の場合には、回路用の誘電体セ
ラミックス薄板7の一方の面上にのみ、図示のように、
信号ラインのための導電体層8とグランド層のための導
電体層9を平行して所定間隔をもって形成したものであ
る。(B) In the case of the coplanar line type, as shown in the drawing, only on one surface of the dielectric ceramic thin plate 7 for circuit,
The conductor layer 8 for the signal line and the conductor layer 9 for the ground layer are formed in parallel at a predetermined interval.
(c)グランデッドコプレイナ線路型の場合には、一面
に信号ラインのための導電体層8とグランド層のための
導電性層9を、図示のように、平行して所定間隔をもっ
て形成し、他の面にグランド層のための導電体層9を全
面に形成し、そして、スルーホール14を用いて、回路用
誘電体セラミックス基板7の表面に形成されたグランド
層9間の導通を確保することが好適である。(C) In the case of the grounded coplanar line type, the conductor layer 8 for the signal line and the conductive layer 9 for the ground layer are formed on one surface in parallel and at a predetermined interval. , The conductor layer 9 for the ground layer is formed on the other surface, and the through holes 14 are used to secure the conduction between the ground layers 9 formed on the surface of the circuit dielectric ceramic substrate 7. Is preferred.
第4図の断面図は、回路用誘電体セラミックス基板10
と半導体素子(第2図の3)、回路基板又はキャリヤ
(第2図の2)との接続部を示すものである。接続部
は、電気的導通を確保するため、ハンダ又は導電性接着
剤6で接続することが好適である。また、前記回路基板
10と半導体素子、回路基板又はキャリヤとの接続は、信
号ライン8及び信号ラインのある面と同一面のグランド
層9又はグランド用端子13(第2図参照)の少なくとも
2箇所において行なうことが好適である。The cross-sectional view of FIG. 4 shows the dielectric ceramic substrate 10 for a circuit.
And a semiconductor element (3 in FIG. 2), a circuit board or a carrier (2 in FIG. 2). In order to secure electrical continuity, the connecting portion is preferably connected with solder or a conductive adhesive 6. Also, the circuit board
The connection between 10 and the semiconductor element, the circuit board or the carrier is preferably made at least at two locations of the signal line 8 and the ground layer 9 or the ground terminal 13 (see FIG. 2) on the same surface as the surface on which the signal line is located. Is.
このような誘電体セラミックス基板の上の導波路は、
フォトリソグラフィーの手法を用いて、エッチング又は
リフトオフ法により形成される。The waveguide on such a dielectric ceramic substrate is
It is formed by etching or lift-off using a photolithography technique.
第5図(a)、(b)、(c)、(d)の断面図は、
前記誘電体セラミックス基板7の上の導波路をエッチン
グ法を用いて形成する手法を順次示したものである。The sectional views of FIGS. 5 (a), (b), (c), and (d) are
A method of forming a waveguide on the dielectric ceramic substrate 7 by using an etching method is sequentially shown.
先ず、第5図(a)の断面図に示すように、誘電体セ
ラミックス薄板7の片面(コプレイナ線路の場合)又は
両面(マイクロストリップ線路型、グランデッドコプレ
イナ線路の場合)に、蒸着法、スパッタリング法又はメ
ッキ法等の手法を用いて導電性薄膜11を形成する。その
際、この導電性薄膜11は、膜11と薄板7との接着強度が
大きいこと及び表皮効果を考慮した上で、最上層が厚さ
3μm以上のAu層であり、Au/Pd/Ti、Au/Pd/Ni−Cr、Au
/Pd/Ta−N、Au/Ni−Cr/Ta−Nのいずれかの構造を有す
る3層構造とすることが好適である。First, as shown in the cross-sectional view of FIG. 5 (a), one surface (in the case of a coplanar line) or both surfaces (in the case of a microstrip line type, grounded coplanar line) of the dielectric ceramic thin plate 7 is vapor-deposited, The conductive thin film 11 is formed using a method such as a sputtering method or a plating method. At this time, the conductive thin film 11 is made of Au / Pd / Ti, whose uppermost layer is an Au layer having a thickness of 3 μm or more, in consideration of the large adhesive strength between the film 11 and the thin plate 7 and the skin effect. Au / Pd / Ni-Cr, Au
It is preferable to use a three-layer structure having either a structure of / Pd / Ta-N or Au / Ni-Cr / Ta-N.
次に、第5図(b)の断面図に示すように、フォトレ
ジストを用い、所望のパターンのレジスト層12を形成し
た後に、第5図(c)の断面図に示すように、金属導電
体層11をエッチングし、更に、第5図(d)の断面図に
示すように、レジスト層を除去することにより、所望の
導波路15等を形成することができる。Next, as shown in the cross-sectional view of FIG. 5B, a photoresist is used to form a resist layer 12 having a desired pattern. Then, as shown in the cross-sectional view of FIG. By etching the body layer 11 and then removing the resist layer as shown in the cross-sectional view of FIG. 5 (d), the desired waveguide 15 and the like can be formed.
第6図(a)、(b)、(c)の断面図は、前記誘電
体セラミックス薄板7の上に導波路を、リフトオフ法を
用いて形成する手法を順次示したものである。即ち、誘
電体セラミックス基板7の片面(コプレイナ線路の場
合)又は両面(マイクロストリップ線路、グランデッド
コプレイナ線路の場合)に、第6図(a)の断面図に示
すように、フォトレジストを用いて所望のパターンの逆
のレジスト層12を形成する。その後、第6図(b)の断
面図に示すように、蒸着法、スパッタリング法又はメッ
キ法等の手法を用いて、逆パターンのレジスト層12を有
する回路基板7の面に対して、導電体薄膜の形成処理を
行ない、導電体層11を形成する。次に、第6図(c)の
断面図に示すように、レジスト層12を除去することによ
り、不要部の金属導電体層を除去し、所望の導波路15等
を形成することができる。The cross-sectional views of FIGS. 6 (a), (b), and (c) sequentially show a method of forming a waveguide on the dielectric ceramic thin plate 7 using the lift-off method. That is, a photoresist is used on one surface (in the case of a coplanar line) or both surfaces (in the case of a microstrip line or a grounded coplanar line) of the dielectric ceramic substrate 7 as shown in the sectional view of FIG. 6 (a). As a result, a resist layer 12 having the reverse pattern of the desired pattern is formed. Then, as shown in the sectional view of FIG. 6 (b), a conductor such as a conductor is formed on the surface of the circuit board 7 having the resist layer 12 of the reverse pattern by using a method such as a vapor deposition method, a sputtering method or a plating method. A thin film forming process is performed to form the conductor layer 11. Next, as shown in the cross-sectional view of FIG. 6C, the resist layer 12 is removed to remove the unnecessary portion of the metal conductor layer, and the desired waveguide 15 and the like can be formed.
以上において回路基板にスルーホールを作製するため
には、例えば、第3図(c)の断面図に示す構造のため
には、CO2レーザを用いることが好適である。この際
に、スルーホール14は、形成するグランデットコプレイ
ナ線路構造の基板両面が、グランド層となる部分の、信
号ライン層のできるだけ近傍にできるだけ多く形成する
ことが、望ましい。然し乍ら、実際には、基板強度を確
保する必要があることから、導電体層(信号ライン層)
8から0.3〜1.0mm程度離れた位置に、導電体層パターン
中に3〜5mm程度間隔を置き、形成することが好適であ
る。また、広い面積のグランド層がある場合には、3mm
角程度に1個の割合でスルーホールを形成することが好
適である。In the above, in order to form a through hole in the circuit board, for example, for the structure shown in the sectional view of FIG. 3 (c), it is preferable to use a CO 2 laser. At this time, it is desirable to form as many through holes 14 as possible on both sides of the substrate of the granded coplanar line structure to be formed, in a portion to be the ground layer, as close as possible to the signal line layer. However, in practice, it is necessary to secure the strength of the substrate, so the conductor layer (signal line layer)
It is preferable to form the conductor layer pattern at a distance of about 3 to 5 mm at a position apart from 8 to about 0.3 to 1.0 mm. If there is a large area ground layer, 3 mm
It is preferable to form one through hole at a rate of about one corner.
導電体層は、回路基板の表面にスパッタリング法によ
り、Ti層を0.3μm、Pd層を0.3μm及びAu層を形成した
後に、更に、メッキ法によりAu層を形成した3層構造の
ものが好適である。尚、形成するAu層は金属の表皮効果
を考え、厚み3μm以上であることが好適である。以上
の金属薄層の作成法は、スパッタリング或いはメッキ法
により行なうことができるが、両者による差異は無く、
両者で形成したAu膜厚の合計は、3μm以上のものが好
適である。また、以上の金属スパッタリング処理によ
り、スルーホール内壁にも、金属薄膜が形成され、スル
ーホールを通して、上下に形成したグランド層とグラン
ド用端子の導電体層を導通させることができる。The conductor layer preferably has a three-layer structure in which a Ti layer of 0.3 μm, a Pd layer of 0.3 μm and an Au layer are formed on the surface of the circuit board by a sputtering method, and then an Au layer is further formed by a plating method. Is. The Au layer to be formed preferably has a thickness of 3 μm or more in consideration of the skin effect of the metal. The above-described method for forming a thin metal layer can be performed by sputtering or plating, but there is no difference between the two.
The total Au film thickness formed by both is preferably 3 μm or more. Further, by the above metal sputtering process, a metal thin film is formed also on the inner wall of the through hole, and the ground layer formed above and below and the conductor layer of the ground terminal can be electrically conducted through the through hole.
また、導電体層9がスルーホール14に近接している場
合やメッキ法を用いる場合には、導電体層パターン9を
形成した後に、フォトレジストを用いて導電体層パター
ンの保護層を形成した後、スパッタリングを行なうこと
が好適である。When the conductor layer 9 is close to the through hole 14 or when the plating method is used, after forming the conductor layer pattern 9, a protective layer for the conductor layer pattern is formed using photoresist. After that, it is preferable to perform sputtering.
[発明の効果] 本発明の半導体素子と回路基板又はキャリヤとの接続
方法により、 第1に、従来の空中線による接続方法における空中配
線部のインダクタンス分を無くした接続方法が容易にな
り、回路全体の特性の安定化に大きく貢献できるマイク
ロ波用薄膜回路基板を提供することができること、 第2に、この接続方法は半導体素子と回路基板又はキ
ャリヤとの接続に限らず、回路基板同士の接続方法とし
ても有効であると期待される半導体素子と回路基板又は
キャリヤとの接続方法を提供したこと、 などの技術的な効果が得られた。EFFECTS OF THE INVENTION By the method of connecting a semiconductor element and a circuit board or carrier of the present invention, firstly, a connection method which eliminates the inductance component of the aerial wiring part in the conventional connection method by an antenna becomes easy, and the entire circuit is facilitated. It is possible to provide a thin film circuit board for microwaves that can greatly contribute to the stabilization of the characteristics of the above. Secondly, this connection method is not limited to the connection between the semiconductor element and the circuit board or the carrier, and the connection method between the circuit boards. The technical effects such as providing a method of connecting a semiconductor element and a circuit board or a carrier, which are expected to be effective, have been obtained.
第1図は、従来の回路基板の接続部分の断面図である。 第2図は、本発明による回路基板と半導体素子との接続
構造を示す断面図である。 第3図(a)、(b)、(c)は、本発明に利用する誘
電体セラミックス薄板の構造を示す断面図である。 第4図は、本発明により回路基板1と半導体素子3を接
続する構造を示す断面図である。 第5図(a)、(b)、(c)、(d)は、第3図
(c)に示した導体層を有する誘電体セラミックス薄板
に対してフォトリソエッチング法で、回路信号ラインパ
ターンとグランド層パターンを形成する方法を順次示す
断面図である。 第6図(a)、(b)、(c)は、第3図(c)で示し
た誘電体セラミックス薄板をリフトオフ法で作製する方
法を順次示す断面図である。 [主要部分の符号の説明] 1……セラミックス回路基板 2……導電体配線部 3……半導体素子 4……空中配線部 5……本発明に利用する誘電体セラミックス薄板 6……ハンダ又は導電性接着剤 7……誘電体セラミックス薄板 8……信号ライン導電体層 9……グランド層の導電体層 10……回路基板 13……グランド用端子の導電体層 14……スルーホールFIG. 1 is a sectional view of a connecting portion of a conventional circuit board. FIG. 2 is a sectional view showing a connection structure between a circuit board and a semiconductor element according to the present invention. 3 (a), (b), and (c) are sectional views showing the structure of the dielectric ceramic thin plate used in the present invention. FIG. 4 is a sectional view showing a structure for connecting the circuit board 1 and the semiconductor element 3 according to the present invention. FIGS. 5 (a), (b), (c), and (d) show a circuit signal line pattern by a photolithographic etching method for the dielectric ceramic thin plate having the conductor layer shown in FIG. 3 (c). 6A to 6C are cross-sectional views sequentially showing a method of forming a ground layer pattern. 6 (a), (b), and (c) are cross-sectional views sequentially showing a method of manufacturing the dielectric ceramic thin plate shown in FIG. 3 (c) by a lift-off method. [Explanation of Signs of Main Parts] 1 ... Ceramic circuit board 2 ... Conductor wiring part 3 ... Semiconductor element 4 ... Aerial wiring part 5 ... Dielectric ceramic thin plate used in the present invention 6 ... Solder or conductive Adhesive 7 …… Dielectric ceramics thin plate 8 …… Signal line conductor layer 9 …… Ground layer conductor layer 10 …… Circuit board 13 …… Ground terminal conductor layer 14 …… Through hole
───────────────────────────────────────────────────── フロントページの続き (72)発明者 篠原 義典 埼玉県秩父郡横瀬町大字横瀬2270番地 三菱鉱業セメント株式会社セラミックス 研究所内 (56)参考文献 特開 昭62−193255(JP,A) 特開 平1−143502(JP,A) 特公 昭57−56774(JP,B2) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Yoshinori Shinohara 2270 Yokose, Yokose-cho, Chichibu-gun, Saitama Mitsubishi Mining and Cement Co., Ltd. Ceramics Research Laboratory (56) Reference JP 62-193255 (JP, A) Flat 1-143502 (JP, A) JP 57-56774 (JP, B2)
Claims (8)
続する方法において、 厚さ30〜120μmの誘電体セラミックス薄板を接続部材
として用い、そのインピーダンスが、接続しようとする
回路基板又はキャリヤに用いられている導波路(導電体
配線部)のインピーダンスと等しいことを特徴とする半
導体素子と回路基板又はキャリヤとを接続する方法。1. A method of connecting a semiconductor element and a circuit board or carrier, wherein a dielectric ceramic thin plate having a thickness of 30 to 120 μm is used as a connecting member, and its impedance is used for the circuit board or carrier to be connected. A method for connecting a semiconductor element and a circuit board or a carrier, wherein the impedance is equal to the impedance of the waveguide (conductor wiring section) that is present.
た導波路が、マイクロストリップ線路、コプレイナ線路
及びグランデッドコプレイナ線路のいずれかの構造の導
波路であることを特徴とする請求項第1項記載の半導体
素子と回路基板又はキャリヤとを接続する方法。2. The waveguide formed on the dielectric ceramic thin plate is a waveguide having any one of a microstrip line, a coplanar line and a grounded coplanar line. A method for connecting the semiconductor device according to the paragraph to a circuit board or a carrier.
を主成分とする誘電体磁器材料であることを特徴とする
請求項第1項記載の半導体素子と回路基板又はキャリヤ
とを接続する方法。3. The method for connecting a semiconductor element to a circuit board or a carrier according to claim 1, wherein the dielectric ceramic thin plate is a dielectric ceramic material containing alumina as a main component.
上面が厚み3μm以上のAu層であり、Au/Pd/Ti、Au/Pd/
Ni−Cr、Au/Ni−Cr/Ta−N、Au/Pd/Ta−Nの3層構造か
らなる群より選択される3層構造を有することを特徴と
する請求項第1項の記載の半導体素子と回路基板又はキ
ャリヤとを接続する方法。4. The metal conductor layer forming the waveguide is an Au layer having a thickness of 3 μm or more at the uppermost surface, and Au / Pd / Ti, Au / Pd /
The three-layer structure selected from the group consisting of the three-layer structure of Ni-Cr, Au / Ni-Cr / Ta-N and Au / Pd / Ta-N, according to claim 1. A method for connecting a semiconductor device and a circuit board or carrier.
と回路基板又はキャリヤとは、ハンダ又は導電性接着剤
のいずれかを用いて、信号ライン又はグランド端子を介
して接続することを特徴とする請求項第1項記載の半導
体素子と回路基板又はキャリヤとを接続する方法。5. The thin dielectric ceramic plate, the semiconductor element and the circuit board or carrier are connected to each other through a signal line or a ground terminal by using either solder or a conductive adhesive. Item 2. A method for connecting the semiconductor device according to item 1 to a circuit board or a carrier.
電体セラミックス薄板は、信号ラインのある面にグラン
ド接続用の端子を有し、スルーホールを通して反対面の
グランド層との導通を有することを特徴とする請求項第
2項記載の半導体素子と回路基板又はキャリヤとを接続
する方法。6. The thin conductor ceramic plate using the microstrip line has a terminal for ground connection on a surface on which a signal line is present, and has continuity with a ground layer on the opposite surface through a through hole. A method for connecting the semiconductor device according to claim 2 to a circuit board or a carrier.
誘電体セラミックス薄板は、スルーホールを有し、その
スルーホールを用いて該基板の両面に形成されたグラン
ド層間の導通を有することを特徴とする請求項第2項記
載の半導体素子と回路基板又はキャリヤとを接続する方
法。7. A dielectric ceramic thin plate using the grounded coplanar line has through holes, and the through holes have electrical continuity between ground layers formed on both surfaces of the substrate. A method for connecting the semiconductor device according to claim 2 to a circuit board or a carrier.
あり、該セラミックス薄板の厚さは、30〜100μmであ
ることを特徴とする請求項第7項記載の半導体素子と回
路基板又はキャリヤとを接続する方法。8. The semiconductor device and the circuit board or carrier according to claim 7, wherein the through hole has a diameter of 100 μm or less and the ceramic thin plate has a thickness of 30 to 100 μm. How to connect.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1056019A JP2540933B2 (en) | 1989-03-10 | 1989-03-10 | Method of connecting semiconductor element to circuit board or carrier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1056019A JP2540933B2 (en) | 1989-03-10 | 1989-03-10 | Method of connecting semiconductor element to circuit board or carrier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02237046A JPH02237046A (en) | 1990-09-19 |
| JP2540933B2 true JP2540933B2 (en) | 1996-10-09 |
Family
ID=13015353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1056019A Expired - Lifetime JP2540933B2 (en) | 1989-03-10 | 1989-03-10 | Method of connecting semiconductor element to circuit board or carrier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2540933B2 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5756774B2 (en) | 2012-03-09 | 2015-07-29 | 株式会社神戸製鋼所 | Steel sheet for hot pressing, press-formed product, and method for producing press-formed product |
-
1989
- 1989-03-10 JP JP1056019A patent/JP2540933B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5756774B2 (en) | 2012-03-09 | 2015-07-29 | 株式会社神戸製鋼所 | Steel sheet for hot pressing, press-formed product, and method for producing press-formed product |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02237046A (en) | 1990-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4329779A (en) | Methods of applying circuit elements to a substrate | |
| US4777718A (en) | Method of forming and connecting a resistive layer on a pc board | |
| JP2002517099A (en) | Broadband RF port using coplanar waveguide and ball grid array input / output | |
| JP2001308547A (en) | High frequency multilayer circuit board | |
| JPH1154921A (en) | Multilayer wiring board | |
| JPH0583015A (en) | Directional coupler and method of manufacturing the same, and method of manufacturing circuit board having the directional coupler | |
| KR100217462B1 (en) | Thin-film multilayered electrode | |
| JPH0818187A (en) | Electronic device and manufacture thereof | |
| US6917265B2 (en) | Microwave frequency surface mount components and methods of forming same | |
| US4737747A (en) | Printed circuit resistive element | |
| CN213366849U (en) | RF Jumper | |
| JP2540933B2 (en) | Method of connecting semiconductor element to circuit board or carrier | |
| JPH03131102A (en) | Method for connecting semiconductor element and circuit board or carrier | |
| JPH07105645B2 (en) | Dielectric filter | |
| JPH03125504A (en) | Delay line | |
| JP2005243970A (en) | Composite circuit board | |
| JP3784185B2 (en) | Wiring board for mounting electronic components | |
| JP3381392B2 (en) | filter | |
| JP2004153795A (en) | Transmission line | |
| JP3784188B2 (en) | Wiring board for mounting electronic components | |
| JP3299265B2 (en) | Device with laminated conductive pattern and easily selectable insulator | |
| JP2000277657A (en) | Multilayer wiring board | |
| JP3921079B2 (en) | Wiring board | |
| JP2005012559A (en) | Coupler and coupler array | |
| JPH0697708A (en) | Microwave transmission line |