Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2546129B2 - 半導体装置用リードフレームの製造方法 - Google Patents
[go: Go Back, main page]

JP2546129B2 - 半導体装置用リードフレームの製造方法 - Google Patents

半導体装置用リードフレームの製造方法

Info

Publication number
JP2546129B2
JP2546129B2 JP5086611A JP8661193A JP2546129B2 JP 2546129 B2 JP2546129 B2 JP 2546129B2 JP 5086611 A JP5086611 A JP 5086611A JP 8661193 A JP8661193 A JP 8661193A JP 2546129 B2 JP2546129 B2 JP 2546129B2
Authority
JP
Japan
Prior art keywords
die
island
island portion
lead frame
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5086611A
Other languages
English (en)
Other versions
JPH06302736A (ja
Inventor
祐樹 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5086611A priority Critical patent/JP2546129B2/ja
Publication of JPH06302736A publication Critical patent/JPH06302736A/ja
Application granted granted Critical
Publication of JP2546129B2 publication Critical patent/JP2546129B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置用リードフレ
ームの製造方法に係わり、特に樹脂モールドされる半導
体装置用リードフレームの製造方法に関する。
【0002】
【従来の技術】リードフレームのアイランド部の半導体
ペレットを搭載した面(表面)と反対の面(裏面)を露
出させて樹脂モールドする半導体装置は、アイランド部
が放熱板としての機能を有するために、特に高出力の半
導体装置に用いられている。
【0003】しかしながら放熱板としてのアイランド部
には1μm以下の微小な凹凸があるために、図5に示す
ように、封入金型45を用いた樹脂封入工程で樹脂47
がアイランド部11の露出面13上に流れ込みこれが樹
脂バリ51となり、外装メッキ前処理工程の例えば、水
と研磨材による樹脂バリ工程でもその除去が困難である
という問題があった。
【0004】そこで実開平2−136331号には、図
6に示すように、アイランド部11と樹脂47との境界
付近のアイランド部に境界に沿って突起(ダム)53を
形成する溝52を設け、この突起53が封入金型と密着
して樹脂の流入をなくし樹脂バリの形成を防止する技術
が開示されている。
【0005】また、実開昭58−122443号には、
図7に示すように、アイランド部54を変形させて形成
した突起(ダム)55により樹脂の流入による樹脂バリ
の形成を防止する技術が開示されている。
【0006】
【発明が解決しようとする課題】しかしながら図6に示
す方法は、アイランド部11の側壁14から0.1〜
0.5mm内部に離間した位置に溝52を形成しそれに
よる突起53を形成するものである。このように側壁か
らある一定の間隔をとって突起を形成するから、特にア
イランド部の面積が小さい半導体装置への適用が困難と
なる。
【0007】一方、図7に示す方法では、アイランド部
54の周辺を曲げ加工して突起55を形成しているか
ら、アイランド部54の中央が大きく浮いた状態とな
る。したがって外部の放熱器もしくは基板に実装した場
合に放熱性が悪くなる。さらにアイランド部に搭載でき
る半導体ペレットのサイズが小さくなるという問題を生
じる。
【0008】さらに図6および図7の両技術ともに、リ
ードフレームのプレス加工工程が複雑となり、かつ所望
の幅の突起を容易に形成することが困難となる。
【0009】
【課題を解決するための手段】本発明の特徴は、放熱板
となりかつその一主面(表面)上に半導体ペレツトを搭
載するアイランド部と、前記アイランド部の側壁に対向
して位置する電極リ−ドと、前記アイランド部の前記側
壁から前記アイランド部より薄い厚さとなって前記電極
リ−ドの方向に突出するエラ部とを有し、前記エラ部を
プレス加工により形状形成する際に同時に、前記アイラ
ンド部の他主面(裏面)より前記アイランド部の前記側
壁と連続せる外辺を有して垂直に突出する微小な突起を
形成する半導体装置用リ−ドフレ−ムの製造方法におい
て、前記プレス加工において、上型プレス金型と、下型
プレス金型および該下型プレス金型から所定の間隙を有
するノツクアウト金型との間にリ−ドフレ−ムを載置
し、前記上型プレス金型に対して前記下型プレス金型お
よび前記ノツクアウト金型を同時に圧縮し、これにより
前記薄い厚さのエラ部および前記アイランド部の側壁の
形状形成を前記上型プレス金型と前記下型プレス金型と
の間で行ない、前記アイランド部の平坦化を前記上型プ
レス金型と前記ノツクアウト金型との間で行ない、同時
に、前記下型プレス金型と前記ノツクアウト金型との間
の前記間隙に前記微小な突起を形成する半導体装置用リ
−ドフレ−ムの製造方法にある。
【0010】ここで前記間隙を1〜3μmとすることに
より前記微小な突起の幅を1〜3μmにすることができ
る。
【0011】
【実施例】次に図面を参照して本発明を説明する。
【0012】図1は本発明の実施例の半導体装置を示す
図面であり、(A)は底面図、(B)は(A)のB−B
部の断面図、(C)は(B)の丸100で示した部分の
拡大図である。
【0013】放熱板となるアイランド部11の両側にそ
の側壁14から所定の間隔を維持してそれぞれ電極リー
ド15が設けられ、アイランド部11の一主面(表面)
12上に搭載された半導体ペレット21の電極パッドと
電極リード15をボンディングワイヤー16で接続して
いる。また、アイランド部11の側壁14からアイラン
ド部11の厚さより薄い厚さとなって電極リード15の
方向にそれぞれエラ部20が突出している。そしてエラ
部20の上面20’はアイランド部11の表面12と連
続的に形成され両者は同一の高さレベルとなっており、
一方、エラ部20の下面はアイランド部11の他主面
(裏面)13と両者の厚さの違いだけ階段状になってい
る。このエラ部20は樹脂封止後に樹脂とアイランド部
との剥れを防止するためのものである。また、外部の放
熱器もしくは基板と熱抵抗を小にして実装できるように
アイランド部の裏面13を露出させ、この裏面13と略
同一の面19を有するモールド樹脂18により全体的に
封止されている。そして露出した裏面13の端辺部か
ら、モールド樹脂18との境界に幅wが1〜3μmの微
小な突起(ダム)17が裏面13より垂直に突出しアイ
ランド部11の露出する裏面13を包囲して形成されて
いる。すなわちこの突起17は、図1(C)に示すよう
に、アイランド部11の側壁14から下方向に連続して
形成された外辺17’を有している。
【0014】図2に本発明の実施例のリードフレームの
プレス加工の方法を示す。尚、同図において、(A)は
リードフレームから下型プレス金型方向を視た平面図、
(B)は(A)のB−B部の断面図、(C)は(B)の
微小突起の近傍を拡大して示した断面図である。
【0015】放熱板となりかつその表面12上に半導体
ペレットを搭載するアイランド部11がその電極リード
11’となる部分により支持部23に接続され、またア
イランド部の両側にそれぞれ位置する電極リード15も
支持部23に接続されてCu−Ni合金の半導体装置用
リードフレーム30を構成している。
【0016】そしてこのリードフレーム30を上型プレ
ス金型41と、下型プレス金型42およびノックアウト
金型43との間に載置し、上型プレス金型に対して下型
プレス金型およびノックアウト金型を同時に圧縮して、
アイランド部11の表面12からアイランド部より薄い
厚さとなり、かつアイランド部11の表面12と連続し
た上面を上型プレス金型41の平坦面により維持して電
極リード15の方向にそれぞれ突出するエラ部20を形
状形成し、電極リード15の曲げ加工を行ない、アイラ
ンド部11の平坦化を行ない、アイランド部11の端辺
部の側壁14の形状形成を行なうと同時に、アイランド
部11の裏面13の端辺部より裏面13に対して垂直に
突出する本発明の微小な突起(ダム)17を形成する。
【0017】すなわち、エラ部20の形状形成、電極リ
ード15の曲げ加工は上型プレス金型41と下型プレス
金型42との間で行ない、アイランド部11の側壁14
の形状形成は下型プレス金型42の垂直な側壁42’に
より行ない、アイランド部11の平坦化は上型プレス金
型41とノックアウト金型43との間で行ない、同時に
微小な突起17の形成を下型プレス金型42の垂直な側
壁42’とノックアウト金型43の垂直な側壁43’と
の間の間隙wにより行なう。ここで下型プレス金型42
の連続的に垂直な側壁42’により、突起17はアイラ
ンド部11の側壁14から下方向に連続して形成され
た、樹脂18と当接する、外辺17’を有することにな
る。そして、この間隙wを1〜3μmとすることによ
り、幅が1〜3μmで高さ(アイランド部11の裏面1
3からの高さ)が3〜5μmの樹脂流れ防止用の突起1
7が形成される。
【0018】このように加工されたリードフレームのア
イランド部11の表面12上に半導体ペレットを搭載し
その電極パッドと電極リード15をボンディングワイヤ
ーで接続し、アイランド部11の裏面13が露出するよ
うに樹脂封止される。
【0019】図3は樹脂封止の状態をアイランド部11
の裏面13側から視た平面図である。封止金型45の流
入口46から樹脂18が流入して樹脂モ−ルドされる
が、突起17の存在により樹脂の露出裏面13への侵入
による樹脂バリの問題は発生しない。
【0020】なお、図1では樹脂18との境界の全ての
部分にわたって突起17が形成された場合を例示したの
に対して、図2および図3ではアイランド部11の放熱
板としての幅広の本体と樹脂18との境界に突起17を
形成し幅広の本体から幅狭のリード部11’にいたる部
分には突起17が形成していない場合を例示した。しか
しながら図2および図3において周囲に突起17が形成
されていない部分はアイランド部全体からみて小面積の
部分であるから、たとえわずかな樹脂の侵入がこの小面
積の部分にあってもそれによるわずかな樹脂バリは外装
メッキ前処理で簡単に除去できるから問題は生じない。
また、樹脂モールド工程後の外装メッキにより突起17
間のアイランド部11の裏面13上にメッキ膜が形成さ
れるから、リードフレーム30の電極リード15、1
1’をその支持部23から切り離して得られた最終的な
製品として突起17が存在していても半導体装置から実
装基板への熱伝導に支障を生じない。
【0021】図4は本発明の上記実施例の一部を変更し
た半導体装置として、多ピン小信号半導体装置に本発明
を適用した樹脂モールドの状態を示す平面図である。同
図において、図1および図2と同一もしくは類似の機能
の箇所は同じ符号で示してあるから重複する説明は省略
する。この半導体装置ではリードフレームのアイランド
部の裏面の露出部が2箇所存在する。この場合も図1、
図2に示した効果と同様の効果を有する。
【0022】
【発明の効果】以上説明したように本発明は、リードフ
レームのエラ部の形状形成と樹脂流れ防止用の突起の形
成とを同一のプレス工程で行なうから工程が簡素化され
た能率的な半導体装置用リードフレームの製造方法とな
る。
【0023】また本発明は、アイランド部の露出した裏
面からアイランド部の側壁と連続せる外辺を有して垂直
に突出する微小な突起が形成されているから、アイラン
ド部の面積が小さい場合でも突起の形成が可能となり、
かつ良好な放熱性を維持したアイランド部となる。
【図面の簡単な説明】
【図1】本発明の実施例の半導体装置を示す図面であ
り、(A)は底面図、(B)は(A)のB−B部の断面
図、(C)は(B)の丸100で示した部分を拡大して
示した断面図である。
【図2】本発明の実施例の半導体装置用リードフレーム
の製造方法を示す図面であり、(A)はリードフレーム
から下型プレス金型方向を視た平面図、(B)は(A)
のB−B部の断面図、(C)は(B)の微小突起の近傍
を拡大して示した断面図である。
【図3】図2によるリードフレームを用いて樹脂封止を
する状態をアイランド部の露出する裏面側から視た平面
図である。
【図4】本発明の図1、図2に示した実施例の一部を変
更した半導体装置の樹脂モールドの状態を示す平面図で
ある。
【図5】樹脂封入における不都合な樹脂流れを示す底面
図である。
【図6】樹脂封入における樹脂流れに対する従来技術を
示す断面図である。
【図7】樹脂封入における樹脂流れに対する他の従来技
術を示す断面図である。
【符号の説明】
11 アイランド部 11’ アイランド部11に接続する電極リード 12 アイランド部の表面 13 アイランド部の裏面 14 アイランド部の側壁 15 電極リード 16 ボンディングワイヤー 17 微小な突起(ダム) 17’ 突起17の外辺 18 モールド樹脂 19 モールド樹脂の面 20 エラ部 20’ エラ部20の上面 21 半導体ペレット 23 支持部 30 半導体装置用リードフレーム 41 上型プレス金型 42 下型プレス金型 42’ 下型プレス金型の側壁 43 ノックアウト金型 45 封止金型 46 樹脂流入口 51 樹脂バリ 52 溝 53 突起 54 アイランド部 55 突起

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 放熱板となりかつその一主面上に半導体
    ペレツトを搭載するアイランド部と、前記アイランド部
    の側壁に対向して位置する電極リ−ドと、前記アイラン
    ド部の前記側壁から前記アイランド部より薄い厚さとな
    って前記電極リ−ドの方向に突出するエラ部とを有し、
    前記エラ部をプレス加工により形状形成する際に同時
    に、前記アイランド部の他主面より前記アイランド部の
    前記側壁と連続せる外辺を有して垂直に突出する微小な
    突起を形成する半導体装置用リ−ドフレ−ムの製造方法
    において、前記プレス加工において、上型プレス金型
    と、下型プレス金型および該下型プレス金型から所定の
    間隙を有するノツクアウト金型との間にリ−ドフレ−ム
    を載置し、前記上型プレス金型に対して前記下型プレス
    金型および前記ノツクアウト金型を同時に圧縮し、これ
    により前記薄い厚さのエラ部および前記アイランド部の
    側壁の形状形成を前記上型プレス金型と前記下型プレス
    金型との間で行ない、前記アイランド部の平坦化を前記
    上型プレス金型と前記ノツクアウト金型との間で行な
    い、同時に、前記下型プレス金型と前記ノツクアウト金
    型との間の前記間隙に前記微小な突起を形成することを
    特徴とする半導体装置用リ−ドフレ−ムの製造方法。
  2. 【請求項2】 前記間隙を1〜3μmとすることにより
    前記微小な突起の幅を1〜3μmにしたことを特徴とす
    請求項1に記載の半導体装置用リ−ドフレ−ムの製造
    方法。
JP5086611A 1993-04-14 1993-04-14 半導体装置用リードフレームの製造方法 Expired - Fee Related JP2546129B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5086611A JP2546129B2 (ja) 1993-04-14 1993-04-14 半導体装置用リードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5086611A JP2546129B2 (ja) 1993-04-14 1993-04-14 半導体装置用リードフレームの製造方法

Publications (2)

Publication Number Publication Date
JPH06302736A JPH06302736A (ja) 1994-10-28
JP2546129B2 true JP2546129B2 (ja) 1996-10-23

Family

ID=13891819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5086611A Expired - Fee Related JP2546129B2 (ja) 1993-04-14 1993-04-14 半導体装置用リードフレームの製造方法

Country Status (1)

Country Link
JP (1) JP2546129B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270661A (ja) * 2007-04-24 2008-11-06 Mitsui High Tec Inc リードフレームおよびリードフレームの製造方法ならびに半導体装置および半導体装置の製造方法
JP2012004605A (ja) * 2011-10-05 2012-01-05 Mitsui High Tec Inc リードフレームおよびリードフレームの製造方法ならびに半導体装置および半導体装置の製造方法
JP2013175795A (ja) * 2013-06-12 2013-09-05 Mitsui High Tec Inc リードフレームの製造方法
JP6494465B2 (ja) * 2015-08-03 2019-04-03 エイブリック株式会社 半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2995119B2 (ja) * 1992-02-17 1999-12-27 アピックヤマダ株式会社 パワートランジスタ用リードフレームの製造方法

Also Published As

Publication number Publication date
JPH06302736A (ja) 1994-10-28

Similar Documents

Publication Publication Date Title
CN100517682C (zh) 半导体器件及其制造方法
JP4390317B2 (ja) 樹脂封止型半導体パッケージ
US20180122731A1 (en) Plated ditch pre-mold lead frame, semiconductor package, and method of making same
JP2951308B1 (ja) リードフレームの製造方法
US20030164535A1 (en) Lead frame manufacturing method
JP2546129B2 (ja) 半導体装置用リードフレームの製造方法
JPH10116846A (ja) 樹脂封止型半導体装置の製造方法およびモールド金型
JP2995119B2 (ja) パワートランジスタ用リードフレームの製造方法
JP2580740B2 (ja) リードフレーム
JP4242213B2 (ja) 放熱板付きリードフレームの製造方法
JP2525555Y2 (ja) 樹脂封止型半導体装置用リードフレーム組立体
JP2000196005A (ja) 半導体装置
JPH0794635A (ja) 樹脂封止パッケージ
KR100244721B1 (ko) 반도체패키지
JP3304513B2 (ja) 放熱体付半導体装置及びその製造方法
JP2001035868A (ja) 非絶縁型半導体装置の製造方法
JP2568752B2 (ja) 半導体装置
JPH1012802A (ja) リードフレーム及びそれを用いた半導体装置
JPS63308358A (ja) リ−ドフレ−ム
JPH07114213B2 (ja) 半導体装置用リードフレーム
JPS5910242A (ja) 樹脂封止型半導体装置
JPH0982849A (ja) 半導体パッケージ用放熱板
JPH0419805Y2 (ja)
JPH05243464A (ja) リードフレーム及びこれを用いた樹脂封止型半導体装置
JPH0817995A (ja) 半導体装置用リードフレーム

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960611

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070808

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090808

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090808

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100808

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100808

Year of fee payment: 14

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100808

Year of fee payment: 14

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120808

Year of fee payment: 16

LAPS Cancellation because of no payment of annual fees