Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2546210B2 - LCD drive system - Google Patents
[go: Go Back, main page]

JP2546210B2 - LCD drive system - Google Patents

LCD drive system

Info

Publication number
JP2546210B2
JP2546210B2 JP63043484A JP4348488A JP2546210B2 JP 2546210 B2 JP2546210 B2 JP 2546210B2 JP 63043484 A JP63043484 A JP 63043484A JP 4348488 A JP4348488 A JP 4348488A JP 2546210 B2 JP2546210 B2 JP 2546210B2
Authority
JP
Japan
Prior art keywords
signal
gradation
liquid crystal
electrode
shift register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63043484A
Other languages
Japanese (ja)
Other versions
JPH01217495A (en
Inventor
孝弘 布施
明 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP63043484A priority Critical patent/JP2546210B2/en
Priority to US07/312,614 priority patent/US5089812A/en
Publication of JPH01217495A publication Critical patent/JPH01217495A/en
Application granted granted Critical
Publication of JP2546210B2 publication Critical patent/JP2546210B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、ドットマトリクスの液晶表示パネルを駆
動する液晶駆動方式に関する。
TECHNICAL FIELD The present invention relates to a liquid crystal drive system for driving a dot matrix liquid crystal display panel.

[従来の技術] 従来、携帯用の小型テレビジョン受像機、小型電子式
計算機の表示部等には、一般にビットマトリクスの液晶
表示パネルが使用されている。しかして、上記液晶表示
パネルを表示駆動する際には第4図に示す如く時分割駆
動する方式が考えられる。同図は単純な時分割駆動を示
すタイミングチャートであり、走査電極X1〜X6が順次選
択され、これに同期して信号電極Y1にはY1,1〜Y1,6なる
階調を示す信号が与えられる状態を示すものである。し
たがって、走査電極X1〜X6と信号電極Y1の各交点の画素
ではY1,1〜Y1,6なる階調度で表示がなされることとな
る。
[Prior Art] Conventionally, a bit matrix liquid crystal display panel is generally used for a portable small television receiver, a display unit of a small electronic computer, and the like. Therefore, when driving the liquid crystal display panel for display, a method of time-division driving as shown in FIG. 4 can be considered. This figure is a timing chart showing a simple time division drive, in which the scanning electrodes X1 to X6 are sequentially selected, and in synchronization with this, signals indicating gradations Y1,1 to Y1,6 are given to the signal electrode Y1. This is a state in which it is set. Therefore, the pixels at the intersections of the scanning electrodes X1 to X6 and the signal electrode Y1 are displayed at the gradation levels Y1,1 to Y1,6.

上記のような駆動方式はコモン電極数の少ない比較的
小さな液晶表示パネルでは問題ないが、走査電極数の多
い液晶表示パネルではデューティ比が低下し、コントラ
ストが低下することになる。現在実用となっているデュ
ーティ比は1/100程度までである。ところで、小型テレ
ビジョン受像機に使用される液晶表示パネルの場合、走
査電極の数としては一般的に1フィールド相当の有効走
査線数である240前後が用いられている。これを上記の
如く単純に時分割駆動するとそのデューティ比は1/240
となり、著しくコントラストが低下して実用とはならな
い。
The above-mentioned driving method causes no problem in a relatively small liquid crystal display panel having a small number of common electrodes, but in a liquid crystal display panel having a large number of scanning electrodes, the duty ratio decreases and the contrast decreases. Currently used duty ratio is up to about 1/100. By the way, in the case of a liquid crystal display panel used in a small television receiver, the number of scanning electrodes is generally around 240 which is the number of effective scanning lines corresponding to one field. If this is simply driven in time division as described above, the duty ratio will be 1/240.
Therefore, the contrast is remarkably lowered and it is not practical.

上記の対策として、いくつかの方法が提案されている
が、その代表的なものとして、本来選択されるべき走査
電極に隣接した複数の走査電極を同時に選択する方法が
ある。第5図はその駆動方法を示すもので、走査電極X1
〜X6においてそれぞれ順次隣接する4本が同時に順次選
択され、これに同期して信号電極Y1にY1,2〜Y1,6なる階
調信号が与えられる状態を示すものである。例えば走査
電極X4が選択されている間、信号電極Y1に「Y1,1」「Y
1,2」「Y1,3」「Y1,4」なる階調信号が与えられると、
走査電極X4と信号電極Y1の交点の画素では階調度として (Y1,1+Y1,2+Y1,3+Y1,4)/4 というように、前後画素4個の各表示階調度の平均値が
上記第4図の4倍の時間幅で表示されることとなる。し
たがって第4図の方法に比べて、例えば走査線数240本
の小型テレビジョン装置用の液晶表示パネルでは、その
デューティ比が1/60(4/240)と4倍に向上し、コント
ラストが充分実用レベルのものとなる。
Several methods have been proposed as measures against the above problem, but as a typical method, there is a method of simultaneously selecting a plurality of scan electrodes adjacent to a scan electrode to be originally selected. FIG. 5 shows the driving method of the scanning electrode X1.
4 to X6, four adjacent ones are sequentially selected at the same time, and the grayscale signals Y1,2 to Y1,6 are applied to the signal electrode Y1 in synchronization therewith. For example, while the scan electrode X4 is selected, "Y1,1" and "Y
When the gradation signals "1,2", "Y1,3" and "Y1,4" are given,
In the pixel at the intersection of the scan electrode X4 and the signal electrode Y1, the average value of the display gradations of the four preceding and following pixels is shown in FIG. 4 as the gradation is (Y1,1 + Y1,2 + Y1,3 + Y1,4) / 4. It will be displayed with a time width of four times. Therefore, compared to the method shown in FIG. 4, for example, in a liquid crystal display panel for a small television device having 240 scanning lines, its duty ratio is 1/60 (4/240), which is four times higher, and the contrast is sufficient. It will be of a practical level.

[発明が解決しようとする課題] しかしながら上記第5図に示した駆動方式では、コン
トラストの向上を実現した反面、上述した如く1つの画
素は隣接する3個の画素の階調度との平均値の階調度で
表示させることになる。これは液晶セルの透過光量が実
効電圧に依存しているためで、これによりその画素の表
示内容が本来表示されるべき階調以外の階調度を含んだ
ものとなり、解像度が低下してしまうという問題があ
る。
[Problems to be Solved by the Invention] However, in the driving method shown in FIG. 5, the contrast is improved, but as described above, one pixel is equal to the average value of the gradation values of three adjacent pixels. It will be displayed with gradation. This is because the amount of transmitted light of the liquid crystal cell depends on the effective voltage, so that the display content of the pixel includes a gradation degree other than the gradation that should be originally displayed, and the resolution is lowered. There's a problem.

この発明は上記のような実情に鑑みてなされたもの
で、コントラストを低下させることなく解像度の高い表
示を行なうことのできる液晶表示パネルを駆動する液晶
駆動方式を提供することを目的とする。
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a liquid crystal drive system for driving a liquid crystal display panel capable of high-resolution display without lowering contrast.

[課題を解決するための手段及び作用] この発明は、隣接画素の階調信号の影響を除去した階
調信号を信号電極に与えるようにしたものである。
[Means and Actions for Solving the Problem] The present invention is to apply a gradation signal from which the influence of the gradation signal of the adjacent pixel is removed to the signal electrode.

[実施例] 以下図面を参照してこの発明の一実施例を説明する。[Embodiment] An embodiment of the present invention will be described below with reference to the drawings.

まず、実施例の原理について説明する。ここでは同時
選択する走査電極の数を例えば「4」とする。したがっ
て1つの走査電極は、1水平走査時間を「1H」とするな
らば「4H」の時間だけ連続して選択されることになる。
走査電極Xnと信号電極Ymとの交点の画素に与えられる階
調信号をZm,nとすると、従来の方式では Zm,n =(Ym,n−3+Ym,n−2+Ym,n−1+Ym,n)/4 ・・・
(1) なる式で表わすことができる。すなわち、本来表示すべ
き階調信号Ym,nにそれ以前の3つの階調信号Ym,n−3、
Ym,n−2及びYm,n−1を加えたものの平均値が実際の階
調信号として信号電極に与えられれ、画素で表示され
る。ここで上記(1)式を変形すると Ym,n =4Zm,n−Ym,n−1−Ym,n−2−Ym,n−3 ・・・(2) が得られ、実際に信号電極に与えられる平均化された階
調信号「Zm,n」を4倍したものから時間的にその1H、2
H、3H前に与えられた階調信号「Ym,n−1」「Ym,n−
2」[Ym,n−3」の総和を減算すれば、理論的には本来
の階調信号「Ym,n」のみが信号電極に与えられることと
なる。以上の論理を用いたものが第1図に示す回路であ
る。
First, the principle of the embodiment will be described. Here, the number of scan electrodes to be simultaneously selected is, for example, “4”. Therefore, one scan electrode is continuously selected for a time of "4H" if one horizontal scan time is "1H".
If the gradation signal given to the pixel at the intersection of the scan electrode Xn and the signal electrode Ym is Zm, n, Zm, n = (Ym, n-3 + Ym, n-2 + Ym, n-1 + Ym, n) in the conventional method. /Four ···
(1) can be expressed as That is, the gradation signal Ym, n to be originally displayed is added to the three gradation signals Ym, n-3 before that.
The average value of the sum of Ym, n-2 and Ym, n-1 is given to the signal electrode as an actual gradation signal and displayed by the pixel. Here, when the above formula (1) is modified, Ym, n = 4Zm, n-Ym, n-1-Ym, n-2-Ym, n-3 (2) is obtained, and the signal electrode is actually used. The averaged gradation signal “Zm, n” that is given is multiplied by 4 and then 1H, 2
H, 3H before the gradation signal "Ym, n-1""Ym, n-
By subtracting the total sum of 2 "[Ym, n-3", theoretically only the original grayscale signal "Ym, n" is given to the signal electrode. The circuit using the above logic is the circuit shown in FIG.

第1図は信号電極毎に設けられる階調信号の処理回路
の1つを示したもので、図中の信号線上の数字はそのビ
ット数を表わす。3ビットの階調信号「Ym,n」は乗算器
11で4倍される。この乗算器11は実際には単なるビット
シフタで構成されるもので、5ビットの信号とされた
後、減算器12を介して6ビットの信号とされ、リミッタ
13に送られる。このリミッタ13は、送られてきた信号を
元の階調信号と同じく3ビットの信号「Y′m,n」とし
て、これを信号電極Ymに出力する一方、シフトレジスタ
14にも出力する。シフトレジスタ14は、入力された階調
信号「Y′m,n」を液晶パネルの水平走査時間「1H」の
間保持した後、シフトレジスタ15及び加算器16に出力す
る。シフトレジスタ15もシフトレジスタ14と同様であ
り、入力された階調信号を「1H」の間保持した後、シフ
トレジスタ17と加算器16に出力する。シフトレジスタ17
も同じく入力された階調信号を「1H」の間保持した後、
加算器18に出力する。すなわち、シフトレジスタ14,15,
17は共に遅延回路として用いられるものであり、タイミ
ングとしてはリミッタ13の出力する階調信号「Y′m,
n」に対し、シフトレジスタ14の出力する階調信号は「1
H」分遅延された「Y′m,n−1」、シフトレジスタ15の
出力する階調信号は「2H」分遅延された「Y′m,n−
2」、シフトレジスタ17の出力する階調信号は「3H」分
遅延された「Y′m,n−3」となる。加算器16は階調信
号「Y′m,n−1」と「Y′m,n−2」とを加算演算し、
その和「Y′m,n−1+Y′m,n−2」を4ビットの信号
として加算器18に出力する。加算器18は、加算器16から
の信号「Y′m,n−1+Y′m,n−2」とシフトレジスタ
17からの階調信号「Y′m,n−3」とを加算演算し、そ
の和「Y′m,n−1+Y′m,n−2+Y′m,n−3」を5
ビットの信号として上記減算器12の−側入力端子に送出
する。したがって減算器12では、乗算器11からの階調信
号「4Ym,n」から「Y′m,n−1+Y′m,n−2+Y′m,n
−3」を減算し、その差をリミッタ13に送出することに
なる。リミッタ13は、送られてきた信号が4ビット以上
すなわち「8」以上の数値であれば「7」に、負の数で
あれば「0」とし、入力される6ビットの階調信号を入
力信号と同じく3ビットの数値とし、信号電極Ymに出力
する。これは、信号の数値が「8」以上であれば出力デ
ータが入力データのビット数を越えてしまい、また、信
号の数値が負であれば液晶表示パネルを表示駆動するこ
とができなくなってしまうことを防止するためのもので
あり、3ビットで出力すれば他の型式でも良い。こうし
てリミッタ13の出力するタイミング的に前の階調信号
「Y′m,n−1+Y′m,n−2+Y′m,n−3」の要素を
除去した階調信号「Y′m,n」が信号電極Ymに与えられ
ることになる。
FIG. 1 shows one of the gradation signal processing circuits provided for each signal electrode, and the number on the signal line in the drawing indicates the number of bits. 3-bit gradation signal "Ym, n" is a multiplier
It is multiplied by 4 at 11. This multiplier 11 is actually composed of a mere bit shifter, and after being made into a 5-bit signal, it is made into a 6-bit signal via a subtractor 12,
Sent to 13. The limiter 13 outputs the signal sent to the signal electrode Ym as a 3-bit signal “Y′m, n”, which is the same as the original gradation signal, and outputs it to the shift register.
Also output to 14. The shift register 14 holds the input gradation signal “Y′m, n” for the horizontal scanning time “1H” of the liquid crystal panel, and then outputs it to the shift register 15 and the adder 16. The shift register 15 is similar to the shift register 14, and holds the input gradation signal for "1H" and then outputs it to the shift register 17 and the adder 16. Shift register 17
Similarly, after holding the input gradation signal for "1H",
Output to the adder 18. That is, the shift registers 14, 15,
Both 17 are used as a delay circuit, and as a timing, the gradation signal “Y′m,
In contrast to “n”, the gradation signal output from the shift register 14 is “1.
"Y'm, n-1" delayed by "H", and the gradation signal output from the shift register 15 is delayed by "2H" by "Y'm, n-".
2 ", the gradation signal output from the shift register 17 becomes"Y'm, n-3 "delayed by" 3H ". The adder 16 performs addition operation on the gradation signals "Y'm, n-1" and "Y'm, n-2",
The sum "Y'm, n-1 + Y'm, n-2" is output to the adder 18 as a 4-bit signal. The adder 18 receives the signal "Y'm, n-1 + Y'm, n-2" from the adder 16 and the shift register.
The gradation signal "Y'm, n-3" from 17 is added and calculated, and the sum "Y'm, n-1 + Y'm, n-2 + Y'm, n-3" is 5
The bit signal is sent to the minus side input terminal of the subtracter 12. Therefore, in the subtractor 12, from the gradation signal "4Ym, n" from the multiplier 11, "Y'm, n-1 + Y'm, n-2 + Y'm, n"
-3 "is subtracted and the difference is sent to the limiter 13. The limiter 13 sets “7” if the transmitted signal is a numerical value of 4 bits or more, that is, “8” or more, and “0” if it is a negative number, and inputs the input 6-bit gradation signal. Like the signal, it has a 3-bit numerical value and outputs it to the signal electrode Ym. This means that if the value of the signal is "8" or more, the output data exceeds the number of bits of the input data, and if the value of the signal is negative, the liquid crystal display panel cannot be driven for display. This is to prevent this, and other types may be used as long as they are output with 3 bits. In this way, the grayscale signal "Y'm, n" from which the elements of the grayscale signal "Y'm, n-1 + Y'm, n-2 + Y'm, n-3" output from the limiter 13 in terms of timing are removed. Will be applied to the signal electrode Ym.

次に上記実施例の動作について第2図と第3図を用い
て説明する。
Next, the operation of the above embodiment will be described with reference to FIGS. 2 and 3.

第2図は具体的な階調データYを入力した際の減算器
12の出力、リミッタ13の出力Y′及び実際に表示される
際の階調度Zと、従来の方式による表示階調度zとの対
応を一部示すものであり、第3図はそれをグラフ化した
ものである。第1図に示すように、従来の方式による表
示階調度zに比し、本願の方式による表示階調度Zがほ
とんどの場合に入力データYに対して近いか、あるいは
まったく等しい値となっている。これは第3図のグラフ
によっても充分明らかであり、実線で示す入力データで
ある階調信号Yに対し、本願の表示階調度Zを破線、従
来の表示階調度zを一点鎖線で示すが、表示階調度Zが
まったく入力データYと等しい箇所、例えばデータのシ
リアルナンバー(S No.)が「8」〜「10」、「14」〜
「17」等の箇所では、両者の線が重複してしまうことを
防ぐためにあえて入力データY側の図示を省略して示し
ている。
FIG. 2 shows a subtracter when concrete grayscale data Y is input.
FIG. 3 shows a part of the correspondence between the output 12 and the output Y ′ of the limiter 13 and the gradation Z when actually displayed, and the display gradation z according to the conventional method. FIG. It was done. As shown in FIG. 1, in most cases, the display gradation Z according to the method of the present application is close to or exactly equal to the input data Y, as compared with the display gradation z according to the conventional method. . This is sufficiently clear from the graph of FIG. 3, and for the gradation signal Y which is the input data shown by the solid line, the display gradation Z of the present application is shown by a broken line, and the conventional display gradation Z is shown by a dashed line. Where the display gradation Z is exactly equal to the input data Y, for example, the data serial number (S No.) is "8" to "10", "14" ...
In the part such as “17”, the illustration of the input data Y side is omitted in order to prevent the lines from overlapping.

[発明の効果] 以上詳記したようにこの発明によれば、隣接画素の階
調信号の影響を除去処理した階調信号を信号電極に与え
るようにしたので、コントラストを低下させることなく
解像度の高い表示を行なうことのできる液晶表示パネル
を駆動する液晶駆動方式を提供することができる。
[Effects of the Invention] As described in detail above, according to the present invention, since the grayscale signal from which the influence of the grayscale signal of the adjacent pixel is removed is applied to the signal electrode, the resolution of the resolution can be reduced without lowering the contrast. A liquid crystal driving method for driving a liquid crystal display panel capable of high display can be provided.

【図面の簡単な説明】[Brief description of drawings]

第1図乃至第3図はこの発明の一実施例を示すもので、
第1図は回路構成を示すブロック図、第2図は各部の階
調データの処理状態と実際の表示階調度との対応の一部
を従来例の表示階調度と比較して示す図、第3図は第2
図に対応した入力階調データと実際の表示階調度、従来
例の表示階調度との対応を示す特性図、第4図及び第5
図は共に従来の液晶駆動方式の走査電極の選択信号を示
すタイミングチャートである。 11……乗算器、12……減算器、13……リミッタ、14,15,
17……シフトレジスタ、16,18……加算器。
1 to 3 show an embodiment of the present invention.
FIG. 1 is a block diagram showing a circuit configuration, and FIG. 2 is a diagram showing a part of correspondence between a processing state of gradation data of each part and an actual display gradation degree in comparison with a display gradation degree of a conventional example. 3 is the second
Characteristic diagrams showing the correspondence between the input gradation data corresponding to the drawing and the actual display gradation and the display gradation of the conventional example, FIGS. 4 and 5.
The figures are both timing charts showing selection signals of the conventional liquid crystal driving type scan electrodes. 11 …… Multiplier, 12 …… Subtractor, 13 …… Limiter, 14,15,
17 …… Shift register, 16,18 …… Adder.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】互いに隣接する複数のk本の走査電極を同
時に選択しつつ走査する液晶駆動方式において、 各信号電極毎に、nのタイミングで与える階調信号とし
て、供給された階調信号から、n以前のタイミングでそ
の信号電極に与えられたk−1個の各階調信号の影響を
差し引いた階調信号を当該信号電極に与えることを特徴
とした液晶駆動方式。
1. In a liquid crystal drive system in which a plurality of k scanning electrodes adjacent to each other are selected and scanned at the same time, as a gradation signal to be given at a timing of n for each signal electrode, , N, the liquid crystal driving method is characterized in that a grayscale signal obtained by subtracting the influence of each of the k−1 grayscale signals given to the signal electrode is given to the signal electrode.
JP63043484A 1988-02-26 1988-02-26 LCD drive system Expired - Lifetime JP2546210B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63043484A JP2546210B2 (en) 1988-02-26 1988-02-26 LCD drive system
US07/312,614 US5089812A (en) 1988-02-26 1989-02-17 Liquid-crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63043484A JP2546210B2 (en) 1988-02-26 1988-02-26 LCD drive system

Publications (2)

Publication Number Publication Date
JPH01217495A JPH01217495A (en) 1989-08-31
JP2546210B2 true JP2546210B2 (en) 1996-10-23

Family

ID=12664996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63043484A Expired - Lifetime JP2546210B2 (en) 1988-02-26 1988-02-26 LCD drive system

Country Status (1)

Country Link
JP (1) JP2546210B2 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
電子通信学会技術研究報告信学技報Vol.86No.255

Also Published As

Publication number Publication date
JPH01217495A (en) 1989-08-31

Similar Documents

Publication Publication Date Title
US5089812A (en) Liquid-crystal display
US5841410A (en) Active matrix liquid crystal display and method of driving the same
JP5173342B2 (en) Display device
US20090184909A1 (en) Liquid Crystal Display Device
US5724058A (en) Gray scale display driving method of a matrix liquid crystal display and driving apparatus therefor
JP2003528518A (en) Control circuit for liquid crystal matrix display device
US5677704A (en) Display device driving method
US5739808A (en) Display control method and apparatus
EP1530743B1 (en) Liquid crystal display
JP2546210B2 (en) LCD drive system
JP2003005695A (en) Display device and multi-gradation display method
CN120877672A (en) Data compensation method for display panel and display control circuit
JPH0695618A (en) Device for driving liquid crystal
JPH08241060A (en) Liquid crystal display device and driving method thereof
JPH0458036B2 (en)
JP2002072974A (en) Method for driving liquid crystal display device
JPH06161391A (en) LCD drive circuit
JP2546214B2 (en) LCD drive system
JP2978515B2 (en) Liquid crystal display
EP0293235B1 (en) Display device and driving system thereof
JP3216367B2 (en) Liquid crystal display device and driving method thereof
JP3010761B2 (en) Driving method of liquid crystal electro-optical element
JPH11153981A (en) Liquid crystal cell drive circuit
JPH02153686A (en) LCD drive device
JP2001075521A (en) Error spread processing method of display device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 12