JP2551037B2 - 逆数演算回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は逆数演算回路に関する。

〔発明の概要〕

この発明は、逆数演算回路において、２の補数演算の
桁あふれを誤差修正演算に積極的に取り入れて必要最小
限の演算を行うことにより、全体の回路規模を小さくし
たものである。

〔従来の技術〕

値Ｘの逆数Ｙ＝1/Xを求め、この逆数Ｙを値Ｚに乗算
すれば、除算Z/Xを行うことができる。

そして、その逆数Ｙを求める場合、NR法（ニュートン
・ラフソン法）によれば、逆数Ｙを高速に求めることが
できるが、その逆数Ｙを求めるためのNR法の繰り返し演
算は、次式で与えられる。

Y⁽ⁿ⁺¹⁾＝Y⁽ⁿ⁾（２−Ｘ・Y⁽ⁿ⁾） ・・・（ｉ） そして、繰り返しがｎ回目の相対誤差ε^（ｎ）を用い
て、 Y⁽ⁿ⁾＝1/X・（１＋ε^（ｎ）） ・・・（ii） と表すと、（ｉ）式は、 Y⁽ⁿ⁺¹⁾＝Y⁽ⁿ⁾（２−Ｘ・Y⁽ⁿ⁾ ・・（ｉ） ＝｛1/X・（１＋ε^（ｎ））｝〔２−Ｘ｛1/X・（１＋
ε^（ｎ）｝〕 ＝1/X・（１＋ε^（ｎ））｛２−（１＋ε^（ｎ）｝ ＝1/X・（１＋ε^（ｎ））（１−ε^（ｎ）） ＝1/X・｛１−（ε^（ｎ））^２｝ ＝1/X（１＋ε^{（ｎ＋１）}） ε^{（ｎ＋１）}＝−（ε^（ｎ））^２ となり、誤差ε^（ｎ）は繰り返しの１回ごとに２乗され
て小さくなるので、値Y⁽ⁿ⁺¹⁾は高速に真値へと収束して
いく。

第６図は、このNR法により逆数Ｙ（＝1/X）を求める
ためのデジタル演算回路を示す。

すなわち、デジタルの値Ｘが、ROM（１）において値
Ｘに対応した初期値Y⁽⁰⁾に変換され、この値Y⁽⁰⁾がマル
チプレクサ（２）を通じて乗算回路（３）に供給されて
値Ｘとの積Ｘ・Y⁽ⁿ⁾（今の場合には、ｎ＝０）が算出さ
れ、さらに、この積が減算回路（４）に供給されて定数
「２」との差（２−Ｘ・Y⁽ⁿ⁾）が算出される。

そして、この差が乗算回路（５）に供給されてROM
（１）からの値Y⁽⁰⁾との積、すなわち、 Y⁽ⁿ⁾（２−Ｘ・Y⁽ⁿ⁾）＝Y⁽ⁿ⁺¹⁾ ただし、今の場合、ｎ＝０ が算出され、この積Y⁽ⁿ⁺¹⁾がレジスタ（６）に供給され
て次の繰り返し計算時まで保持される。

そして、以後、マルチプレクサ（２）は図とは逆の状
態に切り換えられ、（ｎ＋１）回目の繰り返し計算時に
は、レジスタ（６）からの値Y⁽ⁿ⁾がマルチプレクサ
（２）を通じて乗算回路（３），（５）に供給される。

したがって、乗算回路（３）からは値Y⁽ⁿ⁺¹⁾が取り出
されるとともに、繰り返し数ｎがある値に達したとき、
値Y⁽ⁿ⁺¹⁾は必要な精度の逆数Ｙとなる。

〔発明が解決しようとする問題点〕

ところが、この演算回路においては、２つの乗算回路
（３），（５）を必要とするので、全体の回路規模が大
きくなってしまう。

すなわち、今、値Ｘがｉビット、値Y⁽ⁿ⁾がｊビットと
すると、乗算回路（３）はｉビットとｊビットとの乗算
を行うので、（ｉ＋ｊ）ビットの語長となり、乗算回路
（５）は（ｉ＋ｊ）ビットｊビットとの乗算を行うの
で、（ｉ＋2j）ビットの語長を必要とする。

そして、例えば、浮動小数点演算においては、ｉ＝24
ビット程度なので、乗算回路（３），（５）の語長は非
常に長くなってしまい、この結果、乗算回路（３），
（５）が非常に大規模になるとともに、消費電力あるい
は発熱もかなりの大きさとなってしまう。

この発明は、このような問題点を解決しようとするも
のである。

〔問題点を解決するための手段〕

今、（ｉ）式を変形すると、次のようになる。

Y⁽ⁿ⁺¹⁾＝Y⁽ⁿ⁾（２−Ｘ・Y⁽ⁿ⁾） ・・（ｉ） ＝2Y⁽ⁿ⁾−Ｘ・(Y⁽ⁿ⁾)² ＝Y⁽ⁿ⁾−Y⁽ⁿ⁾（Y⁽ⁿ⁾・Ｘ−１） ・・（iii） ここで、この（iii）式において、右辺の第１項は、
前回の演算結果を示し、第２項は、今回の演算結果と、
前回の演算結果との誤差あるいはその修正量を示す。

一方、（ii）式は、 Y⁽ⁿ⁾＝1/X・（１＋ε^（ｎ）） ・・・（ii） であるから、次式が成り立つ。

Y⁽ⁿ⁾・Ｘ＝１＋ε^（ｎ） ・・・（iv） そして、この（iv）式において、 ｜ε^（ｎ）｜＜2^-k とすれば、（iv）式の左辺は、ε^（ｎ）０のとき、 となり、ε^（ｎ）＜０のとき、 となる。すなわち、 であり、上位からｋビットを求める必要はなく、小数点
以下第ｋ位から下位を求めればよいことが判る。

また、（iv）式を変形すると、 Y⁽ⁿ⁾・Ｘ−１＝ε^（ｎ） ・・・（vi） となり、これは（iii）式の右辺の第２項のカッコ内で
もあるが、この（vi）式は、ε^（ｎ）０のとき、 となり、ε^（ｎ）＜０のとき、 となる。すなわち２の補数により表現すると、 Y⁽ⁿ⁾・Ｘ−１＝−Ｓ・2^-k＋P_-k-1・2^-k-1＋P_-k-2・2
^-k-2＋ ・・・（vii） となり、やはり上位からｋビットを求める必要はなく、
小数点以下第ｋ位から下位を求めればよいことになる。

この発明は、以上の点に着目して乗算回路を簡略化し
たものである。

〔作用〕

乗算回路の語長が短かくなる。

〔実施例〕

第１図において、ｉビットのデジタル値Ｘが、乗算回
路（３）に供給されるとともに、ROM（１）に供給され
て値Ｘに対応したｊビットの初期値Y⁽⁰⁾に変換され、こ
の値Y⁽⁰⁾がマルチプレクサ（２）を通じて乗算回路
（３）に供給され、乗算回路（３）からは両入力値の積
Y⁽ⁿ⁾・Ｘ（今の場合は、ｎ＝０）の下位の（ｉ＋ｊ−
ｋ）ビットが取り出され、この積が加算回路（７）に供
給されて定数「−１」が加算され、加算回路（７）から
は両入力値の和（Y⁽ⁿ⁾・Ｘ−１）の下位の（ｉ＋ｊ−
ｋ）ビットが取り出される。

なお、この場合、一例を後述するが、乗算回路（３）
と加算回路（７）とは一体化して積和回路とすることが
できる。

そして、加算回路（７）の（ｉ＋ｊ−ｋ）ビットの出
力値が乗算回路（５）に供給されるとともに、ROM
（１）からの値Y⁽⁰⁾がマルチプレクサ（２）を通じて乗
算回路（５）に供給され、乗算回路（５）からは両入力
値の（ｉ＋2j−ｋ）ビット以下の積Y⁽ⁿ⁾（Y⁽ⁿ⁾・Ｘ−
１）（今の場合は、ｎ＝０）が取り出される。

そして、この積が減算回路（４）に供給されるととも
に、ROM（１）からのｊビットの初期値Y⁽⁰⁾がマルチプ
レクサ（２）を通じて減算回路（４）に供給され、減算
回路（４）からは両入力値ｉビットの差、 Y⁽ⁿ⁺¹⁾＝Y⁽ⁿ⁾（２−Y⁽ⁿ⁾・Ｘ）∵（iii）式 ただし、今の場合、ｎ＝０ が取り出され、この値Y⁽ⁿ⁺¹⁾がレジスタ（６）に供給さ
れて次の繰り返し計算時まで保持される。

そして、以後、マルチプレクサ（２）は図とは逆の状
態に切り換えられ、（ｎ＋１）回目の繰り返し計算時に
は、レジスタ（６）からの値Y⁽ⁿ⁾がマルチプレクサ
（２）を通じて回路（３）〜（５）に供給される。

したがって、減算回路（４）からは値Y⁽ⁿ⁺¹⁾が取り出
されるとともに、繰り返し数ｎがある値に達したとき、
値Y⁽ⁿ⁺¹⁾は必要な精度の逆数Ｙとなる。

こうして、値Ｘの逆数Ｙが演算されるが、この場合、
特にこの発明によれば、（iii）式に基づいて逆数Ｙを
求めるとともに、このとき、（iii）式の右辺の第２項
は、（ｖ），（vii）式に示すように、小数点以下第ｋ
位から下位だけを求めればよく、上位のｋビットを求め
る必要がないので、乗算回路（３）は、その入力のビッ
ト数i,jに対して（ｉ＋ｊ−ｋ）ビットだけを出力すれ
ばよく、したがって、乗算回路（３）の規模を小さくで
きるとともに、消費電力や発熱を小さくできる。

また、乗算回路（３）において乗算を行うとき、上位
ビットへのキャリビットの伝播時間を節約できるので、
乗算の処理速度を速くでき、結果として逆数回路全体の
演算速度を速くできる。

さらに、乗算回路（３）の出力語長が（ｉ＋ｊ−ｋ）
ビットになるので、乗算回路（５）の出力語長もｋビッ
ト少ない（ｉ＋2j−ｋ）ビットとなる。しかも、この場
合、入力値Ｘがｉビットであるから出力値Y⁽ⁿ⁺¹⁾の有効
ビット数もｉビットであり、したがって、実際には、乗
算回路（５）の下位ビットの乗算はある程度省略でき、
すなわち、乗算回路（５）の出力語長は（ｉ＋2j−ｋ）
ビットよりもさらに少ないビット数にできる。したがっ
て、乗算回路（５）も規模を小さくでき、消費電力や発
熱を小さくできるとともに、全体の演算速度を向上させ
ることができる。

第２図は、浮動小数点の逆数を求める場合に、NR法が
１回で収束するとき、すなわち、ｎ＝０で必要な精度が
得られるときの一例を示す。

ただし、この例においては、入力値は、符号Ｓが１ビ
ット、指数部EXPが２の補数表現による７ビット、仮数
部MANTが24ビット（ｉ＝24）で、１MANT＜２に正規化
されてそのMSBは“1"とする。また、ROM（１）による初
期値Y⁽⁰⁾は13ビット（ｊ＝13）で、そのMSBが“1"であ
り、｜ε^（０）｜＜2^-12（ｋ＝12）とする。

まず、符号Ｓは、逆数演算しても変化しないので、そ
のまま取り出される。

また、指数部EXPは、２の補数による演算なので、入
力値EXPを−１部すればよく、これには、入力値EXPのす
べてのビットを反転してLSBに“1"を加算すればよい。
しかし、仮数部MANTを正規化するとき、指数部EXPから
“1"を減算する必要があるので、結局、入力値EXPは、
インバータ（９）によりすべてのビットが反転されて取
り出される。

さらに、仮数部MANT（＝Ｘ）であるが、その逆数を求
める過程を、第３図に図解しながら説明する。なお、同
図中、横長の枠は、各回路の演算途中ないし演算結果の
値を示すものであり、空欄は演算にしたがって“0"また
は“1"となる。

すなわち、入力値Ｘは24ビット（ｉ＝24）であり、１
Ｘ＜２に正規化されてMSBは“1"である（同図Ａ）。
そして、この値Ｘの上位13ビットが取り出され（同図
Ｂ）、この13ビットがROM（１）に供給されて初期値Y
⁽⁰⁾に変換される（同図Ｃ）。

この場合、１Ｘ＜２であるから、値Y⁽⁰⁾のMSBは
“0"、小数点以下第１位は“1"になるので、ROM（１）
に入力される13ビットのうちのMSB（＝“1"）がそのま
ま値Y⁽⁰⁾の小数点以下第１位として使用され、値Y⁽⁰⁾の
MSBは“0"にセットされる。また、これによりROM（１）
は12ビットを入力して12ビットを出力すればよいので、
ROM（１）の容量は、12ビット×2¹²番地となり、値Y⁽⁰⁾
は13ビット長（小数点以下についてｊ＝13）となる。

そして、ｎ＝０で必要な精度が得られる場合なので、
この値Y⁽⁰⁾が乗算回路（３）に供給されるとともに、値
Ｘが乗算回路（３）に供給されてこれらの積Y⁽⁰⁾・Ｘが
取り出される。

第３図Ｄは、この乗算の様子を示すもので、この図に
おいて、Ym（ｍ＝１〜13）は、値Y⁽⁰⁾の小数点以下第ｍ
位のビットを示し、Ｘ・YmはそのビットYmと値Ｘとの積
を示す。したがって、値Y⁽⁰⁾の下位ビットとの乗算にな
るにつれて値Ｘ・Ymは１ビットずつ下位方向へずれてい
く。そして、値Y⁽⁰⁾の各ビットY₁〜Y₁₃と値Ｘとの各積
が加算されて値Y⁽⁰⁾とＸとの積Y⁽⁰⁾・Ｘが取り出される
（同図Ｅ）。

ただし、この場合、（ｖ）式で述べたように、積Y⁽⁰⁾
・Ｘの上位からｋビットは演算の必要がなく、小数点以
下第ｋ位から下位のビット、この例においては、斜線を
つけた第12位から下位の25ビット（＝ｉ＋ｊ−ｋ）が乗
算出力Ｕとして取り出される（同図Ｅ）。

そして、この値Ｕが加算回路（７）に供給されるとと
もに、定数「−１」が加算回路（７）に供給されて両入
力の和、すなわち、（vii）式で示される値Ｖが算出さ
れる（同図Ｆ）。なお、この差も、この例においては、
25ビット長であるが、乗算回路（３）において上位ｋビ
ットの演算を省略しているので、加算回路（７）の出力
は、小数点の位置がｋビット、すなわち、12ビットずれ
ている。

そして、この加算値Ｖが、乗算回路（５）に供給され
るとともに、値Y⁽⁰⁾（同図Ｃ）が乗算回路（５）に供給
されてこれらの積Y⁽⁰⁾・Ｖが取り出される。

第３図Ｇは、その乗算の様子を示すもので、値Y₁〜Y
₁₃は、同図Ｄと同じであり、Ｖ・YmはビットYmと値Ｖと
の積を示す。そして、これらビットY₁〜Y₁₃と値Ｖとの
各積が加算されて積Y⁽⁰⁾・Ｖが取り出される（同図
Ｈ）。

この場合、値Y⁽⁰⁾は13ビットであるから、積Y⁽⁰⁾・Ｖ
は、上位13ビットまでが有効であり、したがって、積Y
⁽⁰⁾・Ｖは、例えば、上位17ビットまでが計算されて14
ビット目で丸められ、斜線をつけた上位13ビットが乗算
出力Ｗ（＝Y⁽⁰⁾・Ｖ）として取り出される（同図Ｈ）。

そして、この値Ｗが減算回路（４）に供給されるとと
もに、値Y⁽⁰⁾が減算回路（４）に供給されて両者の差、
すなわち、逆数Ｙが24ビット長で取り出される（同図
Ｉ）。

第４図は乗算回路（３）の一例を示し、アンド回路群
（31）によりＸ・Ymの乗算が行われ、その乗算結果が加
算回路（32）により加算されて積Ｕが取り出される。

また、第５図は、乗算回路（５）および加算回路
（４）の一例を示し、やはり、アンド回路群（51）によ
りYm・Ｖの乗算が行われ、その乗算結果およびYmが加算
回路（52）により加算されて逆数Ｙが取り出される。

なお、上述において、除算Z/Xを行う場合には、減算
回路（４）の出力値Y⁽ⁿ⁺¹⁾と、値Ｚとの乗算を行えばよ
い。

〔発明の効果〕

この発明によれば、（iii）式に基づいて逆数Ｙを求
めるとともに、このとき、（iii）式の右辺の第２項
は、（ｖ），（vii）式に示すように、小数点以下第ｋ
位から下位だけを求めればよく、上位のｋビットを求め
る必要がないので、乗算回路（３）は、その入力のビッ
ト数i,Jに対して（ｉ＋ｊ−ｋ）ビットだけを出力すれ
ばよく、したがって、乗算回路（３）の規模を小さくで
きるとともに、消費電力や発熱を小さくできる。

また、乗算回路（３）において乗算を行うとき、上位
ビットへのキャリビットの伝播時間を節約できるので、
乗算の処理速度を速くでき、結果として逆数回路全体の
演算速度を速くできる。

さらに、乗算回路（３）の出力語長が（ｉ＋ｊ−ｋ）
ビットになるので、乗算回路（５）の出力語長もｋビッ
ト少ない（ｉ＋2j−ｋ）ビットとなる。しかも、この場
合、入力値Ｘがｉビットであるから出力値Y⁽ⁿ⁺¹⁾の有効
ビット数もｉビットであり、したがって、実際には、乗
算回路（５）の下位ビットの乗算はある程度省略でき、
すなわち、乗算回路（５）の出力語長は（ｉ＋2j−ｋ）
ビットよりもさらに少ないビット数にできる。したがっ
て、乗算回路（５）も規模を小さくでき、消費点力や発
熱を小さくできるとともに、全体の演算速度を向上させ
ることができる。

【図面の簡単な説明】

第１図，第２図はこの発明の一例の系統図、第３図〜第
６図はその説明のための図である。 （１）はROM、（３），（５）は乗算回路である。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】入力値Ｘの逆数Ｙ（＝1/X）をニュートン
   ・ラフソン法により算出する逆数演算回路において、 ｉビットの上記入力値Ｘをｊビットの初期値Y⁽⁰⁾に変換
   するROMと、 上記ｉビットの入力値Ｘとｊビットの値Y⁽ⁿ⁾との乗算を
   行い、下位の（ｉ＋ｊ−ｋ）ビットの乗算値を出力し、
   この（ｉ＋ｊ−ｋ）ビットの乗算値と−１との加算を行
   い、（ｉ＋ｊ−ｋ）ビットの加算値を出力する積和回路
   と、 上記（ｉ＋ｊ−ｋ）ビットの加算値と上記ｊビットの値
   Y⁽ⁿ⁾との乗算を行い、（ｉ＋2j−ｋ）ビット以下の乗算
   値を出力する乗算回路と、 上記（ｉ＋2j−ｋ）ビット以下の乗算値と上記ｊビット
   の値Y⁽ⁿ⁾との減算を行い、ｉビットの上記逆数Ｙを出力
   する減算回路と、 からなることを特徴とする逆数演算回路。