JP2551131B2 - 自己ルーティング通話路障害検出回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ヘッダ情報を基にして自己ルーティング動
作を行う自己ルーティング通話路を用いた交換方式に係
わり、特に自己ルーティング通話路の障害を検出するた
めの自己ルーティング通話路障害検出回路に関する。

〔従来の技術〕

交換機の通話路障害を検出するための通話路障害検出
回路としては、空間分割交換機や時分割交換機に使用さ
れている回路が種々知られている。

これら従来の通話路障害検出回路は、布線論理または
ソフトウェア制御等の通話情報以外の制御情報によって
設定された通話路上を、通話情報が入力端子から出力端
子まで透過的に運ばれる通話路構成を前提として回路で
あった。

〔発明が解決しようとする課題〕

一方、自己ルーティング通話路では入力通話情報が非
同期的に入力される。そして、通話情報が入力されるた
びにこれに付加されたヘッダ情報を用いて、通話路を自
律的に設定しながら入力端子から出力端子まで通話情報
を運ぶような構成となっている。

従って、従来から用いられた空間分割交換機用あるい
は時分割交換機用の通話路障害検出回路は、自己ルーテ
ィング通話路に用いることができなかった。

そこで本発明の目的は、自己ルーティング通話路の障
害を検出することのできる自己ルーティング通話路障害
検出回路を提供することにある。

〔課題を解決するための手段〕

本発明では、固定長パケットのヘッダ情報によってス
イッチが複数の入線伝送路と複数の出線伝送路の間の自
己ルーティング動作をする自己ルーティング通話路と、
この自己ルーティング通話路の入線伝送路に空パケット
が存在することを検出する空パケット検出回路と、通話
路を診断して障害の有無を検出する際に入力される試験
駆動情報と空パケット検出回路の出力とを入力しこれら
の論理をとる第１のアンド回路と、この第１のアンド回
路の出力を入力し空パケットの数を計数して、これを表
わした計数情報を出力する計数回路と、テストパターン
情報を発生するテストパターン発生回路と、固定長パケ
ットの通話情報としてテストパターン情報を、自己ルー
ティング通話路の出線を指定するヘッダ情報として計数
情報をそれぞれパラレル入力し固定長パケットのフォー
マットのシリアルデータに変換するパラレル・シリアル
変換回路と、入線伝送路とパラレル・シリアル変換回路
の出力を２つの入力としこれらのうちいずれか一方を選
択しこれを自己ルーティング通話路の対応する入力端子
から入力する各入線伝送路ごとに設けられたセレクタ回
路と、第１のアンド回路の出力の論理が真であるとき試
験しようとする１つの入線伝送路を表わす入力線指定情
報で指定された入線伝送路に対応するセレクタ回路にパ
ラレル・シリアル変換回路の出力を選択させ、それ以外
は入線伝送路上の実通話情報を持った固定長パケットを
選択させる選択信号を各セレクタ回路のセレクト入力端
子に供給する選択信号生成回路と、第１のアンド回路の
出力の論理が真となってからその出力を所定の時間保持
したものと自己ルーティング通話路の対応する出力端子
の出力との論理をとる第３のアンド回路と、この第３の
アンド回路の出力とテストパターン情報を入力し通話情
報領域の情報が一致するかどうかの判定を行うマッチャ
回路と、このマッチャ回路の出力と第１のアンド回路の
出力を入力し、第１のアンド回路の出力によってタイミ
ングの計数を開始し、所定の時間内にマッチャ回路が正
常判定の出力を行うかどうかを監視してその結果を自己
ルーティング通話路の障害情報として出力するタイミン
グ回路とを自己ルーティング通話路障害検出回路に具備
させる。

そして、自己ルーティング通話路に障害が発生したと
きには、タイミング判定回路の出力端子から障害情報表
示のための出力を行わせる。

〔実施例〕

以下、本発明につき本発明を詳細に説明する。

第１図は本発明の一実施例における自己ルーティング
通話路障害検出回路を表わしたものである。

入線伝送路11には空パケット（セル）を検出するため
の空パケット検出回路12が接続されており、その出力13
は試験駆動情報14と共に第１のアンド回路15に入力され
て論理和がとられるようになっている。第１のアンド回
路15の出力16は、第２のアンド回路17、第３のアンド回
路18それぞれの一方の入力となる他、計数回路19とタイ
ミング判定回路21にも入力されるようになっている。第
２のアンド回路17の他方の端子には入力線指定情報22が
入力される。計数回路19は空パケットの数を計数し、こ
れを表わした計数情報23は、テストパターン発生回路24
から出力されるテストパターン情報25と共にパラレル・
シリアル変換回路26に入力され、シリアルデータ27に変
換される。この変換後のシリアルデータ27は、通話情報
28と共に入線伝送路11に対応して設けられたセレクタ回
路29に供給される。このセレクタ回路29は、第２のアン
ド回路17の論理和出力31でその選択動作が制御されるよ
うになっている。セレクタ回路29の出力32は、自己ルー
ティング通話路33の１つの入力端子に供給される。

自己ルーティング通話路33の１つの出力端子の出力34
は、第３のアンド回路18の他方の入力となる。第３のア
ンド回路18の論理和出力35は、テストパターン発生回路
24から出力されるテストパターン情報25と共にマッチャ
回路36に入力される。マッチャ回路36の出力信号37は第
１のアンド回路の出力16と共にタイミング判定回路21に
入力される。このタイミング判定回路21から障害情報表
示信号38が出力されるようになっている。

以上のように構成された自己ルーティング通話路障害
検出回路の動作を次に説明する。

入線伝送路11上には非同期で幾つかの呼の通話情報28
が送信されてくる。これらの通話情報28は固定長パケッ
ト信号のフォーマットをしており、図示しないがヘッダ
情報の領域と通話情報の領域を持っている。伝送路上で
は固定パケット長単位にエリアが指定されている。幾つ
かの呼の通話情報28は非同期で入力されてくるため、各
固定長パケットエリアには、空パケットか有効パケット
かを示すための空き、塞がり表示ビットがある。空パケ
ット検出回路12は、これによって入線伝送路11上の空パ
ケットの位置を検出する。

通話路を診断して障害の有無を検出する際には、外部
からこの自己ルーティング通話路障害検出回路に試験駆
動情報14が送られてくる。第１のアンド回路15は、この
試験駆動情報14と空パケット検出回路12の出力13を入力
し、空パケットが検出されているときのみ出力16をＨ
（ハイ）レベルとする。計数回路19はこの結果として、
試験駆動情報14が送られてきている状態における空パケ
ットの数をカウントアップする。計数回路19の出力する
計数情報23は、自己ルーティング通話路33の出線を指定
するヘッダ情報の働きをする。テストパターン発生回路
24の出力するテストパターン情報25は、固定長パケット
の通話情報の領域で用いられる。テストパターン発生回
路24の具体的構成としては、通話情報の領域と同じ情報
長の固定パターンを記憶するメモリ回路である。ここに
は、単数または複数のテストパターンが格納される。

パラレル・シリアル変換回路26の入力端子には、計数
回路19の出力する計数情報23と前記したテストパターン
情報25とが入力され、その出力端子より固定長パケット
のフォーマットでシリアルデータ27が出力される。セレ
クタ回路29は、このシリアルデータ27と入線伝送路11を
伝送される通話情報28とを入力する。このセレクタ回路
29は入線伝送路11にそれぞれ対応して、すなわち自己ル
ーティング通話路33の入力端子にそれぞれ対応して設け
られている。そこで、試験しようとする入線伝送路11に
対応したセレクタ回路29のみが動作して、パラレル・シ
リアル変換回路26の出力としてのシリアルデータ27を出
力32として自己ルーティング通話路33に送出することに
なる。

ここで入線伝送路11上に空パケットが存在しないとき
には、第１のアンド回路17の論理和出力31はＬ（ロー）
レベルのままとなっている。この場合、セレクタ回路29
は入線伝送路11上の実通話情報を持った固定長パケット
を選択することになる。

さて、計数回路19の出力する計数情報23によって指定
される自己ルーティング通話路33の出力端子には、パラ
レル・シリアル変換回路26で作成された固定長パケット
情報が出力されてくるはずである。第３のアンド回路18
は自己ルーチティング通話路33の該当する出力端子と第
１のアンド回路15の出力する値がＨ（ハイ）になったと
き、その値を所定時間の間保持する図示しない保持回路
の出力端子とをその入力側に接続している。このため、
自己ルーティング通話路33が正常であれば、第３のアン
ド回路18の出力端子にはパラレル・シリアル変換回路26
の出力としてのシリアルデータ27と同一のデータが出力
されることになる。マッチャ回路36は、第３のアンド回
路18の論理和出力35とテストパターン発生回路24の出力
するテストパターン情報25とを入力して、通話情報領域
の情報が一致するかどうかの判定を行う。タイミング判
定回路21はマッチャ回路36の出力信号37と第１のアンド
回路15の出力16を入力している。このため、第１のアン
ド回路15の出力によって通話路の診断が開始される時点
からタイミングの計数を開始することになる。自己ルー
ティング通話路は、一般に非同期で通話情報が入力さ
れ、また幾つかの呼が１つの入線伝送路上を共用して運
ばれていく。自己ルーティング通話路33の出線において
も、幾つかの呼が非同期で重なる可能性がある。そこ
で、自己ルーティング通話路33はある所定の大きさのバ
ッファメモリを内部（図示せず）に持ち、出力端子で非
同期通話情報が重なってもその通話情報を廃棄しないよ
うにしている。

従って、自己ルーティング通話路33の入線に通話情報
が入力されても、出力端子にその情報が出力されるには
最大でそのバッファメモリの読み出しに必要な時間だけ
その通話情報が遅延する可能性がある。タイミング判定
回路21は第１のアンド回路15の出力16によってタイミン
グの計数を開始し、このバッファメモリの読み出し時間
分の遅れ以内にマッチャ回路36が出力信号37として正常
判定の出力を行うかどうかを監視している。このように
して、タイミング判定回路21から出力される障害情報表
示信号38が障害の有無を表示することになる。

ところで、自己ルーティング通話路33のある入力線を
試験する際は、該当する入力線番号を図示しない外部の
制御装置が入力線指定情報22として指定してくることに
なる。計数回路19は空パケットの数を計数する回路であ
り、パラレル・シリアル変換回路26で作成する固定長パ
ケットが自己ルーティング通話路33のどの出力端子に接
続されるかをも指示する。ある入力線指定の間、空パケ
ットが入力線に到着するたびに、計数回路19は自己ルー
ティング通話路33の１つずつ増加する出力端子を指定す
る。このため、自己ルーティング通話路33のある入力線
とすべての出力端子間の接続経路が経験できることにな
る。次に、別の入力線を図示しない外部の制御装置から
入力線指定情報22に指定してくることにより、自己ルー
ティング通話路33のその入力線とすべての入力線とすべ
ての出力端子間の接続経路が試験できる。このようにし
て、自己ルーティング通話路33のすべての入力線とすべ
ての出力端子間の接続を試験することが可能となる。

〔発明の効果〕

以上説明したように、本発明の自己ルーティング通話
路障害検出回路は自己ルーティング通話路を用いる交換
方式でセレクタ回路を各入線伝送路に対応して配置する
が、それ以外の回路は共通して用いる構成となってい
る。従って、これら共通した回路部分によって回路の規
模を小さくすることができる。

また、テストパターンを通話情報領域に挿入し照合を
行っているので、自己ルーティング通話路内の伝送中に
おけるパケットの通話情報領域の正常性をテストするこ
とができる。さらに、本発明は非同期で通話情報を転送
し、通話情報に付加したヘッダ情報によって通話路を自
律的に設定しながら情報の転送を行い、伝送路の有効利
用を可能とするメリットがある自己ルーティング通話路
における通話路の障害検出回路を実現する。従って、今
後の通信手段の発展を考慮するとこの回路の有用性は非
常に高いものとなる。

【図面の簡単な説明】

第１図は一本発明の一実施例における自己ルーティング
通話路障害検出回路のブロック図である。 11……空パケット検出回路、 14……試験駆動情報、 15……第１のアンド回路、 17……第２のアンド回路、 18……第３のアンド回路、 19……計数回路、 21……タイミング判定回路、 24……テストパターン発生回路、 33……自己ルーティング通話路、 36……マッチャ回路、 38……障害情報表示信号。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】固定長パケットのヘッダ情報によってスイ
   ッチが複数の入線伝送路と複数の出線伝送路の間の自己
   ルーティング動作をする自己ルーティング通話路と、 この自己ルーティング通話路の入線伝送路に空パケット
   が存在することを検出する空パケット検出回路と、 通話路を診断して障害の有無を検出する際に入力される
   試験駆動情報と前記空パケット検出回路の出力とを入力
   しこれらの論理をとる第１のアンド回路と、 この第１のアンド回路の出力を入力し空パケットの数を
   計数して、これを表わした計数情報を出力する計数回路
   と、 テストパターン情報を発生するテストパターン発生回路
   と、 前記固定長パケットの通話情報として前記テストパター
   ン情報を、前記自己ルーティング通話路の出線を指定す
   るヘッダ情報として前記計数情報をそれぞれパラレルに
   入力し前記固定長パケットのフォーマットのシリアルデ
   ータに変換するパラレル・シリアル変換回路と、 前記入線伝送路とパラレル・シリアル変換回路の出力を
   ２つの入力としこれらのうちいずれか一方を選択しこれ
   を前記自己ルーティング通話路の対応する入力端子から
   入力する各入線伝送路ごとに設けられたセレクタ回路
   と、 前記第１のアンド回路の出力の論理が真であるとき試験
   しようとする１つの入線伝送路を表わす入力線指定情報
   で指定された入線伝送路に対応するセレクタ回路に前記
   パラレル・シリアル変換回路の出力を選択させ、それ以
   外は入線伝送路上の実通話情報を持った固定長パケット
   を選択させる選択信号を各セレクタ回路のセレクト入力
   端子に供給する選択信号生成回路と、 前記第１のアンド回路の出力の論理が真となってからそ
   の出力を所定の時間保持したものと前記自己ルーティン
   グ通話路の対応する出力端子の出力との論理をとる第３
   のアンド回路と、 この第３のアンド回路の出力と前記テストパターン情報
   を入力し通話情報領域の情報が一致するかどうかの判定
   を行うマッチャ回路と、 このマッチャ回路の出力と前記第１のアンド回路の出力
   を入力し、第１のアンド回路の出力によってタイミング
   の計数を開始し、前記所定の時間内にマッチャ回路が正
   常判定の出力を行うかどうかを監視してその結果を自己
   ルーティング通話路の障害情報として出力するタイミン
   グ回路 とを具備することを特徴とする自己ルーティング通話路
   障害検出回路。