Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2551370B2 - Semiconductor chip mounting method - Google Patents
[go: Go Back, main page]

JP2551370B2 - Semiconductor chip mounting method - Google Patents

Semiconductor chip mounting method

Info

Publication number
JP2551370B2
JP2551370B2 JP5329356A JP32935693A JP2551370B2 JP 2551370 B2 JP2551370 B2 JP 2551370B2 JP 5329356 A JP5329356 A JP 5329356A JP 32935693 A JP32935693 A JP 32935693A JP 2551370 B2 JP2551370 B2 JP 2551370B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
bump
ball
substrate
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5329356A
Other languages
Japanese (ja)
Other versions
JPH07193099A (en
Inventor
健市 得能
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5329356A priority Critical patent/JP2551370B2/en
Publication of JPH07193099A publication Critical patent/JPH07193099A/en
Application granted granted Critical
Publication of JP2551370B2 publication Critical patent/JP2551370B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01221Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
    • H10W72/01225Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01251Changing the shapes of bumps
    • H10W72/01255Changing the shapes of bumps by using masks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07251Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/231Shapes
    • H10W72/234Cross-sectional shape, i.e. in side view

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体チップの実装方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor chip mounting method.

【0002】[0002]

【従来の技術】半導体チップの接続用電極パッドと基板
の接続用金属パターン間の接続工程終了後の間隔は、広
い方がフラックスの洗浄,封止樹脂の流し込み,接続部
の熱サイクル寿命等の面で望ましい。また、ガラスセラ
ミックス基板の反り量は、例えば、31.6μm/10
mm角程度に達するので、半導体チップの接続用電極パ
ッドに形成するバンプ(以下Sバンプという)および基
板の接続用金属パターン(以下Pバンプという)の高さ
を増大させておき、反り量の影響(接続不良)を吸収で
きる余地を作っておきたい。
2. Description of the Related Art The wider the distance between the connection electrode pad of a semiconductor chip and the metal pattern for connection of a substrate after the connection process is finished, the greater the cleaning of flux, the pouring of sealing resin, the thermal cycle life of the connection portion, etc. Desirable in terms of aspect. The warp amount of the glass ceramic substrate is, for example, 31.6 μm / 10.
Since it reaches about a square mm, the height of the bumps (hereinafter referred to as S bumps) formed on the connection electrode pads of the semiconductor chip and the connection metal patterns (hereinafter referred to as P bumps) of the substrate are increased, and the influence of the warp amount I want to make room to absorb (connection failure).

【0003】しかし、Sバンプをメッキ法で形成する場
合は、メッキ厚Hと横方向はり出しWとがほぼ等しくな
るため、Sバンプの高さを高くすれば横はり出しも同様
に大きくなり、Sバンプのビッチを細かくとることがで
きない。
However, when the S bump is formed by the plating method, the plating thickness H and the lateral protrusion W are substantially equal to each other. Therefore, if the height of the S bump is increased, the lateral protrusion is also increased. I can't get a fine S bump bump.

【0004】Sバンプの材質を柔かい金とし、高さを数
10〜100μm程度にすれば、クッション性が増し外
部接続端子と接続しやすくなることが報告されている。
It has been reported that when the material of the S bump is made of soft gold and the height is about several tens to 100 μm, the cushioning property is increased and the connection with the external connection terminal is facilitated.

【0005】従来の半導体チップの実装方法について図
面を参照して詳細に説明する。
A conventional semiconductor chip mounting method will be described in detail with reference to the drawings.

【0006】図2(a),(b)は、第1の従来例を説
明するための側面図である。図2(a),(b)に示す
半導体チップの実装方法は、接続用電極パッドを有する
半導体チップを耐熱絶縁基板の表面にフエースダウンで
直接載置する実装方法において、(A) 半導体チップ10
7を載置するための耐熱絶縁基板101の表面に設けた
該半導体チップ107との接続用金属パターン122表
面に樹脂ペースト103を印刷形成する工程、(B) 該樹
脂ペースト103を未硬化としたまま金属球104(材
質は金)を該樹脂ペースト103に付着固定させる工
程、(C) 該樹脂ペースト103を硬化させる工程、(D)
平行調整用ツール108により間隔151が50±5μ
mになるよう金属球104表面をを加圧する工程、(E)
該半導体チップ107の接続用電極パッド121面を耐
熱絶縁基板101の表面に対向させる工程、(F) 該金属
球104の位置と該半導体チップ107の接続用電極パ
ッド121の位置とを互いに合せる工程、(G) 該接続用
電極パッド121と該金属球104とを加圧(100〜
300g/一個所)および加熱(350〜400℃)に
よって互いに接続する工程、とを含んで構成される。
FIGS. 2A and 2B are side views for explaining the first conventional example. The semiconductor chip mounting method shown in FIGS. 2A and 2B is a semiconductor chip mounting method in which a semiconductor chip having connection electrode pads is directly mounted on the surface of a heat-resistant insulating substrate by face-down.
7, a step of printing the resin paste 103 on the surface of the metal pattern 122 for connection with the semiconductor chip 107 provided on the surface of the heat-resistant insulating substrate 101 on which (7) is uncured A step of attaching metal balls 104 (made of gold) as they are to the resin paste 103, (C) a step of curing the resin paste 103, (D)
The interval 151 is 50 ± 5μ due to the parallel adjustment tool 108
a step of pressurizing the surface of the metal sphere 104 so as to obtain m (E)
The step of facing the surface of the connection electrode pad 121 of the semiconductor chip 107 to the surface of the heat-resistant insulating substrate 101; (F) the step of aligning the position of the metal ball 104 with the position of the connection electrode pad 121 of the semiconductor chip 107. , (G) pressurize the connecting electrode pad 121 and the metal ball 104 (100 to 100).
300 g / one place) and the step of connecting to each other by heating (350 to 400 ° C.).

【0007】この技術では、工程(B) の段階では前述の
横方向はり出しWを増大することなく、メッキ厚Hに相
当する高さを確保でき、工程(D) により基板の反り量
(樹脂ペーストの影響も含む)が補正できる。(例え
ば、特開平2−28340号公報参照)なお、金属球1
04の直径は60〜70μm,工程(D) と工程(G) によ
り金属球104は押し潰されるので結果として、前述の
横方向はり出しWはある程度発生し、半導体チップ10
7と耐熱絶縁基板101との間隔は50±5μmよりも
減少すると推測される。
In this technique, the height corresponding to the plating thickness H can be secured without increasing the lateral protrusion W in the step (B), and the warp amount of the substrate (resin (Including the effect of paste) can be corrected. (See, for example, JP-A-2-28340)
The diameter of 04 is 60 to 70 μm, and the metal sphere 104 is crushed by the steps (D) and (G). As a result, the lateral protrusion W described above occurs to some extent, and the semiconductor chip 10
It is estimated that the distance between No. 7 and the heat resistant insulating substrate 101 is smaller than 50 ± 5 μm.

【0008】図3(a)〜(c)は、第2の従来例を説
明するための側面図である。この技術は、メッキ法で形
成された金バンプよりも柔らかく、高さのある金バンプ
を簡単な作業工程で形成することを目的とする。
FIGS. 3A to 3C are side views for explaining the second conventional example. The purpose of this technique is to form a gold bump having a height, which is softer than a gold bump formed by a plating method, in a simple working process.

【0009】図3(a)〜(c)に示す半導体チップの
実装方法は、 (A) シヨットノズル211と、半導体チップ201の接
続用電極パッド202を約300℃に加熱する工程、 (B) 前記シヨットノズル211の上部に直径100μm
の金ボール212を入れる工程、〔図3(a)〕 (C) 前記シヨットノズル211の上部の方から圧縮窒素
ガス215を吹き込み、前記金ボールを前記半導体チッ
プの接続用電極パッド202に付着させ仮バンプ217
を形成する工程、〔図3(b)〕 (D) 前記シヨットノズル211を下げて、前記仮バンプ
217を前記半導体チップの接続用電極パッド202に
押しつけて熱圧着してSバンプ217bを形成する工
程、〔図3(c)〕 (E) 前記Sバンプを基板の接続用金属パターンに、圧着
したり半田等により直接接続する工程、とを含んで構成
される。(例えば、特開昭59−72737号公報参
照)Sバンプ217bの先端は細くなっているので、工
程(E) においてこの部分が圧縮され基板等の反りを吸収
に寄与できる,半導体チップ201にSバンプを形成す
る代りに耐熱絶縁基板側にPバンプを形成してもよいこ
と等は、容易に推測できる。
The semiconductor chip mounting method shown in FIGS. 3A to 3C is (A) a step of heating the sail nozzle 211 and the connecting electrode pad 202 of the semiconductor chip 201 to about 300 ° C., (B) A diameter of 100 μm is provided on the upper portion of the sailboat nozzle 211.
3 (a)] (C) A compressed nitrogen gas 215 is blown from the upper part of the shellet nozzle 211 to attach the gold ball 212 to the connection electrode pad 202 of the semiconductor chip. Temporary bump 217
(FIG. 3 (b)) (D) The shellet nozzle 211 is lowered, the temporary bumps 217 are pressed against the connection electrode pads 202 of the semiconductor chip and thermocompression bonded to form S bumps 217b. Step (FIG. 3C) (E) The step of connecting the S bump to the connecting metal pattern of the substrate directly by pressure bonding or soldering. (See, for example, Japanese Patent Laid-Open No. 59-72737) Since the tip of the S bump 217b is thin, this portion is compressed in the step (E) and it is possible to contribute to the absorption of the warp of the substrate or the like. It can be easily inferred that P bumps may be formed on the heat resistant insulating substrate side instead of forming bumps.

【0010】図3(b)に示す工程で、金ボール212
に与える圧力は、ワイヤボンダ等で発生させる圧力より
も低くてよく、図4(c)に示す工程で、仮バンプ21
7に与える圧力は、ワイヤボンダ等で発生させる圧力程
度まで増加させれば良い筈である。
In the step shown in FIG. 3B, the gold balls 212
The pressure applied to the temporary bumps 21 may be lower than the pressure generated by the wire bonder or the like, and in the step shown in FIG.
The pressure applied to 7 should be increased to the pressure generated by a wire bonder or the like.

【0011】図4は、第3の従来例を説明するための側
面図である。図4に示す半導体チップの実装方法は、
(A) 半導体素子301の電極304a上にSバンプ30
3aを形成する工程、(B) 配線基板302の電極304
b上にPバンプ303bを形成する工程、(C) 樹脂30
5によりSバンプ303aとPバンプ303bを接続す
る工程、とを含んで構成される。(例えば、特開平2−
206141号公報参照) この文献は、Sバンプのみ,またはPバンプのみでは高
さが不足する場合にはSバンプとPバンプの両方を形成
して両者を接続する方法があることを開示している。ま
た、樹脂を用いた接続で不具合がある場合は半田を用い
てもよく、この時、SバンプとPバンプの材質は半田よ
りも高融点のものが選択されるべきであることを示唆し
ている。(Sバンプが銅ワイヤのネールヘッドボンデン
グ等により既に形成済みであるフリップチップを利用す
れば、工程(A) においてPバンプだけを形成すればよ
い。)なお、金ボールまたは金片を用いて半導体素子に
柱状のSバンプを形成する技術としては、特開昭63−
152152号公報に示された技術がある。以上に引用
した文献は、メッキ法により形成した金バンプは、不純
物が入り易く、硬度が高くなるので、熱圧着の際高温,
高圧力を必要とするため、適切でないと述べている。
FIG. 4 is a side view for explaining the third conventional example. The semiconductor chip mounting method shown in FIG.
(A) S bump 30 on electrode 304a of semiconductor element 301
3A forming step, (B) electrode 304 of wiring board 302
Step of forming P bump 303b on b, (C) Resin 30
5, the step of connecting the S bump 303a and the P bump 303b is included. (For example, JP-A-2-
This reference discloses that there is a method of forming both S bumps and P bumps and connecting them when the height is insufficient with only S bumps or P bumps. . In addition, if there is a problem in connection using resin, solder may be used, and at this time, it is suggested that the material of the S bump and P bump should be selected to have a melting point higher than that of the solder. There is. (If the flip chip in which the S bump is already formed by nail head bonding of a copper wire is used, only the P bump needs to be formed in the step (A).) Note that a gold ball or a piece of gold is used. A technique for forming a columnar S bump on a semiconductor element is disclosed in JP-A-63-
There is a technique disclosed in Japanese Patent No. 152152. According to the documents cited above, the gold bumps formed by the plating method tend to contain impurities and have high hardness.
It is not suitable because it requires high pressure.

【0012】図5(a),(b)は、第4の従来例を説
明するための模式側面図である。図5(a),(b)に
示す半導体チップの実装方法は、(A) 半導体チップ40
1のAlパッド403上にSn基合金からなり先尖り略
円錐状で長さ100μmのの突起部404aを有するバ
ンプ404を形成する工程、(B) 基板402のランド4
05に、バンプ404より低融点の下地金属層406を
形成する工程、(C) 基板402を加熱して下地金属層4
06が溶融した状態でバンプ404を押接し、突起部4
04aを下地金属層406に挿入させ溶着する工程、と
を含んで構成される。(例えば、特開平5−14487
2号公報参照) 半導体チップ401の幅Wの範囲において、基板402
の反りHは70μmである。工程(C) が終了した状態で
ある図6(b)において、突起部404aは完全に溶融
して消滅しているが、バンプ404の横幅が膨張して図
示省略した隣接するバンプに接触するまでには至らな
い。突起部404bは先端より30μmの部分が下地金
属層406bに溶融し、かろうじて電気的接触をなして
いる。
5 (a) and 5 (b) are schematic side views for explaining a fourth conventional example. The semiconductor chip mounting method shown in FIGS. 5A and 5B is (A) the semiconductor chip 40.
(B) Land 4 of the substrate 402, which is a step of forming a bump 404 made of an Sn-based alloy and having a pointed substantially conical shape and a length of 100 μm on the Al pad 403 of No. 1;
05, a step of forming a base metal layer 406 having a melting point lower than that of the bumps 404, (C) the substrate 402 is heated to form the base metal layer 4
The bumps 404 are pressed against each other in a state that 06 is melted,
04a is inserted into the base metal layer 406 and welded. (For example, JP-A-5-14487
In the range of the width W of the semiconductor chip 401, the substrate 402
The warpage H is 70 μm. In FIG. 6B, which is the state in which the step (C) is completed, the protrusion 404a is completely melted and disappears, but the lateral width of the bump 404 expands until it contacts an adjacent bump (not shown). Does not reach. A portion of the protrusion 404b, which is 30 μm from the tip, is melted in the base metal layer 406b and barely makes an electrical contact.

【0013】バンプ404はSn合金ワイヤーの先端を
加熱してボールを形成し、このボールをAlパッド40
3上に圧着させた状態で該ワイヤーを引張ることにより
切断して形成する。突起部404aの長さは、前述のボ
ール形成時の加熱温度の調整によって所望の長さに設定
できる。
The bump 404 is formed by heating the tip of the Sn alloy wire to form a ball.
3 is formed by cutting the wire by pulling the wire in a state of being crimped onto the wire. The length of the protrusion 404a can be set to a desired length by adjusting the heating temperature at the time of ball formation described above.

【0014】図6(a),(b)は第5の従来技術を説
明するための断面図である。図6(a),(b)に示す
半導体チップの実装方法は、(A) 半導体チップ541
(または551)の電極部に針状析出した金属を具備さ
せて、バンプ電極542(または552)を形成する工
程、(B) バンプ電極542(または552)を基板電極
544(または556)に押圧させる工程、(C) バンプ
電極542(または552)と基板電極544(または
556)とを接着剤545(または導電性接着剤55
7)を用いて固着(または接続)する工程、とを含んで
構成される。(例えば、特開平4−144137号公報
参照) 針状析出した金属は、応力による変形が容易であり、バ
ンプ電極の高さのバラツキ(基板543(または55
5)の反りを含む)を緩衝できる。
FIGS. 6A and 6B are sectional views for explaining the fifth conventional technique. The semiconductor chip mounting method shown in FIGS. 6A and 6B is (A) semiconductor chip 541.
(Or 551) a step of forming a bump electrode 542 (or 552) by providing a needle-like deposited metal on the electrode part, (B) pressing the bump electrode 542 (or 552) to the substrate electrode 544 (or 556) And (C) the bump electrode 542 (or 552) and the substrate electrode 544 (or 556) with the adhesive 545 (or the conductive adhesive 55).
7) The step of fixing (or connecting) using. (See, for example, Japanese Patent Laid-Open No. 4-144137) The needle-deposited metal is easily deformed by stress, and variations in height of the bump electrode (the substrate 543 (or 55)
5) (including warp) can be buffered.

【0015】図6(a)は針状析出物が柔かい場合を示
し、図6(b)は針状析出物を固くするため針状析出後
に電気Niメッキを1μm施し、さらに電気Auメッキ
を0.5μm施した場合を示す。
FIG. 6 (a) shows the case where the needle-shaped deposits are soft, and FIG. 6 (b) shows that the needle-shaped deposits are hardened. It shows the case of applying 0.5 μm.

【0016】図7(a)〜(e)は、図6(a),
(b)に示す針状析出した金属を形成する方法を工程順
に示す断面図である。針状析出物の長さは、メッキ時間
30分で約10μm程度であるが、通電時間を長くする
と増加させることができる。
FIGS. 7A to 7E are shown in FIGS.
It is sectional drawing which shows the method of forming the acicular deposit metal shown to (b) in process order. The length of the acicular deposits is about 10 μm in 30 minutes of plating, but can be increased by increasing the energization time.

【0017】図8(a)〜(c)は第6の従来技術を説
明するための断面図および斜視図である。図8(a)に
示す半導体チップの実装方法は、(A) 半導体素子601
上に複数の空洞606を有する突起電極605を形成す
る工程、(B) 突起電極605を基板607の配線パター
ン606に対向させて接続する工程、とを含んで構成さ
れる。(例えば、特開平4−137630号公報参照) 平面積が9mm×6mm,厚みが0.5mmの半導体素
子上に約200個のバンプを形成した場合、半導体素子
の能動面からの高さのバラツキは、20〜30μmあ
る。突起電極605を基板607に加圧接続した場合、
突起電極605が容易に塑性変形し、良好な接続が得ら
れる。
FIGS. 8A to 8C are a sectional view and a perspective view for explaining the sixth conventional technique. The semiconductor chip mounting method shown in FIG. 8A is (A) semiconductor element 601.
The process includes the steps of forming a protruding electrode 605 having a plurality of cavities 606 thereon, and (B) connecting the protruding electrode 605 so as to face the wiring pattern 606 of the substrate 607. (For example, see Japanese Patent Laid-Open No. 4-137630) When about 200 bumps are formed on a semiconductor element having a flat area of 9 mm × 6 mm and a thickness of 0.5 mm, the height of the semiconductor element from the active surface varies. Is 20 to 30 μm. When the protruding electrode 605 is pressure-connected to the substrate 607,
The protruding electrode 605 is easily plastically deformed, and a good connection can be obtained.

【0018】図8(b)は、突起電極605中にポリイ
ミド系樹脂615がある場合を示す。突起電極605が
押圧変形した際に樹脂615が変形保持されているた
め、樹脂615に応力が働き、突起電極605を復元さ
せる力が働く。これにより、突起電極605には、常に
配線パターン608を押し付ける応力が発生し、接続を
完全なものとすることができる。
FIG. 8B shows a case where the polyimide resin 615 is present in the protruding electrode 605. Since the resin 615 is deformed and held when the protruding electrode 605 is pressed and deformed, stress acts on the resin 615 and a force for restoring the protruding electrode 605 works. As a result, a stress that constantly presses the wiring pattern 608 is generated on the bump electrode 605, and the connection can be completed.

【0019】図8(c)は、突起電極605をフレキシ
ブル基板のリードに接続する場合に適合するように、リ
ード接する部分に微小突起614を多数形成してある。
微小突起614がリードに食い込むため、接合強度が2
0%程度増加する。
In FIG. 8C, a large number of minute protrusions 614 are formed at the portions in contact with the leads so that the protrusion electrodes 605 can be connected to the leads of the flexible substrate.
Since the minute protrusions 614 bite into the leads, the bonding strength is 2
Increase by about 0%.

【0020】[0020]

【発明が解決しようとする課題】上述した従来の技術
は、半導体チップに突起付パンプを形成するために特別
な工程を必要とするという欠点があった。
The above-mentioned conventional technique has a drawback in that a special process is required to form a bump with a protrusion on a semiconductor chip.

【0021】[0021]

【課題を解決するための手段】本発明の半導体チップの
実装方法は、(A) ワイヤボンダーを用いて、半導体チッ
プに設けられた電極パッドに突起付ボールバンプを形成
する工程、(B) 前記突起付ボールバンプの上面に転写法
により、導電性ペーストを付着させる工程、(C) 基板に
設けられた搭載パッドにスクリーン印刷法により、前記
導電性ペーストを付着させる工程、(D) 前記(C) の前記
導電性ペーストの上に金属ボールを搭載する工程、(E)
前記突起付ボールバンプと前記金属ボールとを目合せし
て、前記基板の上に前記半導体チップを搭載する工程、
(F) 前記突起付ボールバンプ4と前記金属ボールと前記
搭載パッドとを接合する工程、とを含んで構成される。
A method of mounting a semiconductor chip according to the present invention comprises: (A) a step of forming a bumped ball bump on an electrode pad provided on the semiconductor chip using a wire bonder; A step of attaching the conductive paste to the upper surface of the bump ball bump by a transfer method, (C) a step of attaching the conductive paste to a mounting pad provided on the substrate by a screen printing method, (D) the (C) ) Step of mounting a metal ball on the conductive paste, (E)
Aligning the ball bumps with protrusions with the metal balls, and mounting the semiconductor chip on the substrate;
(F) The step of joining the ball bumps with protrusions 4, the metal balls, and the mounting pads.

【0022】[0022]

【実施例】次に、本発明について図面を参照して詳細に
説明する。図1(a),(b)は本発明の一実施例を説
明するための側面図である。
The present invention will be described in detail with reference to the drawings. 1 (a) and 1 (b) are side views for explaining one embodiment of the present invention.

【0023】図1(a),(b)に示す半導体チップの
実装方法は、(A) ワイヤボンダーを用いて、半導体チッ
プ1に設けられた100μm角のアルミの電極パッド3
に直径100μmでボール部高さ約20μm,突起高さ
約10μmの材質が銅である突起付ボールバンプ4を形
成する工程、(B) 突起付ボールバンプ4の上面に転写法
により、はんだペースト5を付着させる工程、(C) 基板
2に設けられた搭載パッド7にスクリーン印刷法によ
り、はんだペースト5を付着させる工程、(D) 前記(C)
のはんだペースト5の上に直径70μmの材質が金であ
る金属ボール6を搭載する工程、(E) 突起付ボールバン
プ4と金属ボール6とを目合せして、基板2の上に半導
体チップ1を搭載する工程、(F) はんだペースト5を加
熱,溶融させて突起付ボールバンプ4と金属ボール6と
搭載パッド7とを接続する工程、とを含んで構成され
る。
The semiconductor chip mounting method shown in FIGS. 1 (a) and 1 (b) uses (A) a wire bonder to form 100 μm square aluminum electrode pads 3 provided on the semiconductor chip 1.
A step of forming a bump ball bump 4 having a diameter of 100 μm, a ball portion height of about 20 μm, and a protrusion height of about 10 μm made of copper. And (C) attaching the solder paste 5 to the mounting pads 7 provided on the substrate 2 by screen printing, (D) the (C)
A step of mounting a metal ball 6 having a diameter of 70 μm and made of gold on the solder paste 5 of (1), (E) aligning the bumped bump bump 4 and the metal ball 6, and placing the semiconductor chip 1 on the substrate 2 And (F) heating and melting the solder paste 5 to connect the bumped bumps 4, the metal balls 6 and the mounting pads 7 to each other.

【0024】バンプの高さは100μmとなり、基板2
と半導体チップ1との反りに対して、基板2と半導体チ
ップ1との間隙大きいときは図1(a)のようになり、
間隙が小さいときは図1(b)のように金属ボール6が
つぶれ、はんだペースト5のはみだし量が小さく隣接バ
ンプとのブリッジの発生がない安定した状態で接続で
き、大型チップでも接続不良の発生が防止できる。ま
た、バンプの高さが高いので基板2と半導体チップ1と
の熱膨張係数の差により、バンプ部に加わる応力を分散
することで緩和できるので、熱サイクル寿命が長くな
る。また、基板2と半導体チップ1との間隙が大きいの
で、封止樹脂の容易であり、かつ、フラックスの洗浄が
容易に行なえる。
The height of the bump is 100 μm, and the substrate 2
When the gap between the substrate 2 and the semiconductor chip 1 is large with respect to the warp between the semiconductor chip 1 and the semiconductor chip 1, as shown in FIG.
When the gap is small, the metal balls 6 are crushed as shown in FIG. 1B, the amount of the solder paste 5 protruding is small, and the connection with the adjacent bumps can be performed in a stable state without a bridge. Can be prevented. Further, since the height of the bump is high, the stress applied to the bump portion can be alleviated by being dispersed due to the difference in thermal expansion coefficient between the substrate 2 and the semiconductor chip 1, so that the thermal cycle life is extended. Further, since the gap between the substrate 2 and the semiconductor chip 1 is large, the sealing resin can be easily applied and the flux can be easily washed.

【0025】突起付ボールバンプの材質としては、銅,
金,はんだ,パラジウムなどが使用できる。金属ボール
6の材質としては、金,銅,金・錫合金,はんだ,プラ
スチックボールにニッケル金メッキしたものなどが使用
できる。はんだペースト5の代りに銀ペースト,銀パラ
ジウムペースト,金ペーストなどが使用できる。
The material of the bumped bumps is copper,
Gold, solder, palladium, etc. can be used. As the material of the metal balls 6, gold, copper, gold-tin alloy, solder, plastic balls plated with nickel gold, or the like can be used. Instead of the solder paste 5, silver paste, silver palladium paste, gold paste or the like can be used.

【0026】[0026]

【発明の効果】本発明の半導体チップの実装方法は、半
導体チップに突起付バンプを形成するために特別な工程
を必要としないという効果がある。
The semiconductor chip mounting method of the present invention has the effect that no special process is required to form bumps with protrusions on the semiconductor chip.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a),(b)は本発明の一実施例を説明する
ための断面図である。
1A and 1B are cross-sectional views for explaining one embodiment of the present invention.

【図2】(a),(b)は従来の第1の例を示す断面図
である。
2A and 2B are cross-sectional views showing a first conventional example.

【図3】(a)〜(c)は従来の第2の例を示す断面図
である。
3A to 3C are cross-sectional views showing a second conventional example.

【図4】従来の第3の例を示す断面図である。FIG. 4 is a sectional view showing a third conventional example.

【図5】(a),(b)は従来の第4の例を示す断面図
である。
5A and 5B are cross-sectional views showing a fourth conventional example.

【図6】(a),(b)は従来の第5の例を示す断面図
である。
6A and 6B are cross-sectional views showing a fifth conventional example.

【図7】(a)〜(e)は、図6(a),(b)に示す
針状折出した金属を形成する方法を工程順に示す断面図
である。
7 (a) to 7 (e) are cross-sectional views showing a method of forming the needle-like bent metal shown in FIGS. 6 (a) and 6 (b) in the order of steps.

【図8】(a)〜(c)は従来の第6の例を示す断面図
および斜視図である。
8A to 8C are a cross-sectional view and a perspective view showing a sixth conventional example.

【符号の説明】[Explanation of symbols]

1 半導体チップ 2 基板 3 電極パッド 4 突起付ボールバンプ 5 はんだペースト 6 金属ボール 7 搭載パッド 1 semiconductor chip 2 substrate 3 electrode pad 4 ball bump with protrusion 5 solder paste 6 metal ball 7 mounting pad

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】(A) ワイヤボンダーを用いて、半導体チッ
プに設けられた電極パッドに突起付ボールバンプを形成
する工程、(B) 前記突起付ボールバンプの上面に転写法
により、導電性ペーストを付着させる工程、(C) 基板に
設けられた搭載パッドにスクリーン印刷法により、前記
導電性ペーストを付着させる工程、(D) 前記(C) の前記
導電性ペーストの上に金属ボールを搭載する工程、(E)
前記突起付ボールバンプと前記金属ボールとを目合せし
て、前記基板の上に前記半導体チップを搭載する工程、
(F) 前記突起付ボールバンプ4と前記金属ボールと前記
搭載パッドとを接合する工程、とを含むことを特徴とす
る半導体チップの実装方法。
1. (A) A step of forming a bumped ball bump on an electrode pad provided on a semiconductor chip using a wire bonder, (B) a conductive paste on the upper surface of the bumped ball bump by a transfer method. And (C) attaching the conductive paste to the mounting pad provided on the substrate by screen printing, (D) mounting a metal ball on the conductive paste in (C). Process, (E)
Aligning the ball bumps with protrusions with the metal balls, and mounting the semiconductor chip on the substrate;
(F) A method of mounting a semiconductor chip, including the step of bonding the bumped ball bumps 4, the metal balls, and the mounting pads.
【請求項2】 半導体チップの電極パッドにボールバン
プを形成し、基板の搭載パッドと前記ボールバンプとの
間に導電性ボールを挟み、導電性ペーストで接合したこ
とを特徴とする半導体チップの接続構造。
2. A semiconductor chip connection characterized in that a ball bump is formed on an electrode pad of a semiconductor chip, a conductive ball is sandwiched between a mounting pad of a substrate and the ball bump, and the conductive ball is bonded with a conductive paste. Construction.
【請求項3】 前記突起付ボールバンプの材質として
は、銅,金,はんだ,パラジウムのいずれか一つを用
い、前記金属ボールの材質としては、金,銅,金・錫合
金,はんだ,プラスチックボールにニッケル金メッキし
たもののいずれか一つを用い、前記導電性ペーストとし
ては、銀ペースト,銀パラジウムペースト,金ペースト
のいずれか一つを用いる請求項1記載の半導体チップの
実装方法。
3. The material of the bump ball bump is copper, gold, solder or palladium, and the material of the metal ball is gold, copper, gold-tin alloy, solder or plastic. 2. The method of mounting a semiconductor chip according to claim 1, wherein one of balls plated with nickel and gold is used, and as the conductive paste, one of silver paste, silver palladium paste, and gold paste is used.
JP5329356A 1993-12-27 1993-12-27 Semiconductor chip mounting method Expired - Lifetime JP2551370B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5329356A JP2551370B2 (en) 1993-12-27 1993-12-27 Semiconductor chip mounting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5329356A JP2551370B2 (en) 1993-12-27 1993-12-27 Semiconductor chip mounting method

Publications (2)

Publication Number Publication Date
JPH07193099A JPH07193099A (en) 1995-07-28
JP2551370B2 true JP2551370B2 (en) 1996-11-06

Family

ID=18220549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5329356A Expired - Lifetime JP2551370B2 (en) 1993-12-27 1993-12-27 Semiconductor chip mounting method

Country Status (1)

Country Link
JP (1) JP2551370B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW344092B (en) * 1996-08-27 1998-11-01 Nippon Steel Corp Semiconductor device provided with low melting point metal bumps and process for producing same
JPH11312749A (en) 1998-02-25 1999-11-09 Fujitsu Ltd Semiconductor device, method of manufacturing the same, and method of manufacturing a lead frame
JP3727615B2 (en) * 2002-06-26 2005-12-14 株式会社新川 Wire bonding wire initial ball forming method and wire bonding apparatus

Also Published As

Publication number Publication date
JPH07193099A (en) 1995-07-28

Similar Documents

Publication Publication Date Title
US5616520A (en) Semiconductor integrated circuit device and fabrication method thereof
EP0622149B1 (en) A capillary for a wire bonding apparatus and a method for forming an electric connection bump using the capillary
JP3297254B2 (en) Semiconductor package and manufacturing method thereof
US6518649B1 (en) Tape carrier type semiconductor device with gold/gold bonding of leads to bumps
JP2001313314A (en) Semiconductor device using bump, method of manufacturing the same, and method of forming bump
US6528889B1 (en) Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip
JPH0234949A (en) Method for mounting semiconductor device
JP2002222832A (en) Semiconductor device and semiconductor element mounting method
JPH0521523A (en) Semiconductor device mounting board
JPH10335373A (en) Method for manufacturing semiconductor device
JP2551370B2 (en) Semiconductor chip mounting method
JPH09162230A (en) Electronic circuit device and method of manufacturing the same
JP2643613B2 (en) Method of forming electrical connection contact and method of mounting electronic component
KR100379823B1 (en) Manufacturing method of semiconductor integrated circuit device
US6404063B2 (en) Die-to-insert permanent connection and method of forming
JP2005340393A (en) Small mounting module and manufacturing method thereof
JP2004247621A (en) Semiconductor device and method of manufacturing the same
JPH07153796A (en) Semiconductor mounting device and manufacturing method thereof
JPS63168028A (en) Fine connection structure
JP4318893B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP3389712B2 (en) IC chip bump forming method
JP2541284B2 (en) Semiconductor chip mounting method
JP2821777B2 (en) Flip chip IC and manufacturing method thereof
JP4520052B2 (en) Semiconductor device and manufacturing method thereof
JPH08111437A (en) Semiconductor device mounting method

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960702