JP2551609B2

JP2551609B2 - 回路

Info

Publication number: JP2551609B2
Application number: JP62318474A
Authority: JP
Inventors: エム．オベンズケビン; ディー．ストロングボビィ
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1986-12-16
Filing date: 1987-12-16
Publication date: 1996-11-06
Anticipated expiration: 2011-11-06
Also published as: JPS63164712A; US4754172A

Description

【発明の詳細な説明】産業上の利用分野この発明はショットキ・トランジスタ論理（STL）回
路、更に具体的に云えば、出力インピーダンスの低いST
L回路に関する。

従来の技術及び問題点 STLは２ボルト源で動作するインピーダンスが比較的
高いバイポーラ形超大規模集積（VLSI）論理回路であ
る。こういう形式の回路は、許容電力が大幅に減少し、
その為過剰加熱の問題を伴なわずに、チップにのせるこ
との出来る部品の数を増加することが出来る為、約５ボ
ルトと云う様な一層高い電圧源を必要とする論理回路に
較べて、次第に広く使われる様になっている。従来のST
L回路はその出力を駆動する為に抵抗を利用している
（トランジスタが出力を低に引張り、抵抗が出力を高に
引張る）。こういう従来のSTL回路は、集積回路の一部
分として、長い金属トレースを駆動することが要求され
る場合が多い。こういうトレースはかなりの静電容量を
持つことがあると共に、STL集積回路に於けるチタン・
タングステン（TiW）ダイオードの漏れを解決する為に
要求される場合が多い。この様なSTL回路構成が、出力
を駆動する為に抵抗を使っていることにより、論理回路
から外部負荷に対して本質的に高い出力インピーダンス
を持つことは明らかである。従って、大きなファンアウ
ト（出力の負荷）があるか、又は出力に大きな静電容量
がある場合、高論理レベルを発生すべき時、抵抗が論理
回路の出力を高に引張るのが非常に難しくなる。更に、
回路の動作速度を高める為に、出力インピーダンスを低
くすることが望ましい。従って、低い出力インピーダン
スで動作し得るSTL回路が、従来のSTL回路に較べて望ま
しい特性を持つことは容易に明らかである。

問題点を解決する為の手段及び作用この発明では、上に述べた従来の問題を最小限に抑
え、従来と略同じ機能を持つが、出力インピーダンスが
比較的低く、動作速度が一層高く、消費電力が一層小さ
いSTL回路が提供される。このSTL回路は、種類の異なる
ショットキ・ダイオード及びトランジスタの両端の電圧
降下が異なり、それを回路の設計に利用して、従来の回
路設計技術を用いては利用することが出来ない望ましい
結果が得られる事実を利用する。例えば、チタン・タン
グステン・ショットキ・ダイオードの両端の電圧降下は
約0.3ボルトであるが、珪化白金ショットキ・ダイオー
ドの両端の電圧降下は約0.6ボルトである。「オン」状
態のショットキ・クランプ・トランジスタのベースとエ
ミッタの間の電圧降下は約0.8ボルトであるが、このト
ランジスタが「オフ」である時、電圧降下は約0.6ボル
ト又はそれより低い値である。ショットキ・クランプ・
トランジスタのコレクタとエミッタの間の電圧降下は、
トランジスタが「オン」である時は約0.2ボルトである
が、トランジスタが「オフ」である時は開路である。こ
こで述べなかったこの他のショットキ素子も、述べたも
のの代りに使うことが出来る。必要なことは、使われる
素子が、上に述べた素子の場合と同じ様に、その両端の
電圧降下が異なることだけである。

簡単に云うと、この発明では、約0.8ボルトのベース
・エミッタ間電圧降下を持つNPNバイポーラ・エミッタ
・フォロワを、STL回路の出力の低インピーダンス駆動
器として使って、論理回路の出力を高に引張る。高出力
レベル駆動器が低出力レベル駆動器から分離されてい
て、NPNバイポーラ・トランジスタが出力を高に駆動
し、第１のショットキ・クランプ・トランジスタが出力
を低に駆動する。別のショットキ・クランプ・トランジ
スタ及び珪化白金ダイオード−抵抗の分圧器を利用し
て、NPNバイポーラ・トランジスタのベース駆動及び制
御を行なう。前記別のトランジスタ及びダイオードが、
NPNバイポーラ・トランジスタのベースの電圧変化を少
なくし、こうしてその動作速度を改善する。前記別のト
ランジスタのエミッタ回路に抵抗を入れて、前記別のト
ランジスタに対するベース駆動を制限することにり、出
力節を敏速に放電させ又は低に引張り、こうしてより多
くのベース電流を低出力レベルの第１のトランジスタ駆
動器のベースに差向ける。

実施例最初に第１図について説明すると、従来のナンド・ゲ
ートの形をしたSTL回路が示されている。この回路が複
数個のチタン・タングステン・ショットキ・ダイオード
D11乃至DNを含み、それらの陰極が入力であり、それれ
の陽極がショットキ・クランプ・トランジスタQ11のベ
ースと、抵抗R11を介してVccとに共通に接続されてい
る。トランジスタQ11のエミッタがアースに接続され、
そのコレクタが出力として作用すると共に、抵抗R12を
介してVccに接続されている。通常、抵抗R12は約8K乃至
約40Kオームの値を持っている。この比較的高い出力イ
ンピーダンスにより、負荷回路が強い容量正である時、
出力を高にするのが困難になる。従って、STL回路の出
力に信頼性のある論理レベルを得る為に、出力インピー
ダンスを大幅に下げることが必要である。

この発明では、第２図に示す様に、従来の抵抗R12
を、抵抗R2、珪化白金ショットキ・ダイオードD2、ショ
ットキ・クランプ・トランジスタQ1、抵抗R3及びNPNト
ランジスタQ2に置換える。ショットキ・クランプ・トラ
ンジスタQ3は従来のトランジスタQ11に相当し、チタン
・タングステン・ダイオードD1乃至DN及び抵抗R1は従来
のダイオードD11乃至DN及び抵抗R11と同じである。ダイ
オードD1乃至DNとトランジスタQ3の間に介在配置された
回路素子は、別のショットキ・クランプ・トランジスタ
Q1であり、そのベースがトランジスタQ3のベースと共に
ダイオードD1乃至DNの陽極に結合されている。トランジ
スタQ1のエミッタが抵抗R3を介してアースに結合され、
そのコレクタが抵抗R2と直列の珪化白金ショットキ・ダ
イオードD2を介してVccに結合される。トランジスタQ1
のベースに対する駆動の大きさを制限する為に抵抗R3が
必要であり、抵抗R3を使うことによって、トランジスタ
Q1及びQ3で電力が分配される。トランジスタQ2のベース
が抵抗R2及びダイオードD2の接続点に結合され、トラン
ジスタQ2のコレクタがVccに結合される。従来と比べた
この回路の利点は、一層強い負荷（主に容量性負荷）の
時の動作速度が高くなることであり、その兼合いは、余
分の部品を必要とすること、従って使うチップ面積が増
加することである。

第２図の動作を説明すると、入力ダイオードD1乃至DN
の内の１つ又は更に多くが高電圧から低電圧に変わると
仮定すると、電流が抵抗R1及び低のダイオードを通る。
これによって、トランジスタQ1及びQ3のベースの電圧が
下がり、それらがターンオフになる。トランジスタQ3が
オフになると、回路の出力であるそのコレクタは高電圧
になる。この出力は、トランジスタQ1もオフである為、
急速に上昇し、抵抗R2が全ての漂遊静電容量を充電し
て、トランジスタQ2のベースの電圧を引張り上げる。ト
ランジスタQ2のベースの電圧が上昇することにより、こ
のトランジスタがターンオフし、そのベースに対する電
流のβ増幅により、ゲート回路の出力が出力電圧を急速
に引張り上げる。

ダイオードD1乃至DNの陰極に対する全ての入力が低電
圧から高電圧になる時（ダイオードが逆バイアスされる
時）、抵抗R1がトランジスタQ1及びQ3のベースに対して
導電し、これらのトランジスタをターンオフする。抵抗
R3が、トランジスタQ3に較べて、トランジスタQ1のベー
ス・エミッタ間電圧を減少する為に、トランジスタQ3は
トランジスタQ1よりも強くターンオンし、即ち、より多
くの電流を通す。従って、両方のトランジスタQ1及びQ3
のコレクタの電圧は下がり始め、トランジスタQ3のコレ
クタは、トランジスタQ3の寸法の為に、トランジスタQ1
のコレクタよりも一層速く下がる。この為、トランジス
タQ2は急速に遮断することが出来る。トランジスタQ3が
オンであると、回路の出力が低電圧に引張られることが
判る。

従来に較べて第２図の新規な回路構成を設けることに
より、出力インピーダンスはβ分の１に減少する。これ
は約100程度であり、こうして第２図の実施例の出力イ
ンピーダンスは約200オームになる。前に述べた様に、
これによって出力インピーダンスが約1/100になり、回
路の動作速度を高め、同じ機能を遂行するのに、従来の
STL回路に較べて、消費電流が一層少なくなる。

この発明の特定の好ましい実施例について説明した
が、当業者には種々の変更が直ちに考えられよう。従っ
て、特許請求の範囲は、この様な変更を全て包括する様
に、従来技術から考えて可能な限り広く解釈されるべき
である。

以上の説明に関連して更に下記の項を開示する。

（１）入力手段と、電圧供給源と、基準電圧源と、前
記供給源及び基準電圧源の間に結合されていて、バイポ
ーラ・トランジスタ及びショットキ・トランジスタを含
む出力手段とを有し、該バイポーラ・トランジスタは電
子を収集する電極が前記供給源に結合され且つ電子を放
出する電極が前記ショットキ・トランジスタの電子を収
集する電極に結合され、ショットキ・トランジスタの電
子を放出する電極が前記基準電圧源に結合され、出力端
子が前記バイポーラ・トランジスタの電子を放出する電
極に結合され、前記入力手段が前記ショットキ・トラン
ジスタの制御電極に結合されている回路。

（２）第（１）項に記載した回路に於て、前記入力手
段が、第２のショットキ・トランジスタ、一方の電極が
前記第２のショットキ・トランジスタの電子を収集する
電極に結合されたショットキ・ダイオード、前記供給源
及び前記ショットキ・ダイオードの他方の電極に結合さ
れた第１の抵抗手段、及び前記基準電圧源及び前記ショ
ットキ・トランジスタの電子を放出する電極に結合され
た第２の抵抗手段で構成される直列接続回路を含み、前
記バイポーラ・トランジスタの制御電極が前記ダイオー
ド及び第１の抵抗手段の接続点に結合されている回路。

（３）第（２）項に記載した回路に於て、前記第１及
び第２のショットキ・トランジスタの制御電極が一緒に
接続されている回路。

（４）第（１）項に記載した回路に於て、前記入力手
段がアンド回路を含む回路。

（５）第（２）項に記載した回路に於て、前記入力手
段がアンド回路を含む回路。

（６）第（３）項に記載した回路に於て、前記入力手
段がアンド回路を含む回路。

（７）入力手段と、電圧供給源と、基準電圧源と、前
記供給源及び基準電圧源の間に結合されていて、低イン
ピーダンスのバイポーラ・トランジスタ及びそれに直列
接続された第１のショットキ・トランジスタを含み、該
バイポーラ・トランジスタ及び第１のショットキ・トラ
ンジスタの接続点に結合された出力端子を持つ出力手段
とを有し、前記入力手段が前記第１のショットキ・トラ
ンジスタを制御するSTL回路。

（８）第（７）項に記載したSTL回路に於て、前記バ
イポーラ・トランジスタの制御電極に結合されて、その
電圧変化を減少する電圧変化減少手段を有するSTL回
路。

（９）第（７）項に記載したSTL回路に於て、前記電
圧変化減少手段が、第２のショットキ・トランジスタ、
一方の電極が前記第２のショットキ・トランジスタの電
子を収集する電極に結合されたショットキ・ダイオー
ド、前記供給源及び前記ショットキ・ダイオードの他方
の電極に結合された第１の抵抗手段、及び前記基準電圧
源及び前記ショットキ・トランジスタの電子を放出する
電極に結合された第２の抵抗手段で構成される直列接続
回路を含み、前記バイポーラ・トランジスタの制御電極
が前記ダイオード及び第１の抵抗手段の接続点に結合さ
れているSTL回路。

（10）第（８）項に記載したSTL回路に於て、前記電圧
変化減少手段が、第２のショットキ・トランジスタ、一
方の電極が前記第２のショットキ・トランジスタの電子
を収集する電極に結合されたショットキ・ダイオード、
前記供給源及び前記ショットキ・ダイオードの他方の電
極に結合された第１の抵抗手段、及び前記基準電圧源及
び前記ショットキ・トランジスタの電子を放出する電極
に結合された第２の抵抗手段を含む直列接続回路を持
ち、前記バイポーラ・トランジスタの制御電極が前記ダ
イオード及び第１の抵抗手段の接続点に結合されている
STL回路。

（11）容量性導線等を駆動する出力インピーダンスの
低いSTLバイポーラ・バッファ／駆動器回路を説明し
た。従来の回路の出力抵抗をNPNバイポーラ・トランジ
スタ及び別の回路に置換え、この別の回路は、直列抵
抗、ショットキ・ダイオード及びショットキ・クランプ
・トランジスタを含んでいて、２つの出力トランジスタ
を制御する。

【図面の簡単な説明】

第１図は従来のSTLナンド回路の回路図、第２図はこの
発明のナンド・ゲートとして示したSTL低インピーダン
スバッファ／駆動器の回路図である。主な符号の説明 Vcc:電圧源 D1乃至DN:入力ダイオード Q2:NPNトランジスタ Q3:ショットキ・クランプ・トランジスタ

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭61−61525（ＪＰ，Ａ) 特開昭58−54732（ＪＰ，Ａ) 特開昭51−110958（ＪＰ，Ａ) 米国特許3867644（ＵＳ，Ａ) ＥｄｉｔｅｄｂｙＲｏｂｏｒｔＬ．ＭｏｒｒｉｓａｎｄＪｏｈｎＲ．Ｍｉｌｌｅｒ”ＰｅｓｉｇｎｌｎｇｗｉｔｈＩｎｔｅｇｒａｔｅｄＣｉｒａｉｔｓ，ｐｒｅｐａｖｏｄｂｙｔｈｅＩＣａｐｐｌｉｃａｔｉｏｎｓｓｔａｆｆｏｆＴｅｘａｓＩｎｓｔｒｕｍｏｎｔｓＩｎｃ．”, 1971，ＭｃＧｒａｗ−Ｈｉｌｌ，Ｐ．21 ”ＴｈｅＢｉｐｏｌａｒＤｉｇｉｔａｌＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔｓＤａｔａＢｏｏｋＰＡＲＴ１”，1982，日本テキサスインスツルメント，Ｐ．６−２〜６−３

Claims

(57)【特許請求の範囲】

【請求項１】（ａ）ロジック入力手段と、（ｂ）電圧供給源と、（ｃ）基準電圧源とを有し、かつ（ｄ）上記供給源と基準電圧源の間に結合されている
出力手段を有し、この出力手段は、電子放射、電子収集
と制御電極を有するバイポーラ・トランジスタと電子放
射、電子収集と制御電極を有するショットキ・トランジ
スタとを含み、ここで上記バイポーラ・トランジスタの
電子収集電極は上記電圧供給源に結合され、上記バイポ
ーラ・トランジスタの電子放射電極は上記ショットキ・
トランジスタの電子収集電極に結合され、上記ショット
キ・トランジスタの電子放射電極は上記基準電圧に結合
され、上記入力手段は、ショットキ・トランジスタの制
御電圧に結合されており、更に（ｅ）上記バイポーラ・トランジスタの制御電極に結
合されていて、上記入力手段に応答し、上記バイポーラ
・トランジスタを駆動する駆動回路を有し、この駆動回
路は、電子放射、電子収集と制御電極を有する第２のシ
ョットキ・トランジスタとショットキ・ダイオードを有
し、ここで第２のショットキ・トランジスタの制御電極
は上記入力手段に結合されており、かつ上記ショットキ
・ダイオードは、上記第２のショットキ・トランジスタ
の電子収集電極と上記バイポーラ・トランジスタの上記
制御電極の間に結合されていることを特徴とする回路。
【請求項２】入力手段がアンド回路を含む請求項１の回
路。
【請求項３】（ａ）入力手段と、（ｂ）電圧供給源と、（ｃ）基準電圧源とを有し、かつ（ｄ）上記供給源と基準電圧源の間に結合されている
出力手段を有し、この出力手段は、バイポーラ・トラン
ジスタと制御電極、電子放射電極と電子収集電極とを有
する第１のショットキ・トランジスタを含み、上記バイ
ポーラ・トランジスタは上記電圧供給源に結合された電
子収集電極と上記基準電圧源に結合された上記第１のシ
ョットキ・トランジスタの電子収集電極を有し、ここで
出力端子が上記バイポーラ・トランジスタの電子放射電
極に結合されており、かつ上記入力手段は上記第１のシ
ョットキ・トランジスタの制御電極に結合されており、
その際、上記入力手段は、直列に接続された第２のショ
ットキ・トランジスタとショットキ・ダイオードを含ん
でおり、上記第２のショットキ・トランジスタは電子放
射電極、電子収集電極と制御電極を有し、かつ上記ショ
ットキ・ダイオードは、上記第２のショットキ・トラン
ジスタ電子収集電極に結合された電極と、上記電圧供給
源に結合されている第１の抵抗と、上記基準電圧源と上
記第２のショットキ・トランジスタの電子収集電極に結
合されている第２の抵抗を有し、上記バイポーラ・トラ
ンジスタの制御電極は、上記ダイオードと上記第１の抵
抗手段の結合点に結合されていることを特徴とする回路。
【請求項４】上記第１と第２のショットキ・トランジス
タの制御電極が結合されていることを特徴とする請求項
３の回路。
【請求項５】上記入力回路がアンド回路を含む請求項２
の回路。
【請求項６】上記入力手段がアンド回路を含む請求項４
の回路。
【請求項７】（ａ）入力信号を供給する入力手段を有
し、この入力手段は第２のショットキ・トランジスタに
直列に接続されているショットキ・ダイオードを有し、
上記入力信号が上記第２のショットキ・トランジスタを
駆動するものとし、更に（ｂ）電圧供給源と、（ｃ）基準電圧源とを有し、（ｄ）上記供給源及び基準電圧源の間に結合されてい
て、低インピーダンスのバイポーラ・トランジスタ及び
それに直列接続された第１のショットキ・トランジスタ
を含み、該バイポーラ・トランジスタ及び第１のショッ
トキ・トランジスタの接続点に結合された出力端子を持
つ出力手段とを有し、上記入力信号が、上記第１のショ
ットキ・トランジスタを制御し、上記ショットキ・ダイ
オードが上記バイポーラ・トランジスタを駆動することを特徴とするSTL回路。
【請求項８】上記バイポーラ・トランジスタの制御電極
に結合されて、その電圧変化を減少する電圧変化減少手
段を有することを特徴とする請求項７のSTL回路。
【請求項９】（ａ）入力信号を受信する入力手段と、（ｂ）電圧供給源と、（ｃ）基準電圧源と、を有し、かつ（ｄ）上記供給源及び基準電圧源の間に結合されてい
る出力手段を有し、この出力手段は、低インピーダンス
のバイポーラ・トランジスタと、それに直列に接続され
た電子放射電極、電子収集電極及び制御電極を含む第１
のショットキ・トランジスタと、該バイポーラ・トラン
ジスタ及び第１のショットキ・トランジスタの接続点に
結合された出力端子とを有し、かつ上記入力信号が上記
第１のショットキ・トランジスタを制御するものとし、
更に（ｅ）電圧スイング減少手段を有し、この電圧スイン
グ減少手段は、電子放射電極、電子収集電極と制御電極
を持つ第２のショットキ・トランジスタと、上記第２の
ショットキ・トランジスタの電子収集電極に結合されて
いる１つの電極とを持つショットキ・ダイオードと、上
記供給源と上記ショットキ・ダイオードの他の電極に結
合されている第１の抵抗手段と、上記基準電圧源と上記
第２のショットキ・トランジスタの電子放射電極に結合
されている第２の抵抗と、を含み、上記バイポーラ・ト
ランジスタの制御電極が上記ダイオードと上記第１の抵
抗手段とを接続点に結合されていることを特徴とするSTL回路。
【請求項１０】上記バイポーラ・トランジスタの制御電
極に結合されて、その電圧変化を減少する電圧変化減少
手段を更に有することを特徴とする請求項９の回路。