JP2552693B2 - Monostable multivibrator - Google Patents
Monostable multivibratorInfo
- Publication number
- JP2552693B2 JP2552693B2 JP63002674A JP267488A JP2552693B2 JP 2552693 B2 JP2552693 B2 JP 2552693B2 JP 63002674 A JP63002674 A JP 63002674A JP 267488 A JP267488 A JP 267488A JP 2552693 B2 JP2552693 B2 JP 2552693B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- circuit
- time constant
- output
- trigger signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 44
- 238000007599 discharging Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 4
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ビデオテープレコーダのトラッキング調
整回路におけるタイミング合わせなどに好適なマルチバ
イブレータに関する。The present invention relates to a multivibrator suitable for timing adjustment in a tracking adjustment circuit of a video tape recorder.
ビデオテープレコーダにはトラッキングサーボが設置
されており、第4図は、このトラッキングサーボにおけ
る従来のトラッキング調整回路を示す。A tracking servo is installed in the video tape recorder, and FIG. 4 shows a conventional tracking adjustment circuit in this tracking servo.
このトラッキング調整回路には、トラッキングサーボ
IC2の内部に主回路部を持ち、その外部に可変抵抗4、
6およびキャパシタ8からなる時定数回路10が時定数設
定用端子(CR端子)12および接地端子13に接続した単安
定マルチバイブレータ(MM)14が設置されている。時定
数回路10には、MM14の主回路側の電源端子16に加えられ
る電源電圧VDと共通の電圧が用いられており、キャパシ
タ8は可変抵抗4、6を通して充電される。このキャパ
シタ8の充放電は、MM14に加えられる同期基準発振器と
してのパルス発生器18からのトリガ信号TPに対応して行
われる。この結果、トリガ信号TPおよびキャパシタ8の
充放電時定数によるトラッキング調整用パルスMPがMM14
から得られる。This tracking adjustment circuit has a tracking servo.
It has a main circuit inside IC2 and a variable resistor 4,
A monostable multivibrator (MM) 14 in which a time constant circuit 10 composed of 6 and a capacitor 8 is connected to a time constant setting terminal (CR terminal) 12 and a ground terminal 13 is installed. A voltage common to the power supply voltage V D applied to the power supply terminal 16 on the main circuit side of the MM 14 is used for the time constant circuit 10, and the capacitor 8 is charged through the variable resistors 4 and 6. The charging / discharging of the capacitor 8 is performed in response to the trigger signal TP from the pulse generator 18 as a synchronous reference oscillator, which is applied to the MM 14. As a result, the tracking adjustment pulse MP depending on the trigger signal TP and the charge / discharge time constant of the capacitor 8 is MM14.
Obtained from
このMM14から得られたパルスMPは、キャプスタン位相
比較器20に加えられて、再生コントロールパルスCPと位
相比較される。この位相比較によってトラッキング調整
信号DPが得られ、図示していないキャプスタンモータの
制御入力に用いられる。The pulse MP obtained from this MM14 is applied to the capstan phase comparator 20 and compared in phase with the reproduction control pulse CP. A tracking adjustment signal DP is obtained by this phase comparison and is used as a control input of a capstan motor (not shown).
したがって、このようなトラッキング調整回路では、
中点調整を可変抵抗4で設定して置き、可変抵抗6によ
って任意のトラッキング調整を行うものであり、可変抵
抗4、6で時定数回路10の時定数を加減し、トラッキン
グ調整を行う。Therefore, in such a tracking adjustment circuit,
The midpoint adjustment is set and set by the variable resistor 4, and arbitrary tracking adjustment is performed by the variable resistor 6. The tracking constant is adjusted by adjusting the time constant of the time constant circuit 10 with the variable resistors 4 and 6.
第5図は、トラッキング調整回路のMM14に用いられた
従来の単安定マルチバイブレータを示す。FIG. 5 shows a conventional monostable multivibrator used in the MM14 of the tracking adjustment circuit.
キャパシタ8には、放電回路22が設置されており、こ
の放電回路22の電界効果トランジスタ(以下FETとい
う)24は、そのゲートに加えられる第6図のAに示すト
リガ信号TPの前縁に同期して導通状態となり、トリガ信
号TPのパルス幅tp区間でキャパシタ8が放電され、トリ
ガ信号TPの後縁でFET24が遮断状態となる。A discharge circuit 22 is installed in the capacitor 8, and a field effect transistor (hereinafter referred to as FET) 24 of the discharge circuit 22 is synchronized with the leading edge of the trigger signal TP shown in FIG. Then, it becomes conductive, the capacitor 8 is discharged in the pulse width tp section of the trigger signal TP, and the FET 24 is cut off at the trailing edge of the trigger signal TP.
FET24が遮断状態になると、キャパシタ8は可変抵抗
4、6を通じ、第6図のBに示すように、可変抵抗4、
6の合成抵抗値Rとキャパシタ8の容量Cで定まる時定
数を以て充電される。When the FET 24 is cut off, the capacitor 8 passes through the variable resistors 4 and 6, and as shown in FIG.
It is charged with a time constant determined by the combined resistance value R of 6 and the capacitance C of the capacitor 8.
そして、キャパシタ8の充電電圧VCRは、CR端子12を
通して比較器26に加えられ、電源電圧VDを抵抗28、30の
抵抗比で分圧することによって設定された基準電圧とし
てのスレッショルド電圧Vthと比較される。この比較結
果は、差動出力として取り出され、インバータ32を通じ
て比較出力EPが得られる。この場合、第6図のCに示す
ように、比較出力EPは、第6図のBに示すキャパシタ8
の充電電圧VCRがスレッショルド電圧Vthを越える区間で
高(H)レベルとなるパルスである。The charging voltage V CR of the capacitor 8 is applied to the comparator 26 through the CR terminal 12, and the threshold voltage V th as a reference voltage set by dividing the power supply voltage V D by the resistance ratio of the resistors 28 and 30. Compared to. This comparison result is taken out as a differential output, and the comparison output EP is obtained through the inverter 32. In this case, as shown in C of FIG. 6, the comparison output EP is the capacitor 8 shown in B of FIG.
Is a pulse that becomes a high (H) level in a section in which the charging voltage V CR of the above exceeds the threshold voltage V th .
この比較出力EPおよびトリガ信号TPは、AND回路34に
加えられて論理積が取られて第6図のDに示す出力パル
スMPが得られ、第4図に示したキャプスタン位相比較器
20に加えられる。The comparison output EP and the trigger signal TP are applied to the AND circuit 34 to take the logical product to obtain the output pulse MP shown in D of FIG. 6, and the capstan phase comparator shown in FIG.
Added to 20.
〔発明が解決しようとする課題〕 ところで、このような単安定マルチバイブレータを用
いたトラッキング調整回路では、キャパシタ8の充電電
圧VCRがスレッショルド電圧Vthを越えると、MM14の出力
(出力パルスMP)が反転するが、このような動作時、CR
端子12の電位に変化が生じないために、時限の終了を知
るには、第4図に示すように、出力テスト用端子36を設
け、この出力テスト用端子36から時限の終了をMM14の出
力から検知しなければならず、IC化の際、端子数の増加
を来す。[Problems to be Solved by the Invention] By the way, in the tracking adjustment circuit using such a monostable multivibrator, when the charging voltage V CR of the capacitor 8 exceeds the threshold voltage V th , the output of the MM14 (output pulse MP) Is reversed, but in such an operation, CR
In order to know the end of the time period because the potential of the terminal 12 does not change, an output test terminal 36 is provided as shown in FIG. 4, and the end of the time period is output from the output test terminal 36 of the MM14. Therefore, the number of terminals will increase when integrated into an IC.
そこで、この発明は、時定数設定用端子側で時限の終
了が確認できるようにしたものである。Therefore, the present invention allows the end of the time period to be confirmed on the time constant setting terminal side.
この発明の単安定マルチバイブレータは、第1図に例
示するように(2)の内部に組み込まれる単安定マルチ
バイブレータであって、 抵抗(4)を通して充電されるキャパシタ(8)を前
記ICの時定数設定端子(12)に接続してなる時定数回路
(10)と、この時定数回路の前記キャパシタの充電電圧
が前記時定数設定端子に加えられ、その充電電圧と基準
電圧とを比較し、前記充電電圧が前記基準電圧に到達し
たことを表す出力を発生する比較器(26)と、前記時定
数回路の前記キャパシタと並列に接続され、その導通
時、前記キャパシタを放電させる放電回路(22)を構成
するスイッチング素子(FET24)と、トリガ信号を受け
るとともに前記比較器の前記出力を受け、前記トリガ信
号の前縁によって、又は前記比較器の前記出力によって
前記スイッチング素子を導通させることにより前記キャ
パシタを放電状態とし、前記トリガ信号の後縁によって
前記スイッチング素子を遮断状態に移行させることによ
り前記キャパシタの放電を停止させて充電状態に移行さ
せる論理回路(40)とを備え、前記時定数設定端子の電
圧を通して時限の終了を確認可能にしたことを特徴とす
る。The monostable multivibrator of the present invention is a monostable multivibrator incorporated in (2) as illustrated in FIG. 1, wherein a capacitor (8) charged through a resistor (4) is used when the IC is used. A time constant circuit (10) connected to the constant setting terminal (12), and the charging voltage of the capacitor of this time constant circuit is applied to the time constant setting terminal, and the charging voltage and the reference voltage are compared, A comparator (26) that generates an output indicating that the charging voltage has reached the reference voltage and a discharging circuit (22) that is connected in parallel with the capacitor of the time constant circuit and discharges the capacitor when the capacitor is conductive. And a switching element (FET 24) that forms a trigger signal, and receives the trigger signal and the output of the comparator, the leading edge of the trigger signal or the output of the comparator. A logic circuit (40) in which the capacitor is brought into a discharging state by making the switching element conductive, and the switching element is brought into a cutoff state by the trailing edge of the trigger signal to stop the discharging of the capacitor into a charging state. And the end of the time period can be confirmed through the voltage of the time constant setting terminal.
トリガ信号TPの前縁の到来により、論理回路40を通じ
てスイッチング素子(FET24)が導通状態となり、その
導通状態はトリガ信号TPの後縁の到来まで維持される。
このスイッチング素子(FET24)の導通区間でキャパシ
タ8の放電が行われ、キャパシタ8は初期状態に設定さ
れる。The arrival of the leading edge of the trigger signal TP causes the switching element (FET 24) to become conductive through the logic circuit 40, and the conductive state is maintained until the arrival of the trailing edge of the trigger signal TP.
The capacitor 8 is discharged in the conduction section of the switching element (FET 24), and the capacitor 8 is set to the initial state.
トリガ信号TPの後縁の到来でスイッチング素子(FET2
4)が遮断状態に移行すると、キャパシタ8は抵抗(可
変抵抗4、6)を通して充電され、抵抗の抵抗値および
キャパシタ8の容量によって定まる時定数τを以て充電
電圧VCRが立ち上がる。When the trailing edge of the trigger signal TP arrives, the switching element (FET2
When 4) shifts to the cutoff state, the capacitor 8 is charged through the resistors (variable resistors 4 and 6), and the charging voltage V CR rises with a time constant τ determined by the resistance value of the resistor and the capacitance of the capacitor 8.
このキャパシタ8の充電電圧VCRが基準電圧(スレッ
ショルド電圧Vth)に移行すると、比較器26の出力が反
転し、この出力反転に応じて論理回路40はスイッチング
素子(FET24)を導通状態に移行させ、キャパシタ8を
放電させる。When the charging voltage V CR of the capacitor 8 shifts to the reference voltage (threshold voltage V th ), the output of the comparator 26 is inverted, and in response to this output inversion, the logic circuit 40 shifts the switching element (FET 24) to the conductive state. Then, the capacitor 8 is discharged.
このようなマルチバイブレータでは、時限の始点およ
び終点がスイッチング素子(FET24)の遮断状態の開始
から導通状態への移行によって決定されており、キャパ
シタ8側の電圧の推移で見ることができる。In such a multivibrator, the start point and the end point of the time period are determined by the transition of the switching element (FET 24) from the cut-off state to the conductive state, which can be seen from the transition of the voltage on the capacitor 8 side.
第1図は、この発明の単安定マルチバイブレータの実
施例であるトラッキング調整回路を示す。FIG. 1 shows a tracking adjustment circuit which is an embodiment of the monostable multivibrator of the present invention.
単安定マルチバイブレータには、トラッキングIC2の
内部の主回路部とともに、その外部に時定数回路10が設
置されている。In the monostable multivibrator, a time constant circuit 10 is installed outside the main circuit section inside the tracking IC 2 as well as outside.
時定数回路10は、可変抵抗4、6およびキャパシタ8
を設置したものであり、可変抵抗4、6の抵抗値は前者
が大きく設定されており、出荷時の調整など、基準設定
に用いられて半固定とされる。可変抵抗4、6を通して
充電されるキャパシタ8の充電電圧VCRは、時定数設定
用端子(CR端子)12を通して比較器26に加えられ、基準
電圧としてのスレッショルド電圧Vthと比較される。比
較器26は、一対のFET261、262からなる差動回路を備
え、FET261のゲートに充電電圧VCR、FET262のゲートに
抵抗28、30による分圧回路からスレッショルド電圧Vth
が加えられ、また、各FET261、262に対して定電流源を
成すFET263および抵抗264からFET265を通して定電流が
動作電流として供給されている。したがって、充電電圧
VCRがスレッショルド電圧Vthを越えない範囲では、FET2
61が導通状態、FET262が遮断状態を維持し、充電電圧V
CRがスレッショルド電圧Vthを越えると、FET261が遮断
状態、FET262が導通状態に移行する。このようなスイッ
チング動作によって得られた差動出力は、負荷としての
FET266、267からなる電流ミラー回路を通して取り出さ
れてFET268のゲートに加えられる。FET268には、FET263
と電流ミラー回路を構成するFET269が直列に接続されて
おり、FET268、269の電流合成回路によって、充電電圧V
CRとスレッショルド電圧Vthとの比較出力EPが取り出さ
れ、インバータ32のFET321、322を通して出力される。The time constant circuit 10 includes variable resistors 4 and 6 and a capacitor 8
The resistance values of the variable resistors 4 and 6 are set to be large in the former case, and are used for reference setting such as adjustment at the time of shipment, and are semi-fixed. The charging voltage V CR of the capacitor 8 charged through the variable resistors 4 and 6 is applied to the comparator 26 through the time constant setting terminal (CR terminal) 12 and compared with the threshold voltage V th as a reference voltage. The comparator 26 includes a differential circuit composed of a pair of FETs 261 and 262. The gate of the FET 261 has a charging voltage V CR , and the gate of the FET 262 has a threshold voltage V th from a voltage dividing circuit by resistors 28 and 30.
In addition, a constant current is supplied as an operating current from the FET 263 forming a constant current source and the resistor 264 to the FETs 261 and 262 through the FET 265. Therefore, the charging voltage
As long as V CR does not exceed the threshold voltage V th , FET2
61 is conductive, FET 262 remains off, charging voltage V
When CR exceeds the threshold voltage V th , the FET 261 shifts to the cutoff state and the FET 262 shifts to the conductive state. The differential output obtained by such switching operation is
It is taken out through a current mirror circuit composed of FETs 266 and 267 and added to the gate of FET 268. FET268, FET263
And FET269 that forms a current mirror circuit are connected in series, and the charging voltage V
A comparison output EP between CR and the threshold voltage V th is taken out and output through the FETs 321 and 322 of the inverter 32.
この比較器26の出力EPは、論理回路40側に加えられ、
インバータ401によって反転された後、フリップフロッ
プ(FF)回路402のセット入力となる。このFF回路402
の非反転出力Qは、NAND回路403に加えられ、また、反
転出力は、OR回路404に加えられているとともに、イ
ンバータ405を通して反転させた後、FF回路406のセット
入力となっている。The output EP of the comparator 26 is added to the logic circuit 40 side,
After being inverted by the inverter 401, it becomes the set input of the flip-flop (FF) circuit 402. This FF circuit 402
The non-inverted output Q is applied to the NAND circuit 403, and the inverted output is applied to the OR circuit 404 and, after being inverted through the inverter 405, becomes the set input of the FF circuit 406.
NAND回路403およびOR回路404には、基準発振器として
のパルス発生器18からトリガ信号TPが加えられている。
したがって、NAND回路403では、FF回路402の非反転出力
Q、FF回路406の反転出力およびトリガ信号TPによっ
てNAND条件が成立し、また、OR回路404ではFF回路402の
反転出力およびトリガ信号TPによってOR条件が成立す
る。A trigger signal TP is applied to the NAND circuit 403 and the OR circuit 404 from the pulse generator 18 as a reference oscillator.
Therefore, in the NAND circuit 403, the NAND condition is satisfied by the non-inverted output Q of the FF circuit 402, the inverted output of the FF circuit 406 and the trigger signal TP, and in the OR circuit 404, the inverted output of the FF circuit 402 and the trigger signal TP. OR condition is satisfied.
そして、キャパシタ8には、トラッキングサーボIC2
の主回路側に設置されたスイッチング素子としてのFET2
4および抵抗25からなる放電回路22が付加されている。F
ET24のゲートには、比較器26の出力反転に基づく論理回
路40の論理出力およびトリガ信号TPがOR回路404を通し
て加えられており、FET24は、論理回路40の論理出力お
よびトリガ信号TPによって導通条件が成立する。The tracking servo IC2 is connected to the capacitor 8.
FET2 as a switching element installed on the main circuit side of
A discharge circuit 22 consisting of 4 and a resistor 25 is added. F
To the gate of ET24, the logic output of the logic circuit 40 based on the output inversion of the comparator 26 and the trigger signal TP are applied through the OR circuit 404, and the FET 24 is turned on by the logic output of the logic circuit 40 and the trigger signal TP. Is established.
そこで、パルス発生器18から第2図のAに示すトリガ
信号TPが加えられると、その前縁でFET24が導通し、そ
の導通状態はその後縁まで持続する。すなわち、トリガ
信号TPのパルス幅tp間でFET24が導通し、キャパシタ8
の放電が行われ、キャパシタ8が初期状態となる。Then, when the trigger signal TP shown in FIG. 2A is applied from the pulse generator 18, the FET 24 becomes conductive at its leading edge and its conductive state continues to its trailing edge. That is, the FET 24 conducts during the pulse width tp of the trigger signal TP, and the capacitor 8
Is discharged, and the capacitor 8 is in the initial state.
トリガ信号TPの後縁でFET24が遮断状態に移行する
と、第2図のBに示すように、キャパシタ8が可変抵抗
4、6を通して充電される。キャパシタ8の充電電圧V
CRがスレッショルド電圧Vthに到達すると、比較器26が
出力反転を生じ、低(L)レベル出力を生じる。この出
力がインバータ401を通してFF回路402に加えられると、
FF回路402の反転出力がL出力となり、OR回路404を通
してH出力がFET24のゲートに加えられることになる。
これによって、FET24が導通し、キャパシタ8はFET24お
よび抵抗25を通じて放電される。したがって、第2図の
Cに示すように、OR回路404からトラッキング調整出力
としての出力パルスMPが得られ、キャプスタン位相比較
器20に加えられる。When the FET 24 shifts to the cutoff state at the trailing edge of the trigger signal TP, the capacitor 8 is charged through the variable resistors 4 and 6 as shown in B of FIG. Charging voltage V of capacitor 8
When CR reaches the threshold voltage V th , the comparator 26 causes the output inversion and the low (L) level output. When this output is applied to the FF circuit 402 through the inverter 401,
The inverted output of the FF circuit 402 becomes the L output, and the H output is added to the gate of the FET 24 through the OR circuit 404.
As a result, the FET 24 becomes conductive and the capacitor 8 is discharged through the FET 24 and the resistor 25. Therefore, as shown in FIG. 2C, the output pulse MP as the tracking adjustment output is obtained from the OR circuit 404 and applied to the capstan phase comparator 20.
この場合、この出力パルスMPのパルス幅は、スレッシ
ョルド電圧Vthとの関係から可変抵抗4、6を加減して
時定数τの大きさを変えることにより、任意に設定する
ことができる。In this case, the pulse width of the output pulse MP can be arbitrarily set by adjusting the variable resistors 4 and 6 to change the magnitude of the time constant τ from the relationship with the threshold voltage V th .
そして、時定数τを極端に大きくすると、第3図のA
およびBに示すように、トリガ信号TPが与えられても、
トリガ信号TPの時間間隔T内にキャパシタ8の充電電圧
VCRがスレッショルド電圧Vthに移行する前に、トリガ信
号TPの到来によってFET24が導通することになり、第3
図のCに示す出力パルスMPが得られる。すなわち、従来
の単安定マルチバイブレータではキャパシタ8の充電電
圧VCRがスレッショルド電圧Vthになるまでトリガ信号TP
の到来を無視するが、この単安定マルチバイブレータで
はトリガ信号TPによってFET24が導通し、第3図のCに
示す出力パルスMPが得られる。When the time constant τ is made extremely large, A in FIG.
As shown in B and B, even if the trigger signal TP is given,
Charge voltage of the capacitor 8 within the time interval T of the trigger signal TP
The FET 24 becomes conductive due to the arrival of the trigger signal TP before V CR shifts to the threshold voltage V th .
The output pulse MP shown in C of the figure is obtained. That is, in the conventional monostable multivibrator, the trigger signal TP is applied until the charging voltage V CR of the capacitor 8 reaches the threshold voltage V th.
In this monostable multivibrator, the FET 24 is turned on by the trigger signal TP, and the output pulse MP shown in C of FIG. 3 is obtained.
また、第2図のBに示す動作から明らかなように、CR
端子12に放電経路が形成されているため、CR端子12の電
位を検出することによって時限の終了を知ることができ
るので、従来のようなマルチバイブレータの出力を検知
するための端子を別個に設ける必要がない。Also, as is clear from the operation shown in FIG. 2B, CR
Since the discharge path is formed in the terminal 12, it is possible to know the end of the time period by detecting the potential of the CR terminal 12, so a separate terminal for detecting the output of the conventional multivibrator is provided. No need.
そして、このような時限の終了点を監視しながら、可
変抵抗4によってトラッキング調整におけるセンター値
合せを行い、ビデオテープレコーダとしてのトラッキン
グ調整では、可変抵抗6を以て微調整を行うことができ
る。Then, while monitoring the end point of such a time limit, the center value in the tracking adjustment is adjusted by the variable resistor 4, and the fine adjustment can be performed by the variable resistor 6 in the tracking adjustment as the video tape recorder.
なお、実施例では、トラッキング調整回路を例に取っ
て説明したが、この発明の単安定マルチバイブレータ
は、ICの内部に設置される各種の場合に用いることがで
きる。In the embodiments, the tracking adjustment circuit has been described as an example, but the monostable multivibrator of the present invention can be used in various cases installed inside the IC.
以上説明したように、この発明によれば、時定数を大
きくした場合、時定数回路のキャパシタがトリガ信号に
よってスイッチング素子が導通し、放電するので、トリ
ガ信号に応じた出力パルスを生じ、トリガ信号の分周を
生じさせることがなく、また、時定数回路を接続した時
定数設定端子側を通して時限の終了を知ることができ、
IC化した場合、時限の終了を知るために別個にテスト用
端子を設ける必要がないなどの効果が得られる。As described above, according to the present invention, when the time constant is increased, the capacitor of the time constant circuit causes the switching element to conduct and discharge due to the trigger signal, so that an output pulse corresponding to the trigger signal is generated and the trigger signal is generated. It is possible to know the end of the time limit through the time constant setting terminal side connected to the time constant circuit without causing the frequency division of
When integrated into an IC, it is not necessary to provide a separate test terminal to know the end of the time limit.
第1図はこの発明の単安定マルチバイブレータの実施例
であるトラッキング調整回路を示す回路図、第2図およ
び第3図は第1図に示したトラッキング調整回路におけ
る単安定マルチバイブレータの動作を示す図、第4図は
トラッキング調整回路を示すブロック図、第5図は第4
図に示したトラッキング調整回路における単安定マルチ
バイブレータを示す回路図、第6図は第5図に示した単
安定マルチバイブレータの動作を示す図である。 4、6……可変抵抗 8……キャパシタ 10……時定数回路 22……放電回路 24……FET(スイッチング素子) 26……比較器 40……論理回路FIG. 1 is a circuit diagram showing a tracking adjustment circuit which is an embodiment of the monostable multivibrator of the present invention, and FIGS. 2 and 3 show the operation of the monostable multivibrator in the tracking adjustment circuit shown in FIG. 4 and 5 are block diagrams showing the tracking adjustment circuit, and FIG.
FIG. 6 is a circuit diagram showing a monostable multivibrator in the tracking adjustment circuit shown in FIG. 6, and FIG. 6 is a diagram showing an operation of the monostable multivibrator shown in FIG. 4, 6 ...... Variable resistance 8 ...... Capacitor 10 ...... Time constant circuit 22 ...... Discharge circuit 24 ...... FET (switching element) 26 …… Comparator 40 …… Logic circuit
Claims (1)
ブレータであって、 抵抗を通して充電されるキャパシタを前記ICの時定数設
定端子に接続してなる時定数回路と、 この時定数回路の前記キャパシタの充電電圧が前記時定
数設定端子に加えられ、その充電電圧と基準電圧とを比
較し、前記充電電圧が前記基準電圧に到達したことを表
す出力を発生する比較器と、 前記時定数回路の前記キャパシタと並列に接続され、そ
の導通時、前記キャパシタを放電させる放電回路を構成
するスイッチング素子と、 トリガ信号を受けるとともに前記比較器の前記出力を受
け、前記トリガ信号の前縁によって、又は前記比較器の
前記出力によって前記スイッチング素子を導通させるこ
とにより前記キャパシタを放電状態とし、前記トリガ信
号の後縁によって前記スイッチング素子を遮断状態に移
行させることにより前記キャパシタの放電を停止させて
充電状態に移行させる論理回路と、 を備え、前記時定数設定端子の電圧を通して時限の終了
を確認可能にしたことを特徴とする単安定マルチバイブ
レータ。1. A monostable multivibrator incorporated in an IC, comprising a time constant circuit formed by connecting a capacitor charged through a resistor to a time constant setting terminal of the IC, and the capacitor of the time constant circuit. A charging voltage is applied to the time constant setting terminal, compares the charging voltage and a reference voltage, and generates an output indicating that the charging voltage has reached the reference voltage, and a comparator of the time constant circuit. A switching element that is connected in parallel with the capacitor and that constitutes a discharge circuit that discharges the capacitor when the capacitor is conducting; a trigger signal and the output of the comparator; and a leading edge of the trigger signal, or By making the switching element conductive by the output of the comparator, the capacitor is brought into a discharging state, and a trailing edge of the trigger signal is generated. A logic circuit that stops the discharge of the capacitor and shifts to a charging state by shifting the switching element to a cutoff state, and it is possible to confirm the end of the time period through the voltage of the time constant setting terminal. Characteristic monostable multivibrator.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63002674A JP2552693B2 (en) | 1988-01-09 | 1988-01-09 | Monostable multivibrator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63002674A JP2552693B2 (en) | 1988-01-09 | 1988-01-09 | Monostable multivibrator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01179516A JPH01179516A (en) | 1989-07-17 |
| JP2552693B2 true JP2552693B2 (en) | 1996-11-13 |
Family
ID=11535859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63002674A Expired - Lifetime JP2552693B2 (en) | 1988-01-09 | 1988-01-09 | Monostable multivibrator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2552693B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006014419A (en) * | 2004-06-23 | 2006-01-12 | New Japan Radio Co Ltd | Stepping motor driving circuit |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5547731A (en) * | 1978-09-30 | 1980-04-04 | Toshiba Corp | Oscillation circuit |
| JPS561616A (en) * | 1979-06-19 | 1981-01-09 | Matsushita Electric Ind Co Ltd | Synchronizer for sawtooth wave oscillator |
-
1988
- 1988-01-09 JP JP63002674A patent/JP2552693B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01179516A (en) | 1989-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2860407B2 (en) | Oscillator | |
| CA1214263A (en) | Pulse signal processing circuit | |
| US4785262A (en) | Pulse generator producing pulses having a width free from a power voltage and a threshold voltage of an inverter used therein | |
| JP2552693B2 (en) | Monostable multivibrator | |
| US4086538A (en) | Gated pulse generator | |
| JPH0119471Y2 (en) | ||
| US4030010A (en) | Time delay control circuit | |
| US3950658A (en) | Data separator with compensation circuit | |
| EP0831586B1 (en) | Variable delaying circuit | |
| US5052032A (en) | Clock formation circuit | |
| JPH06224705A (en) | Oscillating circuit | |
| SU1453582A1 (en) | Quartz oscillator | |
| JPS59165517A (en) | delay circuit | |
| JPS5944806B2 (en) | oscillation circuit | |
| JP3193598B2 (en) | Charge pump circuit and PLL circuit using the same | |
| JPH09107273A (en) | Pulse oscillator | |
| JP2505621B2 (en) | Period / voltage conversion circuit | |
| JPH0568154B2 (en) | ||
| JP2717829B2 (en) | Timer device | |
| JPS60152228A (en) | Discharging circuit | |
| JPH0740666B2 (en) | PLL circuit | |
| JP2658112B2 (en) | Monostable multivibrator circuit | |
| JPS5811763B2 (en) | Den Atsuseigi Yohatsu Shinki | |
| JPS6040966Y2 (en) | Tape recorder muting circuit | |
| SU1226637A1 (en) | Pulse=duration discriminator |