Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2553078B2 - マスク形成方法 - Google Patents
[go: Go Back, main page]

JP2553078B2 - マスク形成方法 - Google Patents

マスク形成方法

Info

Publication number
JP2553078B2
JP2553078B2 JP62117263A JP11726387A JP2553078B2 JP 2553078 B2 JP2553078 B2 JP 2553078B2 JP 62117263 A JP62117263 A JP 62117263A JP 11726387 A JP11726387 A JP 11726387A JP 2553078 B2 JP2553078 B2 JP 2553078B2
Authority
JP
Japan
Prior art keywords
layer
opening
mask
conformal
release layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62117263A
Other languages
English (en)
Other versions
JPS63116430A (ja
Inventor
ニコラス・ジェームズ・ジャマーコ
アレキサンダー・ジンペルソン
ジョージ・アンソニー・カプリタ
アレキサンダー・ダニエル・ロパタ
アンソニー・フランシス・スカデュト
ジョセフ・フランシス・シェパード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS63116430A publication Critical patent/JPS63116430A/ja
Application granted granted Critical
Publication of JP2553078B2 publication Critical patent/JP2553078B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/693—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
    • H10P50/696—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/693—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
    • H10P50/695—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks or sidewalls or to modify the mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/408—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
    • H10P76/4085—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes characterised by the processes involved to create the masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/408—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
    • H10P76/4088—Processes for improving the resolution of the masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/947—Subphotolithographic processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet

Landscapes

  • Drying Of Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Description

【発明の詳細な説明】 A.産業上の利用分野 この発明は集積回路（IC）の製造用のリソグラフィ画
像の大きさを縮小する方法に関するものである。詳細に
いえば、この発明はリソグラフィで得られる大きさより
も小さな開口を有するマスクを形成する方法に関するも
のである。
B.従来技術 デバイスを縮小することが絶えず要望されているた
め、IC業界には確乎たる進歩がみられる。デバイスの寸
法を小さくすることは、製造コストを削減すると同時
に、性能（スピード）を改善するものである。この進歩
は湿式エッチングを乾式エッチング（プラズマ・エッチ
ング、反応性イオン・エッチングおよびイオン・ミリン
グ）への変更、高比抵抗のポリシリコンの相互接続に代
わるものとしての低比抵抗のケイ素化合物と超硬合金の
使用、精密な細線リソグラフィを損なうウエハ表面の変
動を補償する複式レジスト、純度を高め材料の欠陥を削
減するレーザおよび電子ビーム処理、低マイクロメート
ル・レベルでの線幅および層間整合状態を測定すること
のできない光学的方法に代わってこれらのパラメータを
検査する非光学的方法などの、新しい処理手法に負うも
のではあるが、リソグラフィはすべての工程を進歩させ
る推進力であった。深紫外線源および光学手段を備えた
1:1光学投射システムなどの改善されたリソグラフィ・
ツール、電子ビーム、直接ステップ・ウエハ、ならびに
Ｘ線およびイオン・ビーム・システムおよび改善された
フォトレジスト材料、およびＸ線または電子ビームに感
光させた頂部レジストと底部の直線光学レジスト層を利
用した多層レジストなどの方法は、この推進力の原因の
一部である。
C.発明が解決しようとする問題点 この目覚ましい進歩にもかかわらず、リソグラフィ・
ツール、材料および方法自体に対する拡張機能によって
提供されるもの以上の画像の大きさを小さくすることに
対する要望は、絶えず存在している。しかしながら、従
来技術はこの要望に対処できなかった。
D.問題点を解決するための手段 最も範囲の広い形態において、この発明は画像を得る
ために使用されるリソグラフィ・マスク材料の開口内面
に側壁を設けることによって、リソグラフィ画像の大き
さを縮小する方法を提供する。特定の実施例において、
この発明はリソグラフィによって得られる大きさよりも
小さな開口を有するマスクを作成する方法を提供する。
基板（たとえば、半導体、絶縁物または金属）から始め
た場合、フォトレジストおよび二酸化シリコンなどの絶
縁材の薄いリリース層が基板上に形成される。次いで、
感光材料の厚い層が貼付される。厚い層にはリソグラフ
ィ手段によって、リソグラフィの限界によって決定され
る最小の開口を有するように、パターンが形成される。
その後、開口の大きさをさらに小さくするために、コン
フォーマル層材料がパターンの形成された感光材料層、
およびパターンの形成された層の開口によって露出され
た基板部分に貼付される。コンフォーマル層材料の厚さ
は、開口の大きさの希望する縮尺によって決定される。
たとえば、細長い開口の場合、開口の幅の縮小率は、コ
ンフォーマル層の厚さの約２倍である。コンフォーマル
層材料の例としては、プラズマ堆積ヘキサメチルジシラ
ザン（HMDS）によって形成されたSixOyが挙げられる。
指向性反応性イオン・エッチング（RIE）によって、コ
ンフォーマル層がすべての水平表面から除去され、感光
材料内の開口に対応した非水平面上に、コンフォーマル
層材料の側壁が残される。感光材料内の開口によって露
出させられたリリース層も、RIEによって除去される。
コンフォーマル層材料の側壁と組み合わされた厚い感光
マスクが、リソグラフィ単独で得られるものよりも小さ
な開口を有する新しいマスク（ステンシル）を構成す
る。この新しいマスクは、縮小された開口によって露出
させられた基板に注入を行なうためのイオン注入を含む
さまざまな目的に使用できる。例えばこの新しいマスク
を基板に幅の狭いトレンチをエッチングするためのRIE
マスクとして、半導体基板の露出領域に埋込絶縁分離を
形成するための酸化マスクとして、基板に対する幅の狭
い接触または基板上の導線を確立するための接触マスク
またはメタライゼーション・マスクとして、あるいはそ
の他の目的で使用できる。このような用途に使用したの
ち、リリース層に湿式エッチングを施して、新しいマス
クを基板から剥離させる。
幅が狭くしかも深いトレンチを半導体基板内に形成す
るためには、上面にフォトレジストまたはポリイミドな
どの厚い絶縁層を有する半導体基板から始めることによ
って、上述のマスク形成方法を手直しする。上述の新し
いマスクは厚い絶縁層上に形成され、その後、新しいマ
スクをRIEマスクとして使用したRIEによって、厚い絶縁
層にパターンを形成する。リリース層の剥離後、基板上
のパターンの形成された厚い絶縁層は、リソグラフィの
限界よりも幅の狭い、深いトレンチを半導体材料中にエ
ッチングするためのトレンチRIEマスクとして機能す
る。
E.実施例 第１図ないし第４図に示した処理工程において、処理
は基板10から開始される。基板10はその上に光活性層を
コーティングでき、かつリソグラフィ手法によってパタ
ーンを形成することのできる任意の材料である。たとえ
ば、基板10は半導体材料、ガラス、絶縁体、一次感光材
料、金属またはこれらを組み合わせたものである。次
に、リリース層12を基板10に貼付する。リリース層12を
基板から容易に除去できる材料で構成する。このような
除去は湿式化学エッチング液によって、あるいは酸素ア
ッシング（灰化法）によって行なわれる。リリース層の
基本的な機能はそれ自体の除去を容易とすることである
から、この層の上にこのあとで形成されるあらゆる層／
構造も同様に除去される。層12を形成するのに適した材
料の例としては、フォトレジストが挙げられる。ひとつ
の例においては、AZ1350J［アメリカン・ヘキスト（Ame
rican Hoechist）社の商標］というフォトレジストを、
スピン・コーティングによって貼付し、その後、約200
ないし250℃の温度において約30ないし60分間焼き付け
ることによって、約200ないし1000Åのリリース層12を
得た。約200Å未満の厚さでは、リリース層は基板10を
高い信頼性でコーティングするには薄過ぎることにな
る。
リリース層12の形成後、この方法を継続し、感光材料
の薄い結像層14を、たとえばスピン・コーティングによ
って、第１図に示すように塗布する。結像層14の厚さは
0.8ないし３ミクロンの範囲で十分である。層14の材料
の例はAZ1350Jフォトレジストである。感光材料のコー
ティング後、層にはリソグラフィ・ツールのパターン露
出、現像、洗浄および乾燥によって希望するパターンが
形成される。説明を簡単化するため、第１図において
は、横方向寸法がＡである単一の開口16が、ほぼ水平な
表面18およびほぼ垂直な表面20−20を有する層14内に示
されている。寸法Ａはリソグラフィで得られる最小の画
像の大きさである。換言すると、幅Ａはリソグラフィ
（Ｘ線、電子ビームなどを含む）の解像度を限界まで上
げることによって達成できる最小の寸法である。次に、
パターンの形成された感光材料の層に硬化処理を施し、
層14を熱的に安定させる。深紫外線露出または約１ない
し２分間の約200ないし250℃の熱処理を、硬化処理に使
用することができる。他の層14の硬化方法は、この層を
ハロゲン・ガス・プラズマにさらすことである。この硬
化処理工程は、層14に以降の層を堆積させる際に、この
層14を構成している感光材料に泡が生じたり、この層が
溶融したり、流れたり、あるいは劣化することを防ぐた
めに、公知のフォトレジストには必要である。
この方法の次の工程は垂直表面20−20に側壁を確立
し、開口16の横方向寸法Ａを、リソグラフィ単独で達成
できるものよりも小さくすることである。側壁技術は以
下の特許で例示されているように、公知である。本発明
の出願人の米国特許第4209349号はマスク内に小さな開
口を形成するのに、側壁技術を利用している。この方法
によれば、第１の絶縁領域が基板上に形成され、水平お
よび垂直表面が得られる。第１層の材料とは異なる材料
の第２の絶縁体層が貼付され、第２の絶縁体の水平領域
が除去され、この層のきわめて幅の狭い領域だけが、第
１の絶縁体の垂直表面領域および基板のそれぞれの領域
に残るような態様で、RIEが施される。その後、露出し
た基板の領域が熱酸化され、かつ希望するマスクの開口
を最終的に形成するために、その部分の第２の絶縁体層
の領域が除去される。米国特許第3358340号には、側壁
の像転写を使用してサブミクロンのデバイスを作成する
方法が記載されている。サブミクロンの厚さの導電性フ
ィルムが分離の隣接する表面の間の垂直なステップに堆
積され、次いで、導電性フィルムの垂直ステップに隣接
した部分だけが残るようになるまで、垂直にエッチング
される。導電体に覆われていない他の分離は除去され、
これによって、MOS電界効果トランジスタのサブミクロ
ンの幅のゲートが得られる。本発明の出願人の米国特許
第4419809号および同第4419810号は、側壁を使用して狭
いゲートを画定することによって、自己整合電界効果ト
ランジスタを作成する方法を開示している。米国特許第
4462846号は側壁を使用して、埋込絶縁分離領域のバー
ズ・ビークを最小限のものとすることを開示している。
本発明の出願人の米国特許第4502914号は、垂直壁を有
する高分子材料の構造体を提供することによって、サブ
ミクロンの構造体を作成する方法を記載している。この
垂直壁はサブミクロンの幅の側壁構造を作成するのに役
立つものである。側壁構造はマスクとして、直接使用さ
れる。ネガ・リソグラフィを行なうため、他の層が側壁
構造に貼付され、側壁構造のピーク部分が露出するま
で、部分的に除去される。その後、側壁構造自体が除去
され、結果として得られる開口が集積回路装置を製造す
るためのマスク開口として使用される。
層14内の開口16の大きさを小さくするため（第２
図）、コンフォーマル層22がパターンの形成された感光
性層14、およびその内部の開口16によって露出されたリ
リース層12の部分に形成される。コンフォーマル層の材
料はポリシリコン、SixOy、二酸化シリコン、チッ化シ
リコン、オキシチッ化シリコンまたはこれらを組み合わ
せたものである。一般に、コンフォーマル層22はパター
ンの形成された感光性層14の劣化を生じさせない程度の
十分低い温度で堆積できる任意の材料である。層22を形
成するのに好ましい材料は、ヘキサメチルジシラザン
（HMDS）のプラズマ堆積によって得られるSixOyであ
る。
典型的な場合、層22は第１図の構造を有する基板をプ
ラズマ堆積システム内に取り付け、液体HMDSを処理チェ
ンバに導入し、その内部に、液体HMDSをHMDSプラズマに
変換するのに必要な電界を発生させることによって形成
される。HMDSは第１図の構造に堆積し、SixOy化合物を
有するプラズマ堆積HMDSの共形で均一な層22をもたら
す。層22の厚さＢは感光材料層14のリソグラフィ画像の
大きさの希望する縮尺によって決定される。典型的な場
合、超大規模集積回路の製造において、層22の厚さは0.
01ないし0.6ミクロンの範囲である。層22の厚さの下限
は、層14のほぼ垂直な壁部分20に関連するステップを良
好に覆うための要件、ならびに薄膜としての層22の可能
性によって決定される。層22の厚さの上限は、層14内の
開口16の大きさの希望する縮小率によって決定される。
開口の大きさの縮小率は、2B/Aという係数によって左右
される。換言すると、開口の大きさが３ミクロンである
場合、開口16の大きさを66.6％縮小する（孔の実際の大
きさを１ミクロンに縮小する）には、１ミクロンの厚さ
のHMDSが堆積される。コンフォーマル層22を形成したの
ち、異方性エッチングを行なうことにより、ほぼ水平な
表面のすべてから除去し、層14のほぼ垂直な表面にだけ
残るようにする。ハロゲン含有エッチング・ガスによっ
て、RIEを行なってもかまわない。適切なエッチング・
ガスのひとつは、CF4である。第３図は結果として得ら
れる構造を示すものであって、24で表わす層22の未エッ
チング部分は、層14の垂直表面20上で側壁としての役割
を果たす。開口の垂直表面の内面に側壁24を確立するこ
とにより、開口16の大きさは第３図のＣで示されている
新しい寸法に縮小される。パラメータＡ、ＢおよびＣの
間の関係は、Ｃ＝Ａ−2Bで与えられる。
開口16の垂直表面に側壁24を確立したのち、縮小され
た開口16によって露出させられたリリース層12の部分
が、たとえば層14の水平表面からの層22の除去を容易化
したものと同じエッチング液種またはO2プラズマのいず
れかを使用したRIEによって除去される。
このようにして製造された側壁24と組み合わされた感
光性マスクは、リソグラフィ単独で得られるものよりも
相当程度縮小された寸法の開口を有する新しいマスク
（ステンシル）を構成する。新しいマスクはさまざまな
用途に役立つ。たとえば、第４図に示すように、基板10
のきわめて幅が狭く、小さな領域26に注入を行なうため
のイオン注入マスクとして使用することができる。新し
いマスクの他の用途は、基板10にきわめて狭い／深いト
レンチをエッチングするエッチング・マスクとしてのも
のである。他の用途は、基板およびその上にあるステン
シル構造に低温酸化を施すことによって、幅がほぼ寸法
Ｃに等しい、バーズ・ビークおよびバーズ・ヘッドのな
い埋込絶縁分離を成長させることである。新しいマスク
のさらに他の用途は、基板に対して高度に局在した電気
接点を確立するための、接触（剥離）マスクとしてのも
のである。マスクの他の用途は、基板上に幅Ｃの狭い導
線または絶縁体線を形成することである。
目的とする用途の新しいマスクが完成したら、リリー
ス層12を利用して、マスクを基板から除去する。リリー
ス層12を適切なエッチング液、たとえば硝酸、硫酸また
は熱石炭酸などの熱酸化酸にさらすことによって、リリ
ース層を基板の表面から剥離し、これによって重畳層14
および関連する側壁24を除去する。あるいはまた、感光
性層14およびリリース層12を、酸素プラズマによって同
時に除去することもできる。残留する側壁24を、機械的
手段、CF4プラズマ・エッチングまたは液体塩基内での
洗浄などによって除去する。
第５図には、リソグラフィ単独で可能なものよりも小
さい開口を有する非腐食性のステンシルを製造する他の
方法が示されている。この方法においては、アンダレイ
ヤ30が基板10とリリース層12の間に形成される。（この
実施例においては、リリース層12を省いてもかまわな
い。）アンダレイヤ30は感光性層14よりもかなり厚いも
のである。たとえば、基板材料が半導体である場合、ア
ンダレイヤはポリイミドまたはフォトレジストなどの絶
縁体である。リリース層12と、第１図ないし第４図に関
連して上述した態様の側壁24を有する感光性層14とで構
成されたステンシル先駆物質を形成したのち、この方法
を改変し、アンダレイヤ30に異方性エッチングを行なっ
て、層14内の開口16をアンダレイヤ30に転写して、開口
32を得る。アンダレイヤがポリイミドの場合、このエッ
チングはO2プラズマを使用して行なわれる。非腐食性マ
スク30の画定後、第４図の説明で詳述したようにリリー
ス層を剥離することによって、重畳構造を除去する。こ
のようにして画定されたアンダレイヤ30は、たとえば基
板10に深く、きわめて幅の狭いトレンチをエッチングす
るための厚い非腐食性のマスクとして役立つ。このよう
なトレンチのひとつが、第５図に参照番号34で示されて
いる。トレンチ34は非腐食性マスクがきわめて厚いた
め、ほぼ完璧な垂直壁を有している。
それ故、この発明によれば、上述の目的および利点を
完全に満たすことのできる、リソグラフィ画像の大きさ
を縮小する方法が提供される。この方法によって、リソ
グラフィ画像の大きさを、リソグラフィ・ツールの改善
によってもたらされる改善されたリソグラフィの解像度
を超えたところまで縮小することが可能となる。換言す
れば、この方法を広く、しかも将来にわたって適用し
て、リソグラフィの画像の解像度を、ツールの改善によ
ってもたらされるものよりもはるかに進歩させることが
可能となる． F.発明の効果 この発明はリソグラフィによって可能な大きさよりも
小さなものまで、リソグラフィの解像度を拡張すること
によって、リソグラフィの画像の大きさを削減するとい
う要望を十分に満たすものである。
【図面の簡単な説明】
第１図ないし第４図は、リソグラフィの限界によって決
定されるものよりも小さい開口を有するマスク／ステン
シルを形成するための方法の一実施例を段階的に示す断
面図である。 第５図は、上記の図面で示した処理工程を延長したもの
の断面図である。 10……基板、12……リリース層、14……結像層、16、32
……開口、18……水平な表面、20……垂直な表面、22…
…コンフォーマル層、24……側壁、26……注入領域、30
……アンダレイヤ、34……トレンチ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アレキサンダー・ジンペルソン アメリカ合衆国マサチューセッツ州オー ルストン、アトール・ストリート33番地 (72)発明者 ジョージ・アンソニー・カプリタ アメリカ合衆国ニューヨーク州ニュー・ ウインドソー、パーク・ヒル・ドライブ 27番地 (72)発明者 アレキサンダー・ダニエル・ロパタ アメリカ合衆国ニユーヨーク州フイッシ ュキル、バージニア・アベニュー51番地 (72)発明者 アンソニー・フランシス・スカデュト アメリカ合衆国ニユーヨーク州ニューバ ーグ、パーク・ヒル・ドライブ13番地 (72)発明者 ジョセフ・フランシス・シェパード アメリカ合衆国ニユーヨーク州ホープウ ェル・ジャンクション、カントリー・ク ラブ・ロード（番地なし) (56)参考文献 特開 昭59−205765（ＪＰ，Ａ) 特開 昭59−197137（ＪＰ，Ａ) 特開 昭57−88746（ＪＰ，Ａ) 特開 昭58−68930（ＪＰ，Ａ) 特開 昭62−194624（ＪＰ，Ａ)

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】リソグラフィで得られる開口よりも小さい
    開口を有するマスクを形成する方法であって、 （ａ）基板上にリリース層を付着し、 （ｂ）上記リリース層上にレジスト層を付着し、 （ｃ）上記レジスト層に、実質的に垂直な壁と、リソグ
    ラフィで得られる開口寸法とを有し、上記リリース層を
    露出させるが上記リリース層に開口を形成しないように
    開口を形成し、 （ｄ）少なくとも上記レジスト層の垂直な壁上及び上記
    開口によって露出された上記リリース層の表面上にコン
    フォーマル層を形成し、 （ｅ）上記垂直な壁には上記コンフォーマル層を残すが
    上記リリース層の表面のコンフォーマル層は除去するよ
    うに上記コンフォーマル層に異方性エッチングを施し、 （ｆ）上記コンフォーマル層の除去によって露出された
    上記リリース層を除去して上記基板を露出させる工程を
    有する、 マスク形成方法。
  2. 【請求項２】リソグラフィで得られる開口よりも小さい
    開口を有するマスクを形成する方法であって、 （ａ）比較的厚い絶縁体層で覆われた基板を用意し、 （ｂ）上記絶縁体層上にリリース層を付着し、 （ｃ）上記リリース層上にレジスト層を付着し、 （ｄ）上記レジスト層に、実質的に垂直な壁と、リソグ
    ラフィで得られる開口寸法とを有し、上記リリース層を
    露出させるが上記リリース層に開口を形成しないように
    開口を形成し、 （ｅ）少なくとも上記レジスト層の垂直な壁上及び上記
    開口によって露出された上記リリース層の表面上にコン
    フォーマル層を形成し、 （ｆ）上記垂直な壁には上記コンフォーマル層を残すが
    上記リリース層の表面のコンフォーマル層は除去するよ
    うに上記コンフォーマル層に異方性エッチングを施し、 （ｇ）上記コンフォーマル層の除去によって露出された
    上記リリース層を除去して上記絶縁体層を露出させ、 （ｈ）上記レジスト層の減少された寸法の開口の像を上
    記絶縁体層に転写するように上記絶縁体層に異方性エッ
    チングを施し、上記絶縁体層を上記基板のエッチングの
    ためのマスクとして使用できるようにする工程を有す
    る、 マスク形成方法。
JP62117263A 1986-10-28 1987-05-15 マスク形成方法 Expired - Lifetime JP2553078B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/924,223 US4707218A (en) 1986-10-28 1986-10-28 Lithographic image size reduction
US924223 1986-10-28

Publications (2)

Publication Number Publication Date
JPS63116430A JPS63116430A (ja) 1988-05-20
JP2553078B2 true JP2553078B2 (ja) 1996-11-13

Family

ID=25449914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62117263A Expired - Lifetime JP2553078B2 (ja) 1986-10-28 1987-05-15 マスク形成方法

Country Status (4)

Country Link
US (1) US4707218A (ja)
EP (1) EP0265638A3 (ja)
JP (1) JP2553078B2 (ja)
CA (1) CA1250669A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8329050B2 (en) 2008-08-25 2012-12-11 Tokyo Electron Limited Substrate processing method

Families Citing this family (160)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5114530A (en) * 1985-10-31 1992-05-19 Texas Instruments Incorporated Interlevel dielectric process
JPS6376330A (ja) * 1986-09-18 1988-04-06 Oki Electric Ind Co Ltd 半導体装置の製造方法
US4801350A (en) * 1986-12-29 1989-01-31 Motorola, Inc. Method for obtaining submicron features from optical lithography technology
US4987090A (en) * 1987-07-02 1991-01-22 Integrated Device Technology, Inc. Static ram cell with trench pull-down transistors and buried-layer ground plate
JPS6450425A (en) * 1987-08-20 1989-02-27 Toshiba Corp Formation of fine pattern
US4764484A (en) * 1987-10-08 1988-08-16 Standard Microsystems Corporation Method for fabricating self-aligned, conformal metallization of semiconductor wafer
US4838991A (en) * 1987-10-30 1989-06-13 International Business Machines Corporation Process for defining organic sidewall structures
US4812418A (en) * 1987-11-27 1989-03-14 Motorola, Inc. Micron and submicron patterning without using a lithographic mask having submicron dimensions
IT1225631B (it) * 1988-11-16 1990-11-22 Sgs Thomson Microelectronics Rastremazione di fori attraverso strati dielettrici per formare contatti in dispositivi integrati.
US5086248A (en) * 1989-08-18 1992-02-04 Galileo Electro-Optics Corporation Microchannel electron multipliers
US5205902A (en) * 1989-08-18 1993-04-27 Galileo Electro-Optics Corporation Method of manufacturing microchannel electron multipliers
EP0416809A3 (en) * 1989-09-08 1991-08-07 American Telephone And Telegraph Company Reduced size etching method for integrated circuits
US5015323A (en) * 1989-10-10 1991-05-14 The United States Of America As Represented By The Secretary Of Commerce Multi-tipped field-emission tool for nanostructure fabrication
EP0764974B1 (en) 1990-03-08 2006-06-14 Fujitsu Limited Layer structure having contact hole and method of producing the same
US5328810A (en) * 1990-05-07 1994-07-12 Micron Technology, Inc. Method for reducing, by a factor or 2-N, the minimum masking pitch of a photolithographic process
KR920020676A (ko) * 1991-04-09 1992-11-21 김광호 반도체 장치의 소자분리 방법
US5382483A (en) * 1992-01-13 1995-01-17 International Business Machines Corporation Self-aligned phase-shifting mask
JPH05243223A (ja) * 1992-02-28 1993-09-21 Fujitsu Ltd 集積回路装置の製造方法
JP3311044B2 (ja) * 1992-10-27 2002-08-05 株式会社東芝 半導体装置の製造方法
DE4345413C2 (de) * 1992-11-27 2003-09-18 Mitsubishi Electric Corp Herstellungsverfahren für eine Halbleitervorrichtung mit einer Isolierschicht, in der ein Kontaktloch gebildet ist
JP2787646B2 (ja) * 1992-11-27 1998-08-20 三菱電機株式会社 半導体装置の製造方法
JP3324832B2 (ja) * 1993-07-28 2002-09-17 三菱電機株式会社 半導体装置およびその製造方法
EP0655773A1 (en) * 1993-10-27 1995-05-31 STMicroelectronics S.r.l. Lithographic image size reduction
US5435888A (en) * 1993-12-06 1995-07-25 Sgs-Thomson Microelectronics, Inc. Enhanced planarization technique for an integrated circuit
US6107194A (en) * 1993-12-17 2000-08-22 Stmicroelectronics, Inc. Method of fabricating an integrated circuit
US6284584B1 (en) * 1993-12-17 2001-09-04 Stmicroelectronics, Inc. Method of masking for periphery salicidation of active regions
US5439846A (en) * 1993-12-17 1995-08-08 Sgs-Thomson Microelectronics, Inc. Self-aligned method for forming contact with zero offset to gate
US5532089A (en) * 1993-12-23 1996-07-02 International Business Machines Corporation Simplified fabrication methods for rim phase-shift masks
DE69500268T2 (de) * 1994-02-14 1997-10-30 Ibm Dämpfende Phasenverschiebungsmaske und Herstellungsverfahren
US5618383A (en) * 1994-03-30 1997-04-08 Texas Instruments Incorporated Narrow lateral dimensioned microelectronic structures and method of forming the same
US5665997A (en) * 1994-03-31 1997-09-09 Texas Instruments Incorporated Grated landing area to eliminate sticking of micro-mechanical devices
US5455131A (en) * 1994-04-25 1995-10-03 Goldstar Electron Co., Ltd. Method for fabrication of lithography mask
JP2882301B2 (ja) * 1995-01-13 1999-04-12 日本電気株式会社 半導体装置の製造方法
US5972773A (en) * 1995-03-23 1999-10-26 Advanced Micro Devices, Inc. High quality isolation for high density and high performance integrated circuits
KR0151048B1 (ko) * 1995-05-24 1998-12-01 김광호 반도체 장치의 접촉창 형성방법
KR0151051B1 (ko) * 1995-05-30 1998-12-01 김광호 반도체장치의 절연막 형성방법
US5795830A (en) * 1995-06-06 1998-08-18 International Business Machines Corporation Reducing pitch with continuously adjustable line and space dimensions
US5648684A (en) * 1995-07-26 1997-07-15 International Business Machines Corporation Endcap chip with conductive, monolithic L-connect for multichip stack
US5691248A (en) * 1995-07-26 1997-11-25 International Business Machines Corporation Methods for precise definition of integrated circuit chip edges
US5654238A (en) * 1995-08-03 1997-08-05 International Business Machines Corporation Method for etching vertical contact holes without substrate damage caused by directional etching
KR0161430B1 (ko) * 1995-08-31 1999-02-01 김광호 스페이서를 이용한 트렌치 형성방법
JPH10509285A (ja) * 1995-09-14 1998-09-08 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 縮小したフィーチャーサイズのためのダマスクプロセス
US6064104A (en) * 1996-01-31 2000-05-16 Advanced Micro Devices, Inc. Trench isolation structures with oxidized silicon regions and method for making the same
US5946566A (en) * 1996-03-01 1999-08-31 Ace Memory, Inc. Method of making a smaller geometry high capacity stacked DRAM device
JP2778579B2 (ja) * 1996-04-25 1998-07-23 日本電気株式会社 半導体装置
GB9616225D0 (en) 1996-08-01 1996-09-11 Surface Tech Sys Ltd Method of surface treatment of semiconductor substrates
ATE251341T1 (de) * 1996-08-01 2003-10-15 Surface Technology Systems Plc Verfahren zur ätzung von substraten
US6190829B1 (en) 1996-09-16 2001-02-20 International Business Machines Corporation Low “K” factor hybrid photoresist
US6114082A (en) 1996-09-16 2000-09-05 International Business Machines Corporation Frequency doubling hybrid photoresist having negative and positive tone components and method of preparing the same
US5895740A (en) * 1996-11-13 1999-04-20 Vanguard International Semiconductor Corp. Method of forming contact holes of reduced dimensions by using in-situ formed polymeric sidewall spacers
US6218704B1 (en) 1997-05-07 2001-04-17 International Business Machines Corporation ESD protection structure and method
US5861330A (en) 1997-05-07 1999-01-19 International Business Machines Corporation Method and structure to reduce latch-up using edge implants
US5882967A (en) * 1997-05-07 1999-03-16 International Business Machines Corporation Process for buried diode formation in CMOS
US5981148A (en) * 1997-07-17 1999-11-09 International Business Machines Corporation Method for forming sidewall spacers using frequency doubling hybrid resist and device formed thereby
US5972570A (en) * 1997-07-17 1999-10-26 International Business Machines Corporation Method of photolithographically defining three regions with one mask step and self aligned isolation structure formed thereby
US6187685B1 (en) 1997-08-01 2001-02-13 Surface Technology Systems Limited Method and apparatus for etching a substrate
US6080672A (en) 1997-08-20 2000-06-27 Micron Technology, Inc. Self-aligned contact formation for semiconductor devices
US5776821A (en) * 1997-08-22 1998-07-07 Vlsi Technology, Inc. Method for forming a reduced width gate electrode
US5801083A (en) * 1997-10-20 1998-09-01 Chartered Semiconductor Manufacturing, Ltd. Use of polymer spacers for the fabrication of shallow trench isolation regions with rounded top corners
US6103596A (en) * 1998-02-19 2000-08-15 Taiwan Semiconductor Manufacturing Company Process for etching a silicon nitride hardmask mask with zero etch bias
US6184041B1 (en) 1998-05-13 2001-02-06 International Business Machines Corporation Fused hybrid resist shapes as a means of modulating hybrid resist space width
US6417013B1 (en) 1999-01-29 2002-07-09 Plasma-Therm, Inc. Morphed processing of semiconductor devices
US6258642B1 (en) * 1999-05-20 2001-07-10 Advanced Micro Devices, Inc. Use of functional memory cells as guard cells in a semiconductor memory
US6228727B1 (en) 1999-09-27 2001-05-08 Chartered Semiconductor Manufacturing, Ltd. Method to form shallow trench isolations with rounded corners and reduced trench oxide recess
US6873087B1 (en) * 1999-10-29 2005-03-29 Board Of Regents, The University Of Texas System High precision orientation alignment and gap control stages for imprint lithography processes
US6277704B1 (en) 2000-05-24 2001-08-21 Micron Technology, Inc. Microelectronic device fabricating method, method of forming a pair of conductive device components of different base widths from a common deposited conductive layer
SG142150A1 (en) * 2000-07-16 2008-05-28 Univ Texas High-resolution overlay alignment systems for imprint lithography
KR100827741B1 (ko) 2000-07-17 2008-05-07 보드 오브 리전츠, 더 유니버시티 오브 텍사스 시스템 임프린트 리소그래피 공정을 위한 자동 유체 분배 방법 및시스템
JP2004505273A (ja) 2000-08-01 2004-02-19 ボード・オブ・リージエンツ，ザ・ユニバーシテイ・オブ・テキサス・システム 転写リソグラフィのための透明テンプレートと基板の間のギャップおよび配向を高精度でセンシングするための方法
CN100365507C (zh) * 2000-10-12 2008-01-30 德克萨斯州大学系统董事会 用于室温下低压微刻痕和毫微刻痕光刻的模板
GB2369453B (en) * 2000-11-24 2002-07-31 Bookham Technology Plc Fabrication of integrated circuit
JP3506248B2 (ja) * 2001-01-08 2004-03-15 インターナショナル・ビジネス・マシーンズ・コーポレーション 微小構造の製造方法
GB0104611D0 (en) * 2001-02-23 2001-04-11 Koninkl Philips Electronics Nv Printing plates
US6964793B2 (en) 2002-05-16 2005-11-15 Board Of Regents, The University Of Texas System Method for fabricating nanoscale patterns in light curable compositions using an electric field
US6699792B1 (en) * 2001-07-17 2004-03-02 Advanced Micro Devices, Inc. Polymer spacers for creating small geometry space and method of manufacture thereof
US20030064585A1 (en) * 2001-09-28 2003-04-03 Yider Wu Manufacture of semiconductor device with spacing narrower than lithography limit
US6750150B2 (en) * 2001-10-18 2004-06-15 Macronix International Co., Ltd. Method for reducing dimensions between patterns on a photoresist
US6555442B1 (en) 2002-01-08 2003-04-29 Taiwan Semiconductor Manufacturing Company Method of forming shallow trench isolation with rounded corner and divot-free by using disposable spacer
US6828082B2 (en) * 2002-02-08 2004-12-07 Chartered Semiconductor Manufacturing Ltd. Method to pattern small features by using a re-flowable hard mask
US7037639B2 (en) 2002-05-01 2006-05-02 Molecular Imprints, Inc. Methods of manufacturing a lithography template
US7169711B1 (en) * 2002-06-13 2007-01-30 Advanced Micro Devices, Inc. Method of using carbon spacers for critical dimension (CD) reduction
US6926929B2 (en) 2002-07-09 2005-08-09 Molecular Imprints, Inc. System and method for dispensing liquids
US6900881B2 (en) 2002-07-11 2005-05-31 Molecular Imprints, Inc. Step and repeat imprint lithography systems
US6908861B2 (en) * 2002-07-11 2005-06-21 Molecular Imprints, Inc. Method for imprint lithography using an electric field
US7019819B2 (en) 2002-11-13 2006-03-28 Molecular Imprints, Inc. Chucking system for modulating shapes of substrates
US7077992B2 (en) 2002-07-11 2006-07-18 Molecular Imprints, Inc. Step and repeat imprint lithography processes
US6932934B2 (en) 2002-07-11 2005-08-23 Molecular Imprints, Inc. Formation of discontinuous films during an imprint lithography process
US7070405B2 (en) 2002-08-01 2006-07-04 Molecular Imprints, Inc. Alignment systems for imprint lithography
US7027156B2 (en) 2002-08-01 2006-04-11 Molecular Imprints, Inc. Scatterometry alignment for imprint lithography
US6916584B2 (en) 2002-08-01 2005-07-12 Molecular Imprints, Inc. Alignment methods for imprint lithography
US7071088B2 (en) 2002-08-23 2006-07-04 Molecular Imprints, Inc. Method for fabricating bulbous-shaped vias
US8349241B2 (en) 2002-10-04 2013-01-08 Molecular Imprints, Inc. Method to arrange features on a substrate to replicate features having minimal dimensional variability
US6980282B2 (en) 2002-12-11 2005-12-27 Molecular Imprints, Inc. Method for modulating shapes of substrates
US6929762B2 (en) 2002-11-13 2005-08-16 Molecular Imprints, Inc. Method of reducing pattern distortions during imprint lithography processes
US6871558B2 (en) 2002-12-12 2005-03-29 Molecular Imprints, Inc. Method for determining characteristics of substrate employing fluid geometries
US7452574B2 (en) 2003-02-27 2008-11-18 Molecular Imprints, Inc. Method to reduce adhesion between a polymerizable layer and a substrate employing a fluorine-containing layer
US6780708B1 (en) 2003-03-05 2004-08-24 Advanced Micro Devices, Inc. Method of forming core and periphery gates including two critical masking steps to form a hard mask in a core region that includes a critical dimension less than achievable at a resolution limit of lithography
US7154086B2 (en) * 2003-03-19 2006-12-26 Burle Technologies, Inc. Conductive tube for use as a reflectron lens
US7122079B2 (en) 2004-02-27 2006-10-17 Molecular Imprints, Inc. Composition for an etching mask comprising a silicon-containing material
US7179396B2 (en) 2003-03-25 2007-02-20 Molecular Imprints, Inc. Positive tone bi-layer imprint lithography method
US7396475B2 (en) 2003-04-25 2008-07-08 Molecular Imprints, Inc. Method of forming stepped structures employing imprint lithography
US6951173B1 (en) 2003-05-14 2005-10-04 Molecular Imprints, Inc. Assembly and method for transferring imprint lithography templates
US7157036B2 (en) 2003-06-17 2007-01-02 Molecular Imprints, Inc Method to reduce adhesion between a conformable region and a pattern of a mold
CN1316558C (zh) * 2003-08-19 2007-05-16 旺宏电子股份有限公司 缩小半导体组件的单元间距的方法
US7250371B2 (en) * 2003-08-26 2007-07-31 Lam Research Corporation Reduction of feature critical dimensions
US7136150B2 (en) 2003-09-25 2006-11-14 Molecular Imprints, Inc. Imprint lithography template having opaque alignment marks
US8211214B2 (en) 2003-10-02 2012-07-03 Molecular Imprints, Inc. Single phase fluid imprint lithography method
US7090716B2 (en) 2003-10-02 2006-08-15 Molecular Imprints, Inc. Single phase fluid imprint lithography method
WO2005045911A1 (ja) * 2003-11-11 2005-05-19 Asahi Glass Company, Limited パターン形成方法、およびこれにより製造される電子回路、並びにこれを用いた電子機器
US8076386B2 (en) 2004-02-23 2011-12-13 Molecular Imprints, Inc. Materials for imprint lithography
US7906180B2 (en) 2004-02-27 2011-03-15 Molecular Imprints, Inc. Composition for an etching mask comprising a silicon-containing material
US7449348B1 (en) * 2004-06-02 2008-11-11 Advanced Micro Devices, Inc. Feedback control of imprint mask feature profile using scatterometry and spacer etchback
KR20060008555A (ko) * 2004-07-21 2006-01-27 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US7105452B2 (en) * 2004-08-13 2006-09-12 Molecular Imprints, Inc. Method of planarizing a semiconductor substrate with an etching chemistry
US7244386B2 (en) 2004-09-27 2007-07-17 Molecular Imprints, Inc. Method of compensating for a volumetric shrinkage of a material disposed upon a substrate to form a substantially planar structure therefrom
DE102004050269A1 (de) * 2004-10-14 2006-04-20 Institut Für Solarenergieforschung Gmbh Verfahren zur Kontakttrennung elektrisch leitfähiger Schichten auf rückkontaktierten Solarzellen und Solarzelle
WO2006060757A2 (en) 2004-12-01 2006-06-08 Molecular Imprints, Inc. Eliminating printability of sub-resolution defects in imprint lithography
US7271107B2 (en) * 2005-02-03 2007-09-18 Lam Research Corporation Reduction of feature critical dimensions using multiple masks
US7465525B2 (en) * 2005-05-10 2008-12-16 Lam Research Corporation Reticle alignment and overlay for multiple reticle process
US7539969B2 (en) * 2005-05-10 2009-05-26 Lam Research Corporation Computer readable mask shrink control processor
US7695632B2 (en) * 2005-05-31 2010-04-13 Lam Research Corporation Critical dimension reduction and roughness control
US7271108B2 (en) * 2005-06-28 2007-09-18 Lam Research Corporation Multiple mask process with etch mask stack
KR100674982B1 (ko) * 2005-07-06 2007-01-29 삼성전자주식회사 반도체 소자의 제조방법
US7083898B1 (en) * 2005-07-07 2006-08-01 International Business Machines Corporation Method for performing chemical shrink process over BARC (bottom anti-reflective coating)
US7803308B2 (en) 2005-12-01 2010-09-28 Molecular Imprints, Inc. Technique for separating a mold from solidified imprinting material
US7906058B2 (en) 2005-12-01 2011-03-15 Molecular Imprints, Inc. Bifurcated contact printing technique
MY144847A (en) 2005-12-08 2011-11-30 Molecular Imprints Inc Method and system for double-sided patterning of substrates
US7670530B2 (en) 2006-01-20 2010-03-02 Molecular Imprints, Inc. Patterning substrates employing multiple chucks
JP4883278B2 (ja) * 2006-03-10 2012-02-22 信越化学工業株式会社 フォトマスクブランク及びフォトマスクの製造方法
JP4509050B2 (ja) * 2006-03-10 2010-07-21 信越化学工業株式会社 フォトマスクブランク及びフォトマスク
US20080073516A1 (en) * 2006-03-10 2008-03-27 Laprade Bruce N Resistive glass structures used to shape electric fields in analytical instruments
US7802978B2 (en) 2006-04-03 2010-09-28 Molecular Imprints, Inc. Imprinting of partial fields at the edge of the wafer
US7780893B2 (en) 2006-04-03 2010-08-24 Molecular Imprints, Inc. Method of concurrently patterning a substrate having a plurality of fields and a plurality of alignment marks
US8850980B2 (en) 2006-04-03 2014-10-07 Canon Nanotechnologies, Inc. Tessellated patterns in imprint lithography
US8142850B2 (en) 2006-04-03 2012-03-27 Molecular Imprints, Inc. Patterning a plurality of fields on a substrate to compensate for differing evaporation times
US8615663B2 (en) * 2006-04-17 2013-12-24 Broadcom Corporation System and method for secure remote biometric authentication
US8012395B2 (en) 2006-04-18 2011-09-06 Molecular Imprints, Inc. Template having alignment marks formed of contrast material
US7547398B2 (en) 2006-04-18 2009-06-16 Molecular Imprints, Inc. Self-aligned process for fabricating imprint templates containing variously etched features
JP4737426B2 (ja) 2006-04-21 2011-08-03 信越化学工業株式会社 フォトマスクブランク
US8187483B2 (en) * 2006-08-11 2012-05-29 Jason Plumhoff Method to minimize CD etch bias
KR100866723B1 (ko) * 2006-12-28 2008-11-05 주식회사 하이닉스반도체 반도체 소자 및 그의 미세 패턴 형성 방법
US8262920B2 (en) * 2007-06-18 2012-09-11 Lam Research Corporation Minimization of mask undercut on deep silicon etch
JP2009004535A (ja) * 2007-06-21 2009-01-08 Toshiba Corp パターン形成方法
US20090043646A1 (en) * 2007-08-06 2009-02-12 International Business Machines Corporation System and Method for the Automated Capture and Clustering of User Activities
US7838426B2 (en) * 2007-08-20 2010-11-23 Lam Research Corporation Mask trimming
WO2009085564A2 (en) * 2007-12-21 2009-07-09 Lam Research Corporation Etch with high etch rate resist mask
WO2009093102A1 (en) * 2008-01-23 2009-07-30 Freescale Semiconductor, Inc. Method of forming openings in a semiconductor device and a semiconductor device fabricated by the method
JP2011091362A (ja) * 2009-09-28 2011-05-06 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
US9252183B2 (en) 2013-01-16 2016-02-02 Canon Kabushiki Kaisha Solid state image pickup apparatus and method for manufacturing the same
JP6161295B2 (ja) * 2013-01-16 2017-07-12 キヤノン株式会社 固体撮像装置及びその製造方法
US20140315371A1 (en) * 2013-04-17 2014-10-23 International Business Machines Corporation Methods of forming isolation regions for bulk finfet semiconductor devices
US9837304B2 (en) 2015-06-24 2017-12-05 Tokyo Electron Limited Sidewall protection scheme for contact formation
KR102379165B1 (ko) 2015-08-17 2022-03-25 삼성전자주식회사 Tsv 구조를 구비한 집적회로 소자 및 그 제조 방법
JP6561804B2 (ja) * 2015-12-03 2019-08-21 三菱電機株式会社 半導体装置の製造方法
US10381448B2 (en) 2016-05-26 2019-08-13 Tokyo Electron Limited Wrap-around contact integration scheme
US10217670B2 (en) 2016-09-07 2019-02-26 Tokyo Electron Limited Wrap-around contact integration scheme
KR102779144B1 (ko) 2017-01-05 2025-03-10 매직 립, 인코포레이티드 플라즈마 에칭에 의한 고굴절률 유리들의 패터닝
US10727075B2 (en) * 2017-12-22 2020-07-28 Applied Materials, Inc. Uniform EUV photoresist patterning utilizing pulsed plasma process
CN109103077A (zh) * 2018-08-30 2018-12-28 深圳基本半导体有限公司 离子注入方法及掩膜层结构
DE102020117171A1 (de) 2020-06-30 2021-12-30 Infineon Technologies Dresden GmbH & Co. KG Lateral-transistor mit selbstausrichtendem body-implantat

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3358340A (en) 1965-10-23 1967-12-19 Davis Aircraft Products Inc Bridle buckle
US4256514A (en) * 1978-11-03 1981-03-17 International Business Machines Corporation Method for forming a narrow dimensioned region on a body
US4209349A (en) * 1978-11-03 1980-06-24 International Business Machines Corporation Method for forming a narrow dimensioned mask opening on a silicon body utilizing reactive ion etching
US4462846A (en) * 1979-10-10 1984-07-31 Varshney Ramesh C Semiconductor structure for recessed isolation oxide
US4358340A (en) * 1980-07-14 1982-11-09 Texas Instruments Incorporated Submicron patterning without using submicron lithographic technique
JPS5788746A (en) * 1980-11-25 1982-06-02 Fujitsu Ltd Preparation of semiconductor device
DE3103615A1 (de) * 1981-02-03 1982-09-09 Siemens AG, 1000 Berlin und 8000 München Verfahren zur erzeugung von extremen feinstrukturen
JPS5868930A (ja) * 1981-10-20 1983-04-25 Fujitsu Ltd 半導体装置の製造方法
US4419809A (en) * 1981-12-30 1983-12-13 International Business Machines Corporation Fabrication process of sub-micrometer channel length MOSFETs
US4419810A (en) * 1981-12-30 1983-12-13 International Business Machines Corporation Self-aligned field effect transistor process
DE3242113A1 (de) * 1982-11-13 1984-05-24 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper
JPS59197137A (ja) * 1983-04-25 1984-11-08 Fujitsu Ltd 半導体装置の製造方法
JPH065682B2 (ja) * 1983-05-09 1994-01-19 日本電気株式会社 半導体装置の製造方法
CA1260754A (en) * 1983-12-26 1989-09-26 Teiji Majima Method for forming patterns and apparatus used for carrying out the same
JPH0665225B2 (ja) * 1984-01-13 1994-08-22 株式会社東芝 半導体記憶装置の製造方法
FR2566179B1 (fr) * 1984-06-14 1986-08-22 Commissariat Energie Atomique Procede d'autopositionnement d'un oxyde de champ localise par rapport a une tranchee d'isolement
US4599790A (en) * 1985-01-30 1986-07-15 Texas Instruments Incorporated Process for forming a T-shaped gate structure
JPS62194624A (ja) * 1986-02-21 1987-08-27 Oki Electric Ind Co Ltd 微細パタ−ンの形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8329050B2 (en) 2008-08-25 2012-12-11 Tokyo Electron Limited Substrate processing method

Also Published As

Publication number Publication date
JPS63116430A (ja) 1988-05-20
EP0265638A2 (en) 1988-05-04
CA1250669A (en) 1989-02-28
CA1260627C (ja) 1989-09-26
EP0265638A3 (en) 1988-10-05
US4707218A (en) 1987-11-17

Similar Documents

Publication Publication Date Title
JP2553078B2 (ja) マスク形成方法
US4871630A (en) Mask using lithographic image size reduction
US4648937A (en) Method of preventing asymmetric etching of lines in sub-micrometer range sidewall images transfer
US6291137B1 (en) Sidewall formation for sidewall patterning of sub 100 nm structures
US6514672B2 (en) Dry development process for a bi-layer resist system
US4502914A (en) Method of making structures with dimensions in the sub-micrometer range
KR100216315B1 (ko) 에칭동안에 균일한 포토레지스트 로딩을 제공하고 형상 언더커트를 최소화하는 다중층 포토레지스트 에칭방법
US5700628A (en) Dry microlithography process
US4434224A (en) Method of pattern formation
US20030064585A1 (en) Manufacture of semiconductor device with spacing narrower than lithography limit
US5922516A (en) Bi-layer silylation process
US6214737B1 (en) Simplified sidewall formation for sidewall patterning of sub 100 nm structures
US5366848A (en) Method of producing submicron contacts with unique etched slopes
JP2001326173A (ja) パターン形成方法
EP0104235A4 (en) METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS.
JPH0467333B2 (ja)
CA1260627A (en) Lithographic image size reduction photomask
JP3986927B2 (ja) 半導体装置の製造方法
JP3988873B2 (ja) 半導体装置の製造方法
JPH0670954B2 (ja) 半導体装置の製造方法
KR930006133B1 (ko) 모스소자의 콘택트홀 형성방법
JPS63258020A (ja) 素子分離パタ−ンの形成方法
JPH09331043A (ja) 半導体記憶装置の製造方法
KR100396689B1 (ko) 반도체소자의게이트제조방법
JPH0327521A (ja) Ｍｏｓ型トランジスタの製造方法