JP2553511B2 - Control device for thyristor converter - Google Patents
Control device for thyristor converterInfo
- Publication number
- JP2553511B2 JP2553511B2 JP61070272A JP7027286A JP2553511B2 JP 2553511 B2 JP2553511 B2 JP 2553511B2 JP 61070272 A JP61070272 A JP 61070272A JP 7027286 A JP7027286 A JP 7027286A JP 2553511 B2 JP2553511 B2 JP 2553511B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- thyristor
- bridge circuit
- voltage
- gate signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Motor And Converter Starters (AREA)
- Control Of Direct Current Motors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は可変速制御装置に係り、特に、正逆切換時の
切換時間を短縮してなるサイリスタ変換器の制御装置に
関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a variable speed control device, and more particularly to a control device for a thyristor converter that shortens the switching time at the time of forward / reverse switching.
この種の可変速制御装置による電流方向切替えは、電
動機に流れる電流が零となつたことを検出してから、電
流の方向を切替えている。つまり、電動機に流れる電流
が減少して断続してくると、これを電流零検出器で検出
し、確実に電流零を検出してから、一定時間の間動作中
のサイリスタブリツジのゲート信号をブロツクしてか
ら、逆側のサイリスタブリツジのゲートブロツク信号を
解除するようにしていた。In the current direction switching by the variable speed control device of this type, the current direction is switched after detecting that the current flowing through the electric motor has become zero. In other words, when the current flowing through the motor decreases and is intermittent, this is detected by the current zero detector, and after surely detecting the current zero, the gate signal of the thyristor bridge operating for a certain period of time is output. After blocking, the gate block signal of the opposite side thyristage was released.
しかしながら、従来装置ではサイリスタそのものの電
圧回復能力を直接検出できず予想するため、双方向ブリ
ツジのブロツク状態を十分確保することが必要で、必ず
TD時間を設けることが必要となる。したがつて、従来装
置では電流方向を切替える毎に、所定の時間だけむだ時
間が発生することになる。このむだ時間は、特に電動機
のトルク方向すなわち電流方向を高速に切替えるときに
問題となる。However, in the conventional device, the voltage recovery capability of the thyristor itself cannot be directly detected and is predicted.Therefore, it is necessary to sufficiently secure the block state of the bidirectional bridge.
It is necessary to provide TD time. Therefore, in the conventional device, a dead time is generated for a predetermined time each time the current direction is switched. This dead time becomes a problem especially when the torque direction of the electric motor, that is, the current direction is switched at high speed.
本発明の目的は、規定値以下の電流で動作中のブリツ
ジのゲートブロツクを行なわせ、双方のブリツジをブロ
ツクさせる期間を確保することにより、逆並列短絡の可
能性をなくすと共に、切替え時間短縮化を図つてなるサ
イリスタ変換器の制御装置を提供することにある。An object of the present invention is to eliminate the possibility of anti-parallel short-circuiting and shorten the switching time by performing a gate block on a bridging device operating at a current below a specified value and ensuring a period for blocking both bridging. The purpose of the present invention is to provide a control device for a thyristor converter.
上記問題点を解決し、目的を達成する本発明は、正側
ブリッジ回路及び負側ブリッジ回路からなり、負荷に対
して正逆方向に電流を供給する可逆サイリスタブリッジ
回路を有するサイリスタ変換器の制御装置において、前
記可逆サイリスタブリッジ回路の各サイリスタにゲート
信号を出力するゲート信号生成手段と、負荷電流を検出
する電流検出手段と、前記可逆サイリスタブリッジ回路
の各サイリスタのアノード・カソード間電圧を検出する
電圧検出手段と、前記電流検出手段及び電圧検出手段の
検出出力を取り込み、負荷電流が所定値以下になった際
に前記正側ブリッジ回路及び負側ブリッジ回路の一方の
動作中のブリッジ回路のゲート信号の供給を停止させ、
各アームのサイリスタの電圧阻止能力回復を確認して不
動作中の他方のブリッジ回路にゲート信号の供給を開始
するように前記ゲート信号生成手段を制御する制御手段
とを有することを特徴とするサイリスタ変換器の制御装
置。The present invention, which solves the above problems and achieves the object, includes a positive side bridge circuit and a negative side bridge circuit, and controls a thyristor converter having a reversible thyristor bridge circuit that supplies a current in a forward and reverse directions to a load. In the device, a gate signal generation unit that outputs a gate signal to each thyristor of the reversible thyristor bridge circuit, a current detection unit that detects a load current, and an anode-cathode voltage of each thyristor of the reversible thyristor bridge circuit. A gate of the bridge circuit in operation of one of the positive side bridge circuit and the negative side bridge circuit when the voltage detection means and the detection outputs of the current detection means and the voltage detection means are taken in and the load current becomes a predetermined value or less. Stop the signal supply,
And a control means for controlling the gate signal generating means so as to confirm the recovery of the voltage blocking capability of the thyristor of each arm and start the supply of the gate signal to the other inoperative bridge circuit. Converter control unit.
電流を切替える場合に、負荷電流が規定値以下になつ
たときに、動作中のブリツジ回路のゲート信号をブロツ
クする。また、全サイリスタの電圧を監視していて、こ
れが回復したときに、上記ブロツクを解除する。When switching the current, the gate signal of the operating bridging circuit is blocked when the load current falls below a specified value. In addition, the voltage of all thyristors is monitored, and when this is restored, the block is released.
このようにすると、電流切替え時間が著しく短くな
る。In this way, the current switching time becomes extremely short.
以下、本発明の実施例を図面に基づいて説明する。 Embodiments of the present invention will be described below with reference to the drawings.
第1図は本発明の実施例が適用される静止レオナード
を用いた可逆速度制御装置を示すブロツク図である。FIG. 1 is a block diagram showing a reversible speed controller using a stationary Leonard to which an embodiment of the present invention is applied.
第1図において、1は3相電源(PS),2は逆並列接続
された6アームサイリスタ(P1〜P3,N1〜N3)よりなる
可逆サイリスタブリツジ(THYB),3は直流電動機(DC
M),4は電流検出器(CS),5は速度センサ(SS),6は速
度制御器(SC),7はマイナー電流制御器(CC),8はゲー
トパルス発生器(GPG),9は電流方向の切換えを行う論
理回路(LOGIC),20は電流レベル検出器(CLS),21はサ
イリスタ電圧阻止回復検出器(VRS)である。In FIG. 1, 1 is a three-phase power supply (PS), 2 is a reversible thyristor (THYB) consisting of 6-arm thyristors (P 1 to P 3 , N 1 to N 3 ) connected in antiparallel, and 3 is a direct current. Electric motor (DC
M), 4 is a current detector (CS), 5 is a speed sensor (SS), 6 is a speed controller (SC), 7 is a minor current controller (CC), 8 is a gate pulse generator (GPG), 9 Is a logic circuit (LOGIC) for switching the current direction, 20 is a current level detector (CLS), and 21 is a thyristor voltage blocking recovery detector (VRS).
上述の如き構成の実施例の動作を第2図を参照しなが
ら説明する。The operation of the embodiment having the above configuration will be described with reference to FIG.
第2図(I),(II)は同実施例の動作を従来例の動
作と共に説明するために示すタイムチヤートである。Ia
はDCM3の負荷電流,CRは電流指令CRを処理して生成する
電流方向の極性、すなわち動作させるべきブリツジを示
し、ここではCR0は、これが正の時は正側ブリツジ,負
の時は逆側ブリツジを動作させることを示している。FG
は正側ブリツジが動作する領域、RGは逆側ブリツジが動
作する領域で、これらの信号はLOGIC9より出力される。
また、CZSは従来の電流検出器の動作を示すものであ
り、CLSPおよびCLSNは電流レベル検出器20の動作、出力
信号であつて、正側および負側電流レベル信号をそれぞ
れ示している。加えて、VRSはサイリスタ電圧阻止回復
検出器21の動作であつて、サイリスタアノード(A)カ
ソード(K)間電圧回復信号を示している。2 (I) and (II) are time charts for explaining the operation of the embodiment together with the operation of the conventional example. Ia
Is the load current of DCM3, CR is the polarity of the current direction generated by processing the current command CR, that is, the bridge to be operated.Here, CR 0 is the positive bridge when this is positive, and the reverse when it is negative This shows that the side bridge is operated. FG
Is the area where the positive side bridge operates, RG is the area where the reverse side bridge operates, and these signals are output from LOGIC9.
Further, CZS indicates the operation of the conventional current detector, and CLS P and CLS N indicate the operation and output signals of the current level detector 20, which indicate the positive side and negative side current level signals, respectively. . In addition, VRS indicates the operation of the thyristor voltage blocking recovery detector 21 and indicates a voltage recovery signal between the thyristor anode (A) and the cathode (K).
しかして、左側より規定値以下の正側電流レベル信号
CLSPにより動作中のサイリスタブリツジのゲート信号を
ブロツクし、次にサイリスタのA−K間電圧回復信号VR
Sが十分確立されたことにより、逆側サイリスタブリツ
ジのブロツクを解除する。逆側ブリツジから正側ブリツ
ジへの切替えも、同様にして、逆側電流レベル信号CLSN
により動作中のサイリスタブリツジのゲート信号をブロ
ツクし、次にサイリスタのA−K間電圧回復信号VRSの
確立により、正側サイリスタブリツジのブロツクを解除
する。このようにして、図のような時間遅れTD(第2図
(1)参照)なく電流方向の切替えて行うことができ
る。Then, from the left side, the positive side current level signal below the specified value
Block the gate signal of the thyristor in operation by CLS P , and then the voltage recovery signal VR between AK of the thyristor.
The block on the opposite side of the thyristage is released after S is established sufficiently. Switching from the reverse side bridge to the positive side bridge is performed in the same manner as the reverse side current level signal CLS N.
Block the gate signal of the operating thyristor, and then release the block of the positive side thyristor by establishing the AK voltage recovery signal VRS between the thyristors. In this way, the current direction can be switched without the time delay TD as shown in the figure (see FIG. 2 (1)).
第3図はサイリスタA−K間電圧回復検出回路の一例
を示す構成図である。30は逆並列接続サイリスタの1ア
ーム分、31は発光ダイオードドライバ回路(DRV)、SD
は発光ダイオード、32は光フアイバー(LF)、33は増幅
回路(AMP)、RDは受光ダイオード、34は比較回路であ
る。30のサイリスタA−K間電圧が十分確立されている
時、高(High)レベル信号VRをえるものである。FIG. 3 is a block diagram showing an example of a voltage recovery detection circuit between thyristors AK. 30 is one arm of anti-parallel connection thyristor, 31 is light emitting diode driver circuit (DRV), SD
Is a light emitting diode, 32 is an optical fiber (LF), 33 is an amplifier circuit (AMP), RD is a light receiving diode, and 34 is a comparison circuit. When the voltage across the thyristor A-K of 30 is well established, but to obtain a high (H IgH) level signal VR.
第4図は、本発明を12相整流形の静止レオナードを用
いた可逆速度制御系に場合の構成を示すブロツク図であ
る。サイリスタブリツジTHYB1,THYB2に対応して、ゲー
トパルス発生器GPG1,GPG2がそれぞれ用いられている
が、制御回路CTRの動作は第1図と同様である。ここ
で、サイリスタA−K間電圧回復回路VRSには入力とし
て、12個のA−K間電圧信号が印加される。FIG. 4 is a block diagram showing the configuration of the present invention in the case of a reversible speed control system using a 12-phase rectifying static leonard. Gate pulse generators GPG 1 and GPG 2 are used in correspondence with the thyristors THYB 1 and THYB 2 , respectively, but the operation of the control circuit CTR is the same as in FIG. Here, 12 AK voltage signals are applied as inputs to the thyristor AK voltage recovery circuit VRS.
第5図は、本発明を12相整流形のサイクロコンバータ
を用いた誘導電動機(IM)用可逆速度制御系に適用した
場合の構成例を示すブロツク図である。IMの各相への可
変周波電源は、U相についてはブリツジTHYBU-1とTHYB
U-2,V相についてはブリツジTHYBV-1とTHYBV-2,W相につ
いてはブリツジTHYBW-1とTHYBW-2によつて供給される。
各相可変周波電源における正側,逆側ブリツジの切替え
は第1図に示す実施例の動作と全く同じである。サイク
ロコンバータの場合は、交流電流波形の正側と負側で常
時サイリスタブリツジの切替えが行なわれるので、周波
数を上げることから、また交流電流の高周波低減の観点
からもむだ時間の短縮が必須の条件である。FIG. 5 is a block diagram showing a configuration example when the present invention is applied to a reversible speed control system for an induction motor (IM) using a 12-phase rectification type cycloconverter. Variable frequency power supplies for each phase of IM are bridges THYB U-1 and THYB for U phase.
The U-2 and V phases are supplied by the bridges THYB V-1 and THYB V-2 and the W phases are supplied by bridges THYB W-1 and THYB W-2 .
Switching between the positive side and reverse side bridges in each phase variable frequency power supply is exactly the same as the operation of the embodiment shown in FIG. In the case of a cycloconverter, the thyristor bridge is always switched between the positive side and the negative side of the AC current waveform, so it is essential to shorten the dead time in order to increase the frequency and also from the viewpoint of reducing the high frequency of the AC current. It is a condition.
本実施例によれば次のように利点がある。 According to this embodiment, there are the following advantages.
(1) 静止レオナードにおいては、従来方式のむだ時
間は5〜10mSであるのに対して、本実施例によれば1mS
以下となる。(1) In the stationary Leonard, the dead time of the conventional method is 5 to 10 mS, while the dead time of the conventional method is 1 mS.
It becomes the following.
(2) サイクロコンバータにおいては、無循環電流
は、出力周波数mは電源周波数sの約1/3程度まで
発生できる。ここでs=60Hz、m=60×1/3=20Hzo
周期Tm=1/20=50mSとすれば、従来技術のむだ時間は、
3+6+3=12mSであつて、24〔%〕であるのに対し、
本実施例は4/50=8〔%〕、すなわち、24/8=300
〔%〕改善することができることになる。(2) In the cycloconverter, the non-circulating current can generate the output frequency m up to about 1/3 of the power supply frequency s . Where s = 60Hz, m = 60 × 1/3 = 20Hz o
If the period T m = 1/20 = 50 mS, the dead time of the conventional technology is
3 + 6 + 3 = 12mS, which is 24 [%], while
In this embodiment, 4/50 = 8 [%], that is, 24/8 = 300.
[%] It can be improved.
(3) 従来方式でTDをつめる場合、動作中のサイリス
タのゲートをブロツクするタイミングが遅れるため、断
続期間が長びくことがあるが、本実施例によればこれが
なくなる。(3) When the TD is packed by the conventional method, the timing of blocking the gate of the thyristor in operation is delayed, so the intermittent period may be long, but this is eliminated according to the present embodiment.
また本実施例によれば、無循環電流方式の静止レオナ
ードあるいはサイクロンコンバータにおいては、電流方
向切替え時のむだ時間を低減させることにより、切替え
時間を短縮させることができる。さらに本実施例によれ
ば、サイクロコンバータにおいて、切替え時間を短縮さ
せることにより、出力周波数を上げ、出力可変周波の高
調波を低減することができる。Further, according to the present embodiment, in the static leonard or cyclone converter of the non-circulation current type, the switching time can be shortened by reducing the dead time at the time of switching the current direction. Further, according to the present embodiment, in the cycloconverter, it is possible to raise the output frequency and reduce the harmonics of the output variable frequency by shortening the switching time.
以上述べたように本発明によれば、サイリスタ変換器
の正側ブリッジ回路及び負側ブリッジ回路の電流方向の
切替時間が著しく短縮されるという効果がある。As described above, according to the present invention, there is an effect that the switching time of the current direction of the positive side bridge circuit and the negative side bridge circuit of the thyristor converter is significantly shortened.
第1図は本発明の実施例を示す構成図、第2図は本発明
の実施例の動作を説明するために示すタイムチヤート、
第3図はサイリスタA−K間電圧回復検出回路の具体例
を示す回路図、第4図は同実施例が適用される12相整流
可逆速度制御系を示すブロツク図、第5図は同実施例が
適用されるサイクロコンバータ式速度制御系を示すブロ
ツク図である。 1……3相交流電源、2……サイリスタブリツジ回路、
3……直流電動機、4……電流検出器(シヤント)、5
……速度検出器(回転発電機)、6……速度制御器、7
……電流制御器、8……ゲートパルス発生器、9……切
替え論理回路、20……電流レベル検出器、21……サイリ
スタA−K間電圧回復検出器、30……逆並列接続サイリ
スタ1アーム、31……発光ダイオードドライブ回路、32
……光フアイバ、33……受光ダイオード増巾回路、34…
…比較回路、40……電流制御回路、切替え論理回路、ゲ
ートパルス発生回路を含む制御回路。FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a time chart shown for explaining the operation of the embodiment of the present invention.
FIG. 3 is a circuit diagram showing a concrete example of the voltage recovery detection circuit between thyristors AK, FIG. 4 is a block diagram showing a 12-phase rectification reversible speed control system to which the same embodiment is applied, and FIG. It is a block diagram showing a cycloconverter type speed control system to which an example is applied. 1 ... Three-phase AC power supply, 2 ... Cyris tabular circuit,
3 ... DC motor, 4 ... Current detector (shunt), 5
...... Speed detector (rotary generator), 6 …… Speed controller, 7
...... Current controller, 8 ... Gate pulse generator, 9 ... Switching logic circuit, 20 ... Current level detector, 21 ... Thyristor AK voltage recovery detector, 30 ... Inverse-parallel connection thyristor 1 Arm, 31 ... Light emitting diode drive circuit, 32
...... Optical fiber, 33 …… Photodiode amplification circuit, 34 ・ ・ ・
… Comparison circuit, 40 …… Control circuit including current control circuit, switching logic circuit, gate pulse generation circuit.
Claims (1)
らなる可逆サイリスタブリッジ回路により負荷へ正逆方
向の電流を供給するサイリスタ変換器と、前記負荷に供
給される電流を検出する電流検出手段と、電流指令値と
前記電流検出手段で検出した負荷電流値を入力し点弧位
相指令を出力する電流制御手段と、前記点弧位相指令を
入力し該点弧位相指令に応じた位相のゲート信号を前記
サイリスタ変換器に付与するゲート信号発生手段と、前
記可逆サイリスタブリッジ回路の各サイリスタのアノー
ド・カソード間電圧を検出する電圧検出手段と、前記電
流検出手段で検出した負荷電流と前記電圧検出手段で検
出した電圧信号を入力し、前記正側ブリッジ回路あるい
は負側ブリッジ回路のうち一方のブリッジ回路に前記ゲ
ート信号を付与して動作させているときに他方のブリッ
ジ回路へのゲート信号付与をブロックし、前記電流検出
手段で検出した負荷電流が規定値以下になると動作中の
一方のブリッジ回路へのゲート信号付与をブロックさ
せ、前記電圧信号によって一方のブリッジ回路の各アー
ムのサイリスタが電圧阻止能力回復したことを確認して
他方のブリッジ回路へのゲート信号付与のブロックを解
除する論理手段とを具備することを特徴とするサイリス
タ変換器の制御装置。1. A thyristor converter that supplies a forward and reverse current to a load by a reversible thyristor bridge circuit composed of a positive side bridge circuit and a negative side bridge circuit, and a current detecting means for detecting the current supplied to the load. A current control means for inputting a current command value and a load current value detected by the current detection means and outputting an ignition phase command; and a gate signal for inputting the ignition phase command and a phase corresponding to the ignition phase command To the thyristor converter, a voltage detecting means for detecting an anode-cathode voltage of each thyristor of the reversible thyristor bridge circuit, a load current detected by the current detecting means, and the voltage detecting means. Input the voltage signal detected in, and apply the gate signal to one of the positive side bridge circuit or the negative side bridge circuit. Blocking the gate signal application to the other bridge circuit during operation, and blocking the gate signal application to the one bridge circuit in operation when the load current detected by the current detection unit becomes a specified value or less, A thyristor for confirming that the thyristor of each arm of one bridge circuit has recovered its voltage blocking capability by the voltage signal and for canceling the block of gate signal application to the other bridge circuit. Converter control unit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61070272A JP2553511B2 (en) | 1986-03-28 | 1986-03-28 | Control device for thyristor converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61070272A JP2553511B2 (en) | 1986-03-28 | 1986-03-28 | Control device for thyristor converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62230381A JPS62230381A (en) | 1987-10-09 |
| JP2553511B2 true JP2553511B2 (en) | 1996-11-13 |
Family
ID=13426718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61070272A Expired - Fee Related JP2553511B2 (en) | 1986-03-28 | 1986-03-28 | Control device for thyristor converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2553511B2 (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5778385A (en) * | 1980-10-30 | 1982-05-17 | Fanuc Ltd | Digital control system for dc motor |
-
1986
- 1986-03-28 JP JP61070272A patent/JP2553511B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62230381A (en) | 1987-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880001579B1 (en) | Induction motor control system | |
| KR880001594B1 (en) | Induction motor control method | |
| JP2553511B2 (en) | Control device for thyristor converter | |
| JPH10295084A (en) | POWER CONVERTER AND START-UP METHOD THEREOF | |
| US20040080888A1 (en) | Controlled rectifier bridge, control system, and method for controlling rectifier bridge by disabling gate control signals | |
| JPH11196578A (en) | Multiple inverters | |
| JP2676937B2 (en) | Harmonic compensator | |
| JP4239072B2 (en) | Control device for AC-AC direct conversion power converter | |
| JPH09149647A (en) | Converter control device | |
| JPH0669316B2 (en) | Power regeneration control circuit for power converter | |
| JPH0337394B2 (en) | ||
| JP2762003B2 (en) | Power converter | |
| JP2771191B2 (en) | Control method of PWM converter | |
| JPS63302732A (en) | Controller for ac/dc converter | |
| JPH11235068A (en) | Servo-driver | |
| JP3524626B2 (en) | Static power converter | |
| JPH0947041A (en) | Power converter | |
| JP2926933B2 (en) | Output short-circuit protection method for voltage type inverter | |
| JPS602879B2 (en) | Control device for AC non-commutator motor | |
| JPS6117214B2 (en) | ||
| JP2734111B2 (en) | Power regeneration circuit controller | |
| SU1192024A1 (en) | Method of protection of thyristor converter | |
| JP2592977B2 (en) | Power converter | |
| JPH0568956B2 (en) | ||
| JPH08308233A (en) | Controller of AC / DC converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |