Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2553513B2 - 有機マスクを状態調節するための方法 - Google Patents
[go: Go Back, main page]

JP2553513B2 - 有機マスクを状態調節するための方法 - Google Patents

有機マスクを状態調節するための方法

Info

Publication number
JP2553513B2
JP2553513B2 JP61116014A JP11601486A JP2553513B2 JP 2553513 B2 JP2553513 B2 JP 2553513B2 JP 61116014 A JP61116014 A JP 61116014A JP 11601486 A JP11601486 A JP 11601486A JP 2553513 B2 JP2553513 B2 JP 2553513B2
Authority
JP
Japan
Prior art keywords
etching
silicon
resist
gas
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61116014A
Other languages
English (en)
Other versions
JPS6230890A (ja
Inventor
ウーン タム シモン
ポール リード ロナルド
ユェン クイ ウォン ジェリー
ニン コウ ワン ディヴィッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JPS6230890A publication Critical patent/JPS6230890A/ja
Application granted granted Critical
Publication of JP2553513B2 publication Critical patent/JP2553513B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/693—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
    • H10P50/695—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks or sidewalls or to modify the mask
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/286—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials
    • H10P50/287—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/08—Planarisation of organic insulating materials

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Drying Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • ing And Chemical Polishing (AREA)

Description

【発明の詳細な説明】 本発明は、一般にはシリコンのエッチングをするため
のフォトレジストマスキング法を含むマスキング法に関
する。
第１図は、8100シリーズのエッチングシステムとして
米国カリフォルニア州のサンタクララのアパライドマテ
リアル社から入手できる広く使用されている低圧のイオ
ン補助プラズマエッチング反応システム10を示す。この
特定のシリーズは、誘電体、例えば酸化物、窒化物およ
び有機物のエッチングのため、ポリシリコンおよび単結
晶シリコンのエッチングのためおよびアルミニウムおよ
びアルミニウム合金のエッチングのため産業界で広く使
用されているが、上記エッチングされる材料はいずれも
高度の異方性を有するものばかりである。
イオン補助プラズマエッチング反応システム10は、RF
（高周波）システム内で陽極として作動する金属壁を有
するプロセスチャンバを利用する。モジュール12からの
ガスは、チャンバの頂部に位置するガス分配リングまた
はマニホールド14およびガス入口13を通ってチャンバに
進入する。消費されるエッチング生成物およびガスはポ
ート15および16を通って排出される。排出ポート15は可
変スロットルバルブ17に接続され、このスロットルバル
ブは容量性マニホールド18による圧力検出に応答してプ
ロセス条件に従ってポンピング速度を変えることにより
チャンバ圧力を制御する。システムの排出ポート15は、
約３〜300ミリトールのプロセス圧力を発生するターボ
分子ポンプ19と機械式粗動ポンプ20に可変スロットルバ
ルブ１を介して接続されている。エッチングプロセスサ
イクルの終了時にプロセスチャンバに窒素を戻し充填し
て大気圧とするよう窒素パージラインも設けられてい
る。高速低温ポンプ22には排出ポート16が接続されてい
る。この低温ポンプ22は、チャンバから水蒸気を除去し
かつフォトレジスト内に吸収されてる残留水蒸気を除去
するだけでなくプロセスチャンバを低ベース圧力まで極
めて急速に源圧するのに使用される。ウェーハ23は、ト
レイに垂直に取付けられ、トレイは24インチ径のガラス
鐘プロセスチャンバ内の回転自在な六角形電極すなわち
ヘキソード24に取付けられている。このシステムは陰極
すなわちヘキソード23の面積がガラス鐘の壁すなわち陽
極11の面積に対して小さくなっている点で低圧力操作と
連動したこの特徴は、衝突を制御し所望の異方性エッチ
ング反応を行う。RFエッチングネットワーク26によって
プロセスチャンバ電極に結合された13.56MHzゼネレータ
25を通してRF電力が供給される。
第１図に示されるイオン補助エッチング反応システム
10は、ほんの数年前導入されて以来半導体業界の索引馬
となった。このシステムでは非対称な電極配列および低
圧力の作動によって制御したまま異方性のエッチング反
応を行なうが、このエッチング反応はウェハー内、ウェ
ハーごとおよび作動ごとの測定におけるライン幅および
エッチング速度の均一性が優れていることを特徴とす
る。低圧および制御されたガス反応およびプロセスチャ
ンバーの温度はエッチング表面を正常にし、更にシステ
ムを正常にする。更に低パワー密度レベルで低圧力作動
を併用したことにより、ベース層に対する選択性が優れ
る。このシステムは異なる層の連続的なエッチングも可
能である。
過去数年にわたってリソグラフィおよびエッチング技
術において行なわれた上記の改善にもかかわらず、更に
再現性があり、異方性エッチング性能を達成できる第１
図のシステム10のような優れた反応器が存在しているに
もかかわらず、現在および将来の進歩したバイポーラ、
NMOSおよびCMOSは現在のマスク技術の能力を大きく高め
ることを要求している。これら進歩した技術で使用され
る極小の大きさのICチップを製造するにはエッチングプ
ロセス中のマスクの劣化すなわちエッチングを防止し、
マスクの厚みおよび横方向の寸法の双方を極めて正確に
維持し、エッチングされた層、例えばポリシリコンにお
いてマスクのレプリカを正確に形成し、かつ段階状ICに
おける薄い厚さのマスク領域で生じるパンチスルーのよ
うな現象を防止することが必要である。
従って、本発明の主たる目的は標準的プラズマエッチ
ング法の一部でエッチングマスク場所において保護能力
のある耐エッチング性キャップを形成する方法を提供す
ることにある。
一つの特徴によれば本発明はマスク上に酸化可能なコ
ーティングを形成するようマスクをプラズマエッチング
ガスに暴露し、更にエッチングされる層をあまり酸化す
ることなくコーティングを酸化するようエッチング種を
含む酸化ガスプラズマにコーティングを暴露することに
より層のエッチングに先立ち層上のマスクにエッチング
耐性層を形成するためのプロセスに関する。
添付図面と共に本発明の上記およびそれ以外の特徴を
説明する。
本発明は第一図の反応器10のようなプラズマエッチン
グ反応器におけるエッチング法の最中にシリコンを含む
材料の上に配置されたレジストマスクに薄い保護能力の
ある無機質のキャッピング層を形成できるという発見に
基づく。この方法はまずレジスト上に無機質層すなわち
コーティングを形成し、次にプラズマエッチングに使用
される塩素化エッチングガスのようなエッチングガスに
化学的に不活性の相似キャッピング層を形成するよう前
記コーティングを酸化する。この結果キャッピング層は
レジストに対して極めて高いエッチング選択性を与え
る。
キャップデポジションすなわち成長工程は、通常のシ
ステムのポリシリコンエッチング圧力よりも比較的高い
反応器のシステム圧力でかつポリシリコンのエッチング
に使用される通常のシステムのバイアス電圧レベルと比
較して比較的低いDCバイアス電圧レベルでBCl3および／
またはHCl等の塩素化エッチングガスの一つまたは２つ
以上の組合わせを使用する。この塩素含有ガスは、エッ
チングされた層から塩素含有シリコンエッチング生成物
を発生し、生成物はレジストに変化するので、酸化され
ないキャッピング材料の相似コーティングすなわち層と
して凝縮する。塩素含有エッチング剤及びシリコン含有
層、通常のシリコン含有、塩素含有エッチング生成物の
使用およびコーティングがシリコン状の酸化を呈すると
いう事実に基づくと、これら錯対はSiCl4に極めて類似
するシリコン−塩素含有物質であると考えられる。比較
的高い圧力は、キャッピング材料の形成を受け入れやす
いスポンジ状表面を形成することによってレジスト表面
を「状態調節」し、レジスト状にシリコン−塩素含有材
料の形成を容易とする。成長中の錯体への損傷を防止す
るには、比較的低いバイアス電圧が必要であると考えら
れる。
このシリコン塩素含有キャッピング材料を形成するた
め、他の塩素含有ガス、例えばCl2自体を使用できる。
この方法は多結晶シリコンおよび単結晶シリコンを含む
シリコン層に適用できるし、更にケイ素化合物等のシリ
コン含有化合物および材料にも適用できる。キャッピン
グ錯体形成工程中にシリコンの外部ソースを簡単に入れ
ることによりシリコンを含まない材料上にマスクを形成
するときキャッピング材料を形成できる。例えば、シリ
コン含有ガス、例えばSiCl4をプロセスガス流れ内に混
できる。
短的に述べれば、この方法はパターン転写用のレジス
ト材料を使用して材料をエッチングする実質的にいかな
る製造方法にも適用できる。
第２の酸化工程は、エッチング種、例えばHClと共にO
2または酸素含有種、例えばCO2、COまたはN2Oを含む酸
化雰囲気を使用する。この工程は、約10〜45ミリトール
の比較的通常のシステム圧力および約200〜350ボルトの
比較的通常のシステムDCバイアス電圧レベルを一般に使
用してキャッピング層を酸化し、よって不活性の耐エッ
チング性キャッピング層の形成を完了する。
検証によれば、酸化工程は酸化雰囲気およびエッチン
グ種の組合わせが必要であることを示した。事実、ガス
流れ中に少量のエッチング種がないと工程は進行しな
い。酸化は現在のキャッピング材料と反応するようシリ
コン塩素化合物を必要とする。更に同時にエッチングは
上方にシリコン酸化エッチングマスクを形成するシリコ
ンまたはシリコン含有下方層の酸化を防止する。
第２〜５図にはキャッピング層の形成および使用例が
示されている。ここではポリシリコン層31は、第５図の
一対のラインすなわち多の部材32−32にパターン化する
ようになっている。例示したMOS集積回路は内部に軌跡
酸化物34を有する基体33とポリシリコン層31の下方の酸
化層35から成る。ラインすなわち構造体32〜32を形成す
るため、能動デバイス領域内のポリシリコン上にエッチ
ングマスク36−36が画定される。上記のように極めて狭
いライン幅Ｗにてポリシリコン層31でレジストマスク36
のレプリカを形成するには、レジストに固有でない極め
て高いシリコン：レジスエッチング選択比Sprが必要で
ある。しかしながら本発明によれば、ポリシリコン層31
をエッチングするのに使用される同じ反応器10内のその
場所で第２図に示されるように個々のレジストエッチン
グマスク36上にキャッピング錯体37が形成される。より
詳細に述べれば、一般にポリシリコン層31上の本来の酸
化物（図示せず）を除去するようプラズマエッチング工
程を行った後、エッチングガスとポリシリコン層を反応
させるように上記のように塩素化ガスを使用し、シリコ
ンからシリコン−塩素含有生成物に変化させ、この副生
成物を相似層37としてマスク上に凝縮する。上記のよう
にレジスト表面および成長層37は本方法によりスポンジ
状とされ、この特性は第３図の強力な耐エッチング性キ
ャッピング層38を完了するのに必要である。更にこのス
ポンジ状特性は、比較的高いシステムを使用することに
よって高められる。
更に第３図に参照すると、次にコーティング37から薄
い相似不活性キャッピング層38を形成するため第２酸化
工程が実施される。この酸化工程では、シリコンエッチ
ング種を含む酸化雰囲気に錯体37を暴露させることが必
要である。経験からいくつかの理由によりシリコンエッ
チング種が必要であることが示唆されている。まず第１
に、周辺シリコンにて酸化物が成長しないよう周辺シリ
コンをエッチングすることが必要である。かかる酸化物
はシリコン上に望んでいないマスクを形成するので、ポ
リシリコン層のエッチングを防止し、おそらく強力な酸
化されたキャッピング層38の形成を防止するであろう。
第３に、酸化物は、ランダムなシリコン位置にて局所的
に形成されるので、その後のポリシリコンエッチング工
程中にポリシリコンのエッチングを阻止するマイクロマ
スクを形成する。第３に、酸化中にシリコン塩素を含む
錯体を形成を続けるにはエッチング種が必要であると考
えられる。
第２の酸化−エッチング工程は、保護力のあるキャッ
ピング層38の形成を終了する。このキャッピング層はエ
ッチングに対して不活性であるので、エッチングに対す
るレジストの耐性を高め、従ってSprを大きくする。実
際に、キャッピング層が形成された後は、極めて長いエ
ッチング時間およびオーバエッチングを繰返してもエッ
チングによる作用は受けにくい。
第３図から明らかなようにキャッピング層38は、（レ
ジスト上に選択的に形成されるだけでなく）レジストに
相似する。この結果、キャッピング層は、すべての点か
らまたはイオン衝突型の垂直成分および化学的に優勢の
横方向成分を含むエッチングガスの成分からレジストの
頂部および側面の双方を保護する。このためレジストの
横方向寸法およびライン幅が保たれるという利点が得ら
れ、この結果、下方のエッチングされる層においてフォ
トレジストパターンを正確に複製する能力が高くなる。
更にレジストの保存性は、比較的薄いフォトレジスト領
域、例えば段階状地形面に形成される領域でパンチスル
ー（穿孔）が生じる傾向をなくするか、またはかなり減
少させる。
第４図には、キャッピング層38の有利な特徴が略図で
示されており、ここでは、主要なポリシリコンのエッチ
ング工程中にHCl等の塩素化エッチングガスが使用され
るが、このエッチングガスは、諸工程からポリシリコン
を完全に除去し、かつシリコン−塩素副生物を取除くの
にエッチングを連続して行う第５図に示すオーバエッチ
ング工程でも使用される。
第１表は、第１図の反応器10を使用する第３図の複合
体酸化工程および第２図の複合体形成工程のプロセスガ
スおよびパラメータ作動の組合わせを示す。ここで、HC
lおよび／またはBCl3は、錯体形成工程（第２図）中に
塩素エッチング種を発生する。酸化工程中は、酸素およ
びHClは、必要な酸化およびエッチング混合雰囲気を発
生する。いずれの工程でもHeまたはArのキャリアガスが
使用されたが、標準キャリアガスを使用できる。第３図
の酸化工程で２〜20sccmの範囲まで酸素流れが増加する
と、キャッピング酸化が増加するが、記載されている範
囲10〜75sccmまでHClが増加すると、キャッピング酸化
が低下する。通常のシステムのエッチング温度が約45℃
（ペデスタルで測定）であり、良好なキャップ形成では
現在のところ約50℃の最低温度を必要とするという点で
キャップ形成および酸化工程は多少温度に応答する。経
験によれば、少なくとも70〜75℃までのシステムの最大
温度で良好なキャップ形成が得られることが判ってい
る。更に上記のように第２図の錯体形成工程では、錯体
を受け入れるようレジストを状態調節するため50〜100
ミリトールのチャンバ圧力レンジは、通常のシステムチ
ャンバ圧力よりも高いが、一方100〜200ボルトのDCバイ
アス電圧範囲は形成中のキャッピング層37の一体性を保
つため200〜350ボルトの通常のエッチングレンジよりも
比較的低い。現在の経験によれば、どんなレジスト上に
も容易にキャッピング層が得られる。これまでは、IBM
私用のレジスト、ポジのAZ1470、ポジのコダック7809お
よびPMMA（ポリメチルメタクリレート）電子ビームレジ
ストにキャッピング層が形成されていた。
第２表は、パラメータおよびガス流量の現在の好まし
い範囲を示す。パラメータおよび流量を変化したときの
効果は、上記、例えば第１表に関連して正しく記載され
ている。多結晶シリコン層上で標準のポジの有機フォト
レジストを使用した場合、現在の好ましい範囲は、常に
Spr≧7:1のシリコン：フォトレジストエッチング選択
比を与える。このエッチング選択比は、高くなっている
が、キャッピング層38の真の値を表示しているわけでは
ないことを強調しておかなければならない。このエッチ
ング選択比は、キャッピング層38が形成されるときの選
択比を示す。キャッピング層38の形成後、エッチングが
極めて長く、オーバエッチングが繰返されてレジストは
上記のようにエッチング剤に対して耐性である。
第３表は、本発明を使用した特性のキャップ形成およ
びポリシリコンエッチング法および第１図の反応器10の
ためのパラメータおよびガス流量をリストアップしたも
のである。ここでレジスト36はPMMAの約13,000オングス
トローム層であり、ポリシリコン層31はドープしてない
約2200オングストローム厚であり、二酸化シリコン層35
は、約950オングストローム厚である。第３図に記載さ
れた５行程のシーケンスは、次のように第２図〜第３図
に対応する。すなわちクリニーング工程（図示せず）、
キャップ形成工程（第２図）、酸化工程（第３図）、主
ポリシリコンエッチング工程（第４図）およびオーバエ
ッチング工程（第５図）である。毎分約525オングスト
ロームのエッチング速度で例示した2200オングストロー
ム厚のドープさていないポリシリコン層31を完全に除去
するのに第３表のシーケンスを使用した。ポリシリコン
のエッチングおよびオーバエッチングの後、毎分70オン
グストロームの平均エッチング速度で選択比Spr7.5と
なるようわずか400オングストロームまで薄くされた。
元の950オングストローム厚の酸化物ベース層毎分約20
オングストロームの平均エッチング速度およびSox26
の選択比で約30オングストロークまで薄くした。
第３表は自明であるので、本発明方法の種々の特徴お
よびその方法の適用の概要および拡大により個々の工程
について説明する。
クリーニング工程は、キャップ形成およびポリシリコ
ンエッチング前にポリシリコン表面上に本来あった酸化
物およびチャンバの湿気を除去するよう反応器10内で使
用する従来の工程である。この工程の主な目的は、プロ
セスの再現にある。キャップ形成工程は、同じ目的の達
成に使用できるので、別のクリーニング工程は不要とな
ると完全に認められる。
キャップ形成工程のためのパラメータおよびガス流量
は特定のプロセスに対して極めて良好に確立されてお
り、バラツキを生じることなく第２図の化学的錯体32を
良好に再現できるよう形成する。当然ながら特定のパラ
メータ値は、先に述べた要件を示している。
第３図の重要なキャップ酸化工程は、キャップ形成に
大きく影響するいくつかのパラメータを必要とする。Ar
/O2混合ガスは、アルゴン中に20％の酸素を含む混合気
であり、キャップ形成およびキャップ強度は、酸素量に
直接比例するが、これと対照的に、キャップ形成および
その強度はHCl流れに反比例する。当然ながら、HCl流れ
は、キャップ形成中にポリシリコンのエッチングを維持
し、かつ表面の酸化を防止するため必要である。最終的
に圧力が増加すると、キャップの強度が増すが、圧力が
ある高いレベルにあると、プロセスは、残留物の形成お
よび不均一性を受けることがある。
第４図の主要なポリシリコンエッチング工程では、約
15sccmのAr/O2流量を使用してフォトレジストキャップ3
8に損傷を与えることなく（酸素はキャップを保護す
る）ポリシリコンをエッチングする。Ar/O2流量を増加
すると、ポリシリコンのエッチング速度も増加するが、
流量を大きくし過ぎると、残留物の形成が生じることが
ある。先に述べたように低圧を使用すると、残留物の形
成が防止される。バイアスレベルが比較的高いと、異方
性が得られ、残留物がなくなるが、バイアスがあまりに
高すぎるとキャップ38が損傷したり、破壊されたりす
る。
当然ながらオーバエッチ工程は、ポリシリコンの選択
比を高くすることを必要とするだけでなく酸化物の選択
比を高くすることを必要とする。この工程では、Ar/O2
流れは酸化物の選択比に直接比例する。
約55℃のヘキソード温度温度は、キャッピング錯体37
の有効な形成を可能とするだけでなく、清浄な反応器の
チャンバを維持する上にも役立つ。HCl流量を低くする
と、単部位置のローディング効果が小さくなるが、エッ
チング速度はかなりの値に維持できる。Heは、低エッチ
ングガス流量でキャリアアガスとして作動し、更に酸化
物の選択比および均一性を改善することを助ける。低い
バイアスは、酸化物35およびキャップ38を保護する。最
後に低圧力は酸化物の選択比および均一性を高めるが、
圧力に余りに低い（約15ミリトール）と、その結果パワ
ーも低く過ぎることになる。
キャッピング層38を除去するには、ストリップ内に酸
素除去成分があることが必要である。このような除去
は、例えばO2中に20％CF4を含むバレルアッシュを使用
し、その後O2のみを使用した標準バレルアッシュを使用
して行うことができる。更に標準酸素アッシュ処理と併
用して湿式化学式エッチング浸漬法を行うこともでき
る。
上記記載によれば、本発明のキャップ形成方法は、従
来技術のレジスト単用マスクおよび従来のマスクエンハ
ンスメント法よりも多くの利点を与えることが明らかで
あるに違いない。上記のようにレジストキャップはエッ
チング法に対してレジストが耐えるようにする。更に例
えばオーバエッチング工程または主要エッチング法とオ
ーバエッチング法との併用時における酸素の使用は、ポ
リシリコン対酸化物の選択比を高める。これらの結果
は、第１図の反応器10のような市販されている反応器を
使用して従来が利用されているプロセスガスおよび反応
器作動がパラメータの選択により下方の層内で保護され
たマスクを正確に再生することと共に得られる。
キャップ形成方法の各種の好ましい実施態様および別
の変形例に関連させて上記のように本発明について説明
したが、当業者であれば、特許請求の範囲に記載の発明
の範囲から逸脱することなく種々の変更ができると解さ
なければならない。
【図面の簡単な説明】
第１図は、市販されているエッチング反応器を略図で示
し、第２〜５図は本発明に係るキャッピング層を形成す
るためのプロセスシーケンスを示し（第２図および第３
図）、シリコンエッチングおよびオーバエッチング工程
中のキャッピング層の被覆を示す（第４図および第５
図）。 10……反応器、 12……ガス流モジュール、 17……可変スロットルバルブ、 18……圧力センサ、 19……ターボ分子ポンプ、 20……機械式ポンプ、 22……低温ポンプ、 25……RFゼネレータ、 26……RFマッチングネットワーク。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロナルド ポール リード アメリカ合衆国 カリフォルニア州 94360 パロ アルト ルーズベルト サークル 64 (72)発明者 ジェリー ユェン クイ ウォン アメリカ合衆国 カリフォルニア州 94587 ユニオン シティ オーリック ストリート 32729 (72)発明者 ディヴィッド ニン コウ ワン アメリカ合衆国 カリフォルニア州 95014 カパーティノ サンタ テレサ ドライブ 31931 (56)参考文献 特開 昭59−141228（ＪＰ，Ａ) 特開 昭57−194257（ＪＰ，Ａ) 特開 昭52−79870（ＪＰ，Ａ) 特開 昭57−43418（ＪＰ，Ａ)

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】マスクの耐エッチング性を高めるようにレ
    ジストエッチングマスク層を状態調節する方法であっ
    て、 （ａ） シリコン基板上に直接レジストエッチングマス
    クを配置し （ｂ） HCl又はBCl3を含有したプラズマに前記レジス
    トエッチングマスクを曝す工程とを含み、前記プラズマ
    は、レジストエッチングマスクにシリコン塩素錯体層を
    形成するため、シリコン基板用のエッチング剤であり、 （ｃ） 酸素含有ガスおよびHCl含有シリコンエッチン
    グガスのプラズマによってシリコン塩素錯体層を酸化
    し、これにより、レジスト層に良好なレジストキャッピ
    ング層を形成する工程をさらに含むことを特徴とする方
    法。
  2. 【請求項２】前記酸素含有ガスは酸素であり、前記HCl
    含有ガスはHClであることを特徴とする特許請求の範囲
    第１項に記載の方法。
  3. 【請求項３】シリコン基板とエッチングマスクとの間
    で、 エッチングマスクを通してシリコン基板をエッチングす
    る方法であって、 （ａ） フォトレジストのパターン層が形成されたシリ
    コン基板を、プラズマエッチングチャンバに装填する工
    程を含み、前記チャンバは、ガス入口と、チャンバ内の
    圧力を制御することができる真空源と、チャンバの電極
    に接続されたRF電力源とを有しており、 （ｂ） HClおよび／又はBCl3のシリコンエッチングガ
    スを、通常のエッチングに比較して高い圧力かつ低いDC
    バイアス電圧で前記チャンバ内を通し、前記シリコンエ
    ッチングガスからプラズマを形成し、これにより、シリ
    コンをエッチングしシリコン塩素錯体をレジスト表面上
    に蒸着させる工程と、 （ｃ） 酸素含有ガスとHCl含有シリコンガスを、通常
    のエッチングの圧力かつDCバイアス電圧で前記チャンバ
    に通して、シリコン塩素錯体を酸化するエッチングプラ
    ズマを形成し、かつ、エッチングレジストキャッピング
    層をフォトレジスト上に形成する工程と、 （ｄ） 所望のエッチング深さが得られるまで、シリコ
    ン基板のエッチングを続ける工程と、 をさらに含むことを特徴とする方法。
JP61116014A 1985-05-20 1986-05-20 有機マスクを状態調節するための方法 Expired - Lifetime JP2553513B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/736,435 US4613400A (en) 1985-05-20 1985-05-20 In-situ photoresist capping process for plasma etching
US736435 1985-05-20

Publications (2)

Publication Number Publication Date
JPS6230890A JPS6230890A (ja) 1987-02-09
JP2553513B2 true JP2553513B2 (ja) 1996-11-13

Family

ID=24959844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61116014A Expired - Lifetime JP2553513B2 (ja) 1985-05-20 1986-05-20 有機マスクを状態調節するための方法

Country Status (5)

Country Link
US (1) US4613400A (ja)
EP (1) EP0202907B1 (ja)
JP (1) JP2553513B2 (ja)
KR (1) KR940000913B1 (ja)
DE (1) DE3686092T2 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784033B1 (en) 1984-02-15 2004-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for the manufacture of an insulated gate field effect semiconductor device
US6113701A (en) * 1985-02-14 2000-09-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method, and system
DE3514094A1 (de) * 1985-04-16 1986-10-23 Schering AG, Berlin und Bergkamen, 1000 Berlin Herstellung metallischer strukturen auf anorganischen nichtleitern
US6230650B1 (en) 1985-10-14 2001-05-15 Semiconductor Energy Laboratory Co., Ltd. Microwave enhanced CVD system under magnetic field
US6673722B1 (en) 1985-10-14 2004-01-06 Semiconductor Energy Laboratory Co., Ltd. Microwave enhanced CVD system under magnetic field
FR2604188B1 (fr) * 1986-09-18 1992-11-27 Framatome Sa Element tubulaire en acier inoxydable presentant une resistance a l'usure amelioree
US4717448A (en) * 1986-10-09 1988-01-05 International Business Machines Corporation Reactive ion etch chemistry for providing deep vertical trenches in semiconductor substrates
US4750980A (en) * 1986-11-07 1988-06-14 Texas Instruments Incorporated Process for etching tin oxide
EP0272143B1 (en) * 1986-12-19 1999-03-17 Applied Materials, Inc. Bromine etch process for silicon
US4778563A (en) * 1987-03-26 1988-10-18 Applied Materials, Inc. Materials and methods for etching tungsten polycides using silicide as a mask
EP0299248B1 (en) * 1987-07-16 1992-08-19 Texas Instruments Incorporated Processing apparatus and method
JP2947818B2 (ja) * 1988-07-27 1999-09-13 株式会社日立製作所 微細孔への金属穴埋め方法
US4978594A (en) * 1988-10-17 1990-12-18 International Business Machines Corporation Fluorine-containing base layer for multi-layer resist processes
EP0368732B1 (en) * 1988-11-04 1995-06-28 Fujitsu Limited Process for forming resist mask pattern
US6008133A (en) * 1991-04-04 1999-12-28 Hitachi, Ltd. Method and apparatus for dry etching
US5610753A (en) * 1991-12-12 1997-03-11 Eastman Kodak Company Optical design of laser scanner to reduce thermal sensitivity
FR2695410B1 (fr) * 1992-09-04 1994-11-18 France Telecom Procédé de prétraitement d'un substrat pour le dépôt sélectif de tungstène.
JPH09501612A (ja) * 1994-04-08 1997-02-18 マーク エー． レイ， 選択的プラズマ成長
US5767017A (en) * 1995-12-21 1998-06-16 International Business Machines Corporation Selective removal of vertical portions of a film
US6139647A (en) * 1995-12-21 2000-10-31 International Business Machines Corporation Selective removal of vertical portions of a film
US6025268A (en) * 1996-06-26 2000-02-15 Advanced Micro Devices, Inc. Method of etching conductive lines through an etch resistant photoresist mask
US5942446A (en) * 1997-09-12 1999-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Fluorocarbon polymer layer deposition predominant pre-etch plasma etch method for forming patterned silicon containing dielectric layer
US5801083A (en) * 1997-10-20 1998-09-01 Chartered Semiconductor Manufacturing, Ltd. Use of polymer spacers for the fabrication of shallow trench isolation regions with rounded top corners
US6121154A (en) * 1997-12-23 2000-09-19 Lam Research Corporation Techniques for etching with a photoresist mask
US6103596A (en) * 1998-02-19 2000-08-15 Taiwan Semiconductor Manufacturing Company Process for etching a silicon nitride hardmask mask with zero etch bias
JP2002510878A (ja) 1998-04-02 2002-04-09 アプライド マテリアルズ インコーポレイテッド 低ｋ誘電体をエッチングする方法
US6291357B1 (en) 1999-10-06 2001-09-18 Applied Materials, Inc. Method and apparatus for etching a substrate with reduced microloading
TW200409230A (en) * 2002-11-28 2004-06-01 Au Optronics Corp Method for avoiding non-uniform etching of silicon layer
US20040224524A1 (en) * 2003-05-09 2004-11-11 Applied Materials, Inc. Maintaining the dimensions of features being etched on a lithographic mask
KR100510558B1 (ko) * 2003-12-13 2005-08-26 삼성전자주식회사 패턴 형성 방법
US20060000796A1 (en) * 2004-06-30 2006-01-05 Elliot Tan Method for controlling critical dimensions and etch bias
US7709391B2 (en) * 2006-01-20 2010-05-04 Applied Materials, Inc. Methods for in-situ generation of reactive etch and growth specie in film formation processes
CN104465386A (zh) * 2013-09-24 2015-03-25 中芯国际集成电路制造(北京)有限公司 半导体结构的形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4255230A (en) * 1980-02-22 1981-03-10 Eaton Corporation Plasma etching process
NL8004007A (nl) * 1980-07-11 1982-02-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleider- inrichting.
US4333793A (en) * 1980-10-20 1982-06-08 Bell Telephone Laboratories, Incorporated High-selectivity plasma-assisted etching of resist-masked layer
JPS6059302B2 (ja) * 1981-05-26 1985-12-24 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 多量の酸素を用いた反応性イオン食刻法
US4450042A (en) * 1982-07-06 1984-05-22 Texas Instruments Incorporated Plasma etch chemistry for anisotropic etching of silicon
JPS59141228A (ja) * 1983-02-01 1984-08-13 Mitsubishi Electric Corp 微細パタ−ン形成方法
US4468285A (en) * 1983-12-22 1984-08-28 Advanced Micro Devices, Inc. Plasma etch process for single-crystal silicon with improved selectivity to silicon dioxide

Also Published As

Publication number Publication date
KR940000913B1 (ko) 1994-02-04
DE3686092D1 (de) 1992-08-27
US4613400A (en) 1986-09-23
KR860009475A (ko) 1986-12-23
JPS6230890A (ja) 1987-02-09
EP0202907A2 (en) 1986-11-26
DE3686092T2 (de) 1993-01-07
EP0202907B1 (en) 1992-07-22
EP0202907A3 (en) 1988-07-27

Similar Documents

Publication Publication Date Title
JP2553513B2 (ja) 有機マスクを状態調節するための方法
US5286344A (en) Process for selectively etching a layer of silicon dioxide on an underlying stop layer of silicon nitride
KR100465947B1 (ko) 불화 가스 및 산소를 함유한 가스 혼합물을 사용하는텅스텐의 플라즈마 공정
US4028155A (en) Process and material for manufacturing thin film integrated circuits
JP4579611B2 (ja) ドライエッチング方法
US5316616A (en) Dry etching with hydrogen bromide or bromine
JP3390814B2 (ja) 酸化物部分又は窒化物部分を含む被処理体のエッチング方法
JPH0670989B2 (ja) 臭化水素によるシリコンの反応性イオンエッチング
US5880033A (en) Method for etching metal silicide with high selectivity to polysilicon
JPH05243188A (ja) エッチング方法
JP2903884B2 (ja) 半導体装置の製法
US5922622A (en) Pattern formation of silicon nitride
JP2002543586A (ja) 反射防止コーティング及びそれに関連する方法
US5387312A (en) High selective nitride etch
JPH1098029A (ja) 基板から有機反射防止膜をエッチングする処理法
JP4058669B2 (ja) シリコン基板上への導電性珪化物層の形成方法および導電性珪化物接点の形成方法
US20030047532A1 (en) Method of etching ferroelectric layers
US5338395A (en) Method for enhancing etch uniformity useful in etching submicron nitride features
JPH09116149A (ja) 半導体装置のポリサイドゲート形成方法
KR100190498B1 (ko) 다결정실리콘막의 에칭방법
US6455232B1 (en) Method of reducing stop layer loss in a photoresist stripping process using a fluorine scavenger
JP2920848B2 (ja) シリコン層のエッチング方法
JPH1050660A (ja) シリコン窒化膜のエッチング方法
JPH10177997A (ja) Ｂａｒｃおよび窒化物のその場エッチングプロセス
JPH0936091A (ja) 半導体装置の製造方法