JP2553709B2 - How to group cells - Google Patents
How to group cellsInfo
- Publication number
- JP2553709B2 JP2553709B2 JP1187902A JP18790289A JP2553709B2 JP 2553709 B2 JP2553709 B2 JP 2553709B2 JP 1187902 A JP1187902 A JP 1187902A JP 18790289 A JP18790289 A JP 18790289A JP 2553709 B2 JP2553709 B2 JP 2553709B2
- Authority
- JP
- Japan
- Prior art keywords
- cells
- cell
- cluster
- coupling
- seed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、ポリセル方式の半導体集積回路において、
回路を構成するセルを複数のグループに分割する方法に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a polycell type semiconductor integrated circuit,
The present invention relates to a method of dividing cells constituting a circuit into a plurality of groups.
従来の技術 ポリセル方式の半導体集積回路は、論理機能を持った
一般的に一様な高さの矩形のセルを並べてセル行を構成
し、さらにセル行を複数行配置して行間に配線を施すこ
とにより構成される。2. Description of the Related Art In a polycell type semiconductor integrated circuit, generally rectangular cells having a logical function and having a uniform height are arranged to form a cell row, and a plurality of cell rows are arranged and wiring is provided between the rows. It is composed of
セル配置において、結合度が大きいセル同士を近くに
配置することは、セル間の配線長最小化につながり、ま
たレイアウト面積の最小化につながることが多い。従っ
て、セルの結合度によるグループ化は、セルの配置問題
では重要な技術になっている。従来、セルをグループ化
する方法としてクラスタ成長法がある。第3図はクラス
タ成長法によるセルのグループ化のアルゴリズム図を示
すものである。71はグループ数決定ステップ、72はシー
ド選択ステップ、73はセル追加(付加)ステップであ
る。第3図を用いて、セルをグループ化する方法を説明
する。まず分割するグループの数を決定するために、グ
ループ数決定ステップ71によって人手でグループ数を指
定する。ここで、分けられるグループ1つ1つをクラス
タと呼ぶ(以下、クラスタと呼ぶ)。次に、各々のクラ
スタに対して、シード選択ステップ72によってシードと
呼ばれるクラスタの中心となるものを選ぶ。そして、セ
ル追加ステップ73によって、各クラスタに対して既にク
ラスタに含まれるセルと結合度が大きく、まだクラスタ
に含まれていないセルを1つずつ順番に選び出し、各ク
ラスタにセルを付加していく。In the cell layout, placing cells having a high degree of coupling close to each other often leads to the minimization of the wiring length between the cells and the minimization of the layout area. Therefore, grouping according to the degree of cell coupling is an important technique in the cell placement problem. Conventionally, there is a cluster growth method as a method of grouping cells. FIG. 3 shows an algorithm diagram of cell grouping by the cluster growth method. 71 is a group number determination step, 72 is a seed selection step, and 73 is a cell addition (addition) step. A method of grouping cells will be described with reference to FIG. First, in order to determine the number of groups to be divided, a group number determining step 71 manually specifies the number of groups. Here, each divided group is referred to as a cluster (hereinafter referred to as a cluster). Next, for each cluster, the seed selection step 72 selects the center of the cluster, called the seed. Then, in the cell adding step 73, cells each having a high degree of coupling with the cells already included in the cluster and not yet included in the cluster are sequentially selected for each cluster, and the cells are added to each cluster. .
また、セル配置を行う方法の一つとして最小カットを
利用したセル配置方法がある。第4図はカット数の計算
方法を示すためのポリセル方式の半導体集積回路のレイ
アウト図であり、81はセル行、82は第1のセル、83は第
1のセルに接続している第2のセル、84はカットライン
を示している。Further, there is a cell placement method using a minimum cut as one of the methods for performing cell placement. FIG. 4 is a layout diagram of a polycell type semiconductor integrated circuit for showing a method of calculating the number of cuts. 81 is a cell row, 82 is a first cell, and 83 is a second cell connected to the first cell. Cell, 84 indicates the cut line.
カット数はセル行81に設定されたカットライン84を横
切る配線の総数により評価される。例えば第4図におい
て、第1のセル82がカットライン84を横切る配線の本数
すなわちカット数は、第1のセル82に接続される第2の
セル83の位置関係から2本となる。カット数は多いほど
セル行を横切る配線が多くなり、配線長も長くなる。そ
こで、レイアウト面積を小さくするための評価の一つと
してカット数を少なくすることが挙げられる。The number of cuts is evaluated by the total number of wirings that cross the cut line 84 set in the cell row 81. For example, in FIG. 4, the number of wires that the first cell 82 crosses the cut line 84, that is, the number of cuts, is two due to the positional relationship of the second cell 83 connected to the first cell 82. The larger the number of cuts, the larger the number of wirings that cross the cell row, and the longer the wiring length. Therefore, one of the evaluations for reducing the layout area is to reduce the number of cuts.
第5図は最小カットによるセル配置方法のアルゴリズ
ム図を示すものであり、91は初期配置ステップ、92はセ
ル選択ステップ、93はカット数評価ステップ、94はカッ
ト数判定ステップ、95はセル移動ステップ、96は移動判
定ステップである。FIG. 5 shows an algorithm diagram of the cell arrangement method by the minimum cut, 91 is an initial arrangement step, 92 is a cell selection step, 93 is a cut number evaluation step, 94 is a cut number determination step, and 95 is a cell movement step. , 96 are movement determination steps.
以上のように構成された従来のセル配置方法について
第5図のアルゴリズムに基づいて説明する。初期配置ス
テップ91では、処理の順番がセルの配置状態に及ぼす影
響を少なくするため乱数を利用して指定されたセル行数
になるように全てのセルを各セル行に初期的に振り分け
る。The conventional cell placement method configured as described above will be described based on the algorithm of FIG. In the initial placement step 91, in order to reduce the influence of the processing order on the placement state of cells, all cells are initially assigned to each cell row so that the specified number of cell rows is obtained by using a random number.
セル選択ステップ92では、配置改善を行なうために各セ
ル行に振り分けられたセルのうちで移動するセルを選択
する。カット数評価ステップ93では、セルを移動する前
のカット数とセルを移動した後のカット数を求める。次
に、カット数判定ステップ94では、カット数評価ステッ
プ93で求められたカット数を比較してセルを移動するこ
とによりカット数が減少する場合、セル移動ステップ95
によりセルを移動する。以上の処理を繰り返して適用す
ることによりカット数を最小化して最適な配置位置を求
める。In the cell selection step 92, the cell to be moved is selected from the cells allocated to each cell row in order to improve the layout. In the cut number evaluation step 93, the number of cuts before moving the cell and the number of cuts after moving the cell are obtained. Next, in the cut number determination step 94, if the cut number is reduced by moving the cell by comparing the cut numbers obtained in the cut number evaluation step 93, the cell moving step 95
To move the cell. By repeatedly applying the above processing, the number of cuts is minimized and the optimum arrangement position is obtained.
発明が解決しようとする課題 しかしながら、従来のクラスタ成長法によるセルのグ
ループ化では、クラスタに入るセルの順番に依存したグ
ループ化となる。さらに、最小カットを利用したセル配
置方法では、全体の回路が部分回路の規則的な繰り返し
構造から構成される場合、初期的に乱数による配置が行
なわれるため、回路の構造が保存されにくく、また処理
を行なう度に結果が異なるという課題がある。However, in the grouping of cells by the conventional cluster growth method, the grouping depends on the order of cells entering the cluster. Further, in the cell placement method using the minimum cut, when the whole circuit is composed of the regular repeating structure of the partial circuits, the random number is initially placed, so that the circuit structure is hard to be saved, and There is a problem that the result is different each time the processing is performed.
本発明はかかる点に鑑み、各クラスタに入るセルの順
番に依存しないグループ化を実現するセルのグループ化
方法を提供することを目的とする。In view of the above point, the present invention has an object to provide a cell grouping method for realizing grouping that does not depend on the order of cells that enter each cluster.
課題を解決するための手段 本発明は、(1)半導体集積回路に含まれるセルが2
つの集合A及びBに入る個数を決定する個数決定ステッ
プと、前記集合Aと前記集合Bに入るべき前記セルを決
定するために必要なシードを、前記半導体集積回路が外
部回路と接続する外部端子と前記集合A及び前記集合B
に含まれないセルとの内から選ぶシード選択ステップ
と、前記シードとの結合度によって前記集合Aと前記集
合Bに入るべき前記セルを決定するセル分離ステップ
と、前記集合Aと前記集合Bとの間のセル交換により前
記集合Aと前記集合Bとの間に設定されたカットライン
を横切る配線のカット数を最小化するカット数最小化ス
テップとを備えたセルのグループ化方法である。Means for Solving the Problems The present invention provides (1) two cells included in a semiconductor integrated circuit.
Number determining step for determining the number of cells to be included in one set A and B, and an external terminal for connecting the semiconductor integrated circuit to an external circuit with a seed required for determining the cells to be included in the set A and the set B. And the set A and the set B
A seed selection step from among cells not included in the set A, a cell separation step of determining the cells to be included in the set A and the set B according to the degree of connection with the seed, and the set A and the set B. And a cut number minimizing step for minimizing the number of cuts of the wirings crossing the cut line set between the set A and the set B by exchanging cells between the set A and the set B.
作用 本発明は前記した構成(1)により、セルを2つの集
合に分割し、その集合間のカット数を最小化しているの
で、集合間のセルの結合関係は疎であり、さらにその操
作を繰り返し用いて、2個以上の集合の分割を実現して
いる。以上のことから、集合内のセルの結合度は強い。
また、集合にセルが一旦入った後、集合間のカット数の
最小化により集合間のセル交換を行っているので、集合
に入るセルの順番に依存しないグループ化を行ってい
る。Action According to the present invention, the cell is divided into two sets and the number of cuts between the sets is minimized by the configuration (1) described above. It is used repeatedly to realize division of two or more sets. From the above, the coupling degree of the cells in the set is strong.
Further, after cells have once entered the set, cells are exchanged between the sets by minimizing the number of cuts between the sets, so that grouping is performed without depending on the order of the cells entering the set.
実施例 (実施例1) 第1図は本発明の第1の実施例におけるセルのグルー
プ化方法のアルゴリズム図を示すものである。第1図に
おいて、11はクラスタ(集合)分割判定ステップ、12は
個数決定ステップ、13はシード選択ステップ、14はセル
分離ステップ、15はカット数最小化ステップである。第
2図は同実施例のグループ化方法の概念図を示してい
る。第2図において、41はI/Oパッド、42は左側のクラ
スタの外部端子、43は右側のクラスタの外部端子、44は
カットライン、45は対象クラスタ、46は左側のクラス
タ、47は右側のクラスタ、48はクラスタの左側にあるセ
ル、49はクラスタの左側にある外部端子、410はクラス
タの右側にあるセル、411はクラスタの右側にある外部
端子、412は外部端子のグループである。Embodiment (Embodiment 1) FIG. 1 shows an algorithm diagram of a cell grouping method in a first embodiment of the present invention. In FIG. 1, 11 is a cluster (set) division determination step, 12 is a number determination step, 13 is a seed selection step, 14 is a cell separation step, and 15 is a cut number minimization step. FIG. 2 shows a conceptual diagram of the grouping method of the same embodiment. In FIG. 2, 41 is an I / O pad, 42 is an external terminal of the left cluster, 43 is an external terminal of the right cluster, 44 is a cut line, 45 is a target cluster, 46 is a left cluster, and 47 is a right cluster. A cluster, 48 is a cell on the left side of the cluster, 49 is an external terminal on the left side of the cluster, 410 is a cell on the right side of the cluster, 411 is an external terminal on the right side of the cluster, and 412 is a group of external terminals.
以上のように構成された、セルのグループ化方法につ
いて以下その手順を説明する。The procedure of the cell grouping method configured as described above will be described below.
個数決定ステップ12は対象としているクラスタ(対象
クラスタ45)に含まれる外部端子の数によって、2分割
したときにできる各クラスタ46,47に含むべきセル数を
決定するものである。対象クラスタ45に含まれる外部端
子のグループ412をそのグループ412の配置位置関係によ
って左右2分割する。このとき、左側にある外部端子42
の個数をn1、右側にある外部端子43の個数をn2、対象ク
ラスタ45に含まれるセル数をnとすると、左側のクラス
タ46に含まれるセル数はn・n1/(n1+n2)、右側のク
ラスタ47に含まれるセル数はn・n2/(n1+n2)とな
る。次に、シード選択ステップ13では対象クラスタ45を
2分割するために、クラスタ46,47に入るセルを選ぶた
めの結合度を計算する基準となるシードを決定する。例
として、左側にある外部端子42は左側のクラスタ46のシ
ード、右側にある外部端子43は右側のクラスタ47のシー
ドとする。さらに対象クラスタ45以外に存在するセル
(クラスタの左側にあるセル48,クラスタの右側にある
セル410)との結合の影響も考慮して配線長の総和を小
さくするために、対象クラスタ45の左側にあるセル48及
び外部端子49を左側のクラスタ46のシード、右側にある
セル49及び外部端子410も右側のクラスタ47のシードと
する。次に、セル分離ステップ14によって、2つのクラ
スタ46、47交互にそのクラスタと結合度の最も大きいセ
ル1つずつを選び、そのクラスタにセルを付加してい
く。最後に、カット数最小化ステップ15によって、2つ
のクラスタ46、47間の結合度が最小になるように、クラ
スタ46、47間でセルの交換を行う。In the number determination step 12, the number of cells to be included in each of the clusters 46 and 47 formed when the cluster is divided into two is determined according to the number of external terminals included in the target cluster (target cluster 45). The group 412 of external terminals included in the target cluster 45 is divided into two parts according to the positional relationship of the groups 412. At this time, the external terminal 42 on the left side
Is n1, the number of external terminals 43 on the right side is n2, and the number of cells included in the target cluster 45 is n, the number of cells included in the left cluster 46 is n · n1 / (n1 + n2), and the right cluster is The number of cells included in 47 is n · n2 / (n1 + n2). Next, in the seed selection step 13, in order to divide the target cluster 45 into two, a seed to be used as a reference for calculating the degree of coupling for selecting cells included in the clusters 46 and 47 is determined. As an example, the external terminal 42 on the left side is the seed of the cluster 46 on the left side, and the external terminal 43 on the right side is the seed of the cluster 47 on the right side. Further, in order to reduce the total wiring length in consideration of the influence of coupling with cells existing in other than the target cluster 45 (cell 48 on the left side of the cluster, cell 410 on the right side of the cluster), the left side of the target cluster 45 The cell 48 and the external terminal 49 on the left side are the seeds of the cluster 46 on the left side, and the cell 49 and the external terminal 410 on the right side are the seeds of cluster 47 on the right side. Next, in the cell separation step 14, the two clusters 46 and 47 are alternately selected one by one and the cell having the highest coupling degree, and the cells are added to the cluster. Finally, in the cut number minimizing step 15, cells are exchanged between the clusters 46 and 47 so that the degree of coupling between the two clusters 46 and 47 is minimized.
以上のように本実施例によれば、各クラスタにおいて
結合度を考慮したクラスタ化をおこなった後にクラスタ
間の結合を最小化することにより、各クラスタに入るセ
ルの順番に依存しないグループ化を実現し、かつクラス
タ間のセル同士の結合度は小さく、クラスタ内のセルの
結合度は大きいという特徴を持ったセルのグループ化が
可能となる。As described above, according to the present embodiment, by performing the clustering considering the degree of coupling in each cluster and then minimizing the coupling between the clusters, the grouping independent of the order of the cells entering each cluster is realized. In addition, it is possible to group cells having the characteristics that the degree of coupling between cells between clusters is small and the degree of coupling between cells within a cluster is large.
発明の効果 以上説明したように、本発明によれば、各集合に入る
セルの順番に依存しないグループ化を実現し、かつ各集
合の間のセルどうしの結合度は小さく、集合内のセルの
結合度は大きいという特徴をもったセルのグループ化が
可能となる。EFFECTS OF THE INVENTION As described above, according to the present invention, grouping that does not depend on the order of cells that enter each set is realized, and the degree of coupling between cells between each set is small. It is possible to group cells with a characteristic that the degree of coupling is large.
第1図は本発明の実施例1におけるセルのグループ化方
法のアルゴリズム図、第2図は同実施例のグループ化方
法の概念図、第3図は従来のグループ化方法のアルゴリ
ズム図、第4図は従来のセル配置方法のカット数計算を
示す概念図、第5図は従来のセル配置方法のアルゴリズ
ム図である。 11……クラスタ分割判定ステップ、12……個数決定ステ
ップ、13……シード選択ステップ、14……セル分離ステ
ップ、15……カット数最小化ステップ、41…I/Oパッ
ド、42……左側のクラスタの外部端子、43……右側のク
ラスタの外部端子、44……カットライン、45……対象ク
ラスタ、46……左側クラスタ、47……右側のクラスタ、
48……クラスタの左側にあるセル、49……クラスタの左
側にある外部端子、410……クラスタの右側にあるセ
ル、411……クラスタの右側にある外部端子、412……外
部端子のグループ。FIG. 1 is an algorithm diagram of a cell grouping method in Embodiment 1 of the present invention, FIG. 2 is a conceptual diagram of the grouping method of the embodiment, FIG. 3 is an algorithm diagram of a conventional grouping method, and FIG. FIG. 5 is a conceptual diagram showing the calculation of the number of cuts in the conventional cell placement method, and FIG. 5 is an algorithm diagram of the conventional cell placement method. 11 ... Cluster division determination step, 12 ... Number determination step, 13 ... Seed selection step, 14 ... Cell separation step, 15 ... Cut number minimization step, 41 ... I / O pad, 42 ... Left side External terminal of cluster, 43 ... right external terminal of cluster, 44 ... cut line, 45 ... target cluster, 46 ... left cluster, 47 ... right cluster,
48 ... cells on the left side of the cluster, 49 ... external terminals on the left side of the cluster, 410 ... cells on the right side of the cluster, 411 ... external terminals on the right side of the cluster, 412 ... groups of external terminals.
Claims (1)
ル行を形成し、セル行を複数行配置して行間に配線を施
すことにより構成されるポリセル方式の半導体集積回路
において、前記半導体集積回路に含まれるセルを2つの
集合A及びBそれぞれに分ける前記セルの個数を決定す
る個数決定ステップと、前記集合Aと前記集合Bに入る
前記セルを決定するための結合度を計算する基準となる
シードを、前記半導体集積回路が外部回路と接続する外
部端子と前記集合A及び前記集合Bに含まれないセルと
の内から選ぶシード選択ステップと、前記シードとの結
合度によって前記集合Aと前記集合Bに入る前記セルを
決定するセル分離ステップと、前記集合Aと前記集合B
との間のセル交換により前記集合Aと前記集合Bとの間
に設定されたカットラインを横切る配線のカット数を最
小化するカット数最小化ステップとを備えたセルのグル
ープ化方法。1. A semiconductor integrated circuit of a polycell system, which is configured by arranging a plurality of polycells having a logical function to form a cell row, arranging a plurality of cell rows and providing wiring between the rows, the semiconductor integrated circuit comprising: And a number determining step of determining the number of the cells that divide the cells included in each of the two sets A and B into each of the two sets A and B, and a reference for calculating a coupling degree for determining the cells that enter the set A and the set B. A seed selection step of selecting a seed from an external terminal to which the semiconductor integrated circuit is connected to an external circuit and cells not included in the set A and the set B, and the set A and the set depending on the degree of coupling with the seed. A cell separation step of determining the cells that enter the set B, the set A and the set B
And a cut number minimizing step of minimizing the number of cuts of wirings crossing the cut line set between the set A and the set B by exchanging cells between the set A and the set B.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1187902A JP2553709B2 (en) | 1989-07-20 | 1989-07-20 | How to group cells |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1187902A JP2553709B2 (en) | 1989-07-20 | 1989-07-20 | How to group cells |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0352253A JPH0352253A (en) | 1991-03-06 |
| JP2553709B2 true JP2553709B2 (en) | 1996-11-13 |
Family
ID=16214200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1187902A Expired - Fee Related JP2553709B2 (en) | 1989-07-20 | 1989-07-20 | How to group cells |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2553709B2 (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6481338A (en) * | 1987-09-24 | 1989-03-27 | Toshiba Corp | Method of laying out semiconductor logic integrated circuit |
| JPH01132133A (en) * | 1987-11-18 | 1989-05-24 | Matsushita Electric Ind Co Ltd | Cell arrangement system |
| JP2522806B2 (en) * | 1987-11-20 | 1996-08-07 | 富士通株式会社 | Method for manufacturing semiconductor device |
-
1989
- 1989-07-20 JP JP1187902A patent/JP2553709B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0352253A (en) | 1991-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4823276A (en) | Computer-aided automatic wiring method for semiconductor integrated circuit device | |
| US5946477A (en) | Positioning/wiring method for flip-chip semiconductor device | |
| JPH0763074B2 (en) | Method for arranging logic cells in semiconductor logic integrated circuit | |
| JP2553709B2 (en) | How to group cells | |
| JPS59145541A (en) | Lsi layout processing method | |
| JPS62238645A (en) | Integrated circuit device design method | |
| US6769108B2 (en) | Triangular assignment of pins used for diagonal interconnections between diagonal chips in a multi-chip module | |
| JPH0442571A (en) | Method for arranging integrated circuit element in semiconductor integrated circuit device | |
| US20030135837A1 (en) | Method and apparatus for automatic arrangement and wiring for a semiconductor integrated circuit design and wiring program therefor | |
| JP2885897B2 (en) | Automatic wiring method | |
| JP2000011011A (en) | Power supply wiring method for semiconductor integrated circuit | |
| JPS62140430A (en) | Wiring method for semiconductor integrated circuit | |
| Magnuson | A comparison of constructive placement algorithms | |
| JP2639313B2 (en) | Integrated circuit placement apparatus and method | |
| JP2947219B2 (en) | Wiring structure of standard cell type semiconductor integrated circuit | |
| JPH05121546A (en) | Layout method of semiconductor integrated circuit | |
| JPH05251671A (en) | Gate array device | |
| JP3264260B2 (en) | Automatic placement method of semiconductor integrated circuit | |
| JPS61214543A (en) | Gate array | |
| JPS59175747A (en) | Semiconductor integrated circuit | |
| JPH04342156A (en) | Method for making cell line length uniform by cad | |
| RU2012099C1 (en) | Method for data conversion in designing and tracing base matrix chips, base matrix chip (its options) | |
| JP2682423B2 (en) | Wiring method for multiple line widths of LSI | |
| JPH0462969A (en) | Semiconductor integration method | |
| JPH04167446A (en) | Automatic arrangement and wiring method of semiconductor logic integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |