JP2553926B2 - 選択的金属薄膜の形成方法 - Google Patents
選択的金属薄膜の形成方法Info
- Publication number
- JP2553926B2 JP2553926B2 JP1015959A JP1595989A JP2553926B2 JP 2553926 B2 JP2553926 B2 JP 2553926B2 JP 1015959 A JP1015959 A JP 1015959A JP 1595989 A JP1595989 A JP 1595989A JP 2553926 B2 JP2553926 B2 JP 2553926B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- metal thin
- substrate
- resist
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 (産業上の利用分野) 本発明は、半導体デバイス等の作製技術に係わり、特
に、基板表面に所望の微細なパターンで不純物をドーピ
ングした後、メッキ法により、基板上に前記パターン状
に金属薄膜を堆積させる選択的金属薄膜の形成方法に関
する。
に、基板表面に所望の微細なパターンで不純物をドーピ
ングした後、メッキ法により、基板上に前記パターン状
に金属薄膜を堆積させる選択的金属薄膜の形成方法に関
する。
(従来技術) 半導体中の微細パターンの形成にはレジストプロセス
が用いられている。以下に、一般的な光露光レジストの
レジスト工程を、第2A図〜第2F図に示したレジストプロ
セスの流れ図を用いて説明する。
が用いられている。以下に、一般的な光露光レジストの
レジスト工程を、第2A図〜第2F図に示したレジストプロ
セスの流れ図を用いて説明する。
(a) まず、Al等の金属膜を蒸着等により基板上に付
着し、この金属面上を清浄して、レジストの密着性を向
上する(第2A図)。
着し、この金属面上を清浄して、レジストの密着性を向
上する(第2A図)。
(b) レジスト塗布をスピンコート法等により行う。
塗布後、乾燥(プリベーク)して、レジストの溶剤を除
去する(第2B図)。
塗布後、乾燥(プリベーク)して、レジストの溶剤を除
去する(第2B図)。
(c) 次に、所望パターンを有するフォトマスクを介
して露光が行われる(第2C図)。
して露光が行われる(第2C図)。
(d) 現像が行われ、露光箇所或いは露光されなかっ
た箇所のレジストが除去され、レジストパターンが形成
される。この後、加熱乾燥(ポストベーク)が行われる
(第2D図)。
た箇所のレジストが除去され、レジストパターンが形成
される。この後、加熱乾燥(ポストベーク)が行われる
(第2D図)。
(e) 次いで、レジストが除去され露出した金属膜に
対してエッチング処理を行う。エッチングは、液による
ウエットエッチングとガスによるドライエッチングがあ
る。このエッチング処理により金属膜が除去され、所望
の微細パターンの金属膜が基板上に形成される(第2E
図)。
対してエッチング処理を行う。エッチングは、液による
ウエットエッチングとガスによるドライエッチングがあ
る。このエッチング処理により金属膜が除去され、所望
の微細パターンの金属膜が基板上に形成される(第2E
図)。
(f) 最終的に、露光とポストベークで強固に固まっ
たレジストが加熱した有機溶剤または強酸により剥離さ
れる(第2F図)。
たレジストが加熱した有機溶剤または強酸により剥離さ
れる(第2F図)。
以上の工程を経て半導体デバイス等の微細金属パター
ンが生成されるものである。
ンが生成されるものである。
なお、微細金属パターンの形成は先にレジストのパタ
ーンニングを行い、この後金属膜を蒸着する方法もあ
る。
ーンニングを行い、この後金属膜を蒸着する方法もあ
る。
(発明が解決しようとする課題) 上述した光露光による微細パターンの作成方法は、工
程の自動化が進んでいるものの工程数が多く工程の省略
が望まれている。また、現実に使用されている方法はい
ずれもレジストを使用するが、レジストは、使用条件に
よって解像度や密着性等が左右されること、均一な膜厚
を形成すること、最終的な剥離処理において、強酸等を
使用するため廃液処理が難しいこと、更に、レジストの
品質を維持するため、その保存に十分注意しなければな
らない等の問題を有している。更に、微細なパターンを
形成するためには、露光条件、エッチング条件、温度条
件を正確に維持しなければならない等、多くのノウハウ
要素が必要であった。
程の自動化が進んでいるものの工程数が多く工程の省略
が望まれている。また、現実に使用されている方法はい
ずれもレジストを使用するが、レジストは、使用条件に
よって解像度や密着性等が左右されること、均一な膜厚
を形成すること、最終的な剥離処理において、強酸等を
使用するため廃液処理が難しいこと、更に、レジストの
品質を維持するため、その保存に十分注意しなければな
らない等の問題を有している。更に、微細なパターンを
形成するためには、露光条件、エッチング条件、温度条
件を正確に維持しなければならない等、多くのノウハウ
要素が必要であった。
半導体デバイスの高速化や高集積化のためには高精度
の微細パターンの形成が不可欠であり、また、スループ
ットの向上のためにはレジストプロセスの簡略化が必要
となる。
の微細パターンの形成が不可欠であり、また、スループ
ットの向上のためにはレジストプロセスの簡略化が必要
となる。
本発明は、従来行われているレジストプロセスを用い
ず、半導体基板表面に選択的に金属薄膜を形成する技術
を提供することを目的とする。
ず、半導体基板表面に選択的に金属薄膜を形成する技術
を提供することを目的とする。
(課題を解決するための手段) 不純物ガス雰囲気中でレーザー光を半導体基板の表面
に照射し、これによって不純物ガスを分解し、その分解
された不純物を前記基板の溶融領域にドープして、前記
表面に他の部分よりも高い電子密度あるいは低い電子密
度を有するパターン状の領域を形成し、前記高い電子密
度あるいは低い電子密度を有する領域及び前記他の部分
の両方を露出した状態で前記半導体基板を金属原子を含
む溶液中に浸し、前記半導体基板表面のより高い電子密
度を有する領域のみに選択的に金属薄膜を堆積させるこ
とを特徴とする選択的金属薄膜の形成方法によって上記
目的を達成することができる。
に照射し、これによって不純物ガスを分解し、その分解
された不純物を前記基板の溶融領域にドープして、前記
表面に他の部分よりも高い電子密度あるいは低い電子密
度を有するパターン状の領域を形成し、前記高い電子密
度あるいは低い電子密度を有する領域及び前記他の部分
の両方を露出した状態で前記半導体基板を金属原子を含
む溶液中に浸し、前記半導体基板表面のより高い電子密
度を有する領域のみに選択的に金属薄膜を堆積させるこ
とを特徴とする選択的金属薄膜の形成方法によって上記
目的を達成することができる。
(作用) 半導体基板表面にレーザー光を用いてドーピングを行
なうことにより、基板表面において電子密度の異なる部
分が形成される。その基板を金属溶液中でメッキ処理を
行なうと、レジストマスクを使用すること無く、基板表
面の電子密度の差異によって、基板表面に選択的に金属
薄膜が形成される。
なうことにより、基板表面において電子密度の異なる部
分が形成される。その基板を金属溶液中でメッキ処理を
行なうと、レジストマスクを使用すること無く、基板表
面の電子密度の差異によって、基板表面に選択的に金属
薄膜が形成される。
基板の導電型及びドーピングの導電型は任意に選択す
ることができる。基板とドーピングの導電型が同じ場
合、基板表面の電子密度の差異は、不純物の濃度差によ
って形成される。
ることができる。基板とドーピングの導電型が同じ場
合、基板表面の電子密度の差異は、不純物の濃度差によ
って形成される。
エキシマレーザーは短波長かつ短パルスのため、表面
近傍の極く浅い領域を加熱・溶融することが可能であ
る。従って、不純物ガス雰囲気中でエキシマレーザー光
を照射することによって不純物ガスを分解し、その分解
された不純物を高濃度に溶融領域にドープすることがで
きる。更に、所望パターンを有するマスクを介して照射
すると局所的な加熱も行え、微細なパターン状に不純物
のドーピングが行える。また、エキシマレーザーを用い
ると、マスクの開口、縮小投影レンズの性能を高精度に
製作すればレーザーの直進性によって、高精度の電気的
抵抗率の差部を形成でき、そこにメッキを追従すること
によって、原子的レベルで基板表面に薄膜を堆積するこ
とができる。
近傍の極く浅い領域を加熱・溶融することが可能であ
る。従って、不純物ガス雰囲気中でエキシマレーザー光
を照射することによって不純物ガスを分解し、その分解
された不純物を高濃度に溶融領域にドープすることがで
きる。更に、所望パターンを有するマスクを介して照射
すると局所的な加熱も行え、微細なパターン状に不純物
のドーピングが行える。また、エキシマレーザーを用い
ると、マスクの開口、縮小投影レンズの性能を高精度に
製作すればレーザーの直進性によって、高精度の電気的
抵抗率の差部を形成でき、そこにメッキを追従すること
によって、原子的レベルで基板表面に薄膜を堆積するこ
とができる。
(発明の効果) 本発明によれば、レジストレスでそのパターン上に金
属薄膜を形成できるといった点で、従来法に比べかなり
の半導体作製プロセスの簡略化が計れる。また、本発明
は、特に、半導体デバイス作製において、オーミックコ
ンタクト等の電極形成に有効である。更に、本発明はメ
ッキを行いにくい半導体以外の物質に対しても、本発明
に開示されたレーザーを用いて表面処理を行えば金属メ
ッキが可能になり、半導体作製はもとより種々の分野へ
の用途が開かれる。更に、本発明は、レジストプロセス
が不要となるばかりでなく、従来法におけるマスクにレ
ジストが付着するというような心配がなく、プロセスの
簡略化が計れるのでデバイスの作製が容易となり、経済
的な波及効果が大きい。又、廃液処理方法についても、
公知のメッキ液を使用するので従来法ほど心配する必要
がない。
属薄膜を形成できるといった点で、従来法に比べかなり
の半導体作製プロセスの簡略化が計れる。また、本発明
は、特に、半導体デバイス作製において、オーミックコ
ンタクト等の電極形成に有効である。更に、本発明はメ
ッキを行いにくい半導体以外の物質に対しても、本発明
に開示されたレーザーを用いて表面処理を行えば金属メ
ッキが可能になり、半導体作製はもとより種々の分野へ
の用途が開かれる。更に、本発明は、レジストプロセス
が不要となるばかりでなく、従来法におけるマスクにレ
ジストが付着するというような心配がなく、プロセスの
簡略化が計れるのでデバイスの作製が容易となり、経済
的な波及効果が大きい。又、廃液処理方法についても、
公知のメッキ液を使用するので従来法ほど心配する必要
がない。
(実施例) 以下に、本発明を実施例に基づいて詳細に説明する。
(実施例1) 第1A図は、不純物ドーピングプロセスの一例を示す概
略図であり、第1B図は、不純物をドーピングした後、本
発明のメッキ法による金属薄膜形成プロセスを示す概略
図であり、第1C図は、基板表面に選択的に金属薄膜が形
成された断面図である。
略図であり、第1B図は、不純物をドーピングした後、本
発明のメッキ法による金属薄膜形成プロセスを示す概略
図であり、第1C図は、基板表面に選択的に金属薄膜が形
成された断面図である。
第1A図に基づいて、まず、他の部分と異なる抵抗率を
有するパターン状の領域の形成を説明する。キャリア濃
度2.5×10-17cm-3のSi−doped n型(100)HB GaAs基板
12が、He希釈の10%SiH4のドーパンドガス(圧力100Tor
r)11の雰囲気中に保持される。KrFエキシマレーザー装
置(波長248nm、パルス幅23nS)により発射された、レ
ーザーフルエンス380mJ/cm2、パルス後10パルスのエキ
シマレーザー光15が、合成石英基板上に20μmのCrの微
細パターンを有するレチルク13とレンズ性能が開口数0.
25、縮小率1/5の縮小投影光学レンズ14を通して、基板1
2上に照射される。この照射によって、基板表面にSi不
純物がドーピングされ、その基板中に高濃度でごく浅い
n+活性領域の微細パターン16が選択的に形成される。こ
の時のレーザー光の基板上での照射線幅は、パターンが
1/5に縮小されるため4μmである。
有するパターン状の領域の形成を説明する。キャリア濃
度2.5×10-17cm-3のSi−doped n型(100)HB GaAs基板
12が、He希釈の10%SiH4のドーパンドガス(圧力100Tor
r)11の雰囲気中に保持される。KrFエキシマレーザー装
置(波長248nm、パルス幅23nS)により発射された、レ
ーザーフルエンス380mJ/cm2、パルス後10パルスのエキ
シマレーザー光15が、合成石英基板上に20μmのCrの微
細パターンを有するレチルク13とレンズ性能が開口数0.
25、縮小率1/5の縮小投影光学レンズ14を通して、基板1
2上に照射される。この照射によって、基板表面にSi不
純物がドーピングされ、その基板中に高濃度でごく浅い
n+活性領域の微細パターン16が選択的に形成される。こ
の時のレーザー光の基板上での照射線幅は、パターンが
1/5に縮小されるため4μmである。
前記異なる抵抗率のパターンを形成した試料を、第1B
図に示す0.8%の硫化銅(CuSO4)溶液17中に浸し、試料
側を陰極18として陽極19との間で回路を形成し、電流値
を0.2mAで60秒間通電して、電気分解を行い、上記ドー
ピングされた領域のみに選択的にCu金属の薄膜を堆積さ
せて金属薄膜の微細パターンを形成することができた。
なお、陰極18は、微細パターン16に直接針状電極を当て
るようにして構成する様にしてもよい。
図に示す0.8%の硫化銅(CuSO4)溶液17中に浸し、試料
側を陰極18として陽極19との間で回路を形成し、電流値
を0.2mAで60秒間通電して、電気分解を行い、上記ドー
ピングされた領域のみに選択的にCu金属の薄膜を堆積さ
せて金属薄膜の微細パターンを形成することができた。
なお、陰極18は、微細パターン16に直接針状電極を当て
るようにして構成する様にしてもよい。
第1C図は、上記条件の下で得られたCu金属の堆積20し
た微細パターンを有する基板の断面図である。前記Cu金
属堆積基板を走査型電子顕微鏡で観察したところ、基板
上に形成された微細線の幅は、3.4μmであり、厚みは
約0.18μmであった。この時の線幅は、レーザー光照射
線幅よりも細かった。レーザー光のエネルギー、メッキ
時間を変化することによって制御が可能である。また、
膜厚はメッキ時間によって制御することができる。
た微細パターンを有する基板の断面図である。前記Cu金
属堆積基板を走査型電子顕微鏡で観察したところ、基板
上に形成された微細線の幅は、3.4μmであり、厚みは
約0.18μmであった。この時の線幅は、レーザー光照射
線幅よりも細かった。レーザー光のエネルギー、メッキ
時間を変化することによって制御が可能である。また、
膜厚はメッキ時間によって制御することができる。
本実施例よりさらに線幅を細くするには、縮小投影装
置の解像度を向上することによって可能である。
置の解像度を向上することによって可能である。
(実施例2) 次に、外部から試料に電界をかけずに選択的に金属薄
膜を堆積された場合の実施例について第3A図及び第3B図
を用いて説明する。
膜を堆積された場合の実施例について第3A図及び第3B図
を用いて説明する。
(a)まず電解メッキによる選択的金属薄膜形成の場合
(第1A図)と同様に、n型GaAsにSiをパターン状にドー
ピングした。
(第1A図)と同様に、n型GaAsにSiをパターン状にドー
ピングした。
(b)この様にしてドーピングを行った試料を、第3A図
に示される様に、市販の無電解メッキ液Au−24s(高純
度化学(株)製)22中に、70℃で5分間浸すことによっ
てメッキを行った。
に示される様に、市販の無電解メッキ液Au−24s(高純
度化学(株)製)22中に、70℃で5分間浸すことによっ
てメッキを行った。
(c)その結果、第3B図に示される様にドーピング領域
23のみに金属薄膜(Au)24が選択的に堆積した。
23のみに金属薄膜(Au)24が選択的に堆積した。
第4図は、上記手順によって選択的金属薄膜形成を行
った試料の走査型電子顕微鏡写真である。この際、n型
GaAsへのSiドーピングは、100Torr圧のHe希釈10%SiH4
中で、レーザーフルエンス365mJ/cm2、パルス数10のKrF
エキシマレーザー光を照射することにより行われ、メッ
キ液Au−24s(高純度化学(株)製)への浸漬は70℃、
5分間行われた。第4図からAu薄膜はドーピング領域の
みに堆積しており(明部)、未ドープ領域への堆積は観
測されない(暗部)。この時の堆積膜の線幅は1.57μm
であり、膜厚は約60nmであった。この線幅および膜厚は
ドーピングを行うレーザーフルエンスおよびメッキ時間
を変化することによって、制御可能である。
った試料の走査型電子顕微鏡写真である。この際、n型
GaAsへのSiドーピングは、100Torr圧のHe希釈10%SiH4
中で、レーザーフルエンス365mJ/cm2、パルス数10のKrF
エキシマレーザー光を照射することにより行われ、メッ
キ液Au−24s(高純度化学(株)製)への浸漬は70℃、
5分間行われた。第4図からAu薄膜はドーピング領域の
みに堆積しており(明部)、未ドープ領域への堆積は観
測されない(暗部)。この時の堆積膜の線幅は1.57μm
であり、膜厚は約60nmであった。この線幅および膜厚は
ドーピングを行うレーザーフルエンスおよびメッキ時間
を変化することによって、制御可能である。
本発明の方法は、特に半導体デバイス作製におけるオ
ーミックコンタクト形成に有効である。すなわち、金属
薄膜をSiがドープされた高濃度電子領域のみに選択的に
堆積できるため、自己整合的に低接触抵抗の非合金化オ
ーミック電極を形成できる。第5図は、作製したオーミ
ック電極の接触抵抗を評価した結果を示す。第3A図及び
第3B図に示される手順にしたがってドット状にAu薄膜を
堆積し、ドット間の距離を変化させてその間の抵抗を測
定したものである。この際、n型GaAsへのSiドーピング
は、100Torr圧のHe希釈10%SiH4中で、レーザーフルエ
ンス355mJ/cm2、パルス数10のKrFエキシマレーザー光を
照射することにより行われ、メッキ液Au−24s(高純度
化学(株)製)への浸漬は70℃、10分間行われた。ドッ
ト間距離を0に外挿することによって接触抵抗は6.8×1
0-5Ωcm2と見積もられ、通常のAu−Ge−Niを用いた合金
化電極よりも2桁小さい値が得られた。
ーミックコンタクト形成に有効である。すなわち、金属
薄膜をSiがドープされた高濃度電子領域のみに選択的に
堆積できるため、自己整合的に低接触抵抗の非合金化オ
ーミック電極を形成できる。第5図は、作製したオーミ
ック電極の接触抵抗を評価した結果を示す。第3A図及び
第3B図に示される手順にしたがってドット状にAu薄膜を
堆積し、ドット間の距離を変化させてその間の抵抗を測
定したものである。この際、n型GaAsへのSiドーピング
は、100Torr圧のHe希釈10%SiH4中で、レーザーフルエ
ンス355mJ/cm2、パルス数10のKrFエキシマレーザー光を
照射することにより行われ、メッキ液Au−24s(高純度
化学(株)製)への浸漬は70℃、10分間行われた。ドッ
ト間距離を0に外挿することによって接触抵抗は6.8×1
0-5Ωcm2と見積もられ、通常のAu−Ge−Niを用いた合金
化電極よりも2桁小さい値が得られた。
第1A図は、微細パターンのドーピングプロセスの一例を
示す概略図、 第1B図は、本発明による電気メッキによる選択的金属薄
膜形成プロセスの概略図、 第1C図は、本発明によって形成された試料の断面図、 第2A図〜第2F図は、従来のレジストプロセスによる微細
加工のプロセスの流れ図。 第3A図は、外部電界を加えることのない場合の本発明に
よる選択的金属薄膜形成プロセスの概略図、 第3Bは、第3A図に示されるプロセスによって形成された
試料の断面図、 第4図は第3A図に示されるプロセスによって形成され試
料の金属組織を示す走査型電子顕微鏡写真、 第5図は、作製したオーミック電極の接触抵抗を評価し
た結果を示すグラフ。 (符号の説明) 11……反応ガス、 12……GaAs基板、 13……レチルク、 14……縮小投影光学装置、 15……エキシマレーザー、 16……微細パターン、 17……硬化銅溶液、 18……陰極、 19……陽極、 20……Cu金属の堆積層。
示す概略図、 第1B図は、本発明による電気メッキによる選択的金属薄
膜形成プロセスの概略図、 第1C図は、本発明によって形成された試料の断面図、 第2A図〜第2F図は、従来のレジストプロセスによる微細
加工のプロセスの流れ図。 第3A図は、外部電界を加えることのない場合の本発明に
よる選択的金属薄膜形成プロセスの概略図、 第3Bは、第3A図に示されるプロセスによって形成された
試料の断面図、 第4図は第3A図に示されるプロセスによって形成され試
料の金属組織を示す走査型電子顕微鏡写真、 第5図は、作製したオーミック電極の接触抵抗を評価し
た結果を示すグラフ。 (符号の説明) 11……反応ガス、 12……GaAs基板、 13……レチルク、 14……縮小投影光学装置、 15……エキシマレーザー、 16……微細パターン、 17……硬化銅溶液、 18……陰極、 19……陽極、 20……Cu金属の堆積層。
Claims (2)
- 【請求項1】不純物ガス雰囲気中でレーザー光を半導体
基板の表面に照射し、これによって不純物ガスを分解
し、その分解された不純物を前記基板の溶融領域にドー
プして、前記表面に他の部分よりも高い電子密度あるい
は低い電子密度を有するパターン状の領域を形成し、前
記高い電子密度あるいは低い電子密度を有する領域及び
前記他の部分の両方を露出した状態で前記半導体基板を
金属原子を含む溶液中に浸し、前記半導体基板表面のよ
り高い電子密度を有する領域のみに選択的に金属薄膜を
堆積させることを特徴とする選択的金属薄膜の形成方
法。 - 【請求項2】前記レーザー光が、エキシマレーザー光で
あることを特徴とする請求項1項記載の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1015959A JP2553926B2 (ja) | 1989-01-25 | 1989-01-25 | 選択的金属薄膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1015959A JP2553926B2 (ja) | 1989-01-25 | 1989-01-25 | 選択的金属薄膜の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0320026A JPH0320026A (ja) | 1991-01-29 |
| JP2553926B2 true JP2553926B2 (ja) | 1996-11-13 |
Family
ID=11903269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1015959A Expired - Lifetime JP2553926B2 (ja) | 1989-01-25 | 1989-01-25 | 選択的金属薄膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2553926B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3380880B2 (ja) * | 1999-01-14 | 2003-02-24 | 学校法人立命館 | 3次元デバイス構造の形成方法 |
| US8278220B2 (en) * | 2008-08-08 | 2012-10-02 | Fei Company | Method to direct pattern metals on a substrate |
| JP5423568B2 (ja) * | 2010-04-30 | 2014-02-19 | サンケン電気株式会社 | 化合物半導体基板の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60145612A (ja) * | 1984-01-09 | 1985-08-01 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US4713358A (en) * | 1986-05-02 | 1987-12-15 | Gte Laboratories Incorporated | Method of fabricating recessed gate static induction transistors |
-
1989
- 1989-01-25 JP JP1015959A patent/JP2553926B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| レーザー科学研究、No.10(1988)P.130−132 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0320026A (ja) | 1991-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5011567A (en) | Method of fabricating solar cells | |
| KR100400765B1 (ko) | 박막 형성방법 및 이를 적용한 액정표시소자의 제조방법 | |
| US5182230A (en) | Laser methods for circuit repair on integrated circuits and substrates | |
| EP0005185B1 (de) | Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen | |
| EP3973089B1 (en) | Method of manufacturing a photovoltaic cell | |
| KR20020082420A (ko) | 금속 또는 금속화합물패턴 및 패턴형성방법, 패턴을사용한 전자방출소자, 전자원 및 화상형성장치 | |
| JPS6331555B2 (ja) | ||
| US6607981B1 (en) | Method for forming a Cu interconnect pattern | |
| WO2008024783A2 (en) | Lithographically patterned nanowire electrodeposition | |
| DE19525720C2 (de) | Herstellungsverfahren für eine Solarzelle ohne Vorderseitenmetallisierung | |
| DE3030660C2 (de) | Verfahren zur selektiven Diffusion eines Dotierstoffes in ein Halbleitersubstrat | |
| US4214966A (en) | Process useful in the fabrication of articles with metallized surfaces | |
| JP2553926B2 (ja) | 選択的金属薄膜の形成方法 | |
| US4387116A (en) | Conditioner for adherence of nickel to a tin oxide surface | |
| GB2188774A (en) | Method of forming a conductive pattern on a semiconductor surface | |
| US4759822A (en) | Methods for producing an aperture in a surface | |
| US3476658A (en) | Method of making microcircuit pattern masks | |
| US5755947A (en) | Adhesion enhancement for underplating problem | |
| JPH09148715A (ja) | 電子回路を製作する方法 | |
| JPH07321444A (ja) | 金属パターン形成方法 | |
| JPH08220771A (ja) | パターン形成方法 | |
| JP4822239B2 (ja) | マスクブランク及びその製造方法、並びにマスクの製造方法 | |
| JP3071481B2 (ja) | GaAsデバイス及びT字型ゲート電極の作成方法 | |
| WO2022162804A1 (ja) | 半導体装置及びその製造方法 | |
| CN118588813B (zh) | 硅异质结电池的电极制备方法以及设备 |