JP2554466B2

JP2554466B2 - 固体撮像装置

Info

Publication number: JP2554466B2
Application number: JP60179499A
Authority: JP
Inventors: 弘善藤森; 豊和溝口; 正晴今井; 正利井田; 千尋中川; 一哉松本; 淳一中村
Original assignee: Olympus Optical Co Ltd
Current assignee: Olympus Corp
Priority date: 1985-08-16
Filing date: 1985-08-16
Publication date: 1996-11-13
Anticipated expiration: 2011-11-13
Also published as: JPS6239983A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、全画素の撮像時刻を一致させるようにし
たMOS型静電誘導トランジスタ（以下SITと略称する）を
用いた固体撮像装置に関する。

〔従来技術〕

従来、MOS型SITを用いた固体撮像装置においては、通
常、Ｘ−Ｙアドレス選択方式により各画素信号の読み出
しが行われている。かかる読み出し方式を用いた一構成
例を第４図に示す。これは本出願人が先に出願した特願
昭59−59525号において開示したものであり、その動作
パルスの波形を第５図に示す。図において、21_-11,21
_-12,……21_-mnは、受光素子及びスイッチング素子とし
て作用するMOS型SITからなる撮像画素で、ｍ行ｎ列のマ
トリックス状に配列されている。行方向の各画素列のゲ
ートは、それぞれ垂直選択線22_-1,22_-2,……22_-mに共通
に接続され、また列方向の各画素列のソースは、それぞ
れ水平選択線23_-1,23_-2,……23_-nに共通に接続されてい
る。更に全画素のドレインはドレイン配線24で共通に接
続し、ドレイン電圧V_DDを印加している。

各水平選択線23_-1,23_-2,……23_-nは、それぞれ水平選
択スイッチ25_-1,25_-2,……25_-n、及び水平バイアススイ
ッチ25_-1′,25_-2′，……25_-n′の各ソース端子と共通
接続し、水平選択スイッチ25_-1,25_-2,……25_-nの各ドレ
イン端子はビデオライン29に接続して、負荷抵抗31を介
して接地し、一方、水平バイアススイッチ25_-1′,2
5_-2′，……25_-n′の各ドレイン端子はバイアスライン3
0に接続して接地している。水平選択スイッチ25_-1,2
5_-2,……25_-nの各ゲート端子は、水平走査回路28によっ
て順次活性化され、同様に水平バイアススイッチ2
5_-1′,25_-2′，……25_-n′の各ゲート端子は、水平走査
回路28の出力のインバータ26_-1,26_-2,……26_-nによる反
転パルスで制御されるように構成されている。27は垂直
走査回路で、その出力パルスにより垂直選択線22_-1,22
_-2,……22_-mを順次活性化するものである。

第５図において、φ_G1,φ_G2,……は垂直選択線22_-1,2
2_-2,……に印加するパルスであり、φ_S1,φ_S2,……は水
平選択スイッチ25_-1,25_-2,……に印加するパルスであ
る。Ｖ_φＧは水平走査期間t_Hにおける垂直走査信号
φ_G1,φ_G2,……の読み出しレベルであり、Ｖ_φＲは水平
ブランキング期間t_BLのリセットレベルである。

このように構成されている固体撮像装置において、垂
直走査回路27の作動により、走査信号φ_G1がＶ_φＧにな
ると、第１垂直選択線22_-1に接続されている画素列21
_-11,21_-12,……21_-1nが選択され、水平走査回路28より
出力される信号φ_S1,φ_S2,……により、水平選択スイッ
チ25_-1,25_-2,……が順次オンすると、画素21_-11,21_-12,
……21_-1nの光信号が順次ビテオライン29より出力され
る。続いて、この画素列21_-11,21_-12,……21_-1nは信号
φ_G1が高レベルＶ_φＲになったときにリセットされる。

次いで、信号φ_G2がＶ_φＧになると、第２垂直選択線
22_-2に接続されている画素列21_-21,21_-22,……21_-2nが
選択され、水平走査信号φ_S1,φ_S2,……により、各画素
の光信号が順次読み出され、続いてリセットされる。以
下同様にして順次全画素の光信号が読み出され、１フィ
ールドのビテオ信号が得られるようになっている。

〔発明が解決しようとする問題点〕

上記従来のMOS型SITを用いた固体撮像装置において、
Ｘ−Ｙアドレス選択方式により画素信号を読み出す場合
には、次のような問題点を有していた。

すなわち、その第１点は、Ｘ−Ｙアドレス選択方式に
係わる問題点で、画面の画素位置により入射像を撮像す
る時刻が、最大１フィールド周期分（NTSC方式では1/60
秒）ずれ、そのため、その１フィールド周期内に移動す
る対象物を撮像した場合には、画像の歪みが発生し、ビ
デオカメラ記録像のストップモーション再生（静止画）
時や、産業用の画像認識カメラとして利用する際等には
問題となっていた。

第２の点は、MOS型SIT固体撮像装置の画素リセット法
に係わる問題点である。すなわち、従来の装置において
は、上記のように１水平走査読み出しが終了した水平ブ
ランキング期間t_BLに、各垂直選択線に接続されている
全ての画素を一括して同時にリセットするように構成さ
れており、一方、画素の読み出し時間は水平方向の最初
の画素と最後の画素とで、１水平走査期間（NTSC方式で
は約53μｓ）だけずれが生じ、したがって、画素の撮像
時間に１水平走査期間だけの時間差を生じる。この時間
差は、通常のインターレース又はノンインターレース走
査モードによる1/30秒又は1/60秒（但しNTSC方式の場
合）の積分時間では殆ど問題にならないが、リセット用
垂直走査回路を設けるなどして、画素の撮像時間を画素
信号読み出し周期（通常この時間が撮像時間となる）よ
りも短い時間とし、水平走査周期の整数倍で変える可変
撮像時間モード（シャッターモード）の動作を行わせる
場合には、この撮像時間差によって最短撮像時間（すな
わち最高シャッター速度）は制限されてしまうという問
題点が生ずる。

すなわち、感度むらに基づく画質の低下からみて撮像
時間差の許容限度は約20対１とされており、したがって
水平走査時間の20倍（NTSC方式では、53μｓ×20＝1.06
ms）が最短撮像時間（シャッター速度としては、ほぼ1/
1000秒）となり、それ以上の高速シャッター動作は事実
上不可能であった。

本発明は、上記問題点を解消すべくなされたもので、
全画素の撮像開始時期を同時にし、且つ画素間の撮像時
間のずれが生じないようにした固体撮像装置を提供する
ことを目的とするものである。

〔問題点を解決するための手段及び作用〕

上記問題点を解決するため、特許請求の範囲第１項に
記載の発明は、MOS型静電誘導トランジスタからなる複
数の撮像画素をマトリックス状に配列した撮像画素アレ
イ部を備え、インターレース走査方式により駆動される
固体撮像装置において、各フィールド毎に奇数番目の行
の全画素又は偶数番目の行の全画素を一括して同時に、
各フィールド毎の読み出し期間終了直後にリセットする
手段と、前フィールドに対応する行の画素の読み出しを
開始する走査開始時に、当該フィールドに対応する行の
全画素のリセット動作を終了させて撮像を開始させる手
段と、当該フィールドに対応する行とその行に隣接する
前フィールドに対応する行の連続する２行の画素の信号
を同時に独立して非破壊的に読み出す手段と、前記読み
出し手段で読み出された連続する各２行の画素の各画素
信号の差信号を導出する手段とで構成する。

そして、前記リセット手段及び撮像開始手段の動作に
より各フィールド毎の全画素の撮像開始時点を一致さ
せ、前記読み出し手段により連続する２行の画素の信号
を読み出し、差信号導出手段で連続する各２行の画素信
号の差信号を導出して、当該フィールドに対応する行の
画素の読み出し開始以降の撮像時間に蓄積された信号成
分をキャンセルすることにより、撮像時間の終了時刻を
当該フィールドの光信号蓄積期間終了時点とすることが
でき、これにより各フィールド毎の全画素の撮像時刻を
実効的に一致させることが可能となる。

また、特許請求の範囲第２項に記載の発明は、MOS型
静電誘導トランジスタからなる複数の撮像画素をマトリ
ックス状に配列した撮像画素アレイ部を備え、奇数行又
は偶数行のいずれか一方の画素信号を２フィールド毎に
読み出すようにした固体撮像装置において、各フィール
ド毎に奇数番目の行又は偶数番目の行のいずれか一方の
行の全画素を一括して同時に、光信号蓄積期間終了直後
にリセットする第１のリセット手段と、２フィールド期
間毎に任意の水平ブランキング期間に、奇数番目の行又
は偶数番目の行のいずれか他方の行の全画素を一括して
同時に、前記任意の水平ブランキング期間から２フィー
ルド期間経過直後にリセットする第２のリセット手段
と、前記２フィールド期間毎の前記任意の水平ブランキ
ング期間に、前記他方の行の全画素のリセット動作を終
了させて撮像を開始させる手段と、前記２フィールド期
間毎の一方の行の光信号蓄積期間に、連続する２行の画
素の信号を同時に独立して読み出す手段と、前記読み出
し手段で読み出された連続する各２行の画素の各画素信
号の差信号を導出する手段とで構成する。

そして、前記第２のリセット手段及び撮像開始手段の
動作により各２フィールド期間毎の前記他方の行の全画
素の撮像開始時点を一致させ、前記読み出し手段により
連続する２行の画素の信号を読み出し、差信号導出手段
で連続する各２行の画素信号の差信号を導出して、２フ
ィールド期間毎の前記他方の行の画素の読み出し開始以
降の撮像時間に蓄積された信号成分をキャンセルするこ
とにより、前記他方の行の全画素の撮像時間の終了時刻
を前記一方の行の画素の光信号蓄積期間の開始時点とす
ることができ、これにより２フィールド期間毎の前記他
方の行の全画素の撮像時刻を実効的に一致させることが
できる。

〔実施例〕

以下、本発明の実施例について説明する。本発明は、
インターレース走査を行う、非破壊読み出しの可能な撮
像画素を有するＸ−Ｙアドレス選択読み出し方式の固体
撮像装置に適用できるものである。

第１図は、特許請求の範囲第１項に記載の発明に係る
固体撮像装置の実施例を示す構成図で、第２図は、その
動作用パルスの波形を示す図である、図において、
1_-11,1_-12,……1_-1n、1_-21,1_-22,……1_-mnは、各画素を
構成するMOS型SITで、ｍ行ｎ列のマトリックス状に配列
されている。そして水平方向に配列される各画素を構成
するMOS型SITのゲート電極に共通に接続する垂直選択線
2_-1,2_-2,……2_-mと、垂直方向に配列した奇数行の画素
と偶数行の画素を構成するSITのソース端子に共通接続
する水平選択線3_-1A,3_-1B,3_-2A,3_-2B,……3_-nA,3_-nBと
に印加される選択パルス信号とによって、その交点とな
る画素を選択するようになっている。また、各画素を構
成するMOS型SITのドレイン端子は共通に接続され、ドレ
イン配線４によりドレイン電圧V_DDを印加している。

MOSスイッチ5_-1A,5_-2A,5_-2B,5_-3A,……5_-mBは、A,Bの
各フィールドに応じて、それぞれ同時に選択される２行
の垂直選択線の組み合わせを行うためのスイッチであ
り、該MOSスイッチ5_-1A,5_-2A,5_-2B,5_-3Bの一端は共通に
垂直走査回路９の第１出力線に接続され出力パルスV₁が
印加されるようになっており、同様にMOSスイッチ5_-3A,
5_-4A,5_-4B,5_-5Bの一端は共通に第２出力線に接続され出
力パルスV₂が印加されるようになっている。以下同様に
連続した４個ずつの各MOSスイッチの一端は共通にして
垂直走査回路９にそれぞれ接続されている。一方、MOS
スイッチ5_-1Aの他端は第１垂直選択線に接続され、MOS
スイッチ5_-2A,5_-2Bの他端は第２垂直選択線に共通に接
続されている。同様に、MOSスイッチ5_-3A,5_-3Bの他端は
第３垂直選択線に共通に接続されており、以下同様に連
続した２個ずつのMOSスイッチの他端は垂直選択線にそ
れぞれ共通に接続されている。また、MOSスイッチ5_-1A,
5_-2A,……5_-mAの各ゲートは共通に接続されて制御パル
スF_Aが印加されるようになっており、同じくMOSスイッ
チ5_-2B,5_-3B,……5_-mBの各ゲートは共通に接続されてい
て制御パルスF_Bが印加されるようになっている。

MOSスイッチ6_-1,6_-2,……6_-mは、それぞれ各垂直選択
線2_-1,2_-2,……2_-mと接続して、奇数番目の垂直選択線
又は偶数番目の垂直選択線毎に一括して、リセットパル
スR_Rを送出するための切り換えスイッチであり、MOSス
イッチ6_-1,6_-3,……6_-m-1の各ゲートにはパルスR_Oが印
加され、MOSスイッチ6_-2,6_-4,……6_-mの各ゲートにはパ
ルスR_Eが印加されて、各MOSスイッチが制御されるよう
に構成している。

水平選択MOSスイッチ7_-11,7_-12,7_-21,7_-22,……7_-n1,
7_-n2は、水平走査回路10の出力H₁,H₂,……H_nにより、ス
イッチ7_-11と7_-12,スイッチ7_-21と7_-22,……，スイッチ
7_-n1と7_-n2とを、それぞれ１組として同時に選択して駆
動されるようになっている。そして、各組の一方のスイ
ッチの一端は第１のビデオライン11に、他端は奇数行の
各列の画素に共通に接続されており、また各組の他方の
スイッチの一端は第２のビテオライン12に、他端は偶数
行の各列の画素に共通に接続されている。各ビデオライ
ン11,12には、一端を接地した負荷抵抗13,14がそれぞれ
接続されている。そして、選択された各画素からの信号
電流は、各画素を構成するMOS型SITのゲート電極下の、
光照射により発生した正孔の蓄積による表面電位に依存
した電流となって、負荷抵抗13,14を流れて出力電圧と
して導出されるようになっている。

水平選択スイッチ7_-11′,7_-12′,7_-21′,7_-22′，…
…7_-n1′,7_-n2′は、選択状態になっていない水平選択
線を接地（又は一定電圧にセット）するために設けたも
ので、水平走査回路10の出力H₁,H₂,……をインバータ8
_-1,8_-2,……8_-nで反転したパルスで制御されるようにな
っている。このように選択状態にない水平選択線を接地
するのは、読み出し直前の水平選択線が接地電位からず
れ、これが信号読み出し時に疑似信号として現れるのを
防ぐためである。

ビデオライン11,12上に導出された両出力電圧は、差
動回路15に入力されて、その差電圧を出力し、次いで絶
対値回路16で信号極性を一定にし、次の信号処理回路17
で波形加工を行って表示装置18及び記録装置19へ送出さ
れる。

次に第２図の動作用パルスの波形図を参照しながら、
第１図に示した実施例の動作について詳細に説明する。
第１図に示した実施例はインターレース走査を行うMOS
型SITを用いた固体撮像装置であり、Ａフィールドでは
奇数行の垂直選択線に接続されている画素列の画素情報
を、Ｂフィールドでは偶数行の垂直選択線に接続されて
いる画素列の画素情報を、それぞれ読み出すように構成
されている。なお、図２において、G1,G2,G3,G4は、垂
直走査回路９からの垂直走査パルス出力V1,V2に基づい
て、各MOSスイッチ5_-1A;5_-2A,5_-2B;5_-3B,5_-3A;5_-4A,5
_-4Bを介して、各垂直選択線2_-1,2_-2,2_-3,2_-4に印加され
るパルス信号波形を示している。

以下Ａフィールドに該当する奇数行の垂直選択線に接
続されている画素列の各画素の撮像時刻を一致させる方
法について説明する。まず奇数行の垂直選択線に接続さ
れている全画素の一括リセットを、Ａフィールド読み出
し期間の終了直後のブランキング期間に行う。入力画像
の光信号の積分はこのリセット終了と同時に開始し、Ｂ
フィールドの読み出しの全期間に亘って継続する。次に
Ａフィールドの読み出し開始と同時に奇数行の垂直選択
線に接続されている各画素列の初めから読み出しを始め
るが、Ａフィールド読み出し開始以降、当該垂直選択線
の画素を読み出すまでの時間は、垂直選択線のアドレス
はもとより水平選択線のアドレスによっても異なる。一
方Ｂフィールドに該当する偶数行の垂直選択線に接続さ
れている画素においては、奇数行の垂直選択線における
と同様に、Ｂフィールド読み出し終了直後のブランキン
グ期間に一括リセットを行い、Ａフィールド読み出し開
始と共に撮像を開始するようになっている。

ところで、奇数行の垂直選択線画素のＡフィールド読
み出し開始以降に画素内に蓄積される信号成分は、当該
奇数行の垂直選択線に隣接した上記偶数行の垂直選択線
の同一水平アドレス画素の信号成分と等しいと見なすこ
とができる。したがって、奇数行の垂直選択線と同時に
すぐ後段の偶数行の垂直選択線をも同時に選択し、同じ
列方向の画素の画素信号を、同じタイミングで独立に読
み出し、それらの出力信号の差をとれば、奇数行の垂直
選択線画素のＡフィールド読み出し開始以降の撮像時間
に蓄えた信号成分を打ち消すことができる。

これにより、奇数行の垂直選択線に接続されている各
画素列の垂直アドレス及び水平アドレスに関係なく、有
効撮像時間はＢフィールド読み出し期間のみとなり、Ａ
フィールド全画素の撮像時刻を一致させることができ
る。以上述べたＡフィールドの奇数行の垂直選択線に関
する動作は、Ｂフィールドの偶数行の垂直選択線に関す
る動作についても全く同様である。

以上が基本動作であり、次に本実施例の動作について
更に詳細に説明する。まずＡフィールドにおいては、ブ
ランキング時間にリセットパルスR_Rを制御パルスR_Eによ
り垂直選択線2_-2,2_-4・・・に印加して、偶数行の画素
列を一括してリセットする。リセット後、続いて偶数行
の画素列は光情報蓄積状態になる。一方、光情報蓄積中
の奇数行の画素列は読み出し状態となる。ここで、制御
パルスF_Aが選択レベルとなり、垂直走査回路９からの垂
直走査パルス出力V1が、MOSスイッチ5_-1A及び5_-2Aを介
して、図２のG1,G2で示すように、垂直選択線2_-1及び2
_-2に印加され、第１行の画素列1_-11,1_-12・・・及び第
２行の画素列1_-21,1_-22・・・が選択状態となる。次い
で、水平走査回路10の出力（H1,H2・・・）により、MOS
スイッチ7_-11と7_-12,7_-21と7_-22・・・が順次オンし
て、第１行の画素列1_-11,1_-12・・・及び第２行の画素
列1_-21,1_-22・・・の信号を、ビデオライン11及び12に
それぞれ同時に独立して読み出す。

次に、垂直走査回路９からの垂直走査パルス出力V2
が、MOSスイッチ5_-3A及び5_-4Aを介して、図２のG3,G4で
示すように、垂直選択線2_-3及び2_-4に印加され、第３行
の画素列1_-31,1_-32・・・及び第４行の画素列1_-41,1_-42
・・・が選択状態となる。次いで、水平走査回路10の出
力（H1,H2・・・）により、MOSスイッチ7_-11と7_-12,7
_-21と7_-22・・・が順次オンして、第３行の画素列1_-31,
1_-32・・・及び第４行の画素列1_-41,1_-42・・・の信号
を、ビデオライン11及び12にそれぞれ同時に独立して読
み出す。以下同様にして、奇数行と隣接するリセット後
の光情報蓄積状態の偶数行の画素列の同時読み出しを続
行して、Ａフィールドの読み出しが終了する。ここで、
２本のビデオライン11及び12に独立して読み出された画
素信号は、差動回路15に入力されてその差信号が出力さ
れる。

次にＢフィールドでは、ブランキング時間にリセット
パルスR_Rを制御パルスR_Oにより垂直選択線2_-1,2_-3・・
・に印加して、奇数行の画素列を一括してリセットし、
光情報の蓄積を開始させる。一方、光情報蓄積中の偶数
行の画素列は読み出し状態となる。ここで、制御パルス
F_Bが選択レベルとなり、垂直走査回路９からの垂直走査
パルス出力V1が、MOSスイッチ5_-2B及び5_-3Bを介して、
垂直選択線2_-2及び2_-3に印加され、第２行の画素列
1_-21,1_-22・・・及び第３行の画素列1_-31,1_-32・・・が
選択状態となる。次いで、水平走査回路10の出力（H1,H
2・・・）により、MOSスイッチ7_-11と7_-12,7_-21と7_-22
・・・が順次オンして、第２行の画素列1_-21,1_-22・・
・及び第３行の画素列1_-31,1_-32・・・の信号を、ビデ
オライン11及び12にそれぞれ同時に独立して読み出す。
以下同様にして第４行及び第５行・・・と読み出しを行
い、２本のビデオライン11及び12に読み出された画素信
号は、差動回路15に入力されてその差信号が出力され
る。

各フィールド間のブランキング期間に画素の一括リセ
ットを行うが、このリセット時には制御パルスR_O又はR_E
と同時にリセットパルスR_Rを選択レベルとし、次いでま
ずリセットパルスR_Rを先に非選択レベルへ戻し、少し遅
れて制御パルスR_O又はR_Eを非選択レベルへ戻す。

MOS型SITのリセット動作特性により、リセットパルス
の選択レベルは読み出し用垂直走査回路出力V₁,V₂,……
の選択レベルより高い一定レベルに設定する必要があ
る。

上記のようにして、A,Bの各フィールドにおいて、奇
数行又は偶数行の垂直選択線と同時に、すぐ後段の隣接
した偶数行又は奇数行の垂直選択線とを選択し、同じ列
方向の画素の画素信号を同じタイミングで独立して読み
出し、２本のビデオライン11,12上に送出する。そし
て、ビデオライン11,12上に送出された出力信号は差動
回路15に入力され、その差信号が出力される。この差信
号は、フィールド読み出し開始以降の撮像時間に蓄えら
れた信号成分をキャンセルしたものであり、したがって
各フィールドの有効撮像時間は互いに他方のフィールド
の読み出し期間のみとなり、各フィールドの全画素の撮
像時刻を一致させることになる。

以上述べたように、非破壊読み出し可能なMOS型SITを
画素として用い、インターレース走査方式を適用したも
のにおいて、各フィールドの全画素を一括してリセット
する操作と、連続する２行の垂直選択線を同時に読み出
し、それらの２出力信号の差信号を導出する操作等を組
み合わせた新たな画素駆動手段を用いることにより、フ
ィールド全画素の撮像時刻を実効的に一致させることが
できる。

次に、特許請求の範囲第２項に記載の発明の実施例に
ついて、第３図に示した動作波形のタイムチャートを参
照しながら説明する。本実施例の構成は、第１図に示し
た特許請求の範囲第１項に記載の発明の実施例におけ
る、MOSスイッチ5_-2B,5_-3B,……5_-nBと、これらのスイ
ッチを駆動する制御パルスF_Bを省略したものであり、図
示は省略する。

第３図において、走査期間２は、奇数行の垂直選択線
に接続されている画素における入力画像積分期間として
のみ用いて、この期間においては、第１実施例における
ように、偶数行の垂直選択線に接続されている画素の読
み出しは行わない。走査期間１では、奇数行の垂直選択
線画素は積分を継続しつつ、走査期間の初めより積分を
開始した偶数行の垂直選択線画素と同時に読み出しを行
い、そして両読み出し信号の差を導出して出力する。

すなわち、まず走査期間２においては、ブランキング
時間にリセットパルスR_Rを制御パルスR_Eにより垂直選択
線2_-2,2_-4・・・に印加して、偶数行の画素列を一括リ
セットする。一方、奇数行の画素列は積分が行われてい
る。走査期間２の途中において、リセットパルスR_Rを制
御パルスR_Oにより垂直選択線2_-1,2_-3・・・に印加し
て、奇数行の画素列を一括してリセットし、奇数行の画
素列の積分を新たに開始させる。次に走査期間１では、
ブランキング時間にリセットパルスR_Rを制御パルスR_Eに
より垂直選択線2_-2,2_-4・・・に印加して、偶数行の画
素列を一括してリセットする。その後、垂直走査回路９
からの垂直走査パルス出力V1がMOSスイッチ5_-1A及び5
_-2Aを介して、図３のG1,G2で示すように、垂直選択線2
_-1及び2_-2に印加され、第１行の画素列1_-11,1_-12・・・
及び第２行の画素列1_-21,1_-22・・・が選択状態とな
る。次いで、水平走査回路10の出力（H1,H2・・・）に
より、MOSスイッチ7_-11と7_-12,7_-21と7_-22・・・が順次
オンして、第１行の画素列1_-11,1_-12・・・及び第２行
の画素列1_-21,1_-22・・・の信号を、ビデオライン11及
び12にそれぞれ同時に独立して読み出す。ここでの奇数
行の画素列の積分時間は、走査期間２において奇数行に
リセットをかけてから走査期間１で読み出すまでの時
間、すなわちT_Sとなる。

続いて、垂直走査回路９からの垂直走査パルス出力V2
が、MOSスイッチ5_-3A及び5_-4Aを介して、垂直選択線2_-3
及び2_-4に印加され、第３行の画素列1_-31,1_-32・・・及
び第４行の画素列1_-41,1_-42・・・が選択状態となる。
次いで、水平走査回路10の出力（H1,H2・・・）によ
り、MOSスイッチ7_-11と7_-12,7_-21と7_-22・・・が順次オ
ンして、第３行の画素列1_-31,1_-32・・・及び第４行の
画素列1_-41,1_-42・・・の信号を、ビデオライン11及び1
2にそれぞれ同時に独立して読み出す。以下同様にし
て、隣接するリセット後の偶数行の画素列の同時読み出
しを伴う奇数行の画素列の読み出しが終了する。ここ
で、２本のビデオライン11及び12に読み出された画素信
号は、差動回路15に入力されて、その差信号が出力され
る。

この実施例においても、走査期間１の奇数行の信号読
み出し期間に入り、その期間に入った時点から奇数行の
各画素の信号が現実に読み出されるまでの各画素の積分
信号成分（第３図において、偶数行の一括リセット時か
ら奇数行の各画素の信号が読み出される時刻t₃までの奇
・偶数行画素出力波形の斜線部分）は、上記ビデオライ
ン11及び12への読み出し信号の差信号をとることにより
キャンセルされる。したがって、差動回路の出力に現れ
る信号成分は、読み出し画素のアドレスに関係なく、走
査期間２における積分期間T_Sによる信号成分のみとな
り、奇数行の垂直選択線に接続されている全画素につい
て、積分時間は同一となる。

そして、走査期間２における奇数行の各画素列の入力
光情報の積分開始時刻t₁は、水平ブランキング期間t_HB
内の時刻であり、走査期間２の終了後の垂直ブランキン
グ期間の時刻t₂までの積分期間T_Sを、T_S＝（水平走査周
期×整数）の制約の下で、所望の時間に設定することに
より、決められる。

なお、上記第２実施例においては、奇数行の各画素列
のみの読み出しについて説明を行ったが、装置の構成及
びパルスタイミングを換えることにより、偶数行の画素
列の読み出しも可能である。

以上述べたように、この実施例においては、奇数行の
積分時間を偶数行の積分時間でキャンセルするので、走
査期間２には撮像信号は得られないが、奇数行の全画素
の入力画像積分時刻を一致させ、且つ積分時間を水平走
査周期の整数倍で任意に可変することができ、最高約18
700分の１の高速シャッター機能をもたせることができ
る。したがって、高速で移動する物体の座標移動の様子
をTV動画上でとらえ、画像処理上で移動速度を求めるな
ど、多様な応用が可能になる。

〔発明の効果〕

以上実施例に基づいて説明したように、特許請求の範
囲第１項に記載の発明によれば、各フィールド毎の全画
素の撮影時刻を一致させることが可能となり、撮像期間
中の撮像対象の移動による再生画像の歪みを解消するこ
とができる。また特許請求の範囲第２項に記載の発明に
よれば、２フィールド期間毎の奇数番目の行又は偶数番
目の行のいずれかの行の全画素の撮像時間を同一にする
ことができるため、撮像時間を１フィールド期間以下の
水平走査周期の整数倍に設定することにより、付加的回
路を殆ど要せずに、高速シャッター機能をもたせること
ができる。

【図面の簡単な説明】

第１図は、特許請求の範囲第１項に記載の発明の実施例
の構成図、第２図は、その動作用信号波形を示す図、第
３図は、特許請求の範囲第２項に記載の発明の実施例に
用いる動作用信号波形を示す図、第４図は、従来の固体
撮像装置の一構成例を示す図、第５図は、その動作用信
号波形を示す図である。図において、1_-11,1_-12,……1_-mnは画素、2_-1,2_-2,……
2_-mは垂直選択線、3_-1A,3_-1B,3_-2A,3_-2B,……は水平選
択線、5_-1A,5_-2A,5_-2B,……5_-mBは垂直選択スイッチ、6
_-1,6_-2,……6_-mはリセット切り換えスイッチ、7_-11,7
_-12,7_-21,7_-22,……は水平選択スイッチ、９は垂直走査
回路、10は水平走査回路、11,12はビデオライン、15は
差動回路、16は絶対値回路、17は信号処理回路を示す。

───────────────────────────────────────────────────── フロントページの続き (72)発明者今井正晴東京都渋谷区幡ヶ谷２丁目43番２号オリンパス光学工業株式会社内 (72)発明者井田正利東京都渋谷区幡ヶ谷２丁目43番２号オリンパス光学工業株式会社内 (72)発明者中川千尋東京都渋谷区幡ヶ谷２丁目43番２号オリンパス光学工業株式会社内 (72)発明者松本一哉東京都渋谷区幡ヶ谷２丁目43番２号オリンパス光学工業株式会社内 (72)発明者中村淳一東京都渋谷区幡ヶ谷２丁目43番２号オリンパス光学工業株式会社内

Claims

(57)【特許請求の範囲】

【請求項１】MOS型静電誘導トランジスタからなる複数
の撮像画素をマトリックス状に配列した撮像画素アレイ
部を備え、インターレース走査方式により駆動される固
体撮像装置において、各フィールド毎に奇数番目の行の
全画素又は偶数番目の行の全画素を一括して同時に、各
フィールド毎の読み出し期間終了直後にリセットする手
段と、前フィールドに対応する行の画素の読み出しを開
始する走査開始時に、当該フィールドに対応する行の全
画素のリセット動作を終了させて撮像を開始させる手段
と、当該フィールドに対応する行とその行に隣接する前
フィールドに対応する行の連続する２行の画素の信号を
同時に独立して非破壊的に読み出す手段と、前記読み出
し手段で読み出された連続する各２行の画素の各画素信
号の差信号を導出する手段とを備え、前記リセット手段
及び撮像開始手段の動作により各フィールド毎の全画素
の撮像開始時点を一致させ、前記読み出し手段により連
続する２行の画素の信号を読み出し、差信号導出手段で
連続する各２行の画素信号の差信号を導出して、当該フ
ィールドに対応する行の画素の読み出し開始以降の撮像
時間に蓄積された信号成分をキャンセルすることによ
り、撮像時間の終了時刻を当該フィールドの光信号蓄積
期間終了時点とすることによって、各フィールド毎の全
画素の撮像時刻を一致させるように構成したことを特徴
とする固体撮像装置。
【請求項２】MOS型静電誘導トランジスタからなる複数
の撮像画素をマトリックス状に配列した撮像画素アレイ
部を備え、奇数行又は偶数行のいずれか一方の画素信号
を２フィールド毎に読み出すようにした固体撮像装置に
おいて、各フィールド毎に奇数番目の行又は偶数番目の
行のいずれか一方の行の全画素を一括して同時に、光信
号蓄積期間終了直後にリセットする第１のリセット手段
と、２フィールド期間毎に任意の水平ブランキング期間
に、奇数番目の行又は偶数番目の行のいずれか他方の行
の全画素を一括して同時に、前記任意の水平ブランキン
グ期間から２フィールド期間経過直後にリセットする第
２のリセット手段と、前記２フィールド期間毎の前記任
意の水平ブランキング期間に、前記他方の行の全画素の
リセット動作を終了させて撮像を開始させる手段と、前
記２フィールド期間毎の一方の行の光信号蓄積期間に、
連続する２行の画素の信号を同時に独立して読み出す手
段と、前記読み出し手段で読み出された連続する各２行
の画素の各画素信号の差信号を導出する手段とを備え、
前記第２のリセット手段及び撮像開始手段の動作により
各２フィールド期間毎の前記他方の行の全画素の撮像開
始時点を一致させ、前記読み出し手段により連続する２
行の画素の信号を読み出し、差信号導出手段で連続する
各２行の画素信号の差信号を導出して、２フィールド期
間毎の前記他方の行の画素の読み出し開始以降の撮像時
間に蓄積された信号成分をキャンセルすることにより、
前記他方の行の全画素の撮像時間の終了時刻を前記一方
の行の画素の光信号蓄積期間の開始時点とすることによ
って、２フィールド期間毎の前記他方の行の全画素の撮
像時刻を一致させるように構成したことを特徴とする固
体撮像装置。