JP2556562B2 - エンジン制御装置 - Google Patents
エンジン制御装置Info
- Publication number
- JP2556562B2 JP2556562B2 JP63248962A JP24896288A JP2556562B2 JP 2556562 B2 JP2556562 B2 JP 2556562B2 JP 63248962 A JP63248962 A JP 63248962A JP 24896288 A JP24896288 A JP 24896288A JP 2556562 B2 JP2556562 B2 JP 2556562B2
- Authority
- JP
- Japan
- Prior art keywords
- rom
- program
- data
- address
- engine control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Combined Controls Of Internal Combustion Engines (AREA)
- Stored Programmes (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、マイクロコンピュータを用いた、ガソリン
エンジンなどの内燃機関の制御装置に係り、特に自動車
用のガソリンエンジンに好適なエンジン制御装置に関す
る。
エンジンなどの内燃機関の制御装置に係り、特に自動車
用のガソリンエンジンに好適なエンジン制御装置に関す
る。
［従来の技術］ マイクロコンピュータを用いたエンジン制御装置で
は、それが組合されるエンジンの特性や、それの経年変
化などに応じて、制御用のデータやプログラムを個々に
選択できることが望ましい。
は、それが組合されるエンジンの特性や、それの経年変
化などに応じて、制御用のデータやプログラムを個々に
選択できることが望ましい。
従来のエンジン制御装置では、例えば、特願昭62−33
356号の出願に係る発明で提案されているように、制御
装置自体の検査や、エンジンのマツチングなどに利用す
るため、外部からプログラムを読込み、それをRAM（ラ
ンダムアクセスメモリ）に格納し、制御を実行する方法
が知られている。
356号の出願に係る発明で提案されているように、制御
装置自体の検査や、エンジンのマツチングなどに利用す
るため、外部からプログラムを読込み、それをRAM（ラ
ンダムアクセスメモリ）に格納し、制御を実行する方法
が知られている。
［発明が解決しようとする課題］ 車輌に搭載される各種の部品は、温度や振動など厳し
い環境にさらされる。特に、エンジン制御装置に関して
は、耐振動性向上のため、ICの取付けに関しても、ソケ
ツトは使用できない。このことは、ROM（リードオンリ
メモリ）に関しても同様であり、制御装置の組立前に専
用機でプログラムが書き込まれ、基板に直接半田付けさ
れる。
い環境にさらされる。特に、エンジン制御装置に関して
は、耐振動性向上のため、ICの取付けに関しても、ソケ
ツトは使用できない。このことは、ROM（リードオンリ
メモリ）に関しても同様であり、制御装置の組立前に専
用機でプログラムが書き込まれ、基板に直接半田付けさ
れる。
一方、このようなエンジン制御装置では、プログラム
や制御データのアンマツチによる市場での不具合発生に
より、ROM内容を変更しなければならない場合がある。
そのため、従来技術では、一旦ROMを取外した後、再び
新しいROMを半田付けしなければならず、工数がかかる
上、半田付け部の信頼性が低下するという問題があつ
た。
や制御データのアンマツチによる市場での不具合発生に
より、ROM内容を変更しなければならない場合がある。
そのため、従来技術では、一旦ROMを取外した後、再び
新しいROMを半田付けしなければならず、工数がかかる
上、半田付け部の信頼性が低下するという問題があつ
た。
他方、上記した特願昭62−33356号の発明では、RAMに
プログラムを書き込み、実行するという手法であるた
め、検査やマツチングを目的にした場合は適するが、市
場での不具合によるROM内容変更には適しない。
プログラムを書き込み、実行するという手法であるた
め、検査やマツチングを目的にした場合は適するが、市
場での不具合によるROM内容変更には適しない。
本発明の目的は、ROM内容変更時、ROMを基板に直接半
田付けしたままで新しいプログラムのROMに対する書込
みが可能がエンジン制御装置を提供することにある。
田付けしたままで新しいプログラムのROMに対する書込
みが可能がエンジン制御装置を提供することにある。
［課題を解決するための手段］ 上記目的は、プログラム格納用のROMとして、通常用
いられているマスクROMと、この外に、Ｐ−ROM（電気的
にデータの消去と書込が可能なROM）とを用い、このと
き、マスクROMには、シリアル通信により外部から読み
込んだ第１のプログラムをRAMに格納するのに必要なプ
ログラムだけを書込んでおき、これにより、Ｐ−ROM
に、外部からシリアル通信によって新たなプログラムが
書込めるようにして達成される。
いられているマスクROMと、この外に、Ｐ−ROM（電気的
にデータの消去と書込が可能なROM）とを用い、このと
き、マスクROMには、シリアル通信により外部から読み
込んだ第１のプログラムをRAMに格納するのに必要なプ
ログラムだけを書込んでおき、これにより、Ｐ−ROM
に、外部からシリアル通信によって新たなプログラムが
書込めるようにして達成される。
CPU（演算処理装置）に内蔵されたマスクROMには、シ
リアル通信により外部から読み込んだ第１のプログラム
をRAMに格納し、それを実行させるのに必要なプログラ
ムだけが書込まれている。
リアル通信により外部から読み込んだ第１のプログラム
をRAMに格納し、それを実行させるのに必要なプログラ
ムだけが書込まれている。
そこで、CPUは、マスクROMに格納されているプログラ
ムにより、外部からのアクセスに応じてRAMに第１のプ
ログラムを格納する処理を実行したあと、このRAMに格
納された第１のプログラムを用いてＰ−ROMに第２のプ
ログラムを格納する処理を実行し、以後、このＰ−ROM
に格納された第２のプログラムを用いてエンジン制御用
データの作成処理を実行するのである。
ムにより、外部からのアクセスに応じてRAMに第１のプ
ログラムを格納する処理を実行したあと、このRAMに格
納された第１のプログラムを用いてＰ−ROMに第２のプ
ログラムを格納する処理を実行し、以後、このＰ−ROM
に格納された第２のプログラムを用いてエンジン制御用
データの作成処理を実行するのである。
従って、Ｐ−ROMを交換することなく、プログラムの
書き換えができ、特性変化などに適切な対応が可能にな
る。
書き換えができ、特性変化などに適切な対応が可能にな
る。
そして、このとき、本発明では、エンジン制御用デー
タの作成に必要な第２のプログラムをＰ−ROMに格納す
るのに必要な第１のプログラムは、その都度、RAMに書
込まれるようになっているので、搭載されるＰ−ROM
が、どのような種類のものであっても、その書込みに必
要なプログラム、つまり第１のプログラムは、搭載され
るＰ−ROMの種別に応じて任意に変更することができ、
従って、本発明によれば、異なった種別のＰ−ROMが搭
載されたときでも、マスクROMのプログラムを変えるこ
となく対応が可能になり、搭載されるＰ−ROMの種別を
問わず、常に容易に対応することができる。
タの作成に必要な第２のプログラムをＰ−ROMに格納す
るのに必要な第１のプログラムは、その都度、RAMに書
込まれるようになっているので、搭載されるＰ−ROM
が、どのような種類のものであっても、その書込みに必
要なプログラム、つまり第１のプログラムは、搭載され
るＰ−ROMの種別に応じて任意に変更することができ、
従って、本発明によれば、異なった種別のＰ−ROMが搭
載されたときでも、マスクROMのプログラムを変えるこ
となく対応が可能になり、搭載されるＰ−ROMの種別を
問わず、常に容易に対応することができる。
［実施例］ 以下、本発明によるエンジン制御装置について、図示
の実施例により詳細に説明する。
の実施例により詳細に説明する。
第１図は本発明の一実施例で、図において、１は各種
の演算，処理を行なうCPUであり、消去及び再書き込み
不可能なマスクROM6を内蔵している。２は上記CPU1が読
み込んで演算，処理を行なうためのプログラムあるいは
データを格納するためのROM。３はCPU1で演算，処理し
たデータを書き込みあるいは読み出しを行なうRAM。４
は各種センサの入力信号の取り込みや各種制御信号の出
力を行なうI/O。５はアドレスに従つて、各素子をアク
セスする信号を出力するデコーダ。上記CPU1,ROM2,RAM
3,I/O4は各々、アドレスバス7,データバス８で接続され
ている。上記構成にて、I/O4にはエンジンの回転を表わ
すための回転信号4a、エンジンに吸入される空気量を検
出するセンサからの入力信号である吸入空気量信号4bが
入力される。これら入力信号に基づいてCPU1では、エン
ジンへの燃料噴射量を演算する。演算結果から燃料噴射
制御信号4cをI/O4から出力する。エンジン制御における
基本制御の動作は上記の通りであるが、さらには入力，
出力を増加し、制御項目を追加することが可能である。
の演算，処理を行なうCPUであり、消去及び再書き込み
不可能なマスクROM6を内蔵している。２は上記CPU1が読
み込んで演算，処理を行なうためのプログラムあるいは
データを格納するためのROM。３はCPU1で演算，処理し
たデータを書き込みあるいは読み出しを行なうRAM。４
は各種センサの入力信号の取り込みや各種制御信号の出
力を行なうI/O。５はアドレスに従つて、各素子をアク
セスする信号を出力するデコーダ。上記CPU1,ROM2,RAM
3,I/O4は各々、アドレスバス7,データバス８で接続され
ている。上記構成にて、I/O4にはエンジンの回転を表わ
すための回転信号4a、エンジンに吸入される空気量を検
出するセンサからの入力信号である吸入空気量信号4bが
入力される。これら入力信号に基づいてCPU1では、エン
ジンへの燃料噴射量を演算する。演算結果から燃料噴射
制御信号4cをI/O4から出力する。エンジン制御における
基本制御の動作は上記の通りであるが、さらには入力，
出力を増加し、制御項目を追加することが可能である。
上記制御に必要なプログラムはROM2に格納されている
が、この実施例では、このROM2として以下のような特性
のものを使用している。すなわち、このROM2は、制御装
置の電源を遮断しても、その内容は消去されない上、動
作時も書き込みは不可能である。それは、通常ROM2のPG
M信号2aを電源電圧VCC（通常5V）,VPP信号2bをVCCとす
ることにより、このROM2は読み出し専用となり、書き込
みは出来ないからである。
が、この実施例では、このROM2として以下のような特性
のものを使用している。すなわち、このROM2は、制御装
置の電源を遮断しても、その内容は消去されない上、動
作時も書き込みは不可能である。それは、通常ROM2のPG
M信号2aを電源電圧VCC（通常5V）,VPP信号2bをVCCとす
ることにより、このROM2は読み出し専用となり、書き込
みは出来ないからである。
しかし、PGM信号2aをLowにした上で、VPP信号2bに12.
5V程度の電圧を加えると、このROM2はデータの書込みが
可能になるものである。なお、このような電気的にデー
タの消去と書込みが可能なROMを、ここではＰ−ROMと呼
ぶ。
5V程度の電圧を加えると、このROM2はデータの書込みが
可能になるものである。なお、このような電気的にデー
タの消去と書込みが可能なROMを、ここではＰ−ROMと呼
ぶ。
5aはROM2をデコーダ５がアクセスするためのデコード
信号となるCS信号で、このCS信号5aは読み出しあるいは
書き込みにかかわらず、ROM2をアクセスするときだけLo
wとなり、それ以外はHighを出力する。
信号となるCS信号で、このCS信号5aは読み出しあるいは
書き込みにかかわらず、ROM2をアクセスするときだけLo
wとなり、それ以外はHighを出力する。
1aはCPU1から出力されるROM2のモード切換信号であ
る。すなわち、このモード切換信号1aは通常Lowであ
り、NPNトランジスタ10とPNPトランジスタ11は共にOFF
し、VPP信号2bにかかる電圧はプルアツプ抵抗12によりV
CCとなる。また、NAND回路９の出力信号であるPGM信号2
aは、モード切換信号1aがLowであるため、Highとなつて
いる。
る。すなわち、このモード切換信号1aは通常Lowであ
り、NPNトランジスタ10とPNPトランジスタ11は共にOFF
し、VPP信号2bにかかる電圧はプルアツプ抵抗12によりV
CCとなる。また、NAND回路９の出力信号であるPGM信号2
aは、モード切換信号1aがLowであるため、Highとなつて
いる。
一方、ROM2へプログラムの書き込みを行なう場合は、
モード切換信号1aをHighにすれば、NPNトランジスタ10
及びPNPトランジスタ11が共にONし、VPP信号2bにはV
B（≒12.5V）の電圧がかかる。また、NAND回路９の出力
はCS信号5aと同じ出力となる。すなわち、5aはNOT回路1
3を介してNAND回路９に入力されるが、もう一方の入力
であるモード切換信号1aがHighのため、NOT回路13の出
力信号はさらに反転されて出力される。これにより、CS
信号5aがLow、すなわち、ROM2がアクセスされたとき、P
GM信号2aはLowとなり、ROM2は書き込みモードとなる。
書き込みモードでは、アドレスバス７で指定された番地
に、データバス８に出力されたデータが書き込まれる。
モード切換信号1aをHighにすれば、NPNトランジスタ10
及びPNPトランジスタ11が共にONし、VPP信号2bにはV
B（≒12.5V）の電圧がかかる。また、NAND回路９の出力
はCS信号5aと同じ出力となる。すなわち、5aはNOT回路1
3を介してNAND回路９に入力されるが、もう一方の入力
であるモード切換信号1aがHighのため、NOT回路13の出
力信号はさらに反転されて出力される。これにより、CS
信号5aがLow、すなわち、ROM2がアクセスされたとき、P
GM信号2aはLowとなり、ROM2は書き込みモードとなる。
書き込みモードでは、アドレスバス７で指定された番地
に、データバス８に出力されたデータが書き込まれる。
CPU1には外部とのシリアル通信を行なうための入出力
信号線が３本ある。1bは送受信のための基本クロツクと
なるSCIクロツク信号、1cは外部からデータが送信さ
れ、CPU1で受信するためのSCI受信信号、1dは外部へ送
信するSCI送信信号である。各々の信号のタイミング
は、上記した特願昭62−33356号の明細書に記載してい
る通りであり、先頭のビツトをスタートビツト、最後の
ビツトをストツプビツトとしている。
信号線が３本ある。1bは送受信のための基本クロツクと
なるSCIクロツク信号、1cは外部からデータが送信さ
れ、CPU1で受信するためのSCI受信信号、1dは外部へ送
信するSCI送信信号である。各々の信号のタイミング
は、上記した特願昭62−33356号の明細書に記載してい
る通りであり、先頭のビツトをスタートビツト、最後の
ビツトをストツプビツトとしている。
第２図は上記実施例におけるアドレス割付の一例を示
すアドレス割付表で、20はCPU1の内部の機能を切換える
ための各種レジスタのアドレスである。21はRAM3のアド
レス 22はROM2のアドレス 23はCPU1に内蔵されたマスクROM6のアドレス を示す。23aは、リセツトやSCI等の各種割込みが発生し
た時の飛び先アドレスを指定するためのベクターアドレ
スで、例えば、CPU1がリセツトされ、リセツト解除後、
このベクターアドレス から飛び先番地を読み込み、その番地へジヤンプし、所
定のルーチンの処理を行なう。割込み発生時も同様のシ
ーケンスで動作する。一方、22aはROM2に書き込まれた
プログラムを実行するための飛び先番地を指示する第２
のベクターアドレスである。すなわち、ある割込みが発
生し、その割込み処理ルーチンが、ROM2のアドレス22内
に割付けられている場合、マスクROM6内のベクターアド
レス23aに上記割込み処理ルーチンの先頭アドレスを入
れておく必要がある。この場合、プログラムが変つて
も、このルーチンの先頭アドレスは変更できないため、
汎用性に欠けてしまう。そこで、ベクターアドレス23a
にROM2内の第２のベクターアドレス22aの番地を入れて
おき、それから、所定のルーチンへジヤンプするように
すれば良い。第３図は、上記第２のベクターアドレスを
用いた場合の一実施例を示すフローチヤートである。例
えば、S1で最優先割込みであるNMIが発生したとき、S2
でベクターアドレス23a内の から飛び先番地を読み込み、そのアドレスである第２の
ブクターアドレスへジヤンプする。尚、S1,S2はハード
ウエアのシーケンスで決まるものであり、ソフトウエア
では変更できない。S3では第２のベクターアドレスでの
処理内容を示している。ここでは、所定の処理ルーチン
へジヤンプする命令であり、NMIルーチンの先頭番地へ
ジヤンプし、S4でNMIルーチンの処理を実行する。処理
終了後、S5で割込みから復帰し、割込み前の処理を続行
する。
すアドレス割付表で、20はCPU1の内部の機能を切換える
ための各種レジスタのアドレスである。21はRAM3のアド
レス 22はROM2のアドレス 23はCPU1に内蔵されたマスクROM6のアドレス を示す。23aは、リセツトやSCI等の各種割込みが発生し
た時の飛び先アドレスを指定するためのベクターアドレ
スで、例えば、CPU1がリセツトされ、リセツト解除後、
このベクターアドレス から飛び先番地を読み込み、その番地へジヤンプし、所
定のルーチンの処理を行なう。割込み発生時も同様のシ
ーケンスで動作する。一方、22aはROM2に書き込まれた
プログラムを実行するための飛び先番地を指示する第２
のベクターアドレスである。すなわち、ある割込みが発
生し、その割込み処理ルーチンが、ROM2のアドレス22内
に割付けられている場合、マスクROM6内のベクターアド
レス23aに上記割込み処理ルーチンの先頭アドレスを入
れておく必要がある。この場合、プログラムが変つて
も、このルーチンの先頭アドレスは変更できないため、
汎用性に欠けてしまう。そこで、ベクターアドレス23a
にROM2内の第２のベクターアドレス22aの番地を入れて
おき、それから、所定のルーチンへジヤンプするように
すれば良い。第３図は、上記第２のベクターアドレスを
用いた場合の一実施例を示すフローチヤートである。例
えば、S1で最優先割込みであるNMIが発生したとき、S2
でベクターアドレス23a内の から飛び先番地を読み込み、そのアドレスである第２の
ブクターアドレスへジヤンプする。尚、S1,S2はハード
ウエアのシーケンスで決まるものであり、ソフトウエア
では変更できない。S3では第２のベクターアドレスでの
処理内容を示している。ここでは、所定の処理ルーチン
へジヤンプする命令であり、NMIルーチンの先頭番地へ
ジヤンプし、S4でNMIルーチンの処理を実行する。処理
終了後、S5で割込みから復帰し、割込み前の処理を続行
する。
上記のような構成とすれば、第２のベクターアドレス
22aは書き換え可能であるため、汎用性が保たれる。
22aは書き換え可能であるため、汎用性が保たれる。
次に、ROM2への書き込みを行なう処理について説明す
る。
る。
第４図はリセツトルーチンの処理を示すフローチヤー
トである。S11でSCIのポートの初期設定を行ない、SCI
を可能とする。次にS12でRAM3内の所定のアドレスのデ
ータR1をリセツトする。S13で、第２のベクターアドレ
スへジヤンプする。上記S11〜S13はマスクROM6内のプロ
グラムである。S14では、割込待ちの状態を維持する。
トである。S11でSCIのポートの初期設定を行ない、SCI
を可能とする。次にS12でRAM3内の所定のアドレスのデ
ータR1をリセツトする。S13で、第２のベクターアドレ
スへジヤンプする。上記S11〜S13はマスクROM6内のプロ
グラムである。S14では、割込待ちの状態を維持する。
第５図はシリアル通信の受信割込みが発生したときの
処理を示すフローチャートで、特にRAM3へ第１のプログ
ラムを書込む動作を示したものである。
処理を示すフローチャートで、特にRAM3へ第１のプログ
ラムを書込む動作を示したものである。
ここで、この第１のプログラムとは、外部からシリア
ル通信により、エンジン制御用データの作成に使用され
るプログラム（第２のプログラム）をROM2に格納するの
に必要なプログラムのことである。
ル通信により、エンジン制御用データの作成に使用され
るプログラム（第２のプログラム）をROM2に格納するの
に必要なプログラムのことである。
SCIの割込みが発生したら、S21でRAM2内のあるアドレ
スの内容R2の所定のビツトであるProg flagが１か否か
を確認する。このフラグは現在プログラムをRAM3へ書き
込むモードか否かの判定に使う。
スの内容R2の所定のビツトであるProg flagが１か否か
を確認する。このフラグは現在プログラムをRAM3へ書き
込むモードか否かの判定に使う。
Prog flag＝０の場合は、S22で受信データを読込む。
その後、S23でR1内のflag ROMが１か否かの判定を行な
う。flag ROMは、現在ROM2へのプログラム書き込みを行
なつていることを示すフラグである。flag ROMが１の場
合は、RAM3に既にROM2への書き込み用のプログラムが書
き込まれた後とみなし、S29でそのプログラムを実行す
る。S23でflag ROM＝０の場合、SCIの割込みが初めてと
見做し、その初めての受信データにはRAM3へのプログラ
ム書き込みモードや、ROM2への書き込みモードであるこ
とを示すデータであるという意味を持たせることにす
る。S24では、その最初の受信データがROM書き込みモー
ドであるか否か確認する。ROM書き込みモードの場合はS
28でflag ROMを１にし、一旦割込み処理を終了する。そ
うでない場合、S25でRAM3へのプログラム書き込みモー
ドか否かの確認を行なう。そうでない場合は、他のモー
ドであるということで、前記第２のベクターアドレスへ
ジヤンプし、所定の処理を行なう。但し、この場合のみ
は、ROM2にすでに所定のプログラムが入つているという
前提がある。S25でプログラム書き込みモードと判定さ
れたら、S27でProg flagを１にして、割込み処理を終了
する。
その後、S23でR1内のflag ROMが１か否かの判定を行な
う。flag ROMは、現在ROM2へのプログラム書き込みを行
なつていることを示すフラグである。flag ROMが１の場
合は、RAM3に既にROM2への書き込み用のプログラムが書
き込まれた後とみなし、S29でそのプログラムを実行す
る。S23でflag ROM＝０の場合、SCIの割込みが初めてと
見做し、その初めての受信データにはRAM3へのプログラ
ム書き込みモードや、ROM2への書き込みモードであるこ
とを示すデータであるという意味を持たせることにす
る。S24では、その最初の受信データがROM書き込みモー
ドであるか否か確認する。ROM書き込みモードの場合はS
28でflag ROMを１にし、一旦割込み処理を終了する。そ
うでない場合、S25でRAM3へのプログラム書き込みモー
ドか否かの確認を行なう。そうでない場合は、他のモー
ドであるということで、前記第２のベクターアドレスへ
ジヤンプし、所定の処理を行なう。但し、この場合のみ
は、ROM2にすでに所定のプログラムが入つているという
前提がある。S25でプログラム書き込みモードと判定さ
れたら、S27でProg flagを１にして、割込み処理を終了
する。
S21でProg flag＝１が確認されたら、現在RAM3へのプ
ログラム書き込みモードであるから、以下、RAM3へ受信
データを格納していく手順を示している。S30でStart f
lagの状態を確認する。Start flagはRAM3へのプログラ
ム書き込みモードが始まつて、初めての受信データか否
かの判定を行なうためのフラグである。Start flaf＝０
の場合、RAM3へ格納する先頭番地をS31で指定し、S32で
Start flagを１にする。尚、プログム書き込みのモード
時、最初のデータは、以後送信されてくるデータの数を
表わすデータであり、一旦、所定の番地へ格納した後、
データを送信してくる度にデクリメントする。S33で
は、その送信データ数のデータを先頭番地に格納し、１
だけデクリメントし、S34でその内容の確認を行なう。
もし、先頭番地の内容が０だつたら、プログラムの送信
は終了したとして、Prog flag及びStart flagを０にす
る（S35）。S36で送信してきたデータを格納する番地を
イクリメントし、S37で受信データを読み込み、上記番
地へデータを格納する（S38）。
ログラム書き込みモードであるから、以下、RAM3へ受信
データを格納していく手順を示している。S30でStart f
lagの状態を確認する。Start flagはRAM3へのプログラ
ム書き込みモードが始まつて、初めての受信データか否
かの判定を行なうためのフラグである。Start flaf＝０
の場合、RAM3へ格納する先頭番地をS31で指定し、S32で
Start flagを１にする。尚、プログム書き込みのモード
時、最初のデータは、以後送信されてくるデータの数を
表わすデータであり、一旦、所定の番地へ格納した後、
データを送信してくる度にデクリメントする。S33で
は、その送信データ数のデータを先頭番地に格納し、１
だけデクリメントし、S34でその内容の確認を行なう。
もし、先頭番地の内容が０だつたら、プログラムの送信
は終了したとして、Prog flag及びStart flagを０にす
る（S35）。S36で送信してきたデータを格納する番地を
イクリメントし、S37で受信データを読み込み、上記番
地へデータを格納する（S38）。
以上の処理により、RAM3に対する第１のプログラムの
書込を得ることができる。
書込を得ることができる。
なお、このときに必要なプログラムは、CPU1内のマス
クROM6に格納してある。
クROM6に格納してある。
次に、第６図は、以上のようにして、RAM6に書込まれ
た第１のプログラムを用いて、CPU1により実行され、外
部からシリアル通信により第２のプログラム、すなわ
ち、エンジン制御用データの作成に使用されるプログラ
ムをROM2に格納するのに必要な処理を示すフローチャー
トである。
た第１のプログラムを用いて、CPU1により実行され、外
部からシリアル通信により第２のプログラム、すなわ
ち、エンジン制御用データの作成に使用されるプログラ
ムをROM2に格納するのに必要な処理を示すフローチャー
トである。
まず、この第６図でも、上記したRAM3への第１のプロ
グラムの書込みの場合と同様、最初の送信データは、以
後送信されてくるデータ数を示している。S40でROM書き
込みモードとして最初のデータか否かの判定を行なうfl
ag Sの状態を確認し、０の場合、最初のデータとして、
S41で受信データをRAM3内のR2の番地へ格納し、S42でRO
Mの先頭番地を指定し、S43でflag Sを１にして、割込み
処理を終了する。S40で２回目以降のデータであること
を確認したら、S44でR2の内容をデクリメントして、S45
でR2が０か否かを確認する。R2＝０の場合はROM書き込
みのデータの受信が終了したことを示すため、S46でfla
g ROMとflag Sを０にする。S47ではROM2への格納番地を
インクリメントし、S48でモード切換信号1aをHighにす
る。これにより、前記したように、ROM2は書き込みモー
ドになる。S49では受信データを格納番地へ書き込み、S
50で、所定時間書き込みを繰り返す。書き込み終了後、
S51でモード切換信号1aをLowにして、ROM2のモードを通
常モードとする。S52では、正常に書き込まれたことを
確認するため、格納した番地のデータを読み込み、受信
データと同じであることを確認する。異なる場合は、S4
8に戻つて再び書き込みを行う。S53でデータが同じであ
ることを確認したら、S54で外部機器へ受信データの書
き込みが終了したことを送信し、処理を終了する。外部
機器では、ROM書き込み終了のデータが送信されてきた
ら、次の書き込みデータを送信する。
グラムの書込みの場合と同様、最初の送信データは、以
後送信されてくるデータ数を示している。S40でROM書き
込みモードとして最初のデータか否かの判定を行なうfl
ag Sの状態を確認し、０の場合、最初のデータとして、
S41で受信データをRAM3内のR2の番地へ格納し、S42でRO
Mの先頭番地を指定し、S43でflag Sを１にして、割込み
処理を終了する。S40で２回目以降のデータであること
を確認したら、S44でR2の内容をデクリメントして、S45
でR2が０か否かを確認する。R2＝０の場合はROM書き込
みのデータの受信が終了したことを示すため、S46でfla
g ROMとflag Sを０にする。S47ではROM2への格納番地を
インクリメントし、S48でモード切換信号1aをHighにす
る。これにより、前記したように、ROM2は書き込みモー
ドになる。S49では受信データを格納番地へ書き込み、S
50で、所定時間書き込みを繰り返す。書き込み終了後、
S51でモード切換信号1aをLowにして、ROM2のモードを通
常モードとする。S52では、正常に書き込まれたことを
確認するため、格納した番地のデータを読み込み、受信
データと同じであることを確認する。異なる場合は、S4
8に戻つて再び書き込みを行う。S53でデータが同じであ
ることを確認したら、S54で外部機器へ受信データの書
き込みが終了したことを送信し、処理を終了する。外部
機器では、ROM書き込み終了のデータが送信されてきた
ら、次の書き込みデータを送信する。
従つて、この実施例によれば、シリアル通信を使つ
て、ROM2へプログラムを書き込むことが可能になり、市
場などでプログラムやデータにアンマツチングを生じな
いときでも容易に、しかも充分に対応することができ
る。
て、ROM2へプログラムを書き込むことが可能になり、市
場などでプログラムやデータにアンマツチングを生じな
いときでも容易に、しかも充分に対応することができ
る。
［発明の効果］ 本発明によれば、エンジン制御における市場での不具
合対策としてROM内容を変更する際、新しいROMに交換す
ることなく、ROMを基板に直接半田付けしたままROM書き
込みが可能となるため、ROM内容変更時の工数を大幅に
低減できる効果がある。さらには、再度半田付けをする
必要がないため、再半田付けによる信頼性の低下をなく
すことができるという効果がある。
合対策としてROM内容を変更する際、新しいROMに交換す
ることなく、ROMを基板に直接半田付けしたままROM書き
込みが可能となるため、ROM内容変更時の工数を大幅に
低減できる効果がある。さらには、再度半田付けをする
必要がないため、再半田付けによる信頼性の低下をなく
すことができるという効果がある。
第１図は本発明の一実施例を示す構成図、第２図はアド
レス割付図、第３図は第２図のベクターアドレスを用い
た実施例の動作を示すフローチヤート、第４図はリセツ
ト時の処理を示すフローチヤート、第５図はシリアル通
信を用いてRAM3へプログラムを書き込む処理を示すフロ
ーチヤート、第６図はROM2へプログラムを書き込む処理
を示すフローチヤートである。 １……CPU、２……ROM、３……RAM、４……I/O、５……
デコーダ、６……マスクROM、７……アドレスバス、８
……データバス、９……NAND回路、10……NPNトランジ
スタ、11……PNPトランジスタ、12……プルアツプ抵
抗、13……NOT回路、1a……モード切換信号、2a……PGM
信号、2b……VPP信号、5a……CS信号、1b……SCIクロツ
ク信号、1c……SCI受信信号、1d……SCI送信信号、20…
…各種レジスタのアドレス、21……RAM3のアドレス、22
……ROM2のアドレス、23……マスクROM6のアドレス、22
a……第２のベクターアドレス、23a……ベクターアドレ
ス、4a……回転信号、4b……吸入空気量信号、4c……燃
料噴射制御信号。
レス割付図、第３図は第２図のベクターアドレスを用い
た実施例の動作を示すフローチヤート、第４図はリセツ
ト時の処理を示すフローチヤート、第５図はシリアル通
信を用いてRAM3へプログラムを書き込む処理を示すフロ
ーチヤート、第６図はROM2へプログラムを書き込む処理
を示すフローチヤートである。 １……CPU、２……ROM、３……RAM、４……I/O、５……
デコーダ、６……マスクROM、７……アドレスバス、８
……データバス、９……NAND回路、10……NPNトランジ
スタ、11……PNPトランジスタ、12……プルアツプ抵
抗、13……NOT回路、1a……モード切換信号、2a……PGM
信号、2b……VPP信号、5a……CS信号、1b……SCIクロツ
ク信号、1c……SCI受信信号、1d……SCI送信信号、20…
…各種レジスタのアドレス、21……RAM3のアドレス、22
……ROM2のアドレス、23……マスクROM6のアドレス、22
a……第２のベクターアドレス、23a……ベクターアドレ
ス、4a……回転信号、4b……吸入空気量信号、4c……燃
料噴射制御信号。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 毛利 康典 茨城県勝田市大字高場2520番地 株式会 社日立製作所佐和工場内 (56)参考文献 特開 昭55−157004（ＪＰ，Ａ) 特開 昭60−244650（ＪＰ，Ａ) 特開 昭61−16302（ＪＰ，Ａ) 特開 昭63−195357（ＪＰ，Ａ)
Claims (3)
- 【請求項１】データ格納用のRAMと、プログラム格納用
のROMと、このROMに格納されたプログラムに従ってデー
タの演算処理を行なう演算処理装置とを備え、エンジン
の運転状態を表わす少なくとも１のデータを上記プログ
ラムに従って演算処理し、エンジン制御用のデータを作
成する方式のエンジン制御装置において、 上記プログラム格納用ROMとして、マスクROMと、電気的
にデータの書込が可能になるＰ−ROMとを設け、 上記マスクROMには、外部から第１のプログラムを読み
込んで上記RAMに格納する処理に必要なプログラムを格
納しておき、 上記演算処理装置は、 外部からのアクセスに応じて、まず、上記マスクROMに
格納されているプログラムを用い、外部から第１のプロ
グラムを読み込んで上記RAMに格納する処理を実行し、 次いで、上記RAMに格納された第１のプログラムを用
い、外部から第２のプログラムを読み込んで上記Ｐ−RO
Mに格納する処理を実行し、 以後、このＰ−ROMに格納された第２のプログラムを用
い、上記エンジン制御用データの作成処理を実行するよ
うに構成されていることを特徴とするエンジン制御装
置。 - 【請求項２】請求項１の発明において、上記Ｐ−ROMの
読出しと書込みのモードの切換えが、上記演算処理装置
の命令で制御されるように構成したことを特徴とするエ
ンジン制御装置。 - 【請求項３】請求項１の発明において、上記Ｐ−ROMの
所定のアドレスに、第２のベクターアドレスが設けられ
ていることを特徴とするエンジン制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63248962A JP2556562B2 (ja) | 1988-10-04 | 1988-10-04 | エンジン制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63248962A JP2556562B2 (ja) | 1988-10-04 | 1988-10-04 | エンジン制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0299746A JPH0299746A (ja) | 1990-04-11 |
| JP2556562B2 true JP2556562B2 (ja) | 1996-11-20 |
Family
ID=17185990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63248962A Expired - Fee Related JP2556562B2 (ja) | 1988-10-04 | 1988-10-04 | エンジン制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2556562B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19755958B4 (de) * | 1997-07-24 | 2008-06-19 | Mitsubishi Denki K.K. | Verfahren zum Aktualisieren eines Kraftfahrzeugsteuerprogramms und Aktualisierungseinrichtung für eine Kraftfahrzeugsteuerung |
| DE19755977B4 (de) * | 1997-07-24 | 2008-10-16 | Mitsubishi Denki K.K. | Aktualisierungsgerät und -verfahren für eine Kraftfahrzeugsteuereinrichtung |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3109413B2 (ja) * | 1995-07-31 | 2000-11-13 | 株式会社デンソー | 機械制御装置 |
| US6275911B1 (en) | 1996-09-20 | 2001-08-14 | Denso Corporation | Memory writing device for an electronic device |
| US6144887A (en) * | 1996-12-09 | 2000-11-07 | Denso Corporation | Electronic control unit with reset blocking during loading |
| JPH1115668A (ja) * | 1997-06-23 | 1999-01-22 | Brother Ind Ltd | データ格納方法及び装置 |
| JP6148838B2 (ja) * | 2012-09-21 | 2017-06-14 | 株式会社ケーヒン | 車両の電子制御ユニット及びそのデータ調整システム |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55157004A (en) * | 1979-05-25 | 1980-12-06 | Hitachi Ltd | Digital control unit for automobile |
| JPS60244650A (ja) * | 1984-05-17 | 1985-12-04 | Japan Electronic Control Syst Co Ltd | 自動車用制御装置 |
| DE3419559A1 (de) * | 1984-05-25 | 1985-11-28 | Robert Bosch Gmbh, 7000 Stuttgart | Steuervorrichtung fuer funktionen im kraftfahrzeug |
| JPS63195357A (ja) * | 1987-02-07 | 1988-08-12 | Diesel Kiki Co Ltd | 電子制御式燃料噴射装置 |
-
1988
- 1988-10-04 JP JP63248962A patent/JP2556562B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19755958B4 (de) * | 1997-07-24 | 2008-06-19 | Mitsubishi Denki K.K. | Verfahren zum Aktualisieren eines Kraftfahrzeugsteuerprogramms und Aktualisierungseinrichtung für eine Kraftfahrzeugsteuerung |
| DE19755977B4 (de) * | 1997-07-24 | 2008-10-16 | Mitsubishi Denki K.K. | Aktualisierungsgerät und -verfahren für eine Kraftfahrzeugsteuereinrichtung |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0299746A (ja) | 1990-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100317593B1 (ko) | 차량용제어장치 | |
| JP2556562B2 (ja) | エンジン制御装置 | |
| US4095268A (en) | System for stopping and restarting the operation of a data processor | |
| JPH06187143A (ja) | 電子装置 | |
| KR100317594B1 (ko) | 차량용 제어장치 | |
| JP2004310221A (ja) | データ書換方法及び電子制御装置 | |
| JP3937598B2 (ja) | 電子制御装置 | |
| US6182190B1 (en) | Automobile controller | |
| KR100280590B1 (ko) | 전자 장치 | |
| US6430673B1 (en) | Motor vehicle control unit having a processor providing a first and second chip select for use in a first and second operating mode respectively | |
| JPH07239777A (ja) | ワンチップマイクロコンピュータを具える電子制御装置及びその制御データ記憶方法 | |
| JPH08319880A (ja) | 車輌の制御方法 | |
| JP2004287712A (ja) | 電子装置 | |
| JPH0430060B2 (ja) | ||
| JP2001154701A (ja) | 電子制御装置 | |
| JP2001147863A (ja) | フラッシュメモリ書き替え装置 | |
| JP2572083B2 (ja) | 材料試験機 | |
| JPH06222917A (ja) | 電子装置 | |
| JPH05143315A (ja) | フアームウエアのバージヨンアツプ方法 | |
| JPH11175332A (ja) | プログラム修正装置 | |
| JPH07119538A (ja) | エンジン制御装置 | |
| JP3670128B2 (ja) | ナビゲーション装置 | |
| JPH11229953A (ja) | エンジン制御装置 | |
| JP2001318907A (ja) | フラッシュメモリ内蔵マイクロコンピュータ | |
| JPH05324341A (ja) | プログラム書替え可能な端末装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |