JP2557546B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2557546B2 JP2557546B2 JP2086715A JP8671590A JP2557546B2 JP 2557546 B2 JP2557546 B2 JP 2557546B2 JP 2086715 A JP2086715 A JP 2086715A JP 8671590 A JP8671590 A JP 8671590A JP 2557546 B2 JP2557546 B2 JP 2557546B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- substrate
- growth
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/82—Heterojunctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2902—Materials being Group IVA materials
- H10P14/2905—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
- H10P14/3221—Arsenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3242—Structure
- H10P14/3244—Layer structure
- H10P14/3248—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
- H10P14/3418—Phosphides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
- H10P14/3421—Arsenides
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/933—Germanium or silicon or Ge-Si on III-V
Landscapes
- Recrystallisation Techniques (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置の製造方法に関し、特に、Si基
板上あるいはSi層上に形成した化合物半導体層を有する
半導体装置の製造方法に関するものである。
板上あるいはSi層上に形成した化合物半導体層を有する
半導体装置の製造方法に関するものである。
第４図は例えば、ジャパニーズ ジャーナル オブ
アプライド フィジックス 1986年789頁〜791頁「Si基
板上のGaAsの成長に対する基板のオフセット角の効果」
（Japanese Journal of Applied Physics Vol.25 Septe
mber,1986,1789−1791 Effects of the Substrate Off
set Angle on The Growth of GaAs on Si Substrate"）
に示された、Si基板上にGaAs（ヒ化ガリウム）層を成長
する方法における主要工程断面図を示したものである。
アプライド フィジックス 1986年789頁〜791頁「Si基
板上のGaAsの成長に対する基板のオフセット角の効果」
（Japanese Journal of Applied Physics Vol.25 Septe
mber,1986,1789−1791 Effects of the Substrate Off
set Angle on The Growth of GaAs on Si Substrate"）
に示された、Si基板上にGaAs（ヒ化ガリウム）層を成長
する方法における主要工程断面図を示したものである。
図において、１は（100）面から＜011＞方向へ数度オ
フした面方位をもつSi基板、２は低温（400℃）で成長
したGaAs層、４は高温（700℃）で成長したGaAs層であ
る。
フした面方位をもつSi基板、２は低温（400℃）で成長
したGaAs層、４は高温（700℃）で成長したGaAs層であ
る。
次に製造方法について説明する。
まず、Si基板１を水素（H2）雰囲気中で900℃以上に
保持し、表面のクリーニングを行う（第４図（ａ））。
次に表面クリーニングしたSi基板１を冷却し、その上に
MOCVD法により約400℃でGaAs層を100Å程度成長する
（第４図（ｂ））。その後、さらにSi基板１を700℃ま
で昇温し（第４図（ｃ））、低温成長GaAs層２上にMOCV
D法によりGaAs層４を２μｍ程度成長する（第４図
（ｄ））。
保持し、表面のクリーニングを行う（第４図（ａ））。
次に表面クリーニングしたSi基板１を冷却し、その上に
MOCVD法により約400℃でGaAs層を100Å程度成長する
（第４図（ｂ））。その後、さらにSi基板１を700℃ま
で昇温し（第４図（ｃ））、低温成長GaAs層２上にMOCV
D法によりGaAs層４を２μｍ程度成長する（第４図
（ｄ））。
ところで、Si基板上のGaAs層に代表される異種基板上
の結晶成長においては、SiとGaAsの格子定数の違いや面
方位依存性から生じるミスフィットレスによりGaAsの３
次元成長が起こり易いという欠点がある。低温（〜400
℃）でのGaAs層の成長は、結晶の質は悪いが、この成長
の面方位依存性や格子定数差などから生じるミスフィッ
トストレスなどによる結晶の３次元化を抑える働きがあ
る。すなわち低温成長では化学非平衡の状態で結晶成長
が進むために面方位依存性や３次元化が起こりにくく、
Si基板１上に平坦な２次元のGaAs結晶２が得やすい。従
って、まず、低温でGaAs層２を薄く形成してSi基板表面
を平坦化し、その後、高温でGaAs層を成長するとカバレ
ッジの良い高品質のGaAs層４が形成できる。
の結晶成長においては、SiとGaAsの格子定数の違いや面
方位依存性から生じるミスフィットレスによりGaAsの３
次元成長が起こり易いという欠点がある。低温（〜400
℃）でのGaAs層の成長は、結晶の質は悪いが、この成長
の面方位依存性や格子定数差などから生じるミスフィッ
トストレスなどによる結晶の３次元化を抑える働きがあ
る。すなわち低温成長では化学非平衡の状態で結晶成長
が進むために面方位依存性や３次元化が起こりにくく、
Si基板１上に平坦な２次元のGaAs結晶２が得やすい。従
って、まず、低温でGaAs層２を薄く形成してSi基板表面
を平坦化し、その後、高温でGaAs層を成長するとカバレ
ッジの良い高品質のGaAs層４が形成できる。
従来のSi基板上へのGaAs成長法は以上のように構成さ
れており、Si基板１上に平坦なGaAs層４を形成するため
の工夫は成されているが、GaAsの異常成長の抑制効果は
まだまだ低く、形成されたGaAs結晶の（100）面には、
なお第５図（参考写真参照）に示すようにGaAsの異常成
長が見られる。図において、4aはGaAs層４の（100）
面、13はピットでこの周りにGaAsの異常成長が見られ
る。
れており、Si基板１上に平坦なGaAs層４を形成するため
の工夫は成されているが、GaAsの異常成長の抑制効果は
まだまだ低く、形成されたGaAs結晶の（100）面には、
なお第５図（参考写真参照）に示すようにGaAsの異常成
長が見られる。図において、4aはGaAs層４の（100）
面、13はピットでこの周りにGaAsの異常成長が見られ
る。
このように、Si基板１上にゴミその他の欠陥（ピッ
ト）があると、これらが核となり、この周囲にGaAsの異
常成長が生じる。第６図（ａ）はSi基板１上に低温及び
高温で順次GaAsを成長させた直後におけるSi基板表面の
欠陥の周りでのGaAsの異常成長を示す平面図、第６図
（ｂ）は同図（ａ）のVI b−VI b断面を示す図である。
図において、第４図と同一符号は同一部分を示し、4aは
高温成長GaAs層４の（100）面、4bは高温成長GaAs層４
の（111）面、13はピット、1aは表面に露出しているSi
（100）面である。図に示すように、（100）面から＜01
1＞方向に数度オフしたSi基板上には（100）面のGaAs層
4aが成長するが、Siの表面に欠陥があるとその欠陥部で
はGaAsの成長は起こりにくく、欠陥の周りでGaAs（11
1）面4bの成長が盛んに起こり、結果として、異常成長
したGaAsの（111）面に囲まれた溝13ができる。
ト）があると、これらが核となり、この周囲にGaAsの異
常成長が生じる。第６図（ａ）はSi基板１上に低温及び
高温で順次GaAsを成長させた直後におけるSi基板表面の
欠陥の周りでのGaAsの異常成長を示す平面図、第６図
（ｂ）は同図（ａ）のVI b−VI b断面を示す図である。
図において、第４図と同一符号は同一部分を示し、4aは
高温成長GaAs層４の（100）面、4bは高温成長GaAs層４
の（111）面、13はピット、1aは表面に露出しているSi
（100）面である。図に示すように、（100）面から＜01
1＞方向に数度オフしたSi基板上には（100）面のGaAs層
4aが成長するが、Siの表面に欠陥があるとその欠陥部で
はGaAsの成長は起こりにくく、欠陥の周りでGaAs（11
1）面4bの成長が盛んに起こり、結果として、異常成長
したGaAsの（111）面に囲まれた溝13ができる。
また、Si基板上にGaAs層を成長する場合、SiとGaAsと
は熱膨張係数の差は２倍以上ある（Si;2.4×10
-6〔K-1〕,GaAs;5.7×10-6〔K-1〕）ので、形成後のGaA
s層の内部には１×109〜２×109dyn・cm-2程度の熱スト
レスが残留し、基板が湾曲する。しかもこのストレスの
大きさはGaAs層４の破断強度に極めて近く、この熱スト
レスが上記GaAsの盛り上がり成長周囲に集中すると、こ
れが引き金となって容易にGaAs層にクラックが発生して
しまうという問題があり、これが半導体装置作製の際の
性能，歩留りを著しく下げていた。第６図（ｃ）は第６
図（ｂ）の状態からしばらく経って温度が低下し、Siと
GaAsの熱膨張係数の差により基板が湾曲しピット13部分
にクラック14が発生した様子を示している。従って、こ
のようなGaAs基板表面のピット13部分でのGaAs内の残留
ストレスの集中を低減し、クラックの発生を防止する為
には、GaAs層４の厚みは少なくとも3.0μｍ以下にして
おかなければならないという制約があった。
は熱膨張係数の差は２倍以上ある（Si;2.4×10
-6〔K-1〕,GaAs;5.7×10-6〔K-1〕）ので、形成後のGaA
s層の内部には１×109〜２×109dyn・cm-2程度の熱スト
レスが残留し、基板が湾曲する。しかもこのストレスの
大きさはGaAs層４の破断強度に極めて近く、この熱スト
レスが上記GaAsの盛り上がり成長周囲に集中すると、こ
れが引き金となって容易にGaAs層にクラックが発生して
しまうという問題があり、これが半導体装置作製の際の
性能，歩留りを著しく下げていた。第６図（ｃ）は第６
図（ｂ）の状態からしばらく経って温度が低下し、Siと
GaAsの熱膨張係数の差により基板が湾曲しピット13部分
にクラック14が発生した様子を示している。従って、こ
のようなGaAs基板表面のピット13部分でのGaAs内の残留
ストレスの集中を低減し、クラックの発生を防止する為
には、GaAs層４の厚みは少なくとも3.0μｍ以下にして
おかなければならないという制約があった。
また、第７図（ａ），（ｂ）はこのようなSi基板の表
面欠陥の周りでのGaAsの異常盛り上がり成長の様子，及
びこの異常成長部でのクラック発生の様子を示した結晶
写真（参考写真参照）を描いたものであり、第６図と同
一符号は同一部分を示している。図に示すようにGaAs層
のピット13部分を通ってクラックが発生していることが
よく判る。
面欠陥の周りでのGaAsの異常盛り上がり成長の様子，及
びこの異常成長部でのクラック発生の様子を示した結晶
写真（参考写真参照）を描いたものであり、第６図と同
一符号は同一部分を示している。図に示すようにGaAs層
のピット13部分を通ってクラックが発生していることが
よく判る。
この発明は上記のような問題点を解消するためになさ
れたもので、GaAs層の盛り上がり成長をなくし、表面欠
陥を少なくするとともに、GaAs厚みが５μｍを越えても
クラックの発生しないSi基板上に形成された化合物半導
体層を有する半導体装置の製造方法を得ることを目的と
する。
れたもので、GaAs層の盛り上がり成長をなくし、表面欠
陥を少なくするとともに、GaAs厚みが５μｍを越えても
クラックの発生しないSi基板上に形成された化合物半導
体層を有する半導体装置の製造方法を得ることを目的と
する。
半導体装置の製造方法は、Si基板あるいはSi層上に単
層あるいは多層の化合物半導体層を有する半導体装置を
製造する半導体装置の製造方法において、化合物半導体
の単結晶成長温度よりも低い温度で多結晶となるように
形成されたAlAs層でSi基板あるいはSi層の表面を覆う第
１の工程と、化合物半導体の単結晶成長温度よりも低い
温度で多結晶となるように形成されたGaAs層をAlAs層の
表面上に積層する第２の工程と、その通常の単結晶成長
温度で化合物半導体層をGaAs層の表面上に形成する第３
の工程とを備え、これらの各工程をMOCVD法で行ったも
のである。
層あるいは多層の化合物半導体層を有する半導体装置を
製造する半導体装置の製造方法において、化合物半導体
の単結晶成長温度よりも低い温度で多結晶となるように
形成されたAlAs層でSi基板あるいはSi層の表面を覆う第
１の工程と、化合物半導体の単結晶成長温度よりも低い
温度で多結晶となるように形成されたGaAs層をAlAs層の
表面上に積層する第２の工程と、その通常の単結晶成長
温度で化合物半導体層をGaAs層の表面上に形成する第３
の工程とを備え、これらの各工程をMOCVD法で行ったも
のである。
この発明における半導体装置の製造方法は、Si基板あ
るいはSi層上に化合物半導体層を形成する際に、まず化
合物半導体の単結晶成長温度よりも低い温度で多結晶と
なるように形成されたAlAs層でSi基板あるいはSi層の表
面を覆い、このAlAs層の表面上に化合物半導体の単結晶
成長温度よりも低い温度で多結晶となるようにGaAs層を
積層し、その後化合物半導体層をその通常の単結晶成長
温度でGaAs層の表面上に形成し、これらの各工程をMOCV
D法で行うことにより、化合物半導体層の成長の表面に
おける異常成長をなくし、表面欠陥を著しく向上させ、
半導体装置の性能、歩留りを向上させるとともにクラッ
クの発生を抑制する。
るいはSi層上に化合物半導体層を形成する際に、まず化
合物半導体の単結晶成長温度よりも低い温度で多結晶と
なるように形成されたAlAs層でSi基板あるいはSi層の表
面を覆い、このAlAs層の表面上に化合物半導体の単結晶
成長温度よりも低い温度で多結晶となるようにGaAs層を
積層し、その後化合物半導体層をその通常の単結晶成長
温度でGaAs層の表面上に形成し、これらの各工程をMOCV
D法で行うことにより、化合物半導体層の成長の表面に
おける異常成長をなくし、表面欠陥を著しく向上させ、
半導体装置の性能、歩留りを向上させるとともにクラッ
クの発生を抑制する。
以下、この発明の一実施例を図について説明する。
第１図は本発明にかかる半導体装置の製造方法の一例
を示す各主要工程の断面図であり、図において、１は
（100）面から＜011＞方向へ数度オフした面方位をもつ
Si基板、２は低温で成長したGaAs層、３は低温成長によ
り形成したAlAs層、４は高温成長により形成したGaAs層
である。
を示す各主要工程の断面図であり、図において、１は
（100）面から＜011＞方向へ数度オフした面方位をもつ
Si基板、２は低温で成長したGaAs層、３は低温成長によ
り形成したAlAs層、４は高温成長により形成したGaAs層
である。
次に動作について説明する。
まず、Si基板１を水素（H2）雰囲気中で900℃以上に
保持して表面のクリーニングを行い（第１図（ａ））、
その後、該基板１を冷却し、その上にMOCVD法により約4
00℃で200ÅのAlAs層３を形成する。引き続いて、これ
と同様の条件により100ÅのGaAs層２を成長する（第１
図（ｂ））。
保持して表面のクリーニングを行い（第１図（ａ））、
その後、該基板１を冷却し、その上にMOCVD法により約4
00℃で200ÅのAlAs層３を形成する。引き続いて、これ
と同様の条件により100ÅのGaAs層２を成長する（第１
図（ｂ））。
その後、さらに基板１を700℃まで昇温し、MOCVD法に
よりGaAs層４を２μｍ成長する（第１図（ｃ））。
よりGaAs層４を２μｍ成長する（第１図（ｃ））。
従来例でも述べたように、Si基板上のGaAsに代表され
る異種基板上の結晶成長において低温（〜400℃）でのG
aAs層は成長の面方位依存性や格子定数差などから生じ
るミスフィットストレスなどによる結晶の３次元化を抑
える働きがある。すなわち低温では化学非平衡の状態で
成長が進むため面方位依存性や３次元化が起こりにくく
平坦な結晶が得やすくなる。
る異種基板上の結晶成長において低温（〜400℃）でのG
aAs層は成長の面方位依存性や格子定数差などから生じ
るミスフィットストレスなどによる結晶の３次元化を抑
える働きがある。すなわち低温では化学非平衡の状態で
成長が進むため面方位依存性や３次元化が起こりにくく
平坦な結晶が得やすくなる。
ここで今回、本発明において、Si基板１上に低温成長
GaAs層２を形成するのに先駆けて第１番目にAlAs層３を
成長するのは、AlAsとSiの結合力がGaAsとSiとの結合力
に比べて優れている、即ち、Al原子とSi原子の結合力
が、Ga原子とSi原子の結合力に比べて大きいという理由
による。従って、Si基板の上にAlAsを結晶成長する方が
GaAsを結晶成長するよりもはるかに三次元成長する確率
が低く、Si結晶の表面をより平坦に覆うことができる。
GaAs層２を形成するのに先駆けて第１番目にAlAs層３を
成長するのは、AlAsとSiの結合力がGaAsとSiとの結合力
に比べて優れている、即ち、Al原子とSi原子の結合力
が、Ga原子とSi原子の結合力に比べて大きいという理由
による。従って、Si基板の上にAlAsを結晶成長する方が
GaAsを結晶成長するよりもはるかに三次元成長する確率
が低く、Si結晶の表面をより平坦に覆うことができる。
第２図はこのように形成したSi基板表面上のGaAs層４
結晶の（100）面の結晶写真（参考写真参照）を描いた
ものであり、図に示すように、中心部に小さなピット13
があるが、その周辺には第５図に示したような異常な盛
り上がりは全く見られない。
結晶の（100）面の結晶写真（参考写真参照）を描いた
ものであり、図に示すように、中心部に小さなピット13
があるが、その周辺には第５図に示したような異常な盛
り上がりは全く見られない。
このようにAlAs層はSi基板との密着性がGaAsより良
く、平坦化に優れており、後でも述べるが従来の製法に
よる低温のGaAsを単にこのAlAsに変えるものだけでもあ
る程度、表面欠陥低減には効果がある。しかし高温（〜
700℃）へ再昇温の後にGaAs層４の成長を再開する時、A
lAs上に高温成長GaAs層４を形成するのでは、GaAsとAlA
sの間にわずかではあるが（〜0.2％）格子ミスマッチが
存在し、ミスフィットストレスによる３次元化、特に表
面欠陥周囲にストレスが集中して、異常成長が生じ易く
なる。従って、より欠陥のないGaAs層４を得るためには
本発明のように高温でGaAs層４を成長する前に、低温で
AlAs3とGaAs層２の両方を成長しておき、低温成長したG
aAs層２上に高温GaAs層４を成長するというホモエピ成
長とする必要があり、この方法によるとSi基板上に単に
低温成長したAlAs層３を介して高温でGaAs層４を形成す
るよりも、GaAs層４の表面欠陥をはるかに低減できる。
またAlAsは反応管内の残留酸素と反応すると酸化物とな
り、表面欠陥発生の源となりうる。700℃の昇温時にAlA
sの酸化を抑制する意味でも、AlAs上のGaAs低温層はキ
ャップとして働く。
く、平坦化に優れており、後でも述べるが従来の製法に
よる低温のGaAsを単にこのAlAsに変えるものだけでもあ
る程度、表面欠陥低減には効果がある。しかし高温（〜
700℃）へ再昇温の後にGaAs層４の成長を再開する時、A
lAs上に高温成長GaAs層４を形成するのでは、GaAsとAlA
sの間にわずかではあるが（〜0.2％）格子ミスマッチが
存在し、ミスフィットストレスによる３次元化、特に表
面欠陥周囲にストレスが集中して、異常成長が生じ易く
なる。従って、より欠陥のないGaAs層４を得るためには
本発明のように高温でGaAs層４を成長する前に、低温で
AlAs3とGaAs層２の両方を成長しておき、低温成長したG
aAs層２上に高温GaAs層４を成長するというホモエピ成
長とする必要があり、この方法によるとSi基板上に単に
低温成長したAlAs層３を介して高温でGaAs層４を形成す
るよりも、GaAs層４の表面欠陥をはるかに低減できる。
またAlAsは反応管内の残留酸素と反応すると酸化物とな
り、表面欠陥発生の源となりうる。700℃の昇温時にAlA
sの酸化を抑制する意味でも、AlAs上のGaAs低温層はキ
ャップとして働く。
ここで、本発明による効果を従来例と比較して説明す
るため、Si基板上に次の３種類方法で半導体層の成長を
行い、これら各場合における半導体層表面の３インチウ
エハ内での欠陥数をその大きさ別にカウントした。その
結果を表１〜表３に示す。
るため、Si基板上に次の３種類方法で半導体層の成長を
行い、これら各場合における半導体層表面の３インチウ
エハ内での欠陥数をその大きさ別にカウントした。その
結果を表１〜表３に示す。
以上の表１〜表３の欠陥のヒストグラムを比較して判
るように、従来では表１に示すように３インチウエハ内
に欠陥が1548個も存在していたのに対し、本発明ではAl
As層の導入によりその約1/3である571個に著しく減少
し、またその欠陥の大きさも相対的に小さくなった。
るように、従来では表１に示すように３インチウエハ内
に欠陥が1548個も存在していたのに対し、本発明ではAl
As層の導入によりその約1/3である571個に著しく減少
し、またその欠陥の大きさも相対的に小さくなった。
また、表２に示すようにSi基板上にAlAs層３のみを介
してGaAs層４をヘテロエピ成長したものの欠陥数は931
個もあり、AlAs層３とGaAs層２とを介してGaAs層４を成
長したものに比較してはるかに多い。これは上述したよ
うにGaAs層４とAlAs層２の格子定数のミスマッチに起因
するものであり、GaAs層４がホモエピ成長となるように
構成する方がよいことを示唆している。
してGaAs層４をヘテロエピ成長したものの欠陥数は931
個もあり、AlAs層３とGaAs層２とを介してGaAs層４を成
長したものに比較してはるかに多い。これは上述したよ
うにGaAs層４とAlAs層２の格子定数のミスマッチに起因
するものであり、GaAs層４がホモエピ成長となるように
構成する方がよいことを示唆している。
以上のように、本実施例によればSi基板１上にGaAs層
４を高温成長により形成する際に、予め、Si基板上にAl
As層3,GaAs層２を順次低温成長により700Å程度設け、
その上にGaAs層４を形成するようにしたので、Si基板１
上のゴミ，欠陥等により発生するGaAs層４の異常成長が
抑制され、表面欠陥数が著しく減少する。特に本実施例
のように、半導体層４をGaAs層とした、Si基板上のGaAs
成長においては、GaAs層４の膜厚が５μｍ以上となって
もクラックの発生が全くなかった。これは欠陥の数が著
しく減少するとともに欠陥の大きさも縮小化されたため
であると思われる。
４を高温成長により形成する際に、予め、Si基板上にAl
As層3,GaAs層２を順次低温成長により700Å程度設け、
その上にGaAs層４を形成するようにしたので、Si基板１
上のゴミ，欠陥等により発生するGaAs層４の異常成長が
抑制され、表面欠陥数が著しく減少する。特に本実施例
のように、半導体層４をGaAs層とした、Si基板上のGaAs
成長においては、GaAs層４の膜厚が５μｍ以上となって
もクラックの発生が全くなかった。これは欠陥の数が著
しく減少するとともに欠陥の大きさも縮小化されたため
であると思われる。
なお、上記実施例ではAlAs層３を200Å,GaAs層２を10
0Å形成するようにしたが、これらの膜厚はこの値に限
定されるものではなく、これらは各々100Å以上でこの
２層のトータルで700Å以下であればよく、上記実施例
と同様の効果を奏する。
0Å形成するようにしたが、これらの膜厚はこの値に限
定されるものではなく、これらは各々100Å以上でこの
２層のトータルで700Å以下であればよく、上記実施例
と同様の効果を奏する。
また、上記実施例では700℃の昇温後にGaAs層４の成
長を行うようにしたが、これはGaAsに限らず例えば、Al
GaAs,InP,InGaAs,InGaAsP等の他の化合物半導体でも成
長が可能である。この場合、InP系等では700℃の昇温後
さらに400℃程度に基板１の温度を下げて低温でのInP成
長から開始することも可能である。
長を行うようにしたが、これはGaAsに限らず例えば、Al
GaAs,InP,InGaAs,InGaAsP等の他の化合物半導体でも成
長が可能である。この場合、InP系等では700℃の昇温後
さらに400℃程度に基板１の温度を下げて低温でのInP成
長から開始することも可能である。
以上のような本発明による技術を用いることにより、
Si結晶上に作成したLSIと、GaAsあるいはInP結晶上に作
成した光デバイス，マイクロ波デバイスとを配線により
接続し、モノリシック化が実現できる。この時、Si結晶
はSi基板であっても、また、サファイアなどの絶縁基板
上のSi薄膜上でもよい。第３図（ａ）〜（ｃ）はこのよ
うなモノシリック化を実現する構造例を幾つか示したも
のであり、図において、５はSi基板、６はGaAs系マイク
ロ波ICあるいはInP系光デバイス、７はSi−LSI、８は薄
膜、９は６と７とをつなぐための配線、10はサファイア
基板、11は絶縁膜、12はサファイアあるいはSi等の基板
である。
Si結晶上に作成したLSIと、GaAsあるいはInP結晶上に作
成した光デバイス，マイクロ波デバイスとを配線により
接続し、モノリシック化が実現できる。この時、Si結晶
はSi基板であっても、また、サファイアなどの絶縁基板
上のSi薄膜上でもよい。第３図（ａ）〜（ｃ）はこのよ
うなモノシリック化を実現する構造例を幾つか示したも
のであり、図において、５はSi基板、６はGaAs系マイク
ロ波ICあるいはInP系光デバイス、７はSi−LSI、８は薄
膜、９は６と７とをつなぐための配線、10はサファイア
基板、11は絶縁膜、12はサファイアあるいはSi等の基板
である。
第３図（ａ）はSi基板５上にLSI7を形成するととも
に、Si基板５上に成長したGaAs層上にGaAs系マイクロ波
ICあるいはInP系光デバイス等６を形成し、LSI7とマイ
クロ波ICあるいは光デバイス６とを配線９で接続したも
のである。また、第３図（ｂ）は第３図（ａ）のものに
おいて、Si基板５の代わりにサファイア基板10上に形成
したSi薄膜８を用いたものである。また、さらに第３図
（ｃ）は、Si−酸化膜−Siといった３次元デバイスを用
いたもので、サファイアあるいはSi等の基板12上にSi薄
膜を設け、該Si薄膜上にLSI7を作成し、さらにこの上に
絶縁膜を介してSi−LSI7を形成することを２回繰返し、
最後にSi膜８上にGaAs層を設けこの中にGaAs系マイクロ
波IC,InP系光デバイス６等を形成し、各層のSi−LSI7と
GaAs系マイクロ波IC及びInP系光デバイス６とをスルー
ホール等に設けた配線９により接続したものである。
に、Si基板５上に成長したGaAs層上にGaAs系マイクロ波
ICあるいはInP系光デバイス等６を形成し、LSI7とマイ
クロ波ICあるいは光デバイス６とを配線９で接続したも
のである。また、第３図（ｂ）は第３図（ａ）のものに
おいて、Si基板５の代わりにサファイア基板10上に形成
したSi薄膜８を用いたものである。また、さらに第３図
（ｃ）は、Si−酸化膜−Siといった３次元デバイスを用
いたもので、サファイアあるいはSi等の基板12上にSi薄
膜を設け、該Si薄膜上にLSI7を作成し、さらにこの上に
絶縁膜を介してSi−LSI7を形成することを２回繰返し、
最後にSi膜８上にGaAs層を設けこの中にGaAs系マイクロ
波IC,InP系光デバイス６等を形成し、各層のSi−LSI7と
GaAs系マイクロ波IC及びInP系光デバイス６とをスルー
ホール等に設けた配線９により接続したものである。
このように、Si基板上に作製されたLSIとSi基板上に
成長した化合物半導体層に設けた光デバイス，マイクロ
波デバイス等をモノリシック化する際にもクラック等が
発生する恐れがなく、精度よく作製することができ、半
導体装置の歩留り，性能を大幅に向上できる。
成長した化合物半導体層に設けた光デバイス，マイクロ
波デバイス等をモノリシック化する際にもクラック等が
発生する恐れがなく、精度よく作製することができ、半
導体装置の歩留り，性能を大幅に向上できる。
以上のように本発明によれば、Si基板あるいはSi層の
上に、それぞれ化合物半導体の単結晶成長温度よりも低
い温度で多結晶となるようにAlAs層とGaAs層とを順次MO
CVFD法で形成し、このGaAs層の上に化合物半導体層をそ
の通常の単結晶成長温度でMOCVD法により形成すること
によって、Si基板あるいはSi層の上のごみなどにより発
生する化合物半導体層の異常成長が抑えられ、表面欠陥
数が著しく減少し、化合物半導体層が５μｍ以上の膜厚
となってもクラックの発生が全くない、高性能な半導体
装置を生産性よくかつ歩留りよく形成できる効果があ
る。
上に、それぞれ化合物半導体の単結晶成長温度よりも低
い温度で多結晶となるようにAlAs層とGaAs層とを順次MO
CVFD法で形成し、このGaAs層の上に化合物半導体層をそ
の通常の単結晶成長温度でMOCVD法により形成すること
によって、Si基板あるいはSi層の上のごみなどにより発
生する化合物半導体層の異常成長が抑えられ、表面欠陥
数が著しく減少し、化合物半導体層が５μｍ以上の膜厚
となってもクラックの発生が全くない、高性能な半導体
装置を生産性よくかつ歩留りよく形成できる効果があ
る。
第１図は本発明の一実施例による半導体装置の製法にお
けるSi上の半導体層の成長プロセスを示す図、第２図は
本発明の一実施例による半導体装置におけるSi結晶上に
形成されたGaAs結晶の表面写真を描いた図、第３図は本
発明の一実施例によるSi結晶上に作成した素子と化合物
半導体層上に作成した素子をモノリシック化した図、第
４図は本発明の従来例による半導体装置の製法における
Si上の半導体層の成長プロセスを示す図、第５図は従来
例によるSi結晶上に形成されたGaAs結晶の表面写真を描
いた図、第６図は従来の問題点を説明するための図、第
７図は従来例によるSi結晶上に形成したGaAs層の異常盛
り上がり成長，及び該異常成長部分でクラックが発生し
ている様子を示す結晶写真を描いた図である。 図において、１はSi基板、1aはSi（100）面、２は低温
（〜400℃）で成長したGaAs層、３は低温（〜400℃）で
成長したAlAs層、４は高温で成長したGaAs層、4aはGaAs
（100）面、4bはGaAs（111）面、５はSi基板、６はGaAs
系マイクロ波デバイス及びInP系光デバイス、８はSi薄
膜、７はSi薄膜８内に作られたSi−LSI、10はサファイ
ア基板、12はSi基板，あるいはサファイア基板上のSi
層、13はピット、14はクラックの生じる方向、15はクラ
ックである。 なお図中同一符号は同一又は相当部分を示す。
けるSi上の半導体層の成長プロセスを示す図、第２図は
本発明の一実施例による半導体装置におけるSi結晶上に
形成されたGaAs結晶の表面写真を描いた図、第３図は本
発明の一実施例によるSi結晶上に作成した素子と化合物
半導体層上に作成した素子をモノリシック化した図、第
４図は本発明の従来例による半導体装置の製法における
Si上の半導体層の成長プロセスを示す図、第５図は従来
例によるSi結晶上に形成されたGaAs結晶の表面写真を描
いた図、第６図は従来の問題点を説明するための図、第
７図は従来例によるSi結晶上に形成したGaAs層の異常盛
り上がり成長，及び該異常成長部分でクラックが発生し
ている様子を示す結晶写真を描いた図である。 図において、１はSi基板、1aはSi（100）面、２は低温
（〜400℃）で成長したGaAs層、３は低温（〜400℃）で
成長したAlAs層、４は高温で成長したGaAs層、4aはGaAs
（100）面、4bはGaAs（111）面、５はSi基板、６はGaAs
系マイクロ波デバイス及びInP系光デバイス、８はSi薄
膜、７はSi薄膜８内に作られたSi−LSI、10はサファイ
ア基板、12はSi基板，あるいはサファイア基板上のSi
層、13はピット、14はクラックの生じる方向、15はクラ
ックである。 なお図中同一符号は同一又は相当部分を示す。
Claims (1)
- 【請求項１】Si基板あるいはSi層上に単層あるいは多層
の化合物半導体層を有する半導体装置を製造する半導体
装置の製造方法において、 上記化合物半導体の単結晶成長温度よりも低い温度で多
結晶となるように形成されたAlAs層で、Si基板あるいは
Si層の表面を覆う第１の工程と、 上記化合物半導体の単結晶成長温度よりも低い温度で多
結晶となるように形成されたGaAs層を、上記AlAs層の表
面上に積層する第２の工程と、 その通常の単結晶成長温度で化合物半導体層を、上記Ga
As層の表面上に形成する第３の工程と、 を備え、上記の各工程をMOCVD法で行ったことを特徴と
する半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2086715A JP2557546B2 (ja) | 1990-03-30 | 1990-03-30 | 半導体装置の製造方法 |
| DE69020331T DE69020331T2 (de) | 1990-03-30 | 1990-10-29 | Halbleiteranordnung, die auf einem Siliziumsubstrat oder auf einer Siliziumschicht gebildet wird, und Verfahren zu deren Herstellung. |
| EP90311837A EP0450228B1 (en) | 1990-03-30 | 1990-10-29 | Semiconductor device formed on a silicon substrate or a silicon layer and methods of making the same |
| US07/606,825 US5136347A (en) | 1990-03-30 | 1990-10-31 | Semiconductor structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2086715A JP2557546B2 (ja) | 1990-03-30 | 1990-03-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03284834A JPH03284834A (ja) | 1991-12-16 |
| JP2557546B2 true JP2557546B2 (ja) | 1996-11-27 |
Family
ID=13894594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2086715A Expired - Lifetime JP2557546B2 (ja) | 1990-03-30 | 1990-03-30 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5136347A (ja) |
| EP (1) | EP0450228B1 (ja) |
| JP (1) | JP2557546B2 (ja) |
| DE (1) | DE69020331T2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5300788A (en) * | 1991-01-18 | 1994-04-05 | Kopin Corporation | Light emitting diode bars and arrays and method of making same |
| JPH06232099A (ja) | 1992-09-10 | 1994-08-19 | Mitsubishi Electric Corp | 半導体装置の製造方法，半導体装置の製造装置，半導体レーザの製造方法，量子細線構造の製造方法，及び結晶成長方法 |
| US5306386A (en) * | 1993-04-06 | 1994-04-26 | Hughes Aircraft Company | Arsenic passivation for epitaxial deposition of ternary chalcogenide semiconductor films onto silicon substrates |
| FR2756972B1 (fr) * | 1996-12-10 | 1999-03-05 | France Telecom | Procede de relaxation de film contraint par fusion de couche interfaciale |
| US8362460B2 (en) | 2006-08-11 | 2013-01-29 | Cyrium Technologies Incorporated | Method of fabricating semiconductor devices on a group IV substrate with controlled interface properties and diffusion tails |
| US7872252B2 (en) * | 2006-08-11 | 2011-01-18 | Cyrium Technologies Incorporated | Method of fabricating semiconductor devices on a group IV substrate with controlled interface properties and diffusion tails |
| US9299560B2 (en) * | 2012-01-13 | 2016-03-29 | Applied Materials, Inc. | Methods for depositing group III-V layers on substrates |
| GB201213673D0 (en) * | 2012-08-01 | 2012-09-12 | Ucl Business Plc | Semiconductor device and fabrication method |
| CN107278323B (zh) * | 2014-12-23 | 2021-02-12 | 集成太阳能公司 | 提供残余应变的补偿的、在第iii-v族材料和硅晶片之间的材料界面的外延生长的方法 |
| US9508550B2 (en) * | 2015-04-28 | 2016-11-29 | International Business Machines Corporation | Preparation of low defect density of III-V on Si for device fabrication |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6191098A (ja) * | 1984-10-09 | 1986-05-09 | Daido Steel Co Ltd | シリコン基板上における砒素化ガリウム成長結晶体とその結晶成長方法 |
| GB2189345A (en) * | 1986-04-16 | 1987-10-21 | Philips Electronic Associated | High mobility p channel semi conductor devices |
| JPH0766922B2 (ja) * | 1987-07-29 | 1995-07-19 | 株式会社村田製作所 | 半導体装置の製造方法 |
| EP0365875B1 (en) * | 1988-10-28 | 1995-08-09 | Texas Instruments Incorporated | Capped anneal |
| JP2845464B2 (ja) * | 1988-12-20 | 1999-01-13 | 富士通株式会社 | 化合物半導体の成長方法 |
| JPH03201425A (ja) * | 1989-12-28 | 1991-09-03 | Fujitsu Ltd | 半導体装置 |
-
1990
- 1990-03-30 JP JP2086715A patent/JP2557546B2/ja not_active Expired - Lifetime
- 1990-10-29 DE DE69020331T patent/DE69020331T2/de not_active Expired - Fee Related
- 1990-10-29 EP EP90311837A patent/EP0450228B1/en not_active Expired - Lifetime
- 1990-10-31 US US07/606,825 patent/US5136347A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0450228A3 (en) | 1991-11-27 |
| JPH03284834A (ja) | 1991-12-16 |
| DE69020331D1 (de) | 1995-07-27 |
| DE69020331T2 (de) | 1996-03-07 |
| EP0450228B1 (en) | 1995-06-21 |
| US5136347A (en) | 1992-08-04 |
| EP0450228A2 (en) | 1991-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0329400B1 (en) | Semiconductor thin film and process for fabricating the same | |
| JPH01289108A (ja) | ヘテロエピタキシャル成長方法 | |
| JP3114809B2 (ja) | 半導体装置 | |
| JP2004508268A (ja) | 欠陥の少ない、亀裂のないエピタキシャル膜を不整合基板上に形成する方法 | |
| EP0291346B1 (en) | A laminated structure of compound semiconductors | |
| JP2557546B2 (ja) | 半導体装置の製造方法 | |
| JPH05283336A (ja) | 化合物半導体層の形成方法 | |
| JP2570646B2 (ja) | Ｓｉベ−ス半導体結晶基板及びその製造方法 | |
| JP4633962B2 (ja) | 窒化物半導体基板の製造方法 | |
| JPH03171617A (ja) | シリコン基板上への３―５族化合物半導体のエピタキシャル成長方法 | |
| JPH04198095A (ja) | 化合物半導体薄膜成長方法 | |
| JPS61188927A (ja) | 化合物半導体装置 | |
| KR20000066758A (ko) | 질화갈륨 반도체 레이저 기판의 제조방법 | |
| JPH0722312A (ja) | 歪半導体膜の製造方法 | |
| JP2768343B2 (ja) | 窒化ｉｉｉ族化合物半導体の結晶成長方法 | |
| JP2560601B2 (ja) | 元素半導体基板上の金属膜／化合物半導体積層構造の製造方法 | |
| JPH01218009A (ja) | 結晶成長方法 | |
| JP2959767B2 (ja) | 半導体基板並びに半導体装置及びその製造方法 | |
| JPS6066811A (ja) | 化合物半導体装置の製造方法 | |
| JPH05267175A (ja) | 化合物半導体基板 | |
| JP2696928B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JPS61241911A (ja) | 化合物半導体装置 | |
| JPH01266716A (ja) | ＧａＡｓ／Ｓｉ積層体及びＧａＡｓの成長方法 | |
| JPH0425135A (ja) | 半導体基板 | |
| JPH0775222B2 (ja) | ＩｎＰ半導体薄膜の製造方法 |