JP2559959B2

JP2559959B2 - 複数の非同期的プロセスによりレコードを更新する方法

Info

Publication number: JP2559959B2
Application number: JP4301066A
Authority: JP
Inventors: ジミー・ポール・ストリックランド; ケネス・マイケル・カプルカ
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1991-12-23
Filing date: 1992-11-11
Publication date: 1996-12-04
Anticipated expiration: 2011-12-04
Also published as: EP0549140A3; US5355477A; EP0549140A2; JPH05307530A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、多数同時トランザクシ
ョン処理システム用の、データベース保全（ｉｎｔｅｇ
ｒｉｔｙ）管理手順に関するものであり、特に、単一の
データ制御インターバル即ちブロック内において、ブロ
ックレベルでのロック競合を生ずることなく、同時にレ
コードを更新する方法に関するものである。

【０００２】

【従来技術】マルチプロセッシング環境における、オペ
レーティングシステムのロック管理部分は、プロセスに
代って、記憶リソース上のロックの指定及び再指定を行
なうものである。このロック動作は、適当なトランザク
ションのシリアル化及びデータベースの一貫性を保証す
るが、プロセスの同時性を劣化させる要因ともなり得
る。同一資源（リソース）を用いて処理する多くの同時
プロセスから生じる高い同時性要求を有する資源を、ロ
ック管理部が頻繁にロックすると、データ処理のスルー
プットが低下することになり得る。このロック競合状況
においては、このような資源を同時プロセス間で割り当
てる必要がある。更に、ロック競合を並び変えるために
強いられる待ち状態によって、プロセスの多くの処理速
度が落ちることになる。また、ロック管理部もロック、
ロック解除、並びに待ち状態の解決及び状態の再開に処
理時間を消費しなくてはならない。

【０００３】リレーショナルデータベース管理システム
においては、マルチプロセッサデータベース環境におい
て、同時プロセスを用いて動作するので、ロック管理部
のような機能を用いることになる。当該技術の現状は、
シー．ジェイ．デイト（Ｃ．Ｊ．Ｄａｔｅ）の「ＤＢ２
への案内」（Ａｄｄｉｓｏｎ−ＷｅｓｌｅｙＰｕｂｌ
ｉｓｈｉｎｇＣｏ．，ｐｐ１９１−１９５、１９８４
年）、及びシー．ジェイ．デイト（Ｃ．Ｊ．Ｄａｔｅ）
の「データベースシステムの紹介」（Ａｄｄｉｓｏｎ−
ＷｅｓｌｅｙＰｕｂｌｉｓｈｉｎｇＣｏ．，ｐｐ４
２２−４２７、１９８６年）を参照することによって、
認めることができよう。また、エッチ．エフ．コースら
（Ｈ．Ｆ．Ｋｏｒｔｈｅｔａｌ）の「データベース
システムの概念」ＭｃＧｒａｗＨｉｌｌ，Ｉｎｃ，ｐ
ｐ３５６−４０２，１９８６年）も、データベースシス
テムの同時性制御の一般論について開示している。

【０００４】一般的にマルチプロセッサシステムでは、
そしてデータベース管理システムでは特に、一人のユー
ザが編集または更新の目的のためにファイルをアクセス
すると、アクセス中の更新が完了または保証されるま
で、他の全てのユーザは締め出されてしまう。ファイル
共有環境において同時性を改善するためには、多数のユ
ーザに、更新されているファイルを同時に読むことを、
許すようにしなくてはならない。また、あるユーザが異
なるレコードを更新している同じファイルにおいて、別
のユーザにレコードの更新を許すようにしなくてはなら
ない。

【０００５】当該技術分野において、データベースシス
テムにおける同時性を改善する多くの方法が提案されて
いる。リチャードＡ．クルスら（Ｒｅｃｈａｒｄ
Ａ．Ｃｒｕｓｅｔａｌ）の米国特許第４７１６５２
８号は、ロック処理にかかるオーバヘッドと同時性との
間のトレードオフを管理することができる可変細分性を
用いて、階層的ロッキング及びロック促進技術を代表す
る方法を開示するものである。クルスらは、一対の調和
（ｃｏｏｒｄｉｎａｔｅｄ）されたロッキング制限を用
いることを教示しており、第１の制限を、資源毎に「小
さな細分性」ロックの数に割り当て、第２の制限を、各
プロセスに指定可能なロックの全数に配置してある。
「小さな」ロック制限を越えると、これらの方法は全て
の小さなロックを引っ込め、資源全体に単一の全体的ロ
ックを付与し（ロックの段階的拡大）、それにより、ロ
ックの総数を減少させるようにしている。プロセスが、
全ロック数の制限に対して、更にロックを付け加えるこ
とを要求した時、そのロックを拒否する。しかしなが
ら、クルスらは、同時ブロックアクセスの際にブロック
レベルでのロック競合を回避するための一定の細分性
（したがって、低いオーバヘッド）の技術を提供してい
ない。

【０００６】米国特許第５０４３８７６号において、チ
ャールズアール．テリイ（ＣｈａｒｌｅｓＲ．Ｔｅ
ｒｒｙ）は、ファイル共有環境で用いるための、Ｎ−レ
ベルファイルシャドウ技術を開示している。テリイは、
各共有ファイルのＮ−レベルのシャドウコピーを保持
し、他のユーザが同時に同じファイルを更新していて
も、そのファイルの一貫したコピーを、多数のユーザが
読むことを可能にしたものである。この共有ファイルを
オープンにした各ユーザは、ファイルの最新の保証され
たコピーを見ることができるが、そのファイルをオープ
ンにした後に生じる更新トランザクションには気づくこ
とはない。しかしながら、テリイの技術は一度に１つの
更新トランザクションしか許しておらず、ファイルまた
はブロックレベルでの更新のロック競合のために、他の
複数の同時更新プロセスが待機しなければならない。

【０００７】

【発明が解決しようとする課題】ロッキング競合と同時
性との問題は、当該技術分野では重大であると考えられ
るが、レコードレベルでのロッキングのみにより、共有
メモリ内に多数のレコードを含んでいる共通データブロ
ックの同時アクセス動作を管理するための教示または示
唆は記載されていない。即ち、同一ブロックまたはデー
タ制御インターバル（ＣＩ）への２つ以上の同時更新ト
ランザクションは、通常、テリイ及びその他が教示して
いるように、データ制御インターバルＣＩレベルでのロ
ックを必要とする。レコードレベルのロッキングのみに
よるシリアル化を用いた２つ以上の更新プロセスによ
り、単一のブロックに同時アクセスを可能とする方法に
対して、当該技術分野では強い要求がある。関連した未
解決の問題及び欠陥を解決することは、当該技術分野で
は重大なことであり、したがって本発明の目的は、これ
ら従来技術の問題点を解決してレコードレベルでのロッ
キングのみによって、更新プロセスのシリアル化を保つ
ことである。

【０００８】

【課題を解決するための手段】本発明の方法は、仮想記
憶アクセス方法（ＶＳＡＭ）に、ブロックまたはデータ
制御インターバル（ＣＩ）レベルのロッキングのオーバ
ヘッドなしに、分散型マルチプロセッサ環境において、
レコードレベルの共有データの一貫性を維持させるもの
である。レコードレベルのロックのみを用いて、２つ以
上のプロセスを同時に更新することができる。本発明
は、多数の専用バッファ（プライベート・バッファＰ
Ｂ）データの制御インターバル・コピー、共有ローカル
・キャッシュＳＬＣ無効化プロトコル及び条件付書き込
み機能のための方法を備えたものである。動作におい
て、本発明のＶＳＡＭレコードレベル共有（ＲＬＳ）方
法は、第１のプロセスまたはワーク単位（ＵＯＷ）が、
共有する構造型外部記憶装置（ＳＥＳ）から、対象とな
るレコードを含むデータ制御インターバルＣＩの専用バ
ッファ（ＰＢ）コピーを、共有するローカルキャッシュ
（ＳＬＣ）内の専用バッファＰＢに、取り込むことを許
可する。専用バッファは１つのワーク単位に専属のもの
で、１つの専用バッファは１つのワーク単位によっての
みアクセスされ、更新される。この取り込みの後、第１
のワーク単位ＵＯＷは、全ての更新を対象レコードに記
録（ｌｏｇ）し、変更されたデータ制御インターバルＣ
Ｉを共有構造型外部記憶ＳＥＳに戻して条件付きで書き
込む。この共有構造型外部記憶ＳＥＳへの書き込みは、
第２のワーク単位ＵＯＷによって同一データ制御インタ
ーバルＣＩへの暫定的な書き込みがなかったことを条件
としている。第２のワーク単位ＵＯＷが実際に合間に同
一データ制御インターバルＣＩを書き込んだならば、第
１のワーク単位ＵＯＷは、そのデータ制御インターバル
ＣＩの最新のコピーについて共有構造型外部記憶ＳＥＳ
を参照し、それを第１のワーク単位ＵＯＷからの記録さ
れた更新と組み合わせ、再び更新されたデータ制御イン
ターバルＣＩを共有構造型外部記憶ＳＥＳに戻して条件
付きで書き込むことによって、再度実行する。

【０００９】したがって、本発明のレコードレベル共有
方法は、共有データ集合（セット）の変更のシリアル化
のためにも、共有ローカル・キャッシュＳＬＣの一貫性
のためにも、共有ローカルキャッシュ（ＳＬＣ）バッフ
ァもデータ制御インターバルＣＩレベルのロッキングを
必要としない。代りに、キャッシュ入力の有効性を試験
し、条件付でキャッシュに書き込むための本発明の新規
なプロトコルを用いて、データ制御インターバルＣＩレ
ベルの競合を検出する。

【００１０】本発明の目的は、上記した様に、レコード
レベルでのロッキングによって、更新プロセスのシリア
ル化を保つことであるが、この目的は、本発明の専用バ
ッファ（ＰＢ）のコピー、共有ローカル・キャッシュＳ
ＬＣバッファの無効化、及び条件付共有構造型外部記憶
ＳＥＳ書き込み方法によって、達成させる。これらの
方法の利点は、データ制御インターバルＣＩをロッキン
グ及びロッキング解除する際、マルチシステムデータ共
有環境において、かなりのオーバヘッドコストとなるオ
ーバヘッドを回避することができることである。本発明
の別の利点は、新規なプロトコルが、同一データ制御イ
ンターバルＣＩ内の異なるレコードをアクセスする、多
数の更新トランザクションのためのデータ共有ロック競
合を低減させることができることである。

【００１１】本発明の更に別の利点は、更新トランザク
ションの確認（ｃｏｍｍｉｔ）を待つことなく、トラン
ザクションを更新することによって同時にアクセスされ
るレコードを含むデータ制御インターバルＣＩからの無
変更レコードを読み出すことができることである。即
ち、レコードレベルでの読み出し／書き込み動作は、デ
ータ制御インターバルＣＩ（即ちブロック）レベルで競
合するものではない。

【００１２】本発明の方法は、ロッキング及び改訂（ｖ
ｅｒｓｉｏｎｉｎｇ）の混成技術として考えられる。共
有ローカル・キャッシュＳＬＣ内の各専用バッファのコ
ピーは、そのために作成されたワーク単位によってのみ
アクセス可能な、一貫性があるが恐らく古いデータ制御
インターバルＣＩの改訂版を表す。また、レコードレベ
ルのロッキングが用いられる。

【００１３】制御インターバルＣＩレベルのロッキング
がないので、データ制御インターバルＣＩコピーは、１
つ以上の共有ローカルメモリ内に同時に存在することが
できる。これらの共有ローカル・キャッシュＳＬＣコピ
ーの各々を、同時に更新することもでき、各共有ローカ
ル・キャッシュＳＬＣコピーの「有効性」を共有構造型
外部記憶ＳＥＳレベルで監視するようにする。レコード
レベルのロッキングを行なうので、同一データ制御イン
ターバルＣＩ内のいかなる同時更新も、異なるレコード
に対して実行されるべきである。同一データ制御インタ
ーバルＣＩの異なるコピーに対して複数の同時更新を行
なう場合、本発明のレコードマージ再実行（ＲＭＲ）法
にしたがって、多数の共有ローカル・キャッシュＳＬＣ
コピーをマージし、いくつかの同時トランザクションか
らの全ての更新されたレコードを含んでいる新しいデー
タ制御インターバルＣＩを共有構造型外部記憶ＳＥＳ内
に形成する。

【００１４】ワーク単位（ＵＯＷ）は、本発明の新パラ
メータであり、ＶＳＡＭ要求パラメータリスト（ＲＰ
Ｌ）上で指定しなくてはならない。ＶＳＡＭは、単一の
ワーク単位ＵＯＷに代って全ての動作（ａｃｔｉｖｉｔ
ｙ）を追跡するための内部構造を有する。ワーク単位Ｕ
ＯＷ構造に含まれるのは、データ制御インターバルＣＩ
に関連する専用バッファ・コピーを含む共有ローカル・
キャッシュＳＬＣ内の専用バッファへのポインタと、ワ
ーク単位ＵＯＷに対して関連するデータ制御インターバ
ルＣＩの変更ログを表にしたワーク単位ＵＯＷログブロ
ックとである。

【００１５】１つの専用バッファＰＢのみを、データセ
ット毎のワーク単位ＵＯＷ毎に保持するようにする。ワ
ーク単位ＵＯＷが第２のデータ制御インターバルＣＩに
アクセスする時、無変更の場合は無条件解放、または本
発明の条件付書き込み方法のいずれかによって、第１の
データ制御インターバルＣＩが解放される。条件付書き
込み要求により、試験、無効化、マージ及び条件付書き
込みの再試行のサイクルを、新しい（更新及びマージを
行なった）データ制御インターバルＣＩが共有構造型外
部記憶ＳＥＳに書き込まれるまで、繰り返すことにな
る。

【００１６】特殊なデータ制御インターバルＣＩレベル
ロッキング方法を用いて、データ制御インターバルまた
は制御領域内に存在するスペース（空間）に時折起こる
枯渇に応答して生じる、ＶＳＡＭデータ制御インターバ
ル及びデータ制御領域の分割（ＣＩ／ＣＡ分割）によっ
て起こされる問題を克服する。これらの分割手順は、Ｖ
ＳＡＭ管理ガイドまたは先に引用したボールの参考文献
に開示されている。

【００１７】実施例の説明において、以下にあげる略語
を、以下に定義したように用いるが、これらは、明細書
に記載した参考文献、及び、例えば、「ＭＶＳ／ＥＳＡ
ＶＳＡＭ管理ガイド」（ＳＣ２６−４５１８，Ｉｎ
ｔｅｒｎａｔｉｏｎａｌＢｕｓｉｎｅｓｓＭａｃｈ
ｉｎｅｓ，Ｉｎｃ，Ａｒｍｏｎｋ，ＮＹ）、及びマリリ
ンボール（ＭａｒｉｌｙｎＢｏｈｌ）の「ＩＢＭ直
接アクセス記憶装置の紹介」（ＳｃｉｅｎｃｅＲｅｓ
ｅａｒｃｈＡｓｓｏｃｉａｔｅｄ，Ｉｎｃ．，Ｐａ
ｌｏＡｌｔｏ，ＣＡ，１９８１年）のような、適当
なＩＢＭシステムマニュアルを参照することによって、
明瞭になるであろう。

【００１８】ＡＰＩＡｐｐｌｉｃａｔｉｏｎＰｒｏｇｒａｍｍｉｎｇＩｎｔｅｒｆａｃｅＢＭＦＢｕｆｆｅｒＭａｎａｇｅｍｅｎｔＦａｃｉｌｉｔｙＣＡＣｏｎｔｒｏｌＡｒｅａＣＩＣｏｎｔｒｏｌＩｎｔｅｒｖａｌＣＩ／ＣＡＣｏｎｒｌＩｎｔｅｒｖａｌ／ＣｏｎｔｒｏｌＡｒｅａＣＩＤＦＣＩＤｅｆｉｎｉｔｉｏｎＦｉｅｌｄＫＳＤＳＫｅｙ−ＳｅｑｕｅｎｃｅｄＤａｔａＳｅｔＰＢＰｒｉｖａｔｅＢｕｆｆｅｒＲＬＳＲｅｃｏｒｄＬｅｖｅｌＳｈａｒｉｎｇＲＭＲＲｅｃｏｒｄＭｅｒｇｅＲｅｄｏＲＰＬＲｅｑｕｅｓｔＰａｒａｍｅｔｅｒＬｉｓｔＳＤＳＨＳｈａｒｅｄＤａｔａＳｔｏｒａｇｅＨｉｅｒａｒｃｈｙＳＥＳＳｔｒｕｃｔｕｒｅｄＥｘｔｅｒｎａｌＳｔｏｒａｇｅＳＬＣＳｈａｒｅｄＬｏｃａｌＣａｃｈｅＴＬＣＥＴｅｓｔＬｏｃａｌＣａｃｈｅＥｎｔｒｙＵＯＷＵｎｉｔｏｆＷｏｒｋ仮想記憶アクセス方法（ＶＳＡＭ）：本発明の方法を、ＩＢＭ社が用いているＶＳＡＭプロト
コルに関して説明する。ＶＳＡＭは、当該技術分野では
公知の方法で、階層的記憶機能内の空間を管理する機構
であり、ここでは、本発明方法の動作を例示するために
用いている。先に引用した参考文献には、本発明のＶＳ
ＡＭアプリケーションを実行するのに必要な全てのＶＳ
ＡＭの詳細を、開示している。本発明はＶＳＡＭアプリ
ケーションに限定されるものではなく、当該技術の熟練
者には明白であるように、いかなる同様な分散型同時ト
ランザクション処理システムにも適用できるものであ
る。

【００１９】図１（Ａ）は、一例としてあげたマルチプ
ロセッサ記憶階層の一部を示すものである。構造型外部
記憶（ＳＥＳ）機能１０を、共有ローカル・キャッシュ
ＳＬＣ１２で代表される複数の共有ローカルキャッシュ
（ＳＬＣ）に結合して示している。共有構造型外部記憶
ＳＥＳ１０に記憶されているデータは、図では制御イン
ターバルＣＩ１４で代表される、レコードのデータ制御
インターバル（ＣＩ）において、組織化される。各デー
タ制御インターバルＣＩは、ある特定のデータ型のレコ
ードを含む、補助的記憶装置の固定長領域である。この
ようなレコードの例は、記憶装置内のキーシーケンスで
順序付けされた、キーシーケンス型データセット（ＫＳ
ＤＳ）のレコードを含んでいる。複数のデータ制御イン
ターバルＣＩは、データ制御領域（ＣＡ）（図示せず）
と呼ばれる補助的な記憶装置の複数の固定長領域に、組
織されている。

【００２０】１つのデータ制御インターバルＣＩは、Ｖ
ＳＡＭがデータレコードやそれらを記述した制御情報を
記憶するために用いられる、補助的な記憶装置の１つの
連続領域である。これは、記憶階層において、１つの記
憶レベルと別のレベルとの間のデータ転送の典型的な単
位である。そのサイズは、データセットによって変化す
るが、各データ制御インターバルＣＩのサイズは、１つ
のデータセット内では固定であり、ＶＳＡＭが受け入れ
可能な限度内で、ＶＳＡＭまたはユーザのいずれかによ
って固定される。ＶＳＡＭは、使用中の補助的記憶装置
のハードウエアタイプ、ユーザデータレコードのサイ
ズ、及びユーザアプリケーションプログラムがＩ／Ｏバ
ッファを使用可能にする仮想記憶空間の最少量に基づい
て、サイズを選択する。このように、データ制御インタ
ーバルＣＩは、デバイスとは独立したデータ転送単位で
あり、一般的に、トラック、ブロックまたはレコードの
ような他のデータ記憶単位を包含するか、またはそれら
に包含されるようなものであって良い。

【００２１】ある場合では、１つのレコードを挿入ある
いは延長することは、対応するデータ制御インターバル
ＣＩ内で使用可能な自由空間以上のものを必要とするこ
とがあり、その場合は、「制御インターバル分割」処理
に進み、ＶＳＡＭがデータ制御インターバルＣＩ内に記
憶されたレコードを同一ＣＡ（データ制御領域）内の未
使用データ制御インターバルＣＩに移動させる。これに
よって、いくらかの空間を解放し、新しい即ち更新され
たレコードを保持するようにする。

【００２２】制御領域ＣＡ内に自由データ制御インター
バルＣＩがない場合、自由データ制御インターバルＣＩ
を要求する挿入から、「制御領域分割」に進み、既に割
り当てられた空間を用いることにより、または最初に割
り当てた空間が満杯でデータ集合定義において拡張が得
られるのであればデータ集合を拡張することによって、
ＶＳＡＭは新しい制御領域を作る。そして、ＶＳＡＭは
満杯の制御領域ＣＡ内のデータ制御インターバルＣＩの
ほぼ半分の内容を、新しい制御領域ＣＡ内の自由データ
制御インターバルＣＩに移動させる。次に、新しいレコ
ードを、レコードキーによって指示された２つの制御領
域ＣＡの一方に挿入することによって、きっかけとなっ
た挿入処理を完了する。これらの制御領域ＣＡの各々に
おいてデータ制御インターバルＣＩの約半分が自由とな
ったので、後続の挿入は、これ以上制御領域ＣＡの分割
を必要としない。ＣＩ／ＣＡ分割は、フリースペース
（自由空間）を十分に分配されたデータ集合には通常発
生しないものであり、ＶＳＡＭ制御の下で自動的に発生
する。

【００２３】ＶＳＡＭレコードレベル共有（ＲＬＳ）に
関する発明：本発明のレコードレベル共有（ＲＬＳ）方法は、ＶＳＡ
Ｍアプリケーションプログラムインターフェース（ＡＰ
Ｉ）に、アプリケーションの作業単位（ＵＯＷ）のため
の支援を含ませるように、拡張したものである。ワーク
単位ＵＯＷは、ＶＳＡＭ要求パラメータリスト（ＲＰ
Ｌ）によって指定された、新しいパラメータである。Ｖ
ＳＡＭは、その動作をワーク単位ＵＯＷの代りに追跡す
るための内部構造を保持している。図１（Ｂ）を参照す
ると、ワーク単位ＵＯＷブロック構造は、ＶＳＡＭバッ
ファ管理機能（ＢＭＦ）から得られた専用バッファ（Ｐ
Ｂ）内のデータ制御インターバルＣＩのコピーへのポイ
ンタ１６と、ワーク単位ＵＯＷをそれらの要求パラメー
タ・リストＲＰＬ内で指定するＰＵＴ／ＥＲＡＳＥ要求
によって専用バッファ（ＰＢ）のコピー２０になされた
レコード修正に関する情報を含んでいるワーク単位ＵＯ
Ｗログへのポインタ１８とを含んでいる。

【００２４】ＶＳＡＭは、データ集合毎のワーク単位Ｕ
ＯＷ毎に１つ以下のバッファー管理機能ＢＭＦバッファ
に関する情報を保持している。一般的に、ＶＳＡＭは、
ワーク単位ＵＯＷがデータ集合内の異なるデータ制御イ
ンターバルＣＩへの参照を要求するまで、ワーク単位Ｕ
ＯＷに対する専用バッファを保持するようにしている。
ＶＳＡＭは、次にＲＥＬＥＡＳＥＮＯＷＲＩＴＥ要求
をバッファー管理機能ＢＭＦに発して修正していないバ
ッファを解放し、かつＲＥＡＳＥＷＲＩＴＥ要求を発
行して修正したバッファを書き込み、解放する。

【００２５】図２は、ワーク単位ＵＯＷ専用バッファ
と、図１（Ａ）の共有ローカル・キャッシュＳＬＣ１２
によって代表される共有ローカル・キャッシュＳＬＣと
の間の関係を図示したものである。バッファー管理機能
ＢＭＦはすべてのバッファを管理する。共有ローカル・
キャッシュＳＬＣは、図１（Ａ）に示した共有データ記
憶階層（ＳＤＳＨ）における１つの記憶レベルである。
図２の共有ローカル・キャッシュＳＬＣ内において、デ
ータ制御インターバルＣＩ２２によって例示されている
多数のデータ制御インターバルＣＩコピーを、図１の共
有構造型外部記憶ＳＥＳから書き込み、記憶している。
共有構造型外部記憶ＳＥＳは、他のコピーを他の共有ロ
ーカル・キャッシュＳＬＣに書き込むこともできるが、
このようなローカル制御インターバルＣＩコピー全ての
「有効性」を監視しなくてはならない。ワーク単位ＵＯ
Ｗ専用バッファを共有ローカル・キャッシュＳＬＣに含
ませることもでき、該バッファは図１（Ａ）に示したよ
うに、単一のワーク単位ＵＯＷによってなされたレコー
ドの更新を保持するのに用いられる。図２は、データ
制御インターバルＣＩ２２のローカルコピーを同時にア
クセスするワーク単位ＵＯＷの数に応じて、必要な回数
だけ、ワーク単位ＵＯＷ専用バッファにデータ制御イン
ターバルＣＩ２２のローカルコピーを書き込むことがで
きることを、示している。ワーク単位ＵＯＷ専用バッフ
ァは、図２において専用バッファＰＢ２４で例示されて
いる。図２の専用バッファＰＢ２６は、ワーク単位ＵＯ
Ｗｊに対するデータ制御インターバルＣＩ２２の第２の
コピーとすることもでき、この場合、専用バッファＰＢ
２４はワーク単位ＵＯＷｉの第１のコピーとなる。

【００２６】図２において、ワーク単位ＵＯＷｉが第２
のデータ制御インターバルＣＩ２８へのアクセスを要求
した後、ＶＳＡＭは、専用バッファＰＢ２４に対する２
つの使用可能なＲＥＬＥＡＳＥ（解放）命令の１つを発
行する。ＲＥＬＥＡＳＥＮＯＷＲＩＴＥは、無修正専
用バッファＰＢの無条件解放である。ＲＥＬＥＡＳＥＷ
ＲＩＴＥ（以下に論ずる）は、条件付書き込み要求であ
り、局部的にまたは別の共有ローカル・キャッシュＳＬ
Ｃにおいて、他の共有ワーク単位ＵＯＷの代りに、同一
データ制御インターバルＣＩの別のコピーに対して発せ
られたＲＥＬＥＡＳＥＷＲＩＴＥによって、専用バッ
ファＰＢ２４またはデータ制御インターバルＣＩ２２が
無効化された時は、この要求は行なわれない。これは、
２つ以上のワーク単位ＵＯＷが同一データ制御インター
バルＣＩのコピーを（ＬＯＣＡＴＥＵＰＤＡＴＥコマ
ンドによって）得て、バッファを修正し、そして修正さ
れた専用バッファに書き込もうとする（ＲＥＬＥＡＳＥ
ＷＲＩＴＥコマンドによって）時に、起こるものであ
る。最初のＲＥＬＥＡＳＥＷＲＩＴＥは実行される
が、その他のものは実行されない。書き込みが実行され
ないと、ＶＳＡＭに、以下に述べるレコードマージ再実
行（ＲＭＲ）処理を行なわせることになる。

【００２７】レコードレベル共有機能（ＲＬＳ）ＶＳＡＭは、次にあげる新しい機能を用いて、レコード
レベルで共有するＶＳＡＭデータ集合のデータ制御イン
ターバルＣＩへの、キャッシュアクセスを得る。

【００２８】（ａ）ＬＯＣＡＴＥＲＥＡＤ機能。この
機能は、図２においてデータ制御インターバルＣＩ２２
で例示されている、共有ローカル・キャッシュＳＬＣ内
の共有バッファへのワーク単位ＵＯＷアクセスを開始す
る。要求されたデータ制御インターバルＣＩがローカル
共有ローカル・キャッシュＳＬＣ内には得られない場
合、ＶＳＡＭは、図１（Ａ）の共有構造型外部記憶ＳＥ
Ｓ１０からローカルコピーを書き込ませる。多数のロー
カルワーク単位ＵＯＷが共有バッファ２２を共有する
（読み取る）ことができる。

【００２９】（ｂ）ＬＯＣＡＴＥＵＰＤＡＴＥ機能。
この機能は、図２の専用バッファＰＢ２４のようなデー
タ制御インターバルＣＩのプライベート（共有されてい
ない）バッファコピーへのアクセスを開始する。この機
能は、また、一貫性（ｃｏｎｓｉｓｔｅｎｃｙ）または
「変更バージョン」のトークンを作成し、それを専用バ
ッファＰＢに書き込む。データ制御インターバルＣＩの
専用バッファ・コピーは、更新するワーク単位ＵＯＷに
よるアクセス要求に応答して作成され、そのワーク単位
ＵＯＷによる別のデータ制御インターバルＣＩへのアク
セス要求に応答して除去（解放）される。

【００３０】（ｃ）ＲＥＬＥＡＳＥＮＯＷＲＩＴＥ機
能。この機能は、データ制御インターバルＣＩのコピー
への呼び出し元ワーク単位ＵＯＷのアクセスを除去す
る。この機能は、更新または変更されたいかなる専用バ
ッファ・コピーに対しても、無効である。対象となる専
用バッファ・コピーは除去即ち解放される。

【００３１】（ｄ）ＲＥＬＥＡＳＥＷＲＩＴＥ機能。
これは、専用バッファＰＢの内容をデータ制御インター
バルＣＩの共有ローカル・キャッシュＳＬＣバッファ及
び中央共有構造型外部記憶ＳＥＳキャッシュに書き込
む、条件付書き込み機能である。最初のステップは、専
用バッファＰＢ一貫性トークンの有効性をチェックし、
当該トークンが無効の場合条件付書き込み未遂行メッセ
ージを返送する。当該トークンが有効な場合、次のステ
ップは、専用バッファＰＢの内容を共有ローカル・キャ
ッシュＳＬＣバッファ（例えば図３のバッファ２２）に
書き込み、そして専用バッファＰＢの内容を共有構造型
外部記憶ＳＥＳに書き込むために、共有構造型外部記憶
ＳＥＳキャッシュからの許可を要求する。共有構造型外
部記憶ＳＥＳがこのデータ制御インターバルＣＩの共有
ローカル・キャッシュＳＬＣバッファコピーを（以前の
ＲＥＬＥＡＳＥＷＲＩＴＥ処理の共有構造型外部記憶
ＳＥＳＣＲＯＳＳ−ＩＮＶＡＬＩＤＡＴサブ機能によ
って）無効化してあった場合、次のステップにおいて条
件付書き込み未遂行メッセージを返送する。共有構造型
外部記憶ＳＥＳキャッシュが専用バッファＰＢの内容を
受け入れるなら、この機能は、最初に新しい一貫性トー
クンを発生して専用バッファＰＢに書き込み、専用バッ
ファＰＢは全ての以前の一貫性トークンを無効化し、そ
して新しい一貫性トークンを共有ローカル・キャッシュ
ＳＬＣ共有バッファに書き込む。最後に、更新された共
有ローカル・キャッシュＳＬＣバッファの内容を共有構
造型外部記憶ＳＥＳに書き込み、共有構造型外部記憶Ｓ
ＥＳは、ＳＥＳＣＲＯＳＳ−ＩＮＶＡＬＩＤＡＴＥサ
ブ機能を用いて、データ制御インターバルＣＩの他の共
有ローカル・キャッシュＳＬＣコピー全てを無効化す
る。専用バッファＰＢの内容を共有構造型外部記憶ＳＥ
Ｓ及び共有ローカル・キャッシュＳＬＣの双方に首尾よ
く転送すると、この専用バッファＰＢへのワーク単位Ｕ
ＯＷのアクセスを排除して専用バッファＰＢを廃止す
る。

【００３２】（ｅ）ＴＥＳＴＢＵＦＦＥＲＶＡＬＩ
ＤＩＴＹ機能。この機能は、共有ローカル・キャッシュ
ＳＬＣバッファ内のローカル一貫性トークンを、チェッ
クし、ＭＶＳテストローカルキャッシュエントリ（ＴＬ
ＣＥ）有効コマンドを発し、共有構造型外部記憶ＳＥＳ
をチェックしてＳＥＳＣＲＯＳＳ−ＩＮＶＡＬＩＤＡ
ＴＥ処理がまだ生じていないことを確認する。

【００３３】（ｆ）ＳＥＳＣＲＯＳＳ−ＩＮＶＡＬＩ
ＤＩＴＹ機能。これは、ＲＥＬＥＡＳＥＷＲＩＴＥ機
能の共有構造型外部記憶ＳＥＳキャッシュに関するサブ
機能であり、マルチシステム環境における共有ローカル
・キャッシュＳＬＣ一貫性の基本である。共有構造型外
部記憶ＳＥＳは、図１に示すような１組の接続された共
有ローカル・キャッシュＳＬＣの内容を登録し、監視す
る。共有ローカル・キャッシュＳＬＣエントリを共有構
造型外部記憶ＳＥＳに書き込んだ時、共有構造型外部記
憶ＳＥＳは他の共有ローカル・キャッシュＳＬＣ内の名
称付データの既存の全てのコピーを無効化し、無効化さ
れた共有ローカル・キャッシュＳＬＣエントリの共有構
造型外部記憶ＳＥＳへのいかなる条件付書き込みも、実
行させないようにする。共有構造型外部記憶ＳＥＳキャ
ッシュのこの条件付書き込み能力は、ＶＳＡＭデータＣ
Ｉ上の共有ローカル・キャッシュＳＬＣの境界を横切る
書き込み競合を決定するための手段である。この条件付
書き込みが行なわれないと、ＶＳＡＭレコード・マー
ジ再実行ＲＭＲ過程が開始される。

【００３４】（ｇ）テストローカルキャッシュエントリ
（ＴＬＣＥ）有効機能。これは、ＤＦＰバッファー管
理機能ＢＭＦ及び共有構造型外部記憶ＳＥＳキャッシュ
によって設けられる標準機能の１つである。本発明のＶ
ＳＡＭレコードレベル共有方法は、ロッキングの前に
ＶＳＡＭレコードが先ず突きとめられなければならない
ような場合に、バッファー管理機能ＢＭＦテスト・ロ
ーカルキャッシュ・エントリＴＬＣＥ機能を用いる。こ
のような場合は、アプリケーションの要求によりレコー
ド識別子の全てが特定されないような場合を含む。その
例は、ＧＥＴ連続、「以上」のＧＥＴキー、及びＧＥＴ
全体的キー検索である。このような要求に対して、ＶＳ
ＡＭはバッファー管理機能ＢＭＦを用いて、データ制御
インターバルＣＩを含む共有ローカル・キャッシュＳＬ
Ｃバッファへのアクセスを得る。制御インターバルＣＩ
を検索して要求されたレコードを突きとめる。レコード
を突きとめた後、ＶＳＡＭはレコード識別子全体を知る
ことができる（キーシーケンス型データセットＫＳＤＳ
に対するキーまたはキーなしタイプ（ｋｅｙ−ｌｅｓｓ
ｔｙｐｅ）に対するＲＩＮ）。次に、レコード識別子
をロック名称として用いて、レコードロックが許可され
る。ロックされたレコードをアプリケーションに戻す前
に、ＶＳＡＭは、そのレコードの共有ローカル・キャッ
シュＳＬＣコピーが、共有構造型外部記憶ＳＥＳキャッ
シュ内の中央データによって判定されたレコードの最新
版であることを保証しなければならない。ＶＳＡＭは、
バッファー管理機能ＢＭＦテスト・ローカルキャッシ
ュ・エントリＴＬＣＥ有効機能を用いて、アクセスさ
れたデータ制御インターバルＣＩが、ある共有ローカル
・キャッシュＳＬＣ内のどれか別のワーク単位ＵＯＷに
よって変更されていないことを確認する。共有ローカル
・キャッシュＳＬＣのバッファの有効性と、排他的レコ
ードロックとに対する２つの要求を組み合わせにより、
レコードの最新版がアプリケーションに戻されることを
保証する。共有ローカル・キャッシュＳＬＣのバッファ
コピーが有効でない場合、またはレコードが局部的に発
見されない場合、ＶＳＡＭはバッファー管理機能ＢＭＦ
を呼び出し、データ制御インターバルＣＩの共有構造型
外部記憶ＳＥＳ版の共有ローカル・キャッシュＳＬＣ内
に新しいバッファコピーを得る。また、キーシーケンス
型データセットＫＳＤＳレコードに対して、ＣＩ／ＣＡ
分割処理は、所望のレコードを新しいデータ制御インタ
ーバルＣＩに移しておくこともできる。このような場
合、ＶＳＡＭはキーシーケンス型データセットＫＳＤＳ
インデクスを検索し、実際に必要な新しいデータ制御イ
ンターバルＣＩを突きとめる。

【００３５】（ｈ）Ｒｅｃｏｒｄ−ＬｅｖｅｌＬｏｃ
ｋｉｎｇ機能。本発明のＶＳＡＭレコードレベル共有方
法は、共有ローカル・キャッシュＳＬＣバッファエント
リ（データ制御インターバルＣＩ）レベルのロッキング
を使用しない。その代りに、テスト・ローカルキャッシ
ュ・エントリＴＬＣＥ有効及びＲＥＬＥＡＳＥＷＲＩ
ＴＥ機能を用いて、共有ローカル・キャッシュＳＬＣバ
ッファエントリレベルの競合を検出する。この方法は、
共有ローカル・キャッシュＳＬＣバッファのロッキング
によるオーバヘッドを回避することができ、分散型デー
タ共有システムに大幅な節約が得られる。この方法は、
また、多数のトランザクションが互いに待たずに、同一
データ制御インターバルＣＩ内の異なるレコードを更新
することができるので、ロック競合を減少させることも
できる。また、承認（ｃｏｍｍｉｔ）を待たずに、他の
ワーク単位ＵＯＷによって修正されたレコードを含むデ
ータ制御インターバルＣＩのコピーから、無修正レコー
ドを読み出すこともできる。したがって、記憶処理は、
共有ローカル・キャッシュＳＬＣレベルの競合に遭遇す
ることはない。データ制御インターバルＣＩレベルのロ
ッキングがないため、データ制御インターバルＣＩの複
数のコピーが同時に１つ以上の共有ローカル・キャッシ
ュＳＬＣ内に存在する、上述の状況が生じることになる
これらの共有ローカル・キャッシュＳＬＣコピーの各々
は、同時に更新できる。レコードのロッキングは、いか
なる同時更新でもデータ制御インターバルＣＩ内の異な
るレコードに対していつでも行なえるように、実行され
る。このような同時更新は、レコード・マージ再実行Ｒ
ＭＲ機能を要求することになる。

【００３６】（ｉ）レコードマージ再実行（ＲＭＲ）機
能。この機能は、種々の共有ローカル・キャッシュＳＬ
Ｃからの複数のデータ制御インターバルのコピー内で変
更されたレコードをマージして、その変更されたレコー
ドの全てを含む単一のデータ制御インターバルのコピー
を形成するものである。これは、以下の例から最良に認
められよう。

【００３７】図３には、共有ローカル・キャッシュＳＬ
Ｃ１内のデータ制御インターバルＣＩのコピーを、変化
後のレコード３を有するものとして示し、共有ローカル
・キャッシュＳＬＣ２内のデータ制御インターバルＣＩ
の別のコピーを変化後のレコード１４として示してい
る。ＬＯＣＡＬＵＰＤＡＴＥ機能は、単一の共有ロー
カル・キャッシュＳＬＣの環境において、同一データ制
御インターバルＣＩのこのような多数の専用バッファ・
コピーを発生することができるものである。したがっ
て、データ制御インターバルＣＩ１のこのような専用バ
ッファコピーが２つ同一共有ローカル・キャッシュＳＬ
Ｃ或は異なる共有ローカル・キャッシュＳＬＣに存在す
れば、この機能は、これら２つの専用バッファ・コピー
をマージして、図３の下方に示すような制御インターバ
ルＣＩ１の単一のレコードマージコピーを形成すること
ができる。

【００３８】図４は、レコード・マージ再実行ＲＭＲ処
理中の、データ制御インターバルＣＩの共有ローカル・
キャッシュＳＬＣ及び共有構造型外部記憶ＳＥＳコピー
を示すものである。この例では、図４（Ａ）に示すよう
に、システム１及びシステム２は、両方とも同一データ
制御インターバルＣＩ内でレコードを更新する。各シス
テムは、まず、制御インターバルＣＩ１のコピーをその
共有ローカル・キャッシュＳＬＣに読み込み、制御イン
ターバルＣＩ１の共有ローカル・キャッシュＳＬＣコピ
ー内の１つのレコードを更新する。

【００３９】システム１は次に、その制御インターバル
ＣＩ１のコピーに対して、ＲＥＬＥＡＳＥＷＲＩＴＥ
（条件付書き込み）コマンドを発する。ＲＥＬＥＡＳＥ
ＷＲＩＴＥが実行され、システム２の共有ローカル・
キャッシュＳＬＣエントリを含む制御インターバルＣＩ
１の他の共有ローカル・キャッシュＳＬＣコピーの全て
を無効化する。この処理結果を図４（Ｂ）に示す。

【００４０】システム２がその制御インターバルＣＩ１
のコピーにＲＥＬＥＡＳＥＷＲＩＴＥコマンドを発す
ると、システム２の共有ローカル・キャッシュＳＬＣエ
ントリがシステム１のコピーの既に実行されたＲＥＬＥ
ＡＳＥＷＲＩＴＥによって無効化されているので、条
件付書き込みは実行されない。そのＲＥＬＥＡＳＥＷＲ
ＩＴＥコマンドの未遂行が通知されると、システム２は
次に共有構造型外部記憶ＳＥＳ読み取りコマンドを発し
て、制御インターバルＣＩ１の有効コピーを得る。この
有効コピーを受け取った後、システム２は、図４（Ｃ）
に示すように、制御インターバルＣＩ１の２つの異なる
コピーを有することになる。

【００４１】ＶＳＡＭは次に、システム１のワーク単位
ＵＯＷによってレコード１４に加えられた変更を、共有
構造型外部記憶ＳＥＳから得られた制御インターバルＣ
Ｉ１の有効コピーに再び加える。システム２は制御イン
ターバルＣＩ１の新たに更新された有効コピーに対し
て、ＲＥＬＥＡＳＥＷＲＩＴＥを再発生し、それによ
りこの書き込みは実行される。レコード・マージ再実行
ＲＭＲ処理はこれで完了し、その結果は図４（Ｄ）に示
ようになる。最後にシステム２によって実行された共有
構造型外部記憶ＳＥＳの書き込みのため、図４（Ｂ）に
示すシステム１内の制御インターバルＣＩ１の共有ロー
カル・キャッシュＳＬＣコピーは、無効化される。

【００４２】ＣＩ／ＣＡ分割問題上述のいくつかのレコードレベル共有機能は、ＶＳＡＭ
ＣＩ／ＣＡ分割機能が起こす問題に適合させるため
に、少々修正しなくてはならない。本発明の方法は、グ
ローバルデータ集合レベルの排他的ロックを用いて、Ｃ
Ｉ／ＣＡ分割とデータ集合に対して関連するインデック
スの更新とをシリアル化する。ＣＩ／ＣＡ分割によって
なされたインデクス及びデータの変更は、直ちに共有ロ
ーカル・キャッシュＳＬＣ及び共有構造型外部記憶ＳＥ
Ｓのキャッシュに書き込まれる。この変更はワーク単位
ＵＯＷの専用バッファにはバッファ記憶されない。

【００４３】ＣＩ／ＣＡ分割は、１つのデータ集合に関
してシリアル化されるが、ＣＩ／ＣＡ分割の原因となら
ないＧＥＴ／ＰＵＴ／ＥＲＡＳＥ要求に関してはシリア
ル化されない。本発明のレコードレベルでのロックは、
ロックされたレコードを含んでいるＣＩ／ＣＡのＣＩ／
ＣＡ分割を妨げるものではない。また、変更された制御
インターバルＣＩの専用バッファ・コピーの存在も、別
のワーク単位ＵＯＷが同一データ制御インターバルＣＩ
の分割または同一データ制御インターバルＣＩを含む制
御領域ＣＡを分割することを妨げることはないが、ＣＩ
／ＣＡ分割及び同時アクセスに跨る協調及びシリアル
化、並びに分割内に関係した制御インターバルＣＩの書
き込みの延期が必要とされる。

【００４４】ＶＳＡＭＣＩ／ＣＡ分割中の１つの制御
インターバルＣＩから他の制御インターバルＣＩへの既
存レコードの移動には、本発明のＶＳＡＭレコードレ
ベル共有シリアル化方法にある程度の拡張を加えること
が必要とされる。レコードレベル共有レコードロックの
名称は、レコードキーを基にしているので、１つの制御
インターバルＣＩから別の制御インターバルＣＩへのレ
コードの移動は、レコードのロックに影響を与えるもの
ではなく、ＣＩ／ＣＡ分割前、最中及び後のレコードへ
のアクセスを適切にシリアル化する。しかしながら、本
発明のＳＥＳＣＲＯＳＳ−ＩＮＶＡＬＩＤＡＴＥ機能
は、ＣＩ／ＣＡ分割処理がレコードを新しい制御インタ
ーバルＣＩに移動させる時に、データ制御インターバル
ＣＩの一貫性を保持するのにそれ自体では十分ではな
い。以下の例は、ＣＩ／ＣＡ分割中のシリアル化に関連
する典型的な問題を示したものである。

【００４５】図５（Ａ）は、ワーク単位ＵＯＷ１の専用
バッファＰＢ内のデータ制御インターバルＣＩ１を示し
たものである。ワーク単位ＵＯＷ１は、そのデータ制御
インターバルＣＩ１のコピー内のレコード２を変更して
いる。その制御インターバルＣＩ１のコピーを共有ロー
カル・キャッシュＳＬＣにも共有構造型外部記憶ＳＥＳ
にも書き込んでいない。

【００４６】次にワーク単位ＵＯＷ２が、使用可能な制
御インターバルＣＩ１の空間を越えるある処理によっ
て、制御インターバルＣＩ１への分割を起こさせる。制
御インターバルＣＩ分割は、２つの共有ローカル・キャ
ッシュＳＬＣバッファを用い、図５（Ａ）に示すような
制御インターバルＣＩ１と制御インターバルＣＩ８とを
形成する。制御インターバルＣＩ１のワーク単位ＵＯＷ
２コピーは、ワーク単位ＵＯＷ１におけるレコード２に
対する変更を含んでいない。

【００４７】ワーク単位ＵＯＷ２に対する制御インター
バル分割データ移動及びインデクス更新ステップは、次
の通りである。（ａ）制御インターバルＣＩ８を作成し
書き込む。（ｂ）インデクスを更新し、制御インターバ
ルＣＩ１に対するキーを変更し、制御インターバルＣＩ
８に対するエントリを追加する。（ｃ）制御インターバ
ルＣＩ８に移動されたレコードを除去して、新しい制御
インターバルＣＩ１を書き込む。

【００４８】ここで、ワーク単位ＵＯＷ２の制御インタ
ーバル分割のインデクス更新と新しい制御インターバル
ＣＩ１の書き込みステップとの間で、第３のワーク単位
ＵＯＷ（ワーク単位ＵＯＷ３）がインデクスを検索し、
制御インターバルＣＩ８を見つけ、レコード１５を修正
し、そして更新した制御インターバルＣＩ８を書き込む
と仮定する。３つのワーク単位ＵＯＷ全てのバッファの
結果的に得られた状況がを図５（Ａ）に示されている。

【００４９】次に、ワーク単位ＵＯＷ１は、その制御イ
ンターバルＣＩ１の専用バッファ・コピーを書き込む。
ワーク単位ＵＯＷ２はまだその制御インターバルＣＩ１
の専用バッファ・コピーを書き込んでいない。したがっ
て、ワーク単位ＵＯＷ１の専用バッファ・コピーはまだ
有効であり、ワーク単位ＵＯＷ１はＲＥＬＥＡＳＥＷＲ
ＩＴＥを共有ローカル・キャッシュＳＬＣに発行し、共
有構造型外部記憶ＳＥＳ（図示せず）は実行される。こ
の書き込みは制御インターバルＣＩ１のワーク単位ＵＯ
Ｗ２専用バッファ・コピーを無効化することになる（Ｓ
ＥＳＣＲＯＳＳ−ＩＮＶＡＬＩＤＡＴＥによって）。
そしてワーク単位ＵＯＷ２が制御インターバルＣＩ１を
書き込もうとしても、この条件付書き込みは実行されな
い。

【００５０】本例で生じた図５（Ａ）に示す状況は、先
に図４について論じたレコード・マージ再実行ＲＭＲの
例より、はるかに複雑である。元々ワーク単位ＵＯＷ１
に連係されているログが、ワーク単位ＵＯＷ１のＲＥＬ
ＥＡＳＥＷＲＩＴＥが実行された時に削除されている
ので、ワーク単位ＵＯＷ２はワーク単位ＵＯＷ１によっ
て制御インターバルＣＩ１に行なわれたレコード変更の
ログにアクセスすることができない。また、ワーク単位
ＵＯＷ３によるロッギングされたレコードの変更は、何
らかの形でセーブしなくてはならない。

【００５１】図５（Ｂ）は、本発明の方法が対処しなく
てはならない別の問題を示すものである。これは、先に
図５（Ａ）について論じた例の変更例である。ワーク単
位ＵＯＷ１は、制御インターバルＣＩ１の専用バッファ
・コピーを保持し、該コピーは、変更されたレコード１
０を含んでいる。ワーク単位ＵＯＷ１の専用バッファ・
コピーは、共有ローカル・キャッシュＳＬＣにも共有構
造型外部記憶ＳＥＳにも書き込まれていない。

【００５２】ワーク単位ＵＯＷ２は、次に制御インター
バルＣＩ１の分割を生じさせる。この分割の間に、ワー
ク単位ＵＯＷ１はその制御インターバルＣＩ１の専用バ
ッファ・コピーのＲＥＬＥＡＳＥＷＲＩＴＥを首尾よ
く行ない、レコード１０に対するロックを解除する。分
割により既に、レコード１０の旧版を新しい制御インタ
ーバルＣＩ８に移動させ、新しいキー位置を示すキーシ
ーケンス型データセットＫＳＤＳインデックスを更新し
ている。

【００５３】ワーク単位ＵＯＷ３は、次にレコード１０
に対するロックを得て、新しい制御インターバルＣＩ８
に保持されているレコード１０の旧版を（新しいキーシ
ーケンス型データセットＫＳＤＳインデクスによって）
見つける。この動作は、本発明のレコードレベル共有方
法の基本的レコードアクセス法の一貫性を破るものであ
り、防止しなくてはならない。

【００５４】本発明は、起こり得る種々の状況の全てを
処理するために複雑な代替レコード・マージ再実行ＲＭ
Ｒ手順を組み込むより、むしろ、好適なシリアル化技術
を用いて、レコード／制御インターバルのアクセス法を
ＣＩ／ＣＡ分割処理と調和させることにした。これらの
好適なＣＩ／ＣＡ分割のシリアル化技術を以下に述べ
る。

【００５５】レコード／制御インターバルのアクセスと
制御インターバル分割との間のシリアル化制御インターバル分割プロセスは、制御インターバル定
義フィールド（ＣＩＤＦ）内のあるビット（ＣＩＤＦＢ
ＵＳＹ）をセットし次に制御インターバルＣＩを書き込
むことによって、開始する。これは、全てのアクセスプ
ロセスに、制御インターバル分割が進行中であることを
知らせるものである。制御インターバル分割が完了する
前にシステムに障害が生じた場合、制御インターバルＣ
Ｉへの以後の全てのアクセスは、このセットされたＣＩ
ＤＦＢＵＳＹビットに注目し、必要な回復処理を呼び出
し、その分割を一掃するか或は完了させる。制御インタ
ーバル分割における最後のステップは、移動され、かつ
ＣＩＤＦＢＵＳＹビットが不能化されたレコードがない
状態で、分割された制御インターバルＣＩを書き換える
ことである。

【００５６】本発明のレコードレベル共有（ＲＬＳ）方
法に対して、ＣＩＤＦＢＵＳＹビットをセットするのに
通常用いられるＲＥＬＥＳＥＷＲＩＴＥ機能は、共有
ローカル・キャッシュＳＬＣの無効化のために、実行さ
れないことがある。したがって、制御インターバル分割
プロセスは、バッファー管理機能ＢＭＦに制御インター
バルＣＩの有効なコピーを要求し、ＣＩＤＦＢＵＳＹビ
ットがセット状態を維持するようになるまで、繰り返し
このビットをセットするように試みなくてはならない。

【００５７】本発明のレコードレベル共有方法は、制御
インターバルＣＩを共有ローカル・キャッシュＳＬＣま
たは共有構造型外部記憶ＳＥＳに書き込もうとしている
他のワーク単位ＵＯＷからの干渉がない状態で、制御イ
ンターバル分割がＣＩＤＦＢＵＳＹビットを一旦セット
したなら、制御インターバル分割を完了させる。首尾良
く書き込みが実行され分割している制御インターバルＣ
Ｉ内のＣＩＤＦＢＵＳＹをセットすると、ＳＥＳＣＲ
ＯＳＳ−ＩＮＶＡＬＩＤＡＴＥ処理が開始され、その制
御インターバルＣＩのその他のすべての現存するワーク
単位ＵＯＷの専用バッファ・コピーを無効化する。ワー
ク単位ＵＯＷがそのデータ制御インターバルＣＩの専用
バッファ・コピーを変更し（或は既に変更してあり）、
その無効化した専用バッファＰＢを書き込もうとして
も、この条件付書き込みは実行されない。すると、ワー
ク単位ＵＯＷはバッファー管理機能ＢＭＦから制御イン
ターバルＣＩの有効なコピーを得て、そのＣＩＤＦＢＵ
ＳＹビットがセットされていることを発見する。このよ
うにセットされたビットを発見すると、ワーク単位ＵＯ
Ｗは、「制御インターバル分割ロック」を要求せざるを
得なくなる。この分割ロックの処理はワーク単位ＵＯＷ
を制御インターバル分割プロセスとシリアル化するもの
で、それを行なう好適な方法である。

【００５８】このように、ワーク単位ＵＯＷが制御イン
ターバルＣＩを読み取り、セットされたＣＩＤＦＢＵＳ
Ｙビットを見ると、直ちに制御インターバル分割ロック
を要求する。そしてそのワーク単位ＵＯＷは制御インタ
ーバル分割プロセスの完了と制御インターバル分割ロッ
クの解放とを待つことになる。

【００５９】ワーク単位ＵＯＷがあるデータ制御インタ
ーバルＣＩの専用バッファ・コピーを有し、他のワーク
単位ＵＯＷによる動作によってそのデータ制御インター
バルＣＩを分割するような状況は、以下のように要約す
ることができる。（ａ）制御インターバルＣＩの分割
の最中に制御インターバルＣＩのワーク単位専用バッフ
ァ・コピーが得られた場合、それはセットされたＣＩＤ
ＦＢＵＳＹビットを含んでいる。このセットされたビッ
トが含まれていると、ワーク単位処理により専用バッフ
ァＰＢを解放させ、制御インターバル分割ロックを要求
させる。

【００６０】（ｂ）制御インターバル分割の前にワーク
単位専用バッファ・コピーが得られた場合、ＣＩＤＦＢ
ＵＳＹビットをセットする制御インターバル分割ステッ
プは、そのワーク単位専用バッファ・コピーを無効化す
るために既に（ＳＥＳＣＲＯＳＳ−ＩＮＶＡＬＩＤＡ
ＴＥによって）処理されている。そのワーク単位ＵＯＷ
に対する要求の後続処理において、以下のようにして無
効な専用バッファ・コピーを検出する。

【００６１】（１）連続処理：レコードに対してロック
を得た後であってレコードをアプリケーションに返送す
る前に、ＶＳＡＭはＴＥＳＴＢＵＦＦＥＲＶＡＬＩ
ＤＩＴＹ要求をバッファー管理機能ＢＭＦに発する。こ
の要求は実行されない。（２）ＰＵＴ−ｆｏｒ−ＵｐｄａｔｅまたはＥＲＡＳＥ
機能：対象レコードは以前のＰＵＴ−ｆｏｒ−Ｕｐｄａ
ｔｅ要求によって、見つかっておりロックされている。
したがって、無効な専用バッファＰＢデータを保持して
いる専用バッファＰＢにおいてレコードを変更すること
ができる。その後、ＶＳＡＭが無効な専用バッファ・コ
ピーを書き込もうとする時、ＢＭＦＲＥＬＥＡＳＥ
ＷＲＩＴＥ機能は、専用バッファ・コピーの無効のた
め、実行されない。（３）直接またはスキップ連続要求：要求されたレコー
ドを見つけようとする前に、ＶＳＡＭは、ワーク単位専
用バッファＰＢを解放する。専用バッファＰＢが変更さ
れていた場合、ＢＭＦＲＥＬＥＡＳＥＷＲＩＴＥが
発せられる。共有構造型外部記憶ＳＥＳが無効化されて
いるため、この要求は実行されない。

【００６２】ＴＥＳＴＢＵＦＦＥＲＶＡＬＩＤＩＴ
Ｙ機能が実行されず専用バッファＰＢを変更した時、及
びＲＥＬＥＡＳＥＷＲＩＴＥ機能が実行されない時は
いつでも、ＶＳＡＭはレコード・マージ再実行ＲＭＲ機
能を実行して、レコードの変更をデータ集合に再度適用
する。このように、専用バッファＰＢの無効化、ＣＩＤ
ＦＢＵＳＹビットがセットされる時にとられる動作、及
び制御インターバル分割のロックの組み合わせによっ
て、制御インターバル分割処理及び同一のデータ制御イ
ンターバルＣＩへの同時記憶更新をシリアル化すること
ができる。この好適な方法は、図５に関して上述した２
つの問題を以下のようにして回避することができる。

【００６３】図５（Ａ）に示した例では、ワーク単位Ｕ
ＯＷ２が制御インターバルＣＩ１を分割した後にワーク
単位ＵＯＷ１が制御インターバルＣＩ１を書き込んでい
るが、その間にワーク単位ＵＯＷ３が、この分割によっ
て作成された新しい制御インターバルＣＩ８を変更し、
書き込んでいる。ワーク単位ＵＯＷ２が書き込もうとし
た時、ワーク単位ＵＯＷ１の書き込みによりワーク単位
ＵＯＷ２の専用バッファ・コピーを無効化しているの
で、この書き込みは実行されない。ワーク単位ＵＯＷ２
は、ワーク単位ＵＯＷ１、３によってどのレコードが変
更されたかを判断できないので、この状況から回復する
事ができなかった。更に、レコードロックがワーク単位
ＵＯＷ１及び２の一方又は双方によって既に解放されて
いる場合も考えられる。

【００６４】この問題を上記したＣＩＤＦＢＵＳＹを基
にしたシリアル化手順によって解決する。ワーク単位Ｕ
ＯＷ２に対する制御インターバル分割プロセスでは、デ
ータ移動ステップを行う前にＣＩＤＦＢＵＳＹビットを
セットし、制御インターバルＣＩ１を書き込み、それに
よりワーク単位ＵＯＷ１のコピーを無効化する。制御イ
ンターバルＣＩ分割が完了する前にワーク単位ＵＯＷ１
が書き込もうとすると、ワーク単位ＵＯＷ１の専用バッ
ファＰＢの無効のためこの書き込みは実行されないの
で、これにより、制御インターバル分割が完了するまで
ワーク単位ＵＯＷ１による制御インターバルＣＩ１のコ
ピーの書き込みを禁止する。そして、ワーク単位ＵＯＷ
１はレコード・マージ再実行手順を開始してその専用バ
ッファ・コピーを再度有効化し、制御インターバル分割
が完了する前にワーク単位ＵＯＷ１が制御インターバル
ＣＩ１を再度読み出した場合は、ＣＩＤＦＢＵＳＹビッ
トがセット状態にあることが発見され、ワーク単位ＵＯ
Ｗ１は要求を出し、上記したように制御インターバル分
割ロックが解除されるまで待機する。

【００６５】図５（Ｂ）に示した例では、ＣＩＤＦＢＵ
ＳＹを基にしたシリアル化手順は、ワーク単位ＵＯＷ１
がレコード１０の更新版を書き込むことを禁止し、ワー
ク単位ＵＯＷ１は制御インターバル分割が完了するまで
レコード１０のレコードレベルでのロックを保持する。
ワーク単位ＵＯＷ３は、ワーク単位ＵＯＷ１が更新を完
了するまでレコードロックを待ち続け、一方、ワーク単
位ＵＯＷ１は制御インターバル分割が完了するのを待っ
ている。これによって、レコードアクセスの一貫性を維
持することができる。

【００６６】レコードアクセス／制御インターバルのア
クセス及び制御領域分割の間のシリアル化：図６（Ａ）及び（Ｂ）は、制御領域分割処理によって行
なわれる制御インターバル・データの移動とインデクス
の更新とを示したものである。図６（Ａ）は、制御領域
分割処理の前の制御領域ＣＡの様子を示している。制御
領域ＣＡは４つの制御インターバルＣＩを含んでいる。

【００６７】図６（Ｂ）で、制御領域分割処理により、
制御インターバルＣＩ３の内容を制御インターバルＣＩ
５に移動し、制御インターバルＣＩ４の内容を制御イン
ターバルＣＩ６に移動した状態を示している。この分割
処理は、キーシーケンス型データセットＫＳＤＳインデ
クス３０を更新して、新しい制御領域ＣＡ及びデータ移
動を反映するようにしている。制御インターバルＣＩ３
及び制御インターバルＣＩ４はフリースペース（空）の
制御インターバルＣＩとして、書き直される。制御領域
分割処理の結果得ら得る２つの制御領域ＣＡが図６
（Ｂ）に示されている。

【００６８】制御領域ＣＡ内の制御インターバルＣＩに
対する他のワーク単位ＵＯＷによるレコードの更新と同
時に行なわれた制御領域分割によるデータ移動は、制御
インターバル分割の例で示したのと同様な複雑なレコー
ド・マージ再実行要求ＲＭＲを生ずる可能性がある。し
たがって、本発明は、変更された制御インターバルＣＩ
の書き込みをこれら制御インターバルＣＩの制御領域移
動とシリアル化することを選択し、以下のシリアル化方
法を考慮した。

【００６９】（１）バッファ無効化：このアプローチ
は、制御領域分割処理によって新しい制御領域ＣＡに移
動された各制御インターバルＣＩに対するバッファを保
持するものである。これによって、制御領域分割は、移
動された制御インターバルＣＩに対する更新を検出でき
るようになる。この制御領域分割による、フリースペー
スの制御インターバルＣＩで移動された制御インターバ
ルＣＩを書き直す試みは、専用バッファ・コピーの無効
化のため、実行されない。したがって、制御領域分割処
理は、制御インターバルＣＩを再度読み取り、そしてそ
れを新しい制御領域ＣＡ内の新しい位置に再び書き込ま
なくてはならない。不幸にして、制御インターバルＣＩ
を新しい制御領域ＣＡに移動する時、他のワーク単位Ｕ
ＯＷがその間に制御インターバルＣＩを修正し書き直す
場合がある。これは図５（Ａ）に関して既に述べた状況
と類似したものである。制御領域分割処理は、他の２つ
のワーク単位ＵＯＷによってなされた変更をマージしな
くてはならないが、これらの変更の記録（ｌｏｇ）は得
ることができない。このアプローチに関する別の問題
は、制御領域分割を行なっているシステムが、分割処理
の間に、誤動作する可能性があることである。このよう
な誤動作が起こると、制御領域分割バッファからの全て
の無効化指示を除去してしまう。このような状況からど
のように回復することができるかは、明白ではない。

【００７０】（２）制御領域分割処理中の制御インター
バル・レベルロッキング：このアプローチは、制御領域分割処理中に移動する制御
インターバルＣＩの集合（ＣＩセット）をバッファー管
理機能ＢＭＦに教えるように、ＶＳＡＭに要求する。バ
ッファー管理機能ＢＭＦは、直接クロスシステム信号伝
達を用いるか、或はある新しいＤＦＰロック管理機能
（現状では１つの要求として識別しないので、したがっ
て定義しない）を用いるかのいずれかによって、制御領
域分割処理によって移動させられる制御インターバルＣ
Ｉを含む全てのバッファへのアクセスを禁止する。ＶＳ
ＡＭがこれら制御インターバルＣＩの１つへのアクセス
を要求し、このような「アクセス禁止応答」を受ける
と、制御インターバル分割ロックに対する要求が発せら
れて、全ての処理が制御領域分割処理の完了を待たなけ
ればならないようにする。このやりかたはうまく行くよ
うに見えるが、制御インターバルレベルのシリアル化を
開始及び中止するのに、クロスシステムの信号伝達を必
要とし、そのために必要な論理手段は過度に複雑とな
る。

【００７１】（３）移動される全ての制御インターバル
ＣＩのＣＩＤＦＢＵＳＹビットのセット：いかなる制御
インターバルＣＩの移動またはインデクスの更新にも先
だって、制御領域分割処理は、移動させることになって
いる各制御インターバルＣＩ内のＣＩＤＦＢＵＳＹをセ
ットする。このアプローチは、図５に関して既に論じた
制御インターバル分割状況のために用いられるのと同一
のシリアル化技術であるという利点がある。したがっ
て、これは制御インターバル分割及び制御領域分割シリ
アル化の双方に対して、好適な方法である。

【００７２】レコード・マージ再実行ＲＭＲ／制御イン
ターバル分割の例：図７は、制御インターバル分割処理中のレコード・マー
ジ再実行処理ＲＭＲを示したものである。この図に示し
た例では、ワーク単位ＵＯＷ１は、データ制御インター
バルＣＩ１の専用バッファ・コピー内の２つのレコード
を変更している。ワーク単位ＵＯＷ１がその修正された
専用バッファ・コピーを書き込む前に、ワーク単位ＵＯ
Ｗ２がこの制御インターバルＣＩを分割する。制御イン
ターバル分割により、元の制御インターバルＣＩ１内で
ワーク単位ＵＯＷ１が修正したレコード（古いコピー）
の１つを残しておき、別の１つを新しい制御インターバ
ルＣＩ８に移動させる。ワーク単位ＵＯＷ１のレコード
・マージ再実行ＲＭＲ処理は、制御インターバルＣＩ１
と制御インターバルＣＩ８の双方にアクセスし、変更を
加える。

【００７３】図７（Ａ）の例では、ワーク単位ＵＯＷ１
は制御インターバルＣＩ１内のレコード３とレコード１
５とを変更したが、ワーク単位ＵＯＷ１は、制御インタ
ーバルＣＩ１の修正された専用バッファ・コピーをまだ
書き込んでいない。図７（Ｂ）では、ワーク単位ＵＯＷ
２は次のようにして制御インターバルＣＩ１を分割す
る。ワーク単位ＵＯＷ１は、制御インターバルＣＩ１の
修正された専用バッファ・コピーをまだ書き込んでいな
いので、ワーク単位ＵＯＷ１によって書き込まれた制御
インターバルＣＩは、レコード３及びレコード１５のワ
ーク単位ＵＯＷ１が修正する前の状態のコピーを含んで
いる。制御インターバル分割処理により首尾よく制御イ
ンターバルＣＩ１及び制御インターバルＣＩ８を書き込
み、次にキーシーケンス型データセットＫＳＤＳインデ
クスを更新する。

【００７４】制御インターバル分割の完了に続いて、ワ
ーク単位ＵＯＷ１は制御インターバルＣＩ１を書き込も
うとする。ワーク単位ＵＯＷ１による制御インターバル
ＣＩ１の専用バッファ・コピーは、制御インターバル分
割によってなされた制御インターバルＣＩ１の書き込み
によって無効化されたので、ワーク単位ＵＯＷ１はレコ
ード・マージ再実行ＲＭＲ処理を開始する。レコード・
マージ再実行ＲＭＲ処理により、制御インターバルＣＩ
１の有効なコピーを得て、図７（Ｃ）に示すように、ワ
ーク単位ＵＯＷ１は、レコード３に対して更新を再度適
用する。

【００７５】レコード・マージ再実行ＲＭＲ処理は、制
御インターバルＣＩ１のキー範囲における変化を検出
し、このキー範囲がもはやレコード１５を含んでいない
ことを発見する。次に、制御インターバルＣＩ１の有効
な専用バッファ・コピーが書き込まれ、ＲＥＬＥＡＳＥ
ＷＲＩＴＥ機能によって解放される。キーシーケン
ス型データセットＫＳＤＳインデクスが次に検索され、
制御インターバルＣＩ８においてレコード１５を見つ
け、レコード１５に記録されたワーク単位ＵＯＷ１によ
る変更を、図７（Ｄ）に示すように、制御インターバル
ＣＩ８に適用する。

【００７６】図７（Ｄ）に示す制御インターバルＣＩ８
の専用バッファ・コピーが次に書き込まれ、ＲＥＬＥＡ
ＳＥＷＲＩＴＥ機能によって該コピーは解放される。
制御インターバルＣＩ１の旧版の専用バッファ・コピー
はＲＥＬＥＡＳＥＮＯＷＲＩＴＥ機能によって解放さ
れる。レコード・マージ再実行ＲＭＲは、図７（Ｄ）に
示すような結果をもって完了する。

【００７７】

【発明の効果】本発明は以上のように構成されているの
で、複数のプロセスがデータを共有する環境において複
数のプロセスがそれぞれ独自にレコードを更新すると
き、レコードのデータ一貫性を保全しながら、システム
の応答速度を低下させることなくアクセスの同時性を保
証することができる。このための制御に必要なオーバー
ヘッドも低レベルに押さえることができる。

【図面の簡単な説明】

【図１】データＩＣ及びＶＳＡＭワーク単位ＵＯＷ情
報の、共有ローカル・キャッシュＳＬＣ（ＳＬＶ）及び
構造型外部記憶装置（ＳＥＳ）を示すブロック図。

【図２】本発明のＶＳＡＭレコードレベル共有（ＲＬ
Ｓ）に必要な共有ローカル・キャッシュＳＬＣバッファ
構成を示すブロック図。

【図３】データ制御インターバル（ＣＩ）の２つの共有
ローカル・キャッシュＳＬＣ専用バッファ（ＰＢ）に適
用した、本発明のレコードマージ再実行（ＲＭＲ）方法
を説明するための説明図。

【図４】レコード・マージ再実行ＲＭＲ例の間での共有
ローカル・キャッシュＳＬＣ内容の展開を示す説明図。

【図５】キーシーケンス型データセットＫＳＤＳＣＩ
／ＣＡ分割及びインデクス更新の例に対する、共有ロー
カル・キャッシュＳＬＣの内容の展開を示す説明図。

【図６】制御領域（ＣＡ）分割処理の期間間に行なわれ
るデータ制御インターバルＣＩの移動及びインデクスの
更新の効果を示す説明図。

【図７】制御インターバルＣＩ分割処理中に実行する、
例示的なレコード・マージ再実行ＲＭＲの実行の間の共
有ローカル・キャッシュＳＬＣの展開を示す説明図。

【符号の説明】

１０構造型外部記憶（ＳＥＳ）機能１２共有ローカルキャッシュ（ＳＬＣ）１４、２２データ制御間隔（ＣＩ）

───────────────────────────────────────────────────── フロントページの続き (72)発明者ケネス・マイケル・カプルカアメリカ合衆国95123、カリフォルニア州サン・ノゼ、フェルダー・ドライブ 6378番地 (56)参考文献欧州特許出願公開454610（ＥＰ，Ａ)

Claims

(57)【特許請求の範囲】

【請求項１】データ集合が複数のデータ制御インターバ
ル（ＣＩ）の形で組織されて共有構造型外部記憶（ＳＥ
Ｓ）手段に記憶されており、複数の非同期的プロセスが
前記データ集合の中のレコードにそれぞれアクセスして
該レコードを独自に更新する方法において、（１）アクセスしようとするプロセスによるアクセス要
求に応答して、前記共有構造型外部記憶ＳＥＳにおいて
前記レコードを含むデータ制御インターバルを識別する
ステップと、（２）前記識別されたデータ制御インターバルを、前記
アクセス要求を発したプロセスのみがアクセスしうる専
用バッファ（ＰＢ）にコピーするステップと、（３）前記アクセス要求を発したプロセスにより、前記
専用バッファ中の前記制御インターバルのコピー内の前
記レコードを更新して、更新された制御インターバルの
コピーを形成するステップと、（４）前記共有構造型外部記憶のデータ制御インターバ
ルがまだ他のプロセスによって更新されていない場合
は、前記更新された制御インターバルのコピーによって
前記共有構造型外部記憶のデータ制御インターバルを更
新し、他のプロセスによって更新されている場合には、
前記レコードを含むデータ制御インターバルを前記共有
構造型外部記憶から前記アクセス要求を発したプロセス
のみがアクセスしうる前記専用バッファ（ＰＢ）にコピ
ーしてステップ（３）乃至（４）を繰り返すステップ
と、から成り、これにより前記更新された制御インターバル
のコピーによって前記共有構造型外部記憶のデータ制御
インターバルを更新することを特徴とする方法。
【請求項２】請求項１記載の方法において、ステップ
（２）に続いて、（２．１）前記アクセス要求を発したプロセスに対し
て、第１のレコードに関する排他的なレコードレベルの
ロックを許可するステップと、（２．２）前記専用バッファにある制御インターバルの
コピーに、データの有効性を判定するための一貫性トー
クンを付加するステップとを更に含むことを特徴とする
請求項１記載の方法。
【請求項３】各々少なくとも２つのレコードを含む複数
の記憶データ制御インターバルの形で組織されたデータ
集合が共有構造型外部記憶に記憶されており、同時的に
活動する複数の非同期的プロセスが、同じデータ制御イ
ンターバルを共有構造型外部記憶においてアクセスし、
レコードレベルのロッキングのみを用いてレコードを独
自に更新するようにした方法において、（ａ）第１のプロセスによって要求された所定のデータ
制御インターバル内のレコードが、前記共有構造型外部
記憶内に存在しているかを判定するステップと、（ｂ）共有構造型外部記憶から前記レコードを含むデー
タ制御インターバルのコピーを前記第１のプロセスのみ
がアクセスできる専用バッファに取り込むステップと、（ｃ）前記第１のプロセスによって前記専用バッファに
取り込まれたデータ制御インターバルのコピーを変更す
るステップと、（ｄ）前記変更されたデータ制御インターバルのコピー
を、条件付で共有構造型外部記憶に書き込むステップで
あって、前記第１のプロセスが前記データ制御インター
バルを取り込んだ後に、第２のプロセスが同じデータ制
御インターバルを共有構造型外部記憶内で変更しなかっ
た場合、前記変更された制御インターバルのコピーを前
記共有構造型外部記憶に書き込むステップと、（ｅ）前記第１のプロセスが前記データ制御インターバ
ルを取り込んだ後に、第２のプロセスが同じデータ制御
インターバルを共有構造型外部記憶内で変更している場
合、前記レコードを含む前記記憶データ制御インターバ
ルのコピーを共有構造型外部記憶から取り込み、前記ス
テップ（ｃ）乃至（ｅ）を繰り返すステップと、から成り、これにより変更されたデータ制御インターバ
ルのコピーを前記共有構造型外部記憶に書き込むことを
特徴とする方法。
【請求項４】請求項３記載の方法において、ステップ
（ａ）により第１のプロセスによって要求された所定の
データ制御インターバル内のレコードが、前記共有構造
型外部記憶内に存在しているものと判定されたとき、前
記第１のプロセスに対して前記レコードに排他的レコー
ドレベルのロックを許可するステップをステップ（ａ）
に続いて含むことを特徴とする請求項３記載の方法。