JP2560518B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2560518B2 JP2560518B2 JP2157137A JP15713790A JP2560518B2 JP 2560518 B2 JP2560518 B2 JP 2560518B2 JP 2157137 A JP2157137 A JP 2157137A JP 15713790 A JP15713790 A JP 15713790A JP 2560518 B2 JP2560518 B2 JP 2560518B2
- Authority
- JP
- Japan
- Prior art keywords
- filler
- solder
- brazing
- soft
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体片とそれに接続される導体端子の間
あるいは高圧整流素子におけるように積層される半導体
片相互間を軟ろうを用いて結合する半導体装置の製造方
法に関する。
あるいは高圧整流素子におけるように積層される半導体
片相互間を軟ろうを用いて結合する半導体装置の製造方
法に関する。
半導体装置の製造の際に、半導体片と導体端子とを結
合するためあるいは高圧整流整流素子の場合のように複
数の半導体片を積層するために軟ろうを用いることが多
い。これは、作業が容易なことおよび接合を有する半導
体片を高温に加熱する必要がないため特性への影響がな
いことによる。従来、半導体装置に使用される軟ろう
は、その組成により溶融温度，熱膨張率などの各種特性
を制御していた。また、ろう付け後のろう層の厚さを所
定の厚さにして結合の信頼性を高めるため、ろう材の中
にろう付温度で溶融しないフィラーを加えたものが考案
された。このフィラー入り軟ろうは、ろう付けに用いら
れる際の板状のろう材の厚さ、あるいはろう付け後の所
期のろう層厚さとほぼ同じ寸法の粒径をもつフィラーが
ろう材内に分布している構造をもつ。このようなフィラ
ー入り軟ろうは、はんだのような軟ろう材料を溶融する
ときにフィラーをその中に入れ、それを冷却して得た鋳
塊を圧延して製造する。あるいは、帯状のろう材を圧延
して製造するとき、ろう材の画面または片面にフィラー
を蒔き、そのまま圧延してフィラーをはんだ内に押し込
む。
合するためあるいは高圧整流整流素子の場合のように複
数の半導体片を積層するために軟ろうを用いることが多
い。これは、作業が容易なことおよび接合を有する半導
体片を高温に加熱する必要がないため特性への影響がな
いことによる。従来、半導体装置に使用される軟ろう
は、その組成により溶融温度，熱膨張率などの各種特性
を制御していた。また、ろう付け後のろう層の厚さを所
定の厚さにして結合の信頼性を高めるため、ろう材の中
にろう付温度で溶融しないフィラーを加えたものが考案
された。このフィラー入り軟ろうは、ろう付けに用いら
れる際の板状のろう材の厚さ、あるいはろう付け後の所
期のろう層厚さとほぼ同じ寸法の粒径をもつフィラーが
ろう材内に分布している構造をもつ。このようなフィラ
ー入り軟ろうは、はんだのような軟ろう材料を溶融する
ときにフィラーをその中に入れ、それを冷却して得た鋳
塊を圧延して製造する。あるいは、帯状のろう材を圧延
して製造するとき、ろう材の画面または片面にフィラー
を蒔き、そのまま圧延してフィラーをはんだ内に押し込
む。
従来のフィラー入り軟ろう材には次のような問題があ
った。
った。
（１）フィラーを溶融ろう材に添加する方法では、フィ
ラーの分布状態を制御しにくいため、ろう材中にフィラ
ーの塊が生じやすい。このフィラーの塊がろう材表面に
顔を出すと、ろう付されない個所が生ずる。
ラーの分布状態を制御しにくいため、ろう材中にフィラ
ーの塊が生じやすい。このフィラーの塊がろう材表面に
顔を出すと、ろう付されない個所が生ずる。
（２）フィラーを溶融ろう材に添加する場合、フィラー
とろう材の比重が大きく異なると、フィラーは溶融ろう
材の上部あるいは下部に集中してしまい、鋳塊中のフィ
ラーの分布が不均一になるため、圧延後も均一な分布の
フィラー入り軟ろう材を得ることができない。
とろう材の比重が大きく異なると、フィラーは溶融ろう
材の上部あるいは下部に集中してしまい、鋳塊中のフィ
ラーの分布が不均一になるため、圧延後も均一な分布の
フィラー入り軟ろう材を得ることができない。
（３）帯状ろう材の圧延の際に表面にフィラーを蒔いて
押し込む方法では、フィラーの量が多いと表面部をフィ
ラーが占める割合が多くなり、ろう付性が低下する。
押し込む方法では、フィラーの量が多いと表面部をフィ
ラーが占める割合が多くなり、ろう付性が低下する。
本発明の目的は、上述の問題を解決し、ろう付け性が
良好なフィラー入り軟ろうを用い、所望の特性を有する
均一な結合部を形成することのできる半導体装置の製造
方法を提供することにある。
良好なフィラー入り軟ろうを用い、所望の特性を有する
均一な結合部を形成することのできる半導体装置の製造
方法を提供することにある。
上記の目的を達成するために、本発明は、半導体片と
導体端子との間あるいは半導体片相互間を軟ろうを用い
てのろう付けにより結合する半導体装置の製造方法にお
いて、表面層が軟ろうのみよりなり、内部に層状にフィ
ラーを多く含む層を有する積層体を圧延してなるフィラ
ー入り軟ろう材を用いてろう付けするものとする。
導体端子との間あるいは半導体片相互間を軟ろうを用い
てのろう付けにより結合する半導体装置の製造方法にお
いて、表面層が軟ろうのみよりなり、内部に層状にフィ
ラーを多く含む層を有する積層体を圧延してなるフィラ
ー入り軟ろう材を用いてろう付けするものとする。
表面が軟ろうのみよりなり、内部に層状にフィラーを
多く含む層を有する積層体を圧延してなるフィラー入り
軟ろう材は、表面にフィラーがほとんど存在しないた
め、ろう付け時に被結合部材表面に接するフィラーがほ
とんどなく、部材とろうとの結合を阻害しない。そし
て、溶融ろう材とフィラーを混合するのではないので比
重の問題はなく、ろう材には平面的に均一にフィラーが
存在するので均一な結合が生ずる。また、フィラーに富
む層が軟ろう層中に層状に存在するので、導体端子と半
導体片との熱膨張係数の差により半導体片に加わる結合
面と平行な応力が緩和され、半導体装置の熱疲労に対す
る耐性，サージ電流に対する限界特性などが向上する。
多く含む層を有する積層体を圧延してなるフィラー入り
軟ろう材は、表面にフィラーがほとんど存在しないた
め、ろう付け時に被結合部材表面に接するフィラーがほ
とんどなく、部材とろうとの結合を阻害しない。そし
て、溶融ろう材とフィラーを混合するのではないので比
重の問題はなく、ろう材には平面的に均一にフィラーが
存在するので均一な結合が生ずる。また、フィラーに富
む層が軟ろう層中に層状に存在するので、導体端子と半
導体片との熱膨張係数の差により半導体片に加わる結合
面と平行な応力が緩和され、半導体装置の熱疲労に対す
る耐性，サージ電流に対する限界特性などが向上する。
以下、図を引用して本発明の実施例について延べる。
第１図は本発明の一実施例に用いたフィラー入りはんだ
板１を示し、Pb/Sn＝90/10のはんだ層２の中に平均粒径
20μｍのシリコン粒がフィラー３として混在している。
はんだ板１の厚さは80μｍである。このフィラー入りは
んだ板１は第３図（ａ），（ｂ）に示す方法で製造し
た。すなわち、同図（ａ）に示すように厚さ50μｍの帯
はんだ21の上にフィラー３を蒔き、それを３枚重ね、さ
らにフィラーを蒔かない帯はんだ21を１枚重ねたのち、
同図（ｂ）に示すようにこの積層体20を圧延ロール31,3
2を用いて80μｍの厚さまで圧延した。これにより表面
にフィラー３が露出しないフィラー入りはんだ板が得ら
れた。このはんだ板１を用いて第２図に示すような高圧
整数素子を製造した。図において、半導体片４はSi基板
の両面よりドナーおよびアクセプタを拡散し、Ni電極５
を設けたのち、方形に切断したものである。この半導体
片４をフィラー入りはんだ板１を重ねて積重ね、さらに
両端に導体端子７の頭部の電極６を接触させて加熱して
はんだ付けを行った。このあと、側面をJCR8で被覆した
のち、樹脂９により封止した。この整流素子と同一構造
でフィラーを含まない90/10はんだ板を用いてろう付け
した整流素子とのサージ電流に対する限界特性を測定し
たところ、第２の整流素子の方が２倍の耐性があった。
これははんだ付け部の特性によるものと考えられる。
第１図は本発明の一実施例に用いたフィラー入りはんだ
板１を示し、Pb/Sn＝90/10のはんだ層２の中に平均粒径
20μｍのシリコン粒がフィラー３として混在している。
はんだ板１の厚さは80μｍである。このフィラー入りは
んだ板１は第３図（ａ），（ｂ）に示す方法で製造し
た。すなわち、同図（ａ）に示すように厚さ50μｍの帯
はんだ21の上にフィラー３を蒔き、それを３枚重ね、さ
らにフィラーを蒔かない帯はんだ21を１枚重ねたのち、
同図（ｂ）に示すようにこの積層体20を圧延ロール31,3
2を用いて80μｍの厚さまで圧延した。これにより表面
にフィラー３が露出しないフィラー入りはんだ板が得ら
れた。このはんだ板１を用いて第２図に示すような高圧
整数素子を製造した。図において、半導体片４はSi基板
の両面よりドナーおよびアクセプタを拡散し、Ni電極５
を設けたのち、方形に切断したものである。この半導体
片４をフィラー入りはんだ板１を重ねて積重ね、さらに
両端に導体端子７の頭部の電極６を接触させて加熱して
はんだ付けを行った。このあと、側面をJCR8で被覆した
のち、樹脂９により封止した。この整流素子と同一構造
でフィラーを含まない90/10はんだ板を用いてろう付け
した整流素子とのサージ電流に対する限界特性を測定し
たところ、第２の整流素子の方が２倍の耐性があった。
これははんだ付け部の特性によるものと考えられる。
第４図は本発明の別の実施例のフィラー入りはんだ板
の製造方法を示し、上にフィラー３を蒔いた長い帯はん
だ21を巻回し、これを図の上下方向に押しつぶして第３
図の積層体20と同様の積層体を得る。これを圧延するこ
とにより内部にフィラーの層構造を有するフィラー入り
はんだ板１を作製することができる。
の製造方法を示し、上にフィラー３を蒔いた長い帯はん
だ21を巻回し、これを図の上下方向に押しつぶして第３
図の積層体20と同様の積層体を得る。これを圧延するこ
とにより内部にフィラーの層構造を有するフィラー入り
はんだ板１を作製することができる。
第１図に示したフィラー入りはんだ板１は目的のはん
だ厚さの1/4の粒径のフィラー３が含むが、第５図に示
したはんだ板11ははんだ層２の中に目的のはんだ厚さの
1/10の粒径のフィラー３を含む。
だ厚さの1/4の粒径のフィラー３が含むが、第５図に示
したはんだ板11ははんだ層２の中に目的のはんだ厚さの
1/10の粒径のフィラー３を含む。
上記の実施例で、フィラー３としてSi粒を用いたのは
粒径の揃った粒が得やすいという理由に基づく。しか
し、他のはんだより融点の高い材料の粒子、例えばAg,N
iあるいはAgの被覆したCuの粒を用いることもできる。
溶融はんだに対するフィラーの混合によらないので、フ
ィラーの材料を任意に選ぶことができる。また、Pb/Sn
はんだの代りに他の軟ろうを用いることができる。
粒径の揃った粒が得やすいという理由に基づく。しか
し、他のはんだより融点の高い材料の粒子、例えばAg,N
iあるいはAgの被覆したCuの粒を用いることもできる。
溶融はんだに対するフィラーの混合によらないので、フ
ィラーの材料を任意に選ぶことができる。また、Pb/Sn
はんだの代りに他の軟ろうを用いることができる。
本発明によれば、表面層がフィラーを含まない軟ろう
よりなり、内部に層状にフィラーを含む層を有する積層
体を圧延して作製したフィラー入り軟ろう板を用いて、
半導体片相互あるいは半導体片と導体端子との結合を行
うことにより、ろう付け性が向上し、ろう層が所定の厚
さになるので信頼性の高い半導体装置を得ることができ
た。また、フィラー層が結合面に平行な層構造となるの
で、ろう層に生ずる結合面に平行な応力が緩和された。
さらに、フィラーの材料も任意に選定できるので、サー
ジ電流に対する耐量をはじめ、ろう材の組成によって制
御できない特性の向上も可能になるなど、本発明により
得られる効果は極めて大きい。
よりなり、内部に層状にフィラーを含む層を有する積層
体を圧延して作製したフィラー入り軟ろう板を用いて、
半導体片相互あるいは半導体片と導体端子との結合を行
うことにより、ろう付け性が向上し、ろう層が所定の厚
さになるので信頼性の高い半導体装置を得ることができ
た。また、フィラー層が結合面に平行な層構造となるの
で、ろう層に生ずる結合面に平行な応力が緩和された。
さらに、フィラーの材料も任意に選定できるので、サー
ジ電流に対する耐量をはじめ、ろう材の組成によって制
御できない特性の向上も可能になるなど、本発明により
得られる効果は極めて大きい。
第１図は本発明の一実施例に用いるフィラー入りはんだ
板の断面図、第２図は本発明の一実施例によって製造さ
れる高圧整流素子の断面図、第３図は第１図のはんだ板
の製造工程の一例を示し、（ａ）は積層体の断面図、
（ｂ）はその積層体の圧延工程を示す断面図、第４図は
フィラー入りはんだ板製造工程の他の例を説明する断面
図、第５図は本発明の実施例に用いる他のフィラー入り
はんだ板の断面図である。 1,11:フィラー入りはんだ板、2:はんだ層、3:フィラ
ー、4:半導体片、6:電極、7:導体端子、20:積層体。
板の断面図、第２図は本発明の一実施例によって製造さ
れる高圧整流素子の断面図、第３図は第１図のはんだ板
の製造工程の一例を示し、（ａ）は積層体の断面図、
（ｂ）はその積層体の圧延工程を示す断面図、第４図は
フィラー入りはんだ板製造工程の他の例を説明する断面
図、第５図は本発明の実施例に用いる他のフィラー入り
はんだ板の断面図である。 1,11:フィラー入りはんだ板、2:はんだ層、3:フィラ
ー、4:半導体片、6:電極、7:導体端子、20:積層体。
Claims (1)
- 【請求項１】半導体片と導体端子との間あるいは半導体
片相互間の軟ろうを用いてのろう付けによる結合する半
導体装置の製造方法において、表面層が軟ろうのみより
なり、内部に層状にフィラーを多く含む層を有する積層
体を圧延してなるフィラー入り軟ろう材を用いてろう付
けすることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2157137A JP2560518B2 (ja) | 1990-06-15 | 1990-06-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2157137A JP2560518B2 (ja) | 1990-06-15 | 1990-06-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0448770A JPH0448770A (ja) | 1992-02-18 |
| JP2560518B2 true JP2560518B2 (ja) | 1996-12-04 |
Family
ID=15643010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2157137A Expired - Lifetime JP2560518B2 (ja) | 1990-06-15 | 1990-06-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2560518B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06232188A (ja) * | 1993-01-29 | 1994-08-19 | Nec Corp | 半田材の製造方法 |
| TWI248842B (en) | 2000-06-12 | 2006-02-11 | Hitachi Ltd | Semiconductor device and semiconductor module |
| JP3757881B2 (ja) | 2002-03-08 | 2006-03-22 | 株式会社日立製作所 | はんだ |
-
1990
- 1990-06-15 JP JP2157137A patent/JP2560518B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0448770A (ja) | 1992-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6617517B2 (en) | Multi-layer structure having a thermal interface with low contact resistance between a microelectronic component package and a heat sink | |
| US6940721B2 (en) | Thermal interface structure for placement between a microelectronic component package and heat sink | |
| EP0398811B1 (en) | Manufacturing method for a PTC thermistor | |
| US7902678B2 (en) | Semiconductor device and manufacturing method thereof | |
| US4556899A (en) | Insulated type semiconductor devices | |
| TWI290011B (en) | Jointing material and circuit device using the same | |
| JP3081559B2 (ja) | ボールグリッドアレイ型半導体装置およびその製造方法ならびに電子装置 | |
| JPH0823002A (ja) | 半導体装置及びその製造方法 | |
| JP2560518B2 (ja) | 半導体装置の製造方法 | |
| JPH02275657A (ja) | 複合材料、回路システム内にその材料を使用する熱分散部材、回路システム、及びそれらの製法 | |
| US3291578A (en) | Metallized semiconductor support and mounting structure | |
| JP2810285B2 (ja) | 半導体装置及びその製造方法 | |
| US20220216173A1 (en) | Semiconductor device including a solder compound containing a compound sn/sb | |
| TW511192B (en) | Semiconductor device fabrication using adhesives | |
| WO2019163145A1 (ja) | 半導体装置の製造方法 | |
| JP4578789B2 (ja) | 超小型電子部品パッケージとヒートシンクとの間に配置するためのサーマルインターフェース構造体 | |
| TWI860116B (zh) | 貼片型保險絲及其熔絲件 | |
| JPS5838694A (ja) | 半導体ダイボンデイング用はんだ | |
| JPH1140716A (ja) | 半導体装置およびその製造方法 | |
| JP3426692B2 (ja) | 半導体装置 | |
| JPH04103157A (ja) | 半導体整流素子 | |
| JPS5968935A (ja) | 半導体装置の製造方法 | |
| JPH02211995A (ja) | ペースト状ハンダ | |
| JPH07169908A (ja) | はんだ付け方法、半導体装置の製造方法及び複合はんだ板 | |
| JPH0515698Y2 (ja) |