JP2560562B2 - エピタキシャル成長化合物半導体結晶 - Google Patents
エピタキシャル成長化合物半導体結晶Info
- Publication number
- JP2560562B2 JP2560562B2 JP3099006A JP9900691A JP2560562B2 JP 2560562 B2 JP2560562 B2 JP 2560562B2 JP 3099006 A JP3099006 A JP 3099006A JP 9900691 A JP9900691 A JP 9900691A JP 2560562 B2 JP2560562 B2 JP 2560562B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- crystal
- fet
- epitaxial
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
- H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
- H10D30/877—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET] having recessed gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/82—Heterojunctions
- H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2907—Materials being Group IIIA-VA materials
- H10P14/2911—Arsenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
- H10P14/3218—Phosphides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
- H10P14/3221—Arsenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
- H10P14/3418—Phosphides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
- H10P14/3421—Arsenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3438—Doping during depositing
- H10P14/3441—Conductivity type
- H10P14/3446—Transition metal elements; Rare earth elements
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は電界効果トランジスタ−
（以下ＦＥＴと呼称する。）およびＦＥＴを基本素子と
する半導体集積回路（以下ＩＣと呼称する）用に適した
エピタキシャル成長化合物半導体結晶に関する。
（以下ＦＥＴと呼称する。）およびＦＥＴを基本素子と
する半導体集積回路（以下ＩＣと呼称する）用に適した
エピタキシャル成長化合物半導体結晶に関する。
【０００２】
【従来の技術】GaAs、AlGaAs、InGaAs、InAlAs、GaInP
、AlGaInP などのエピタキシャル成長化合物半導体結
晶（以下単にエピタキシャル結晶と呼称する場合があ
る。）は超高速ＦＥＴ素子の材料として極めて有用であ
り、その需要は超高周波帯における各種増幅機や高速集
積回路用途に近年激増している現状にある。これらの用
途向けのＦＥＴ素子は通常半絶縁性の単結晶基板上に所
定のキャリア濃度、膜厚および組成でエピタキシャル成
長させた結晶層の加工により作製される。このＦＥＴ素
子の材料となるエピタキシャル結晶は気相成長法、分子
線エピタキシャル成長法および液相成長法により製作さ
れている。例えば気相成長法の一種である有機金属熱分
解法により、近年超高速ＦＥＴの一種として注目を集め
ている高電子移動度トランジスタ−（High Electron Mo
bility Transistor ；以下ＨＥＭＴと呼称する。）用の
エピタキシャル結晶を作製する場合，加熱された単結晶
GaAs基板上に原料であるアルシン、トリメチルガリウ
ム、トリメチルアルミニウムおよびド−パントガスを順
次供給して熱分解させ、ノンド−プGaAs（膜厚約 0.5
μ）、ノンド−プAl0.3Ga0.7As（膜厚 0.001〜0.02
μ）、ｎ型Al0.3Ga0.7As（膜厚 0.035〜0.05μ）および
ｎ型GaAs結晶（膜厚0.05〜0.15μ）を順次エピタキシャ
ル成長させることにより所定の構造を有する結晶を得る
ことができる。
、AlGaInP などのエピタキシャル成長化合物半導体結
晶（以下単にエピタキシャル結晶と呼称する場合があ
る。）は超高速ＦＥＴ素子の材料として極めて有用であ
り、その需要は超高周波帯における各種増幅機や高速集
積回路用途に近年激増している現状にある。これらの用
途向けのＦＥＴ素子は通常半絶縁性の単結晶基板上に所
定のキャリア濃度、膜厚および組成でエピタキシャル成
長させた結晶層の加工により作製される。このＦＥＴ素
子の材料となるエピタキシャル結晶は気相成長法、分子
線エピタキシャル成長法および液相成長法により製作さ
れている。例えば気相成長法の一種である有機金属熱分
解法により、近年超高速ＦＥＴの一種として注目を集め
ている高電子移動度トランジスタ−（High Electron Mo
bility Transistor ；以下ＨＥＭＴと呼称する。）用の
エピタキシャル結晶を作製する場合，加熱された単結晶
GaAs基板上に原料であるアルシン、トリメチルガリウ
ム、トリメチルアルミニウムおよびド−パントガスを順
次供給して熱分解させ、ノンド−プGaAs（膜厚約 0.5
μ）、ノンド−プAl0.3Ga0.7As（膜厚 0.001〜0.02
μ）、ｎ型Al0.3Ga0.7As（膜厚 0.035〜0.05μ）および
ｎ型GaAs結晶（膜厚0.05〜0.15μ）を順次エピタキシャ
ル成長させることにより所定の構造を有する結晶を得る
ことができる。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
エピタキシャル結晶ではＦＥＴ素子作製に用いた場合、
素子特性が必ずしも良好ではないという問題があった。
従来のＦＥＴ用エピタキシャル成長結晶においては一般
に基板とエピタキシャル成長界面に生じ易い欠陥層の影
響を避けるため活性層との間に 0.2〜５μ程度の高純度
バッファ−層が挿入されているが、バッファ−層自身の
リ−ク電流を低減するためにバッファ−層は高抵抗の結
晶であることが要求される。しかしながら安定的にバッ
ファ−層を高抵抗化するためにはバッファ−層結晶を高
純度化する必要があるが、これにはいくつかの課題があ
った。すなわちエピタキシャル成長結晶の残留不純物を
低減することがかなり困難であること、およびエピタキ
シャル結晶が高純度化するほど基板およびエピタキシャ
ル層の基板界面の不純物ないし欠陥の影響が相対的に大
きくなり、必要な高い抵抗率を有する結晶を得るために
はエピタキシャル層だけでなく、基板やその洗浄法、エ
ピタキシャル成長炉の雰囲気などを厳密に管理する必要
があり、その実施に際しては実質的に大きな困難を伴う
ものであった。バッファ−層またはその一部が低抵抗化
した場合、バッファ−層を通じての電流リ−クが生じ易
くなりＦＥＴ特性不良の一因となっていると考えられ、
これらの結晶のＦＥＴへの応用上の障害となっていた。
また、集積回路（ＩＣ）用に用いる結晶においてもやは
り同様にバッファ−層不純物に起因すると思われるしき
い値電圧のばらつきといった問題を生じていた。
エピタキシャル結晶ではＦＥＴ素子作製に用いた場合、
素子特性が必ずしも良好ではないという問題があった。
従来のＦＥＴ用エピタキシャル成長結晶においては一般
に基板とエピタキシャル成長界面に生じ易い欠陥層の影
響を避けるため活性層との間に 0.2〜５μ程度の高純度
バッファ−層が挿入されているが、バッファ−層自身の
リ−ク電流を低減するためにバッファ−層は高抵抗の結
晶であることが要求される。しかしながら安定的にバッ
ファ−層を高抵抗化するためにはバッファ−層結晶を高
純度化する必要があるが、これにはいくつかの課題があ
った。すなわちエピタキシャル成長結晶の残留不純物を
低減することがかなり困難であること、およびエピタキ
シャル結晶が高純度化するほど基板およびエピタキシャ
ル層の基板界面の不純物ないし欠陥の影響が相対的に大
きくなり、必要な高い抵抗率を有する結晶を得るために
はエピタキシャル層だけでなく、基板やその洗浄法、エ
ピタキシャル成長炉の雰囲気などを厳密に管理する必要
があり、その実施に際しては実質的に大きな困難を伴う
ものであった。バッファ−層またはその一部が低抵抗化
した場合、バッファ−層を通じての電流リ−クが生じ易
くなりＦＥＴ特性不良の一因となっていると考えられ、
これらの結晶のＦＥＴへの応用上の障害となっていた。
また、集積回路（ＩＣ）用に用いる結晶においてもやは
り同様にバッファ−層不純物に起因すると思われるしき
い値電圧のばらつきといった問題を生じていた。
【０００４】この問題に対してバッファ−層結晶成長に
際して結晶の禁制帯中に深い準位を形成するド−パン
ト、たとえばクロム、酸素、バナジウム等を添加し、不
純物補償により残留キャリア濃度を下げる試みが行われ
ている。特に結晶成分としてAlが入った場合，Alが非常
に活性が高いことを利用して酸素あるいは遷移金属類の
ド−ピングにより高い抵抗率を有する結晶層が得られる
ことが報告されている（特開平３− 22519号公報および
特開平１−261818号公報）。酸素および遷移金属類は半
導体の禁制帯中に深い準位を形成することが知られてお
り，これらの不純物に対するAlの高い活性を利用してAl
を含む結晶中に多量に深い準位を導入することによりエ
ピタキシャル結晶およびエピタキシャル層に影響を及ぼ
す基板からの不純物、さらにはエピタキシャル成長炉雰
囲気からの不純物を効果的に補償し、高抵抗結晶を安定
的に作製することは可能ではある。
際して結晶の禁制帯中に深い準位を形成するド−パン
ト、たとえばクロム、酸素、バナジウム等を添加し、不
純物補償により残留キャリア濃度を下げる試みが行われ
ている。特に結晶成分としてAlが入った場合，Alが非常
に活性が高いことを利用して酸素あるいは遷移金属類の
ド−ピングにより高い抵抗率を有する結晶層が得られる
ことが報告されている（特開平３− 22519号公報および
特開平１−261818号公報）。酸素および遷移金属類は半
導体の禁制帯中に深い準位を形成することが知られてお
り，これらの不純物に対するAlの高い活性を利用してAl
を含む結晶中に多量に深い準位を導入することによりエ
ピタキシャル結晶およびエピタキシャル層に影響を及ぼ
す基板からの不純物、さらにはエピタキシャル成長炉雰
囲気からの不純物を効果的に補償し、高抵抗結晶を安定
的に作製することは可能ではある。
【０００５】しかしながら、酸素または遷移金属をド−
プしたAlを含む高抵抗エピタキシャル層をバッファ−層
としてＦＥＴ作製に用いた場合、次の問題があることが
判った。すなわち、これらの高抵抗結晶の上に活性層を
形成しＦＥＴを作製し、その静特性をみた場合、ドレイ
ン電流のドレイン電圧特性においてヒステリシスや一定
ドレイン電圧印加時にドレイン電流が異常増加するキン
ク現象の発生といった問題が生じる。また選択ド−プ構
造によりＨＥＭＴを作製した場合は２次元電子密度の減
少が生じる。これらの現象の原因については明らかでは
ないが、高抵抗バッファ−層中に多量に導入されている
深い準位がそのような異常特性の原因と推測される。し
たがって酸素または遷移金属をド−プしたAlを含む高抵
抗エピタキシャル層は高抵抗ではあってもＦＥＴ特性の
面からは必ずしも高品質とはいえず、各種ＦＥＴへ利用
する上でバッファ−層の抵抗率とＦＥＴ特性とはトレ−
ドオフの関係にあることがわかり，安定した高抵抗でし
かも素子特性への影響の少ない結晶材料が望まれてい
た。
プしたAlを含む高抵抗エピタキシャル層をバッファ−層
としてＦＥＴ作製に用いた場合、次の問題があることが
判った。すなわち、これらの高抵抗結晶の上に活性層を
形成しＦＥＴを作製し、その静特性をみた場合、ドレイ
ン電流のドレイン電圧特性においてヒステリシスや一定
ドレイン電圧印加時にドレイン電流が異常増加するキン
ク現象の発生といった問題が生じる。また選択ド−プ構
造によりＨＥＭＴを作製した場合は２次元電子密度の減
少が生じる。これらの現象の原因については明らかでは
ないが、高抵抗バッファ−層中に多量に導入されている
深い準位がそのような異常特性の原因と推測される。し
たがって酸素または遷移金属をド−プしたAlを含む高抵
抗エピタキシャル層は高抵抗ではあってもＦＥＴ特性の
面からは必ずしも高品質とはいえず、各種ＦＥＴへ利用
する上でバッファ−層の抵抗率とＦＥＴ特性とはトレ−
ドオフの関係にあることがわかり，安定した高抵抗でし
かも素子特性への影響の少ない結晶材料が望まれてい
た。
【０００６】本発明の目的は上記の実情に鑑み、エピタ
キシャル結晶において、現実に可能な結晶純度レベルの
範囲で高い抵抗率を有し，高速電子素子用として良好な
素子特性を可能にし、かつ工業的に安定して生産可能な
構造を有するエピタキシャル結晶を提供することにあ
る。
キシャル結晶において、現実に可能な結晶純度レベルの
範囲で高い抵抗率を有し，高速電子素子用として良好な
素子特性を可能にし、かつ工業的に安定して生産可能な
構造を有するエピタキシャル結晶を提供することにあ
る。
【０００７】
【課題を解決するための手段】すなわち本発明は、基板
上にバッファ−層、その上に活性層を有するエピタキシ
ャル成長化合物半導体結晶において、該バッファ−層と
して (A)酸素または／および遷移金属を添加した高抵抗
AlGaAsまたはAlGaInP 層とその上の (B)高純度GaAs、In
GaP またはAlGaAs層からなる層を有することを特徴とす
るエピタキシャル成長化合物半導体結晶を提供すること
にある。
上にバッファ−層、その上に活性層を有するエピタキシ
ャル成長化合物半導体結晶において、該バッファ−層と
して (A)酸素または／および遷移金属を添加した高抵抗
AlGaAsまたはAlGaInP 層とその上の (B)高純度GaAs、In
GaP またはAlGaAs層からなる層を有することを特徴とす
るエピタキシャル成長化合物半導体結晶を提供すること
にある。
【０００８】本発明によれば現実に可能な結晶純度レベ
ルの範囲で十分な抵抗率を達成でき、かつ高抵抗化に必
要な酸素または遷移金属不純物が素子特性へ及ぼす影響
を低減ないし応用上無視しうるレベルにまで下げること
が可能であり，このような構造を採用することによりバ
ッファ−層の抵抗とＦＥＴ特性を同時に満足する各種Ｆ
ＥＴ用結晶の安定的な生産が可能になる。
ルの範囲で十分な抵抗率を達成でき、かつ高抵抗化に必
要な酸素または遷移金属不純物が素子特性へ及ぼす影響
を低減ないし応用上無視しうるレベルにまで下げること
が可能であり，このような構造を採用することによりバ
ッファ−層の抵抗とＦＥＴ特性を同時に満足する各種Ｆ
ＥＴ用結晶の安定的な生産が可能になる。
【０００９】本発明のエピタキシャル結晶の製法として
はAlを含む混晶の成長可能な液層エピタキシャル成長
法、有機金属気相成長法、分子線エピタキシャル成長
法、化学ビ−ムエピタキシャル成長法、原子層エピタキ
シャル成長法などを用いることができる。
はAlを含む混晶の成長可能な液層エピタキシャル成長
法、有機金属気相成長法、分子線エピタキシャル成長
法、化学ビ−ムエピタキシャル成長法、原子層エピタキ
シャル成長法などを用いることができる。
【００１０】以下、本発明について、有機金属気相成長
法を用いて作製したAlGaAsバッファ−層及びｎ型GaAs活
性層からなるＦＥＴ用結晶を例にとり、さらに詳細に説
明する。
法を用いて作製したAlGaAsバッファ−層及びｎ型GaAs活
性層からなるＦＥＴ用結晶を例にとり、さらに詳細に説
明する。
【００１１】結晶成長に使用する３族原料としては通
常、トリメチルガリウム、トリエチルガリウム等のトリ
アルキルガリウム、トリメチルアルミニウム、トリエチ
ルアルミニウム等のトリアルキルアルミニウムや３水素
化アルミニウム、トリメチルインジウム、トリエチルイ
ンジウム等のトリアルキルインジウムやシクロペンタジ
エニルインジウムを目的とする化合物半導体の組成に応
じて単独または混合して用いる。これらの原料について
は得られる結晶の純度について問題がない程度に高純度
のものが市販されているのでこれらを使用することがで
きる。一方、５族原料としては市販のアルシンまたはホ
スフィンの他、アルキルアルシン，アルキルホスフィン
を用いることができる。また３族原料化合物と適当な有
機５族化合物との付加化合物（アダクツ）を使用するこ
とも可能である。
常、トリメチルガリウム、トリエチルガリウム等のトリ
アルキルガリウム、トリメチルアルミニウム、トリエチ
ルアルミニウム等のトリアルキルアルミニウムや３水素
化アルミニウム、トリメチルインジウム、トリエチルイ
ンジウム等のトリアルキルインジウムやシクロペンタジ
エニルインジウムを目的とする化合物半導体の組成に応
じて単独または混合して用いる。これらの原料について
は得られる結晶の純度について問題がない程度に高純度
のものが市販されているのでこれらを使用することがで
きる。一方、５族原料としては市販のアルシンまたはホ
スフィンの他、アルキルアルシン，アルキルホスフィン
を用いることができる。また３族原料化合物と適当な有
機５族化合物との付加化合物（アダクツ）を使用するこ
とも可能である。
【００１２】図１は本発明を実施するための有機金属気
相成長法によるGaAsのエピタキシャル成長装置の一例の
概略図である。以下この図を用いて本発明を具体的に説
明する。
相成長法によるGaAsのエピタキシャル成長装置の一例の
概略図である。以下この図を用いて本発明を具体的に説
明する。
【００１３】マスフロ−コントロ−ラ−１により流量制
御されたキャリアガスは恒温槽２によって温度調節され
たバブラ−３に送り込まれ，同バブラ−３に入れられた
トリアルキルガリウム中にバブルされ，蒸発したアルキ
ルガリウム蒸気と共に反応器７に導入される。このとき
のトリアルキルガリウムの導入量は液温によって定まる
蒸気圧とバブルされるキャリアガス流量によって制御さ
れ、通常10-3〜10-5mol ／min の範囲である。一方アル
シンは通常アルミニウムまたは鋼製の高圧容器４に充填
されており，減圧弁５により調圧後，マスフロ−コント
ロ−ラ−６により流量調整して反応器７に導入される。
アルシンの導入量は通常ガリウム原料の５〜 200倍の範
囲が一般的である。アルシンおよびトリアルキルガリウ
ム蒸気はマスフロ−コントロ−ラ−８により流量制御さ
れたキャリアガスと共に反応器７に送り込まれるのが一
般的である。反応器内には外部コイル９により高周波誘
導加熱が可能なグラファイト支持台（サセプタ−）１０
が設置されており，前記原料とキャリアガスとの混合ガ
スはその上に載置された基板１１付近で熱分解され該基
板上にGaAsのエピタキシャル結晶成長が生じる。反応後
のガスは排気口１２から排出される。
御されたキャリアガスは恒温槽２によって温度調節され
たバブラ−３に送り込まれ，同バブラ−３に入れられた
トリアルキルガリウム中にバブルされ，蒸発したアルキ
ルガリウム蒸気と共に反応器７に導入される。このとき
のトリアルキルガリウムの導入量は液温によって定まる
蒸気圧とバブルされるキャリアガス流量によって制御さ
れ、通常10-3〜10-5mol ／min の範囲である。一方アル
シンは通常アルミニウムまたは鋼製の高圧容器４に充填
されており，減圧弁５により調圧後，マスフロ−コント
ロ−ラ−６により流量調整して反応器７に導入される。
アルシンの導入量は通常ガリウム原料の５〜 200倍の範
囲が一般的である。アルシンおよびトリアルキルガリウ
ム蒸気はマスフロ−コントロ−ラ−８により流量制御さ
れたキャリアガスと共に反応器７に送り込まれるのが一
般的である。反応器内には外部コイル９により高周波誘
導加熱が可能なグラファイト支持台（サセプタ−）１０
が設置されており，前記原料とキャリアガスとの混合ガ
スはその上に載置された基板１１付近で熱分解され該基
板上にGaAsのエピタキシャル結晶成長が生じる。反応後
のガスは排気口１２から排出される。
【００１４】以上はGaAsの成長例であるがトリアルキル
ガリウムの他にトリアルキルガリウムに用いたものと同
様なガス供給装置を用いてトリアルキルアルミニウムを
供給することによりAlGaAsエピタキシャル結晶を得るこ
とができる。また同様にしてトリアルキルインジウムを
供給することによりInGaAs、InAlAsエピタキシャル結晶
を得ることができる。またAsの代わりにＰを用いること
によりInGaP 、InAlP、InGaAlP のエピタキシャル結晶
を得ることができる。AsおよびＰ源として上記のような
水素化物の他、有機化合物を用いる場合はトリアルキル
ガリウムと同様の供給法を用いればよい。
ガリウムの他にトリアルキルガリウムに用いたものと同
様なガス供給装置を用いてトリアルキルアルミニウムを
供給することによりAlGaAsエピタキシャル結晶を得るこ
とができる。また同様にしてトリアルキルインジウムを
供給することによりInGaAs、InAlAsエピタキシャル結晶
を得ることができる。またAsの代わりにＰを用いること
によりInGaP 、InAlP、InGaAlP のエピタキシャル結晶
を得ることができる。AsおよびＰ源として上記のような
水素化物の他、有機化合物を用いる場合はトリアルキル
ガリウムと同様の供給法を用いればよい。
【００１５】本発明の高品質な高速電子素子用エピタキ
シャル結晶は、洗浄した基板上へ高抵抗の酸素または／
および遷移金属ド−プAlGaAs、AlInGaP またはInAlAs層
を所定の厚さに成長させ、引続き高純度のGaAsまたはAl
GaAsまたはInGaP 層を所定の厚さに成長した後、引続き
所定の原料切り替えおよび不純物添加を行って所定のキ
ャリア濃度、組成および膜厚を有する活性層結晶を成長
させることにより安定して得ることができる。活性層部
分の構造を選ぶことにより、通常のＦＥＴの他、ＨＥＭ
ＴやＭＩＳＦＥＴ等、各種のヘテロ接合ＦＥＴが作製可
能である。このような構造を採ることにより、特に純度
の制御が困難な結晶成長初期層を安定して高抵抗化でき
ると共に活性層への酸素不純物の影響を実質的に低減さ
せることができる。
シャル結晶は、洗浄した基板上へ高抵抗の酸素または／
および遷移金属ド−プAlGaAs、AlInGaP またはInAlAs層
を所定の厚さに成長させ、引続き高純度のGaAsまたはAl
GaAsまたはInGaP 層を所定の厚さに成長した後、引続き
所定の原料切り替えおよび不純物添加を行って所定のキ
ャリア濃度、組成および膜厚を有する活性層結晶を成長
させることにより安定して得ることができる。活性層部
分の構造を選ぶことにより、通常のＦＥＴの他、ＨＥＭ
ＴやＭＩＳＦＥＴ等、各種のヘテロ接合ＦＥＴが作製可
能である。このような構造を採ることにより、特に純度
の制御が困難な結晶成長初期層を安定して高抵抗化でき
ると共に活性層への酸素不純物の影響を実質的に低減さ
せることができる。
【００１６】酸素ド−プ高抵抗層の組成範囲はAlX Ga
(1-X)Asの場合、酸素に対する活性度からｘ＞０である
必要があるが、ｘが小さいと酸素の取り込み率が小さく
抵抗率を上げ難い。またｘの大きい場合、結晶は酸化さ
れやすく不安定であることから0.1 ＜ｘ＜0.8 が望まし
い。より望ましくは 0.2≦ｘ≦0.7 が適当である。AlX
Iny Ga(1-X-Y) P の場合、GaAs基板を用いる場合は格子
整合の点からｙ＝0.49付近であることが必要である。Al
については０＜ｘ≦0.51の範囲でよい。また、遷移金属
の場合はドーパントの種類にもよるが、上記の制限は特
にない。
(1-X)Asの場合、酸素に対する活性度からｘ＞０である
必要があるが、ｘが小さいと酸素の取り込み率が小さく
抵抗率を上げ難い。またｘの大きい場合、結晶は酸化さ
れやすく不安定であることから0.1 ＜ｘ＜0.8 が望まし
い。より望ましくは 0.2≦ｘ≦0.7 が適当である。AlX
Iny Ga(1-X-Y) P の場合、GaAs基板を用いる場合は格子
整合の点からｙ＝0.49付近であることが必要である。Al
については０＜ｘ≦0.51の範囲でよい。また、遷移金属
の場合はドーパントの種類にもよるが、上記の制限は特
にない。
【００１７】また基板としてInPを用いる場合はこれに
格子整合する系としてIn0.51Al0.49Asを用いることがで
きる。
格子整合する系としてIn0.51Al0.49Asを用いることがで
きる。
【００１８】酸素または／および遷移金属の濃度範囲に
ついてはそのベ−スとなる結晶純度にもよるが概ね、望
ましくは１×1016／cm3 以上、より望ましくは１×1017
/cm3以上である。一方、上限は成長条件等により異なる
ので一概に決められないが、余り多過ぎると成長表面が
荒れたりするので望ましくは１×1021/cm3程度以下、よ
り望ましくは１×1020／cm3 程度以下である。酸素ド−
パントとしては水素または不活性ガスに希釈された酸素
ガスを用いることが可能である。また原料の有機金属の
アルキルアルミニウムの一部を酸化してアルコキサイド
としたものをアルミニウム原料として使用することがで
きる。またアルミニウムのアルコキサイドを原料アルキ
ルアルミニウムとは別にド−パントとして添加して用い
ることができる。その他、Alを含む混晶の高抵抗化ド−
パントとして知られているトリエトキシバナジル等の遷
移金属アルコキサイド、ヘキサカルボニルクロム等の遷
移金属化合物類を用いることも可能であるが、高抵抗層
の上に作製する高純度層への影響はできるだけ少ないこ
とが望ましく、残留効果や表面偏析の少ない不純物が望
ましい。
ついてはそのベ−スとなる結晶純度にもよるが概ね、望
ましくは１×1016／cm3 以上、より望ましくは１×1017
/cm3以上である。一方、上限は成長条件等により異なる
ので一概に決められないが、余り多過ぎると成長表面が
荒れたりするので望ましくは１×1021/cm3程度以下、よ
り望ましくは１×1020／cm3 程度以下である。酸素ド−
パントとしては水素または不活性ガスに希釈された酸素
ガスを用いることが可能である。また原料の有機金属の
アルキルアルミニウムの一部を酸化してアルコキサイド
としたものをアルミニウム原料として使用することがで
きる。またアルミニウムのアルコキサイドを原料アルキ
ルアルミニウムとは別にド−パントとして添加して用い
ることができる。その他、Alを含む混晶の高抵抗化ド−
パントとして知られているトリエトキシバナジル等の遷
移金属アルコキサイド、ヘキサカルボニルクロム等の遷
移金属化合物類を用いることも可能であるが、高抵抗層
の上に作製する高純度層への影響はできるだけ少ないこ
とが望ましく、残留効果や表面偏析の少ない不純物が望
ましい。
【００１９】上記の高抵抗層は基板及び基板表面からの
不純物およびエピタキシャル成長炉における雰囲気から
の初期汚染等の過渡的な不純物のゲッタリング層をも兼
ねており，その上に成長させる結晶層の純度を上げるた
めに望ましくは2000Å以上、より望ましくは5000Å以上
必要である。また、上限は特にないが工業的にみれば通
常５μ以下が好ましい。
不純物およびエピタキシャル成長炉における雰囲気から
の初期汚染等の過渡的な不純物のゲッタリング層をも兼
ねており，その上に成長させる結晶層の純度を上げるた
めに望ましくは2000Å以上、より望ましくは5000Å以上
必要である。また、上限は特にないが工業的にみれば通
常５μ以下が好ましい。
【００２０】高抵抗層の上に作製する高純度層としては
ノンド−プのGaAs、AlGaAs、InGaPを用いることができ
る。その際の純度としてはドナ−不純物，アクセプタ−
不純物及び電子捕獲性の深い準位などの活性な欠陥の濃
度の総和が１×1016/cm3以下、望ましくは１×1015/cm3
以下であることが必要である。また残留不純物の濃度が
これらの値以下である場合でも不純物相互の補償により
結晶の抵抗率は高い方が望ましい。AlX Ga(1-X) Asにつ
いては任意の組成ｘを選ぶことができるが、Alの組成が
高い場合結晶性が低下しやすいためｘ≦0.3 が適当であ
る。高純度層の厚さについては該結晶層の純度および要
求される素子特性のレベルにもよるが少なくとも1000Å
以上、上記高抵抗層の影響を無視しうる程度に低減する
ためには望ましくは3000Å以上、より望ましくは5000Å
以上が必要である。この高純度の結晶層を入れることに
より、実際のＦＥＴ素子動作時に酸素または遷移金属添
加層で生じる深い準位へのキャリア捕獲・放出に伴う空
間電荷密度の変動による活性層電流密度への影響を低減
ないし除去することができる。一方、厚すぎる場合は高
純度層の抵抗率によっては高純度層での電流リ−クが問
題となるため望ましくは 20000Å以下、より望ましくは
10000Å以下が適当である。
ノンド−プのGaAs、AlGaAs、InGaPを用いることができ
る。その際の純度としてはドナ−不純物，アクセプタ−
不純物及び電子捕獲性の深い準位などの活性な欠陥の濃
度の総和が１×1016/cm3以下、望ましくは１×1015/cm3
以下であることが必要である。また残留不純物の濃度が
これらの値以下である場合でも不純物相互の補償により
結晶の抵抗率は高い方が望ましい。AlX Ga(1-X) Asにつ
いては任意の組成ｘを選ぶことができるが、Alの組成が
高い場合結晶性が低下しやすいためｘ≦0.3 が適当であ
る。高純度層の厚さについては該結晶層の純度および要
求される素子特性のレベルにもよるが少なくとも1000Å
以上、上記高抵抗層の影響を無視しうる程度に低減する
ためには望ましくは3000Å以上、より望ましくは5000Å
以上が必要である。この高純度の結晶層を入れることに
より、実際のＦＥＴ素子動作時に酸素または遷移金属添
加層で生じる深い準位へのキャリア捕獲・放出に伴う空
間電荷密度の変動による活性層電流密度への影響を低減
ないし除去することができる。一方、厚すぎる場合は高
純度層の抵抗率によっては高純度層での電流リ−クが問
題となるため望ましくは 20000Å以下、より望ましくは
10000Å以下が適当である。
【００２１】
【発明の効果】以上のように本発明によれば、ヒステリ
シスやキンク等の少ない良好な特性を有し、超高周波帯
における増幅器、論理素子用ＦＥＴ用の材料として有用
な高速電子素子用エピタキシャル結晶を提供することが
でき、また使用する基板やその前処理等の影響を低減
し、各種ＦＥＴを安定的に製造することができるエピタ
キシャル結晶を提供することができる。
シスやキンク等の少ない良好な特性を有し、超高周波帯
における増幅器、論理素子用ＦＥＴ用の材料として有用
な高速電子素子用エピタキシャル結晶を提供することが
でき、また使用する基板やその前処理等の影響を低減
し、各種ＦＥＴを安定的に製造することができるエピタ
キシャル結晶を提供することができる。
【００２２】また本発明のエピタキシャル結晶は同一基
板上に複数の素子を作製した場合の素子間干渉も低減が
可能でＦＥＴを基本素子とした集積回路用としても有用
であり、その工業的な意義はきわめて大きい。
板上に複数の素子を作製した場合の素子間干渉も低減が
可能でＦＥＴを基本素子とした集積回路用としても有用
であり、その工業的な意義はきわめて大きい。
【００２３】
【実施例】以下，実施例および比較例により本発明をさ
らに具体的に説明するが，本発明はこれらにより限定さ
れるものではない。
らに具体的に説明するが，本発明はこれらにより限定さ
れるものではない。
【００２４】実施例１ 図１に示した装置において、さらに水素で20molppmに希
釈したジシランが供給可能なアルシン供給部と同様な機
構２系列およびトリメチルアルミニウムが供給可能なト
リメチルガリウム供給部と同様な機構２系列（図示せ
ず。）を有する装置を用い、半絶縁性GaAs単結晶を基板
として基板温度 650℃、トリメチルガリウム（以下ＴＭ
Ｇ）供給量 5.2×10-5mol/min 及びキャリア水素ガス９
l/min で、アルシン供給量を2.6 ×10-4mol/min (As/Ga
＝50に相当）として結晶成長を行った。このときのGaAs
成長速度は 400Å/minであった。ノンド−プGaAs層を30
00Å成長後、市販のトリメチルアルミニウム（以下ＴＭ
Ａ）を 1.3×10-5mol/min および市販のＴＭＡを空気酸
化により酸素不純物濃度を約 4000ppmとしたものを3.9
×10-5mol/min の速度で水素キャリアと共に供給した。
このときの成長速度は800Å/minでAl組成比ｘ＝0.5 のA
lX Ga(1-X) As層が得られる。この層を12分30秒の成長
により厚さ 10000Åに成長後、酸素不純物濃度4000ppm
のＴＭＡの供給を止め、Al組成比ｘ＝0.2 のAlX Ga
(1-X) As層を成長速度 500Å/minで10分間成長した。な
お，このときのAl組成比ｘ＝0.2 のAlX Ga(1-X) As層は
他に行った実験により、残留キャリア濃度１〜３×1015
/cm3程度のｐ型であった。次にＴＭＡの供給を停止し、
同時にジシランを8.9 ×10-8mol/min 添加しｎ型GaAs層
を成長速度 400Å/minで 0.5ミクロン連続して成長した
後、ＴＭＧとジシランの供給を停止して結晶成長を停止
し、550 ℃冷却後アルシンの供給を停止し、室温付近ま
で冷却後試料を反応炉より取り出した。
釈したジシランが供給可能なアルシン供給部と同様な機
構２系列およびトリメチルアルミニウムが供給可能なト
リメチルガリウム供給部と同様な機構２系列（図示せ
ず。）を有する装置を用い、半絶縁性GaAs単結晶を基板
として基板温度 650℃、トリメチルガリウム（以下ＴＭ
Ｇ）供給量 5.2×10-5mol/min 及びキャリア水素ガス９
l/min で、アルシン供給量を2.6 ×10-4mol/min (As/Ga
＝50に相当）として結晶成長を行った。このときのGaAs
成長速度は 400Å/minであった。ノンド−プGaAs層を30
00Å成長後、市販のトリメチルアルミニウム（以下ＴＭ
Ａ）を 1.3×10-5mol/min および市販のＴＭＡを空気酸
化により酸素不純物濃度を約 4000ppmとしたものを3.9
×10-5mol/min の速度で水素キャリアと共に供給した。
このときの成長速度は800Å/minでAl組成比ｘ＝0.5 のA
lX Ga(1-X) As層が得られる。この層を12分30秒の成長
により厚さ 10000Åに成長後、酸素不純物濃度4000ppm
のＴＭＡの供給を止め、Al組成比ｘ＝0.2 のAlX Ga
(1-X) As層を成長速度 500Å/minで10分間成長した。な
お，このときのAl組成比ｘ＝0.2 のAlX Ga(1-X) As層は
他に行った実験により、残留キャリア濃度１〜３×1015
/cm3程度のｐ型であった。次にＴＭＡの供給を停止し、
同時にジシランを8.9 ×10-8mol/min 添加しｎ型GaAs層
を成長速度 400Å/minで 0.5ミクロン連続して成長した
後、ＴＭＧとジシランの供給を停止して結晶成長を停止
し、550 ℃冷却後アルシンの供給を停止し、室温付近ま
で冷却後試料を反応炉より取り出した。
【００２５】得られた試料のホ−ル測定を行ったとこ
ろ、室温での電子移動度3,900cm2／Vsec、シ−トキャリ
ア濃度５×1012/cm2であった。次にホ−ル測定試料の電
極部を残して約 0.6μエッチングを行ってｎ型ド−ピン
グGaAs層を除去し、残ったノンド−プAlGaAs層部分につ
いて抵抗率を測定したところ、１×105ohm・cm以上であ
り高い抵抗率を有していることが判った。
ろ、室温での電子移動度3,900cm2／Vsec、シ−トキャリ
ア濃度５×1012/cm2であった。次にホ−ル測定試料の電
極部を残して約 0.6μエッチングを行ってｎ型ド−ピン
グGaAs層を除去し、残ったノンド−プAlGaAs層部分につ
いて抵抗率を測定したところ、１×105ohm・cm以上であ
り高い抵抗率を有していることが判った。
【００２６】次に試料の残りの一部を3000Åエッチング
後、直径200μのAl電極を蒸着法により形成し、ｃ−ｖ
法により各試料の電子濃度プロファイル測定を行ったと
ころ、図２(a) に示すように良好なプロファイルを得
た。次に試料の残りの一部を用いて図３に平面図で示す
ソース電極１３およびドレイン電極１４を設け、さらに
ゲ−ト長１μ、ゲ−ト幅 250μのゲート電極１５を設け
たリセスゲ−ト型ＦＥＴ（但し、図３中のサイドゲート
を設けず。）を作製した。なお、上記ＦＥＴの図３のＡ
−Ａ’概略断面は図４で示すようにGaAs基板２１上にGa
As層２０、酸素ドープAlGaAs層１９、高純度AlGaAs層１
８、Siをドープしたｎ型ド−ピングGaAs層１７よりなっ
ている。
後、直径200μのAl電極を蒸着法により形成し、ｃ−ｖ
法により各試料の電子濃度プロファイル測定を行ったと
ころ、図２(a) に示すように良好なプロファイルを得
た。次に試料の残りの一部を用いて図３に平面図で示す
ソース電極１３およびドレイン電極１４を設け、さらに
ゲ−ト長１μ、ゲ−ト幅 250μのゲート電極１５を設け
たリセスゲ−ト型ＦＥＴ（但し、図３中のサイドゲート
を設けず。）を作製した。なお、上記ＦＥＴの図３のＡ
−Ａ’概略断面は図４で示すようにGaAs基板２１上にGa
As層２０、酸素ドープAlGaAs層１９、高純度AlGaAs層１
８、Siをドープしたｎ型ド−ピングGaAs層１７よりなっ
ている。
【００２７】このＦＥＴの静特性を測定したところ図５
のようなヒステリシスが少なく、キンクのない良好な静
特性が得られた。なお、図中の横軸はドレイン電圧、縦
軸はドレイン電流、パラメーター：ゲート電圧である。
以下の静特性を示す図も同じ条件である。
のようなヒステリシスが少なく、キンクのない良好な静
特性が得られた。なお、図中の横軸はドレイン電圧、縦
軸はドレイン電流、パラメーター：ゲート電圧である。
以下の静特性を示す図も同じ条件である。
【００２８】次に上記のＦＥＴを作製する際に試料の一
部には図３でゲ−ト電極１５、サイドゲート電極１６を
設けず、ソ−ス電極とドレイン電極間（約10μ）に深さ
0.6μ、幅５μの溝を堀込み、ドレインソ−ス間のリ−
ク電流を測定した。10Ｖ印加時のリ−ク電流値は 5.1×
10-9Ａであった。また 100Ｖ印加時もリ−ク電流の値は
１μＡ以下であった。このことからきわめて抵抗の高い
良好なバッファ−層ができていることが判った。
部には図３でゲ−ト電極１５、サイドゲート電極１６を
設けず、ソ−ス電極とドレイン電極間（約10μ）に深さ
0.6μ、幅５μの溝を堀込み、ドレインソ−ス間のリ−
ク電流を測定した。10Ｖ印加時のリ−ク電流値は 5.1×
10-9Ａであった。また 100Ｖ印加時もリ−ク電流の値は
１μＡ以下であった。このことからきわめて抵抗の高い
良好なバッファ−層ができていることが判った。
【００２９】次に図３で示すように上記ＦＥＴに隣接し
てサイドゲート電極１６を設けた試料を作製した。この
電極をサイドゲ−トとして電圧を印加し、ＦＥＴのドレ
イン・ソ−ス電流への影響を調べたところ図６(a) に示
すようにサイドゲ−ト電圧によるドレインソ−ス電流へ
の影響は殆ど見られなかった。（ＦＥＴのドレイン電圧
Ｖds＝２Ｖ、ゲ−ト電圧Ｖgs＝０Ｖで測定。）なお、図
６中の横軸はＶsg；サイドゲ−ト電圧（Ｖ）、縦軸は規
格化Ｉds；ドレイン電流値Ｉdsをサイドゲ−ト電圧Ｖsg
＝０Ｖ時のＩdsで規格化した値を示す。このことからこ
の試料のバッファ−層は隣接する素子間の分離に対して
良好な特性を有していることが判った。
てサイドゲート電極１６を設けた試料を作製した。この
電極をサイドゲ−トとして電圧を印加し、ＦＥＴのドレ
イン・ソ−ス電流への影響を調べたところ図６(a) に示
すようにサイドゲ−ト電圧によるドレインソ−ス電流へ
の影響は殆ど見られなかった。（ＦＥＴのドレイン電圧
Ｖds＝２Ｖ、ゲ−ト電圧Ｖgs＝０Ｖで測定。）なお、図
６中の横軸はＶsg；サイドゲ−ト電圧（Ｖ）、縦軸は規
格化Ｉds；ドレイン電流値Ｉdsをサイドゲ−ト電圧Ｖsg
＝０Ｖ時のＩdsで規格化した値を示す。このことからこ
の試料のバッファ−層は隣接する素子間の分離に対して
良好な特性を有していることが判った。
【００３０】実施例２ Al組成ｘ＝0.5 のAlX Ga(1-X) As層成長の際に酸素不純
物濃度を約 4000ppmとしたトリメチルアルミニウムの供
給量を 5.2×10-5mol/min とし、市販トリメチルアルミ
ニウムを用いなかった以外は実施例１と同様にして結晶
成長を行った。
物濃度を約 4000ppmとしたトリメチルアルミニウムの供
給量を 5.2×10-5mol/min とし、市販トリメチルアルミ
ニウムを用いなかった以外は実施例１と同様にして結晶
成長を行った。
【００３１】得られた試料のホ−ル測定を行ったとこ
ろ、室温での電子移動度3,900cm2／Vsec、シ−トキャリ
ア濃度５×1012/cm2であった。次にホ−ル測定試料の電
極部を残して約 0.6ミクロンエッチングを行ってｎ型ド
−ピングGaAs層を除去し、残ったノンド−プAlGaAs層部
分について抵抗率を測定したところ、１×105ohm・cm以
上であり良好な抵抗率を有していることが判った。
ろ、室温での電子移動度3,900cm2／Vsec、シ−トキャリ
ア濃度５×1012/cm2であった。次にホ−ル測定試料の電
極部を残して約 0.6ミクロンエッチングを行ってｎ型ド
−ピングGaAs層を除去し、残ったノンド−プAlGaAs層部
分について抵抗率を測定したところ、１×105ohm・cm以
上であり良好な抵抗率を有していることが判った。
【００３２】次にｃ−ｖ法により各試料の電子濃度プロ
ファイル測定を行った結果、図２(b) に示すように良好
なプロファイルを得た。次に上記の結晶を用いて実施例
１と同様にしてリセスゲ−ト型ＦＥＴを作製し、静特性
を測定したところ図７のようなヒステリシスが少なく、
キンクの無い良好な静特性が得られた。次に実施例１と
同様にリ−ク電流を測定したところ、10Ｖ印加時のリ−
ク電流値は 0.5×10-9Ａであった。また 100Ｖ印加時も
リ−ク電流の値は１μＡ以下であった。このことからき
わめて抵抗の高いバッファ−層ができていることが判っ
た。
ファイル測定を行った結果、図２(b) に示すように良好
なプロファイルを得た。次に上記の結晶を用いて実施例
１と同様にしてリセスゲ−ト型ＦＥＴを作製し、静特性
を測定したところ図７のようなヒステリシスが少なく、
キンクの無い良好な静特性が得られた。次に実施例１と
同様にリ−ク電流を測定したところ、10Ｖ印加時のリ−
ク電流値は 0.5×10-9Ａであった。また 100Ｖ印加時も
リ−ク電流の値は１μＡ以下であった。このことからき
わめて抵抗の高いバッファ−層ができていることが判っ
た。
【００３３】次に実施例１と同様にサイドゲ−ト特性を
測定したところ、図６(b) のように実施例１と同様の優
れた特性を得た。このことからこの試料のバッファ−層
は隣接する素子間の分離に対して良好な特性を有してい
ることが判った。
測定したところ、図６(b) のように実施例１と同様の優
れた特性を得た。このことからこの試料のバッファ−層
は隣接する素子間の分離に対して良好な特性を有してい
ることが判った。
【００３４】比較例１ Al組成ｘ＝0.5 のAlX Ga(1-X) As層成長の際に、市販Ｔ
ＭＡ供給量を 5.2×10-5mol/min とし、酸素添加ＴＭＡ
を用いなかった以外は実施例１と同様にして結晶成長を
行った。
ＭＡ供給量を 5.2×10-5mol/min とし、酸素添加ＴＭＡ
を用いなかった以外は実施例１と同様にして結晶成長を
行った。
【００３５】得られた試料のホ−ル測定を行ったとこ
ろ、室温での電子移動度3,900cm2/Vsec 、シ−トキャリ
ア濃度 4.5×1012/cm2であった。次にホ−ル測定試料の
電極部を残して約 0.6μエッチングを行ってｎ型ド−ピ
ングGaAs層を除去し、残ったノンド−プAlGaAs層部分に
ついて抵抗率を測定したところ，２〜5ohm・cmの低い抵
抗率でｐ型伝導を示した。次に上記の結晶を用いて実施
例１と同様にしてリセスゲ−ト型ＦＥＴを作製し、静特
性を測定したところ図８のようにドレイン電圧10Ｖ付近
で異常にドレイン電流が増加するいわゆるキンクを伴う
静特性が得られた。次に実施例１と同様にリ−ク電流を
測定したところ、10Ｖ印加時のリ−ク電流値は 1.4×10
-6Ａであった。また 9.6Ｖ印加時にリ−ク電流の値は１
μＡを越え、ＦＥＴ用としてはバッファー抵抗が不十分
であることが判った。
ろ、室温での電子移動度3,900cm2/Vsec 、シ−トキャリ
ア濃度 4.5×1012/cm2であった。次にホ−ル測定試料の
電極部を残して約 0.6μエッチングを行ってｎ型ド−ピ
ングGaAs層を除去し、残ったノンド−プAlGaAs層部分に
ついて抵抗率を測定したところ，２〜5ohm・cmの低い抵
抗率でｐ型伝導を示した。次に上記の結晶を用いて実施
例１と同様にしてリセスゲ−ト型ＦＥＴを作製し、静特
性を測定したところ図８のようにドレイン電圧10Ｖ付近
で異常にドレイン電流が増加するいわゆるキンクを伴う
静特性が得られた。次に実施例１と同様にリ−ク電流を
測定したところ、10Ｖ印加時のリ−ク電流値は 1.4×10
-6Ａであった。また 9.6Ｖ印加時にリ−ク電流の値は１
μＡを越え、ＦＥＴ用としてはバッファー抵抗が不十分
であることが判った。
【００３６】次に実施例１と同様にサイドゲ−ト特性を
測定したところ、図６(c) のようにサイドゲ−ト電圧に
よってドレイン電流が大きく変化しており素子間分離特
性が悪いことが判った。以上の結果から基板側バッファ
−層に酸素ド−プを行わない場合、バッファ−抵抗とＦ
ＥＴ特性が不良で、かつ素子間分離特性も不良であるこ
とが判った。
測定したところ、図６(c) のようにサイドゲ−ト電圧に
よってドレイン電流が大きく変化しており素子間分離特
性が悪いことが判った。以上の結果から基板側バッファ
−層に酸素ド−プを行わない場合、バッファ−抵抗とＦ
ＥＴ特性が不良で、かつ素子間分離特性も不良であるこ
とが判った。
【００３７】比較例２ AlX Ga(1-X) Asバッファ−層成長の際に、Al組成ｘを
0.2とし、市販ＴＭＡの供給量を 1.3×10-5mol/min と
した以外は比較例１と同様にして結晶成長を行った。
0.2とし、市販ＴＭＡの供給量を 1.3×10-5mol/min と
した以外は比較例１と同様にして結晶成長を行った。
【００３８】得られた試料のホ−ル測定を行ったとこ
ろ、室温での電子移動度3,900cm2／Vsec、シ−トキャリ
ア濃度５×1012/cm2であった。次にホ−ル測定試料の電
極部を残して約 0.6μエッチングを行ってｎ型ド−ピン
グGaAs層を除去し，残ったノンド−プAlGaAs層部分につ
いて抵抗率を測定したところ、１×103ohm・cmの抵抗率
でｎ型伝導を示した。次にｃ−ｖ法により各試料の電子
濃度プロファイル測定を行った結果、図２（ｃ）に示す
ようにバッファ−層中にややキャリア濃度の蓄積傾向の
あるプロファイルを得た。次に上記の結晶を用いて実施
例１と同様にしてリセスゲ−ト型ＦＥＴを作製し、静特
性を測定したところ図９のようなヒステリシス、キンク
の少ない良好な静特性が得られた。
ろ、室温での電子移動度3,900cm2／Vsec、シ−トキャリ
ア濃度５×1012/cm2であった。次にホ−ル測定試料の電
極部を残して約 0.6μエッチングを行ってｎ型ド−ピン
グGaAs層を除去し，残ったノンド−プAlGaAs層部分につ
いて抵抗率を測定したところ、１×103ohm・cmの抵抗率
でｎ型伝導を示した。次にｃ−ｖ法により各試料の電子
濃度プロファイル測定を行った結果、図２（ｃ）に示す
ようにバッファ−層中にややキャリア濃度の蓄積傾向の
あるプロファイルを得た。次に上記の結晶を用いて実施
例１と同様にしてリセスゲ−ト型ＦＥＴを作製し、静特
性を測定したところ図９のようなヒステリシス、キンク
の少ない良好な静特性が得られた。
【００３９】次に実施例１と同様にリ−ク電流を測定し
たところ、10Ｖ印加時のリ−ク電流値は 1.2×10-8Ａで
あった。また67Ｖ印加時にリ−ク電流の値は１μＡを越
え、ＦＥＴ用としてはバッファ−抵抗がやや低いことが
分かった。次に実施例１と同様にサイドゲ−ト特性を測
定したところ、図５（ｄ）のようにサイドゲ−ト電圧に
よりドレイン電流の変化が見られ、素子間分離特性が悪
いことが判った。以上のことからこの試料においてはＦ
ＥＴ静特性は良好であったが、バッファ−抵抗および素
子分離特性が不良であることが判った。
たところ、10Ｖ印加時のリ−ク電流値は 1.2×10-8Ａで
あった。また67Ｖ印加時にリ−ク電流の値は１μＡを越
え、ＦＥＴ用としてはバッファ−抵抗がやや低いことが
分かった。次に実施例１と同様にサイドゲ−ト特性を測
定したところ、図５（ｄ）のようにサイドゲ−ト電圧に
よりドレイン電流の変化が見られ、素子間分離特性が悪
いことが判った。以上のことからこの試料においてはＦ
ＥＴ静特性は良好であったが、バッファ−抵抗および素
子分離特性が不良であることが判った。
【００４０】比較例３ AlX Ga(1-X) Asバッファ−層成長の際に、Al組成ｘを
0.2とし、市販ＴＭＡの供給量を 1.3×10-5mol/min と
し、窒素に100ppmに希釈した酸素２sccm添加した以外は
比較例２と同様にして結晶成長を行った。
0.2とし、市販ＴＭＡの供給量を 1.3×10-5mol/min と
し、窒素に100ppmに希釈した酸素２sccm添加した以外は
比較例２と同様にして結晶成長を行った。
【００４１】得られた試料のホ−ル測定を行ったところ
室温での電子移動度3,900cm2/Vsec、シ−トキャリア濃
度 4.5×1012/cm2であった。次にホ−ル測定試料の電極
部を残して約 0.6μエッチングを行ってｎ型ド−ピング
GaAs層を除去し、残ったノンド−プAlGaAs層部分につい
て抵抗率を測定したところ、１×105ohm・cm以上の抵抗
率を有していることが判った。次に上記の結晶を用いて
実施例１と同様にリセスゲ−ト型ＦＥＴを作製し、静特
性を測定したところ図１０のようなドレイン電圧約５Ｖ
付近で強いキンクのある異常な特性が得られた。
室温での電子移動度3,900cm2/Vsec、シ−トキャリア濃
度 4.5×1012/cm2であった。次にホ−ル測定試料の電極
部を残して約 0.6μエッチングを行ってｎ型ド−ピング
GaAs層を除去し、残ったノンド−プAlGaAs層部分につい
て抵抗率を測定したところ、１×105ohm・cm以上の抵抗
率を有していることが判った。次に上記の結晶を用いて
実施例１と同様にリセスゲ−ト型ＦＥＴを作製し、静特
性を測定したところ図１０のようなドレイン電圧約５Ｖ
付近で強いキンクのある異常な特性が得られた。
【００４２】次に実施例１と同様にリ−ク電流を測定し
たところ、10Ｖ印加時のリ−ク電流値は 1.2×10-8Ａで
あった。また100 Ｖ印加時にもリ−ク電流の値は１μＡ
を越えず、バッファ−層がＦＥＴ用としては良好な抵抗
値を有していることが判った。以上のことからこの試料
においてはバッファ−抵抗は良好であったが、ＦＥＴ特
性には強いキンクが生じ不良であることが判った。
たところ、10Ｖ印加時のリ−ク電流値は 1.2×10-8Ａで
あった。また100 Ｖ印加時にもリ−ク電流の値は１μＡ
を越えず、バッファ−層がＦＥＴ用としては良好な抵抗
値を有していることが判った。以上のことからこの試料
においてはバッファ−抵抗は良好であったが、ＦＥＴ特
性には強いキンクが生じ不良であることが判った。
【図１】本発明の実施に使用される気相成長装置の一例
の概略図
の概略図
【図２】実施例、比較例で得られたエピタキシャル結晶
の深さと電子濃度との関係を示す図である。
の深さと電子濃度との関係を示す図である。
【図３】リセスゲ−ト型ＦＥＴ評価用素子パタ−ンの平
面図。
面図。
【図４】リセスゲ−ト型ＦＥＴ評価用素子パタ−ンの概
略断面図。
略断面図。
【図５】リセスゲ−ト型ＦＥＴの静特性を示す。
【図６】サイドゲート電極を設けたリセスゲ−ト型ＦＥ
Ｔのドレイン電流のサイドゲート電圧依存性を示す。
Ｔのドレイン電流のサイドゲート電圧依存性を示す。
【図７】リセスゲ−ト型ＦＥＴの静特性を示す。
【図８】リセスゲ−ト型ＦＥＴの静特性を示す。
【図９】リセスゲ−ト型ＦＥＴの静特性を示す。
【図１０】リセスゲ−ト型ＦＥＴの静特性を示す。
１．マスフロ−コントロ−ラ−、２．恒温漕、３．トリ
メチルガリウムバブラ−、４．アルシンボンベ、５．減
圧弁、６．マスフロ−コントロ−ラ−、７．反応器、８
−マスフロ−コントロ−ラ−、９．高周波加熱用コイ
ル、１０．サセプタ−、１１．基板、１２．排気口
メチルガリウムバブラ−、４．アルシンボンベ、５．減
圧弁、６．マスフロ−コントロ−ラ−、７．反応器、８
−マスフロ−コントロ−ラ−、９．高周波加熱用コイ
ル、１０．サセプタ−、１１．基板、１２．排気口
Claims (1)
- 【請求項１】基板上にバッファ−層、その上に活性層を
有するエピタキシャル成長化合物半導体結晶において、
該バッファ−層として (A)酸素または／および遷移金属
を添加した高抵抗AlGaAsまたはAlGaInP 層とその上の
(B)高純度GaAs、InGaP またはAlGaAs層からなる層を有
することを特徴とするエピタキシャル成長化合物半導体
結晶。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3099006A JP2560562B2 (ja) | 1991-04-30 | 1991-04-30 | エピタキシャル成長化合物半導体結晶 |
| CA002067578A CA2067578C (en) | 1991-04-30 | 1992-04-29 | Epitaxially grown compound-semiconductor crystal |
| US07/875,410 US5332451A (en) | 1991-04-30 | 1992-04-29 | Epitaxially grown compound-semiconductor crystal |
| EP92303909A EP0511864B1 (en) | 1991-04-30 | 1992-04-30 | Epitaxially grown compound semiconductor crystals with buffer layers |
| DE69231688T DE69231688T2 (de) | 1991-04-30 | 1992-04-30 | Epitaktisch gezüchtet Verbindungshalbleiterkristalle mit Pufferschichten |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3099006A JP2560562B2 (ja) | 1991-04-30 | 1991-04-30 | エピタキシャル成長化合物半導体結晶 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04328822A JPH04328822A (ja) | 1992-11-17 |
| JP2560562B2 true JP2560562B2 (ja) | 1996-12-04 |
Family
ID=14234955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3099006A Expired - Lifetime JP2560562B2 (ja) | 1991-04-30 | 1991-04-30 | エピタキシャル成長化合物半導体結晶 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5332451A (ja) |
| EP (1) | EP0511864B1 (ja) |
| JP (1) | JP2560562B2 (ja) |
| CA (1) | CA2067578C (ja) |
| DE (1) | DE69231688T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112008000409T5 (de) | 2007-02-16 | 2009-12-24 | Sumitomo Chemical Company, Limited | Epitaxiales Substrat für einen Feldeffekttransistor |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5844303A (en) * | 1991-02-19 | 1998-12-01 | Fujitsu Limited | Semiconductor device having improved electronic isolation |
| JP3124861B2 (ja) * | 1993-03-24 | 2001-01-15 | 富士通株式会社 | 薄膜成長方法および半導体装置の製造方法 |
| JP3424378B2 (ja) * | 1995-03-30 | 2003-07-07 | ソニー株式会社 | 化合物半導体レーザの製造方法 |
| JP3368452B2 (ja) * | 1995-04-25 | 2003-01-20 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| KR0171376B1 (ko) * | 1995-12-20 | 1999-03-30 | 양승택 | 화합물 반도체의 에피택시 성장방법 |
| DE19640005A1 (de) * | 1996-09-27 | 1998-04-02 | Siemens Ag | Halbleitervorrichtung und Verfahren zu dessen Herstellung |
| JP2002217105A (ja) * | 2001-01-17 | 2002-08-02 | Sumitomo Chem Co Ltd | ３−５族化合物半導体の製造方法 |
| JP4883547B2 (ja) * | 2003-04-28 | 2012-02-22 | 住友化学株式会社 | 化合物半導体エピタキシャル基板 |
| JP4872246B2 (ja) * | 2005-06-10 | 2012-02-08 | 住友電気工業株式会社 | 半絶縁性ＧａＡｓ基板及びエピタキシャル基板 |
| US7385236B2 (en) * | 2005-10-21 | 2008-06-10 | Visual Photonics Epitaxy Co., Ltd. | BiFET semiconductor device having vertically integrated FET and HBT |
| JP2010251458A (ja) * | 2009-04-14 | 2010-11-04 | Sony Corp | 半導体層およびその製造方法ならびに半導体レーザおよびその製造方法 |
| CN102792430A (zh) * | 2010-04-30 | 2012-11-21 | 住友化学株式会社 | 半导体基板、半导体基板的制造方法、电子器件、以及电子器件的制造方法 |
| WO2015128254A1 (en) | 2014-02-25 | 2015-09-03 | Koninklijke Philips N.V. | Light emitting semiconductor devices with getter layer |
| CN109509702B (zh) * | 2018-11-30 | 2024-05-28 | 上海晶盟硅材料有限公司 | 双层外延片的制备方法、设备及双层外延片 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4157556A (en) * | 1977-01-06 | 1979-06-05 | Varian Associates, Inc. | Heterojunction confinement field effect transistor |
| JPS57186372A (en) * | 1981-05-13 | 1982-11-16 | Nec Corp | Compound semiconductor field-effect transistor |
| JPS60101976A (ja) * | 1983-11-08 | 1985-06-06 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ |
| US4688062A (en) * | 1984-06-29 | 1987-08-18 | Raytheon Company | Semiconductor structure and method of manufacture |
| KR900002687B1 (ko) * | 1985-12-16 | 1990-04-23 | 후지쓰가부시끼가이샤 | Mbe법에 의한 기판에 격자 정합시키는 4원 또는 5원 흔정 반도체의 성장방법 |
| US4804639A (en) * | 1986-04-18 | 1989-02-14 | Bell Communications Research, Inc. | Method of making a DH laser with strained layers by MBE |
| JPS63198320A (ja) * | 1987-02-13 | 1988-08-17 | Mitsubishi Electric Corp | 結晶成長方法 |
| JPH01201914A (ja) * | 1988-02-05 | 1989-08-14 | Hitachi Cable Ltd | 電界効果トランジスタ用エピタキシャルウエハ |
| JPH01207920A (ja) * | 1988-02-16 | 1989-08-21 | Oki Electric Ind Co Ltd | ＩｎＰ半導体薄膜の製造方法 |
| US4952527A (en) * | 1988-02-19 | 1990-08-28 | Massachusetts Institute Of Technology | Method of making buffer layers for III-V devices using solid phase epitaxy |
| JPH01223773A (ja) * | 1988-03-03 | 1989-09-06 | Sumitomo Electric Ind Ltd | 電界効果トランジスタ |
| JPH01261818A (ja) * | 1988-04-12 | 1989-10-18 | Fuji Electric Co Ltd | 高抵抗ＡｌＧａＡｓ混晶の気相成長方法 |
| US4891329A (en) * | 1988-11-29 | 1990-01-02 | University Of North Carolina | Method of forming a nonsilicon semiconductor on insulator structure |
| JP2781209B2 (ja) * | 1989-06-20 | 1998-07-30 | 富士通株式会社 | 化合物半導体混晶の製造方法 |
| US4927782A (en) * | 1989-06-27 | 1990-05-22 | The United States Of America As Represented By The Secretary Of The Navy | Method of making self-aligned GaAs/AlGaAs FET's |
| US5024967A (en) * | 1989-06-30 | 1991-06-18 | At&T Bell Laboratories | Doping procedures for semiconductor devices |
| JP2942285B2 (ja) * | 1989-08-24 | 1999-08-30 | 三菱電機株式会社 | 半導体受光素子 |
| US4987463A (en) * | 1989-08-28 | 1991-01-22 | Motorola, Inc. | FET having a high trap concentration interface layer |
-
1991
- 1991-04-30 JP JP3099006A patent/JP2560562B2/ja not_active Expired - Lifetime
-
1992
- 1992-04-29 CA CA002067578A patent/CA2067578C/en not_active Expired - Fee Related
- 1992-04-29 US US07/875,410 patent/US5332451A/en not_active Expired - Lifetime
- 1992-04-30 DE DE69231688T patent/DE69231688T2/de not_active Expired - Lifetime
- 1992-04-30 EP EP92303909A patent/EP0511864B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112008000409T5 (de) | 2007-02-16 | 2009-12-24 | Sumitomo Chemical Company, Limited | Epitaxiales Substrat für einen Feldeffekttransistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04328822A (ja) | 1992-11-17 |
| DE69231688D1 (de) | 2001-03-22 |
| EP0511864A2 (en) | 1992-11-04 |
| EP0511864A3 (en) | 1993-09-08 |
| CA2067578C (en) | 2002-09-03 |
| CA2067578A1 (en) | 1992-10-31 |
| EP0511864B1 (en) | 2001-02-14 |
| DE69231688T2 (de) | 2001-08-09 |
| US5332451A (en) | 1994-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2560562B2 (ja) | エピタキシャル成長化合物半導体結晶 | |
| TWI408265B (zh) | 化合物半導體磊晶基板及其製造方法 | |
| US4632710A (en) | Vapor phase epitaxial growth of carbon doped layers of Group III-V materials | |
| EP0390552B1 (en) | Method of manufacturing compound semiconductor thin film | |
| CN101611471A (zh) | 场效应晶体管用外延基板 | |
| US8395187B2 (en) | Compound semiconductor epitaxial substrate and manufacturing method thereof | |
| KR101032010B1 (ko) | 화합물 반도체 에피택셜 기판 및 그 제조 방법 | |
| US5128275A (en) | Method for fabricating a semiconductor device including a semi-insulating semiconductor layer | |
| KR100281939B1 (ko) | 반도체 에피택셜 기판 | |
| US7550786B2 (en) | Compound semiconductor epitaxial substrate | |
| JP2000068497A (ja) | ＧａＮ系化合物半導体装置 | |
| US5441913A (en) | Process of making a semiconductor epitaxial substrate | |
| JP2560562C (ja) | ||
| JPH06208963A (ja) | 半導体結晶基板 | |
| JP2725462B2 (ja) | 化合物半導体の気相成長法 | |
| JP3141628B2 (ja) | 化合物半導体素子及びその製造方法 | |
| JP3104280B2 (ja) | 化合物半導体エピタキシャルウェーハおよびその製造方法 | |
| Basco et al. | Ultrahigh mobility two‐dimensional electron gas in Al x Ga1− x As/GaAs heterostructures by organometallic vapor phase epitaxy | |
| JPH07201761A (ja) | 化合物半導体の成長方法 | |
| JPH0526760B2 (ja) | ||
| JPH03235323A (ja) | 化合物半導体結晶の気相成長法 | |
| JPS6148917A (ja) | ３−ｖ族化合物半導体選択ド−プヘテロ構造の形成法 | |
| Kawai et al. | MOCVD Technology for Compound Semiconductor Devices | |
| JPH0745535A (ja) | 化合物半導体エピタキシャルウェハの製造方法 | |
| JPH11260731A (ja) | 化合物半導体結晶膜の成長方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 12 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D05 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 15 |