JP2564009B2 - D / A converter - Google Patents
D / A converterInfo
- Publication number
- JP2564009B2 JP2564009B2 JP1287153A JP28715389A JP2564009B2 JP 2564009 B2 JP2564009 B2 JP 2564009B2 JP 1287153 A JP1287153 A JP 1287153A JP 28715389 A JP28715389 A JP 28715389A JP 2564009 B2 JP2564009 B2 JP 2564009B2
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- input
- current source
- layer
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、同一の機能を有するセルをマトリクス状
に配置してなるマトリクスセル形のD/A変換器に関する
ものである。Description: TECHNICAL FIELD The present invention relates to a matrix cell type D / A converter in which cells having the same function are arranged in a matrix.
従来のこの種のマトリクスセル形D/A変化器を四ビッ
トを例にとり第3図に示す。図において、1は第1のデ
ィジタル入力端子であり、入力ディジタルコード4ビッ
トのうち上位2ビットを入力する端子であり、2は第2
のディジタル入力端子であり、入力ディジタルコード4
ビットのうち残りの下位2ビットを入力する端子であ
る。4は出力に第1の信号線群101〜105が接続された第
1のデコーダ回路、5は出力に第2の信号線群201〜204
が接続されている第2のデコーダ回路であり、11は第4
図に内部構成を示す第3のセル、600は該第3のセルを
マトリクス状に構成した第3のセルアレイである。A conventional matrix cell type D / A converter of this type is shown in FIG. 3 by taking 4 bits as an example. In the figure, 1 is a first digital input terminal, is a terminal for inputting the upper 2 bits of 4 bits of the input digital code, and 2 is a second
Input digital code 4
This is a terminal for inputting the remaining lower 2 bits of the bits. Reference numeral 4 is a first decoder circuit to which the first signal line groups 101 to 105 are connected to the output, and 5 is a second signal line group 201 to 204 to the output.
Is a second decoder circuit connected to, and 11 is a fourth
A third cell whose internal structure is shown in the drawing, and 600 is a third cell array in which the third cells are arranged in a matrix.
前記第3のセルの内部構成を第4図に示す。この図に
おいて、6は前記第1の信号線群のある信号線、第2の
信号線群のある信号線より得られる信号を用いて前記第
3のセルに供給する制御信号を発生する制御信号発生用
ロジック回路であり、このロジック回路6はその3つの
入力信号線101,102,201のうちの少なくとも2つが“H"
であれば制御信号出力端子7に“H"を出力するものであ
る。また、7′は電流源回路10の出力をD/A変換出力線3
00に前記制御信号によって接続する切換スイッチ9にお
ける制御信号入力端子である。The internal structure of the third cell is shown in FIG. In this figure, 6 is a control signal for generating a control signal to be supplied to the third cell by using a signal obtained from a signal line in the first signal line group and a signal line in the second signal line group. This is a logic circuit for generation, and in this logic circuit 6, at least two of the three input signal lines 101, 102, 201 are "H".
If so, "H" is output to the control signal output terminal 7. 7'is the output of the current source circuit 10 D / A conversion output line 3
00 is a control signal input terminal in the changeover switch 9 which is connected to 00 by the control signal.
次に動作について説明する。 Next, the operation will be described.
今、入力ディジタルコードが4ビットの場合を考え
る。この4ビットのディジタルコードのうち上位2ビッ
トは第1のディジタル入力端子1に入力され、残りの下
位2ビットは第2のディジタル入力端子2に入力され
る。第1のデコーダ回路4では第1の信号線群101〜105
に対し信号を出力し、第2のデコーダ回路5では第2の
信号線群201〜204に対し信号を出力する。第3のセルア
レイ600のうち第1行目に配列されるセルには第1の信
号線群のうち101,102より得られる信号が入力され、第
2行目に配列されるセルには第1の信号線群のうち102,
103より得られる信号が入力され、第3行目に配列され
るセルには第1の信号線群のうち103,104より得られる
信号が入力され、第4行目に配列されるセルには第1の
信号線群のうち104,105より得られる信号が入力され
る。Now consider the case where the input digital code is 4 bits. Of the 4-bit digital code, the upper 2 bits are input to the first digital input terminal 1 and the remaining lower 2 bits are input to the second digital input terminal 2. In the first decoder circuit 4, the first signal line groups 101 to 105
To the second signal line group 201 to 204 in the second decoder circuit 5. Signals obtained from 101 and 102 of the first signal line group are input to cells arranged in the first row of the third cell array 600, and first signals are input to cells arranged in the second row. 102 out of the line group,
A signal obtained from 103 is input, a signal obtained from 103 and 104 of the first signal line group is inputted to the cells arranged on the third row, and a first signal is inputted to the cells arranged on the fourth row. Signals obtained from 104 and 105 of the signal line group are input.
また、第3のセルアレイのうち第1列目に配列される
セルには第2の信号線群のうち201より得られる信号が
入力され、第2列目に配列されるセルには第2の信号線
群のうち202より得られる信号が入力され、第3列目に
配列されるセルには第2の信号線群のうち203より得ら
れる信号が入力され、第4列目に配列されるセルには第
2の信号線群のうち204より得られる信号が入力され
る。A signal obtained from 201 of the second signal line group is input to the cells arranged in the first column of the third cell array, and the cells arranged in the second column are supplied with the second signal. The signal obtained from 202 of the signal line group is input, and the signal obtained from 203 of the second signal line group is input to the cells arranged in the third column and arranged in the fourth column. A signal obtained from 204 of the second signal line group is input to the cell.
各第3のセル内においては、第1の信号線群,第2の
信号線群より供給された3つの信号を基に制御信号発生
用ロジック回路にて電流源出力とD/A変換出力線とを接
続する切換スイッチ9を制御する制御信号を発生する。
以上のような動作により、入力ディジタル量に応じた数
だけ第3のセルをオン状態にすることで入力ディジタル
コードに対応した出力電流を得ることができる。In each third cell, the control signal generating logic circuit generates a current source output and a D / A conversion output line based on the three signals supplied from the first signal line group and the second signal line group. A control signal for controlling the change-over switch 9 for connecting to and is generated.
With the above operation, the output current corresponding to the input digital code can be obtained by turning on the third cells in the number corresponding to the input digital amount.
従来のマトリクスセル形D/A変換器は、以上のように
セルアレイを構成する各セル内に電流源スイッチ制御信
号を発生するためのロジック回路を含んでおり、前記各
セル自身の面積が大きくなってしまい、セルアレイ全体
の面積が大きくなることにより、各電流源回路間におけ
る特性のバラツキが大きくなってしまい、D/A変換器と
しての特性劣化の原因となる問題点があった。この問題
をより詳しく述べると、セルアレイ全体の面積が大きく
なることにより、チップサイズも大きくなり、クランド
線も長くなる結果、その電位に浮き上がりが生じるとと
なった。このため、全てのセルで同一であるべきバイア
ス条件がセルの位置に依存して異なることとなり、セル
の位置に応じて出力電流量が面分布を持つようになっ
た。The conventional matrix cell type D / A converter includes a logic circuit for generating a current source switch control signal in each cell that constitutes the cell array as described above, and the area of each cell itself increases. Since the area of the entire cell array becomes large, there is a large variation in the characteristics between the current source circuits, which causes the deterioration of the characteristics of the D / A converter. To explain this problem in more detail, it is said that the increase in the area of the entire cell array increases the chip size and the length of the ground line, resulting in a rise in the potential. Therefore, the bias conditions that should be the same in all cells differ depending on the cell position, and the output current amount has a surface distribution according to the cell position.
また、前記各セルの構成要素を電流源回路と切換スイ
ッチのみとした場合、セルアレイを構成するセル数だけ
の電流源スイッチ制御信号線を前記セルアレイ内に走ら
せる必要があり、ロジック回路を各セル内より削除して
各セルの面積を小さくしても、上記理由により多数の信
号線がセルアレイ内を走らなくてはならず、結局セルア
レイの面積は大きくなってしまい、前記問題点の解決に
ならず、これらの問題点はD/A変換器のビット数(分解
能)が大きくなるほどD/A変換器の大きな特性劣化が生
ずるものであった。Further, when the constituent elements of each cell are only the current source circuit and the changeover switch, it is necessary to run as many current source switch control signal lines as the number of cells forming the cell array in the cell array, and the logic circuit is provided for each cell. Even if the area of each cell is reduced by deleting it from the inside, a large number of signal lines must run in the cell array for the above reason, and the area of the cell array becomes large in the end. However, these problems have been such that the greater the number of bits (resolution) of the D / A converter, the greater the characteristic deterioration of the D / A converter.
この発明は、上記のような従来のものの問題点を解消
するためになされたもので、各セルの電流源のバラツキ
を抑えることができ、併せてチップサイズも縮小できる
D/A変換器を得ることを目的としている。The present invention has been made in order to solve the above-mentioned problems of the conventional ones, and it is possible to suppress the variation of the current source of each cell and also reduce the chip size.
The purpose is to obtain a D / A converter.
本発明にかかるD/A変換器は、単位電流源回路と該電
流源出力をD/A変換出力線に接続する切換スイッチとを
1つのセルとし、該セルをマトリクス状に同一の層に形
成し、かつ前記各セル内の切換スイッチに供給する制御
信号を発生するロジック回路を含む他のディジタル回路
は他の層に形成したものである。A D / A converter according to the present invention has a unit current source circuit and a changeover switch for connecting the current source output to a D / A conversion output line as one cell, and the cells are formed in a matrix in the same layer. The other digital circuit including the logic circuit for generating the control signal to be supplied to the changeover switch in each cell is formed in another layer.
また、本発明にかかるD/A変換器は、マトリクス状に
配列され、D/A変換出力線に接続される複数のセルと、
入力される入力ディジタルコードに基づき上記複数のセ
ルに対して所定の信号を出力するデコーダ回路とを備え
たD/A変換器において、上記複数のセルそれぞれは、第
1の層に形成され、制御信号出力端子を有し、上記デコ
ーダ回路からの所定の信号を受け、受けた所定の信号に
基づいた制御信号を上記制御信号出力端子に出力する制
御信号発生用ロジック回路と、上記第1の層とは異なる
層である第2の層に形成される電流源回路と、上記第2
の層に形成され、上記制御信号発生用ロジック回路の制
御信号出力端子とスルーホールを介して電気的に接続さ
れる制御信号入力端子を有し、上記電流源回路と上記D/
A変換出力線との間に接続され、上記制御信号入力端子
に入力される上記制御信号発生用ロジック回路からの制
御信号によって、オン/オフ制御される切換スイッチと
を備えているようにしたものである。Further, the D / A converter according to the present invention is arranged in a matrix, and a plurality of cells connected to the D / A conversion output line,
In a D / A converter including a decoder circuit that outputs a predetermined signal to the plurality of cells based on an input digital code that is input, each of the plurality of cells is formed in a first layer and controlled. A control signal generating logic circuit having a signal output terminal for receiving a predetermined signal from the decoder circuit and outputting a control signal based on the received predetermined signal to the control signal output terminal; and the first layer. A current source circuit formed on a second layer that is a layer different from
Of the control signal generating logic circuit, the control signal output terminal of the control signal generating logic circuit and a control signal input terminal electrically connected through a through hole, the current source circuit and the D /
A changeover switch connected between the A conversion output line and ON / OFF controlled by a control signal from the control signal generating logic circuit input to the control signal input terminal Is.
この発明におけるD/A変換器は単位電流源回路と切換
スイッチとを1つのセルとし、同一層にマトリクス状に
形成し、前記切換スイッチに供給する制御信号を発生す
るロジック回路を含む他のディジタル回路を他の層に形
成し、各層間での信号の授受はスルーホールを介して行
うようにしたので、電流源セルアレイの面積を小さくで
き、該セルアレイを構成する各セル間における電流源回
路の特性のバラツキを小さくすることができ、D/A変換
器自身の面積を小さくできるとともに、特性向上を達成
できる。The D / A converter according to the present invention has a unit current source circuit and a changeover switch as one cell, is formed in a matrix in the same layer, and has another digital circuit including a logic circuit for generating a control signal to be supplied to the changeover switch. Since the circuits are formed in other layers and signals are transmitted and received between the layers through the through holes, the area of the current source cell array can be reduced, and the current source circuit between the cells forming the cell array can be reduced. It is possible to reduce variations in characteristics, reduce the area of the D / A converter itself, and improve characteristics.
また、本発明にかかるD/A変換器は、マトリクス状に
配設され、D/A変換出力線に接続される複数のセルと、
入力される入力ディジタルコードに基づき上記複数のセ
ルに対して所定の信号を出力するデコーダ回路とを備え
たD/A変換器において、上記複数のセルそれぞれは、第
1の層に形成され、制御信号出力端子を有し、上記デコ
ーダ回路からの所定の信号を受け、受けた所定の信号に
基づいた制御信号を上記制御信号出力端子に出力する制
御信号発生用ロジック回路と、上記第1の層とは異なる
層である第2の層に形成される電流源回路と、上記第2
の層に形成され、上記制御信号発生用ロジック回路の制
御信号出力端子とスルーホールを介して電気的に接続さ
れる制御信号入力端子を有し、上記電流源回路と上記D/
A変換出力線との間に接続され、上記制御信号入力端子
に入力される上記制御信号発生用ロジック回路からの制
御信号によって、オン/オフ制御される切換スイッチと
を備えているようにしたので、電流源セルアレイの面積
を小さくでき、該セルアレイを構成する各セル間におけ
る電流源回路の特性のバラツキを小さくすることがで
き、D/A変換器自身の面積を小さくできるとともに、特
性向上を達成できる。Further, the D / A converter according to the present invention is arranged in a matrix, and a plurality of cells connected to the D / A conversion output line,
In a D / A converter including a decoder circuit that outputs a predetermined signal to the plurality of cells based on an input digital code that is input, each of the plurality of cells is formed in a first layer and controlled. A control signal generating logic circuit having a signal output terminal for receiving a predetermined signal from the decoder circuit and outputting a control signal based on the received predetermined signal to the control signal output terminal; and the first layer. A current source circuit formed on a second layer that is a layer different from
Of the control signal generating logic circuit, the control signal output terminal of the control signal generating logic circuit and a control signal input terminal electrically connected through a through hole, the current source circuit and the D /
Since it has a changeover switch which is connected between the A conversion output line and is turned on / off by a control signal from the control signal generating logic circuit input to the control signal input terminal. , The area of the current source cell array can be reduced, the variation in the characteristics of the current source circuit among the cells forming the cell array can be reduced, the area of the D / A converter itself can be reduced, and the characteristics can be improved. it can.
〔実施例〕 以下、本発明の一実施例を図について説明する。[Embodiment] An embodiment of the present invention will be described below with reference to the drawings.
第1図及び第2図は本発明の一実施例によるD/A変換
器を示す図である。第1図において、1は第1のディジ
タル入力端子であり、入力ディジタルコード4ビットの
うち上位2ビットを入力する端子、2は第2のディジタ
ル入力端子であり、入力ディジタルコード4ビットのう
ち残りの下位2ビットを入力する端子である。3は第1
のセルアレイを構成する第1のセル、4は出力に第1の
信号線群101〜105が接続されている第1のデコーダ回
路、5は出力に第2の出力線群201〜204が接続されてい
る第2のデコーダ回路である。1 and 2 are views showing a D / A converter according to an embodiment of the present invention. In FIG. 1, reference numeral 1 is a first digital input terminal, a terminal for inputting the upper 2 bits of the input digital code 4 bits, 2 is a second digital input terminal, and the rest of the input digital code 4 bits. This is a terminal for inputting the lower 2 bits of. 3 is the first
Of the cell array of the first cell, 4 is a first decoder circuit whose outputs are connected to the first signal line groups 101-105, and 5 is an output which is connected to the second output line groups 201-204. The second decoder circuit.
第1図(a)は前記第1のセルアレイを構成する第1
のセルの内部構成を示した図であり、図において、6は
前記第1の信号線群のある信号線,第2の信号線群のあ
る信号線より得られる信号を用いて制御信号を発生する
制御信号発生用ロジック回路であり、7は該制御信号出
力端子である。FIG. 1 (a) shows the first cell array constituting the first cell array.
6 is a diagram showing the internal configuration of the cell of FIG. 6, in which a control signal 6 is generated using signals obtained from the signal lines of the first signal line group and the signal lines of the second signal line group. 7 is a control signal output terminal.
第2図は第1図に示したものが形成される層とは別の
層に形成されるものであり、図において、8は第2のセ
ルアレイ500を構成する第2のセルであり、該セルの内
部構成を第2図(a)に示す。図において、7′は制御
信号入力端子、9は前記制御信号入力端子7′に入力さ
れる制御信号によってオン/オフする切換スイッチ、10
は電流源回路である。FIG. 2 is formed in a layer different from the layer in which the structure shown in FIG. 1 is formed, and in the drawing, 8 is a second cell constituting the second cell array 500, The internal structure of the cell is shown in FIG. In the figure, 7'is a control signal input terminal, 9 is a changeover switch which is turned on / off by a control signal inputted to the control signal input terminal 7 ', 10
Is a current source circuit.
次に動作について説明する。 Next, the operation will be described.
入力ディジタルコードを4ビットとして考える。この
4ビットのディジタルコードのうち上位2ビットは第1
のディジタル入力端子1に入力され、残りの下位2ビッ
トは第2のディジタル入力端子2に入力される。第1の
デコーダ回路4では第1の信号線群101〜105に対し信号
を出力し、第2のデコーダ回路5では第2の信号線群20
1〜204に対し信号を出力する。第1のセルアレイのうち
第1行目に配列される第1のセルには第1の信号線群の
うち101,102より得られる信号が入力され、第2行目に
配列される第1のセルには第1の信号線群のうち102,10
3より得られる信号が入力され、第3行目に配列される
第1のセルには第1の信号線群のうち103,104より得ら
れる信号が入力され、第4行目に配列される第1のセル
には第1の信号線群のうち104,105より得られる信号が
入力される。Consider the input digital code as 4 bits. The upper 2 bits of the 4-bit digital code are the first
, And the remaining lower 2 bits are input to the second digital input terminal 2. The first decoder circuit 4 outputs signals to the first signal line groups 101 to 105, and the second decoder circuit 5 outputs the second signal line group 20.
Outputs signals to 1 to 204. Signals obtained from 101 and 102 of the first signal line group are input to the first cells arranged in the first row of the first cell array, and the first cells arranged in the second row are supplied to the first cells. Is 102,10 of the first signal line group
The signal obtained from 3 is input, the signals obtained from 103 and 104 of the first signal line group are input to the first cells arranged in the third row, and the first cells arranged in the fourth row are input. Signals obtained from 104 and 105 of the first signal line group are input to the cell.
また、第1のセルアレイのうち第1列目に配列される
セルには第2の信号線群のうち201より得られる信号
が、第2列目に配列される第1のセルには202より得ら
れる信号が、第3列目に配列される第1のセルには203
より得られる信号が、第4列目に配列される第1のセル
には204より得られる信号が各々入力される。各第1の
セルにおいては、第1の信号線群,第2の信号線群より
供給された3つの信号を基に各々制御信号を発生する。
ここで発生された制御信号は各々スルーホールを介して
地層に形成される第2のセルアレイを構成する各第2の
セル内の制御信号入力端子7′に入力される。第2のセ
ルアレイにおいては、入力された制御信号により選択さ
れた第2のセル内の電流源出力の総和がD/A変換出力と
して得られる。In addition, a signal obtained from 201 of the second signal line group is supplied to cells arranged in the first column of the first cell array, and a signal obtained from 202 of the first cells arranged in the second column. The signal obtained is 203 in the first cell arranged in the third column.
The signals obtained by 204 are input to the first cells arranged in the fourth column. Each first cell generates a control signal based on the three signals supplied from the first signal line group and the second signal line group.
The control signal generated here is input to the control signal input terminal 7'in each second cell forming the second cell array formed in the formation through the through hole. In the second cell array, the sum of the current source outputs in the second cell selected by the input control signal is obtained as the D / A conversion output.
このように、本実施例によれば、電流源回路と切換ス
イッチ回路とを1つのセルとして同一層にマトリクス状
に配列し、かつ切換スイッチ回路に制御信号を供給する
ロジック回路は他の層に形成するようにしたので、セル
サイズが縮小され、各セル間における電流源回路のバラ
ツキを小さく抑えることができ、併せてチップサイズも
縮小できる。As described above, according to this embodiment, the current source circuit and the changeover switch circuit are arranged in a matrix in the same layer as one cell, and the logic circuit for supplying the control signal to the changeover switch circuit is provided in the other layer. Since the cells are formed, the cell size can be reduced, the variation of the current source circuit among the cells can be suppressed, and the chip size can be reduced.
なお、上記実施例では4ビットD/A変換器の場合につ
いて説明したが、4ビットに限らず、nビットのD/Aコ
ンバータについても同様の効果を奏する。In the above embodiment, the case of the 4-bit D / A converter has been described, but the same effect can be obtained not only for 4-bit but also for an n-bit D / A converter.
以上のように、この発明によれば、単位電流源及び該
単位電流源出力とD/A変換出力線とを制御信号により接
続する切換スイッチのみを1つのセルとし、このセルを
マトリクス状に最小面積で同一層にレイアウトし、ディ
ジタル信号入力部,前記切換スイッチに供給する制御信
号を発生するためのロジック回路を含む他のディジタル
回路は他層に形成し、スルーホールを介して該層間で制
御信号の授受を行う積層構造とするようにしたので、電
流源セルアレイを小面積で構成することができ、それに
よりセルアレイ内における各電流源回路の特性のバラツ
キが小さく抑えられることになり、D/A変換特性の向上
が達成でき、しかも積層構造とすることで、D/A変換器
としての小面積化も同時に達成できる効果がある。As described above, according to the present invention, only one unit current source and a changeover switch that connects the unit current source output and the D / A conversion output line by a control signal are used as one cell, and this cell is arranged in a matrix form. Other digital circuits laid out in the same layer in area, including a digital signal input section and a logic circuit for generating a control signal to be supplied to the changeover switch, are formed in another layer and controlled between the layers through through holes. Since the laminated structure for transmitting and receiving signals is adopted, the current source cell array can be formed in a small area, which suppresses the variation in the characteristics of each current source circuit in the cell array, and D / The A conversion characteristic can be improved, and the laminated structure has an effect that the area of the D / A converter can be reduced at the same time.
また、この発明によれば、マトリクス状に配設され、
D/A変換出力線に接続される複数のセルと、入力される
入力ディジタルコードに基づき上記複数のセルに対して
所定の信号を出力するデコーダ回路とを備えたD/A変換
器において、上記複数のセルそれぞれは、第1の層に形
成され、制御信号出力端子に有し、上記デコーダ回路か
らの所定の信号を受け、受けた所定の信号に基づいた制
御信号を上記制御信号出力端子に出力する制御信号発生
用ロジック回路と、上記第1の層とは異なる層である第
2の層に形成される電流源回路と、上記第2の層に形成
され、上記制御信号発生用ロジック回路の制御信号出力
端子とスルーホールを介して電気的に接続される制御信
号入力端子を有し、上記電流源回路と上記D/A変換出力
線との間に接続され、上記制御入力端子に入力される上
記制御信号発生用ロジック回路からの制御信号によっ
て、オン/オフ制御される切換スイッチとを備えている
ようにいたので、電流源セルアレイを小面積で構成する
ことができ、それによりセルアレイ内における各電流源
回路の特性のバラツキが小さく抑えられることになり、
D/A変換特性の向上が達成でき、しかも積層構造とする
ことで、D/A変換器としての小面積化も同時に達成でき
る効果がある。Further, according to the present invention, they are arranged in a matrix,
In a D / A converter including a plurality of cells connected to a D / A conversion output line, and a decoder circuit that outputs a predetermined signal to the plurality of cells based on an input digital code that is input, Each of the plurality of cells is formed in the first layer and has a control signal output terminal, receives a predetermined signal from the decoder circuit, and outputs a control signal based on the received predetermined signal to the control signal output terminal. A control signal generating logic circuit for outputting, a current source circuit formed in a second layer different from the first layer, and a control signal generating logic circuit formed in the second layer. Has a control signal input terminal electrically connected to the control signal output terminal through a through hole, is connected between the current source circuit and the D / A conversion output line, and is input to the control input terminal. The control signal generating logic Since it is provided with the changeover switch which is turned on / off by the control signal from the circuit, the current source cell array can be constructed in a small area, whereby the characteristics of each current source circuit in the cell array can be improved. Variation will be suppressed to a small level,
The improvement of D / A conversion characteristics can be achieved, and further, by adopting a laminated structure, it is possible to simultaneously achieve the reduction in area as a D / A converter.
第1図及び第2図は本発明の一実施例によるD/A変換器
を示す図であり、第1図は制御信号発生用ロジック回路
を含むディジタル回路を形成する層の構成図、第2図は
単位電流源と切換スイッチのみで構成されるセルをマト
リクス状に形成する層の構成図、第3図は従来のマトリ
クスセル形D/A変換器を示す図、第4図はそれを構成す
るセルの内部構成を示す図である。 図において、1は第1のディジタル入力端子、2は第2
のディジタル入力端子、3は第1のセルアレイを構成す
る第1のセル、4は第1の信号線群101〜105を発生する
第1のデコーダ回路、5は第2の信号線群201〜204を発
生する第2のデコーダ回路、6は制御信号発生用ロジッ
ク回路、7は該制御信号出力端子、8は第2のセルアレ
イ500を構成する第2のセル、7′は制御信号入力端
子、9はオン/オフする切換スイッチ、10は電流源回路
である。 なお図中同一符号は同一又は相当部分を示す。1 and 2 are diagrams showing a D / A converter according to an embodiment of the present invention. FIG. 1 is a constitutional view of layers forming a digital circuit including a control signal generating logic circuit, and FIG. The figure shows the structure of a layer that forms cells in a matrix with only unit current sources and changeover switches. Fig. 3 shows a conventional matrix cell type D / A converter. Fig. 4 shows the structure. It is a figure which shows the internal structure of the cell. In the figure, 1 is a first digital input terminal and 2 is a second digital input terminal.
Digital input terminal, 3 is a first cell forming a first cell array, 4 is a first decoder circuit for generating first signal line groups 101 to 105, and 5 is a second signal line group 201 to 204. , A control signal generating logic circuit, 7 a control signal output terminal, 8 a second cell constituting the second cell array 500, 7'a control signal input terminal, 9 Is a changeover switch for turning on / off, and 10 is a current source circuit. The same reference numerals in the drawings indicate the same or corresponding parts.
Claims (2)
続してD/A変換出力とし、 ディジタル入力端子に入力されたディジタルコードに応
じてロジック回路により生成された制御信号によって前
記切換スイッチをオンオフ制御することによって、入力
ディジタル量に相当する出力電流を前記D/A変換出力端
子より電流出力として取り出すようにしたD/A変換器に
おいて、 前記単位電流源と該単位電流源に対応した切換スイッチ
とを一組とし、 それを複数個マトリクス状に同一層にレイアウトし、 かつ前記各電流源スイッチを制御するための制御信号発
生回路を含む他のディジタル回路は前記層とは異なる層
に形成し、 かつ層間接続手段により上記2つの層間で制御信号の授
受を行う積層構造としたことを特徴とするD/A変換器。1. Unit current sources are arranged in a matrix, and the output terminals of the current sources are commonly connected to each other through a changeover switch to provide D / A conversion output, which corresponds to a digital code input to a digital input terminal. In the D / A converter configured to output the output current corresponding to the input digital amount as a current output from the D / A conversion output terminal by controlling the on / off of the changeover switch by the control signal generated by the logic circuit. A control signal generation circuit for arranging the unit current source and a changeover switch corresponding to the unit current source as one set, laying out a plurality of the same in the same layer in a matrix, and controlling each of the current source switches. Other digital circuits including the same are formed in a layer different from the above layer, and a control signal is transferred between the two layers by an interlayer connecting means. D / A converter, characterized in that the.
に接続される複数のセルと、入力される入力ディジタル
コードに基づき上記複数のセルに対して所定の信号を出
力するデコーダ回路とを備えたD/A変換器において、 上記複数のセルそれぞれは、 第1の層に形成され、制御信号出力端子を有し、上記デ
コーダ回路からの所定の信号を受け、受けた所定の信号
に基づいた制御信号を上記制御信号出力端子に出力する
制御信号発生用ロジック回路と、 上記第1の層とは異なる層である第2の層に形成される
電流源回路と、 上記第2の層に形成され、上記制御信号発生用ロジック
回路の制御信号出力端子とスルーホールを介して電気的
に接続される制御信号入力端子を有し、上記電流源回路
と上記D/A変換出力線との間に接続され、上記制御信号
入力端子に入力される上記制御信号発生用ロジック回路
からの制御信号によって、オン/オフ制御される切換ス
イッチとを備えていることを特徴とするD/A変換器。2. A plurality of cells arranged in a matrix and connected to a D / A conversion output line, and a decoder circuit for outputting a predetermined signal to the plurality of cells based on an input digital code inputted. In the D / A converter provided with, each of the plurality of cells has a control signal output terminal formed on the first layer, receives a predetermined signal from the decoder circuit, and receives a predetermined signal. A control signal generating logic circuit for outputting a control signal based on the above to the control signal output terminal; a current source circuit formed on a second layer different from the first layer; Formed in a layer, having a control signal input terminal electrically connected to the control signal output terminal of the control signal generating logic circuit through a through hole, the current source circuit and the D / A conversion output line Connected between the above control signals A D / A converter comprising: a changeover switch which is on / off controlled by a control signal from the control signal generating logic circuit input to the input terminal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1287153A JP2564009B2 (en) | 1989-11-02 | 1989-11-02 | D / A converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1287153A JP2564009B2 (en) | 1989-11-02 | 1989-11-02 | D / A converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03148918A JPH03148918A (en) | 1991-06-25 |
| JP2564009B2 true JP2564009B2 (en) | 1996-12-18 |
Family
ID=17713762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1287153A Expired - Fee Related JP2564009B2 (en) | 1989-11-02 | 1989-11-02 | D / A converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2564009B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4526338B2 (en) * | 2003-09-30 | 2010-08-18 | ローム株式会社 | D / A conversion circuit, organic EL drive circuit, and organic EL display device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS572599A (en) * | 1980-06-06 | 1982-01-07 | Hitachi Ltd | Multilayer printed circuit board |
| JPS61120531A (en) * | 1984-11-15 | 1986-06-07 | Mitsubishi Electric Corp | Digital/analog converter |
| JP2544417B2 (en) * | 1987-11-30 | 1996-10-16 | 株式会社日立製作所 | Semiconductor integrated circuit device |
-
1989
- 1989-11-02 JP JP1287153A patent/JP2564009B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03148918A (en) | 1991-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5870044A (en) | Digital analog converter with self-calibration current sources | |
| US20030214321A1 (en) | Architecture for programmable logic device | |
| EP0311105A2 (en) | Sub-ranging A/D converter with flash converter having balanced input | |
| US5014054A (en) | Digital-to-analog converter of the resistor string type | |
| US4760289A (en) | Two-level differential cascode current switch masterslice | |
| US5111271A (en) | Semiconductor device using standard cell system | |
| US6424171B1 (en) | Base cell and two-dimensional array of base cells for programmable logic LSI | |
| EP0074805B1 (en) | Semiconductor integrated circuit comprising a semiconductor substrate and interconnecting layers | |
| JP2564009B2 (en) | D / A converter | |
| EP1189353B1 (en) | D/A converter | |
| JPH11145834A (en) | Method for selecting a cell column within a two-dimensional matrix structure of a digital-to-analog converter and a corresponding converter | |
| EP0345922A2 (en) | Digital-to-analog converter with diode control | |
| US3873978A (en) | Keyboard circuit | |
| US5491431A (en) | Logic module core cell for gate arrays | |
| US4025799A (en) | Decoder structure for a folded logic array | |
| EP0151176A1 (en) | DIGITAL-ANALOG CONVERTER. | |
| US4056032A (en) | Musical apparatus | |
| US7086022B2 (en) | Semiconductor integrated circuit using the same | |
| US4242596A (en) | Integrated injection logic circuits | |
| US5315157A (en) | Semiconductor integrated circuit device having voltage level converting circuits | |
| JP2811015B2 (en) | Serial / parallel AD converter | |
| JPS6374322A (en) | Analog-digital conversion circuit | |
| JPH0433169B2 (en) | ||
| JPH05259916A (en) | Current addition type D / A converter | |
| JPH0370412B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |