JP2564015B2 - Signal strength display - Google Patents
Signal strength displayInfo
- Publication number
- JP2564015B2 JP2564015B2 JP2009923A JP992390A JP2564015B2 JP 2564015 B2 JP2564015 B2 JP 2564015B2 JP 2009923 A JP2009923 A JP 2009923A JP 992390 A JP992390 A JP 992390A JP 2564015 B2 JP2564015 B2 JP 2564015B2
- Authority
- JP
- Japan
- Prior art keywords
- signal strength
- strength display
- output
- current
- intermediate frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003321 amplification Effects 0.000 claims description 7
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 7
- 238000001514 detection method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Circuits Of Receivers In General (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、FM受信機などに利用する信号強度表示装置
に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal strength display device used in an FM receiver or the like.
従来の技術 第３図は本発明が対象とするFM受信機の一部および従
来の信号強度表示装置の概略ブロック図を示したもので
ある。第３図において、１はFM中間周波入力端子、２は
電源電圧端子、３は接地端子、４は信号強度表示出力端
子、５は信号強度表示出力調整端子である。６はFM中間
周波入力端子１に接続されたFM中間周波増幅および振幅
制限器であり、増幅器７〜11を内蔵する。12はFM中間周
波増幅および振幅制限器に接続されたFM検波器、13は各
増幅器７〜11に接続された信号強度検出部である。Q1,Q
2は信号強度検出部13に接続されたカレントミラー回
路、R1はカレントミラー回路に接続された信号強度検出
部13の負荷抵抗である。またQ3,R2は負荷抵抗R1に接続
された出力バッファ用エミッタホロワ回路であり、信号
強度表示出力端子４が接続される。R3は信号強度表示出
力調整抵抗であり、信号強度表示出力調整端子５に接続
されて増幅器11を制御する。2. Description of the Related Art FIG. 3 shows a schematic block diagram of a part of an FM receiver to which the present invention is applied and a conventional signal strength display device. In FIG. 3, 1 is an FM intermediate frequency input terminal, 2 is a power supply voltage terminal, 3 is a ground terminal, 4 is a signal strength display output terminal, and 5 is a signal strength display output adjusting terminal. Reference numeral 6 is an FM intermediate frequency amplifier and amplitude limiter connected to the FM intermediate frequency input terminal 1, and incorporates amplifiers 7 to 11. Reference numeral 12 is an FM detector connected to the FM intermediate frequency amplification and amplitude limiter, and 13 is a signal strength detection unit connected to each amplifier 7-11. Q 1 , Q
Reference numeral 2 is a current mirror circuit connected to the signal strength detection unit 13, and R 1 is a load resistance of the signal strength detection unit 13 connected to the current mirror circuit. Further, Q 3 and R 2 are output buffer emitter follower circuits connected to the load resistor R 1 , and the signal strength display output terminal 4 is connected thereto. R 3 is a signal strength display output adjusting resistor, which is connected to the signal strength display output adjusting terminal 5 to control the amplifier 11.
次にその動作について説明する。端子１に入力された
FM中間周波信号はFM中間周波増幅および振幅制限器６に
よって増幅、振幅制限をうけ、FM検波器12によりFM検波
され、音声出力となる。一方、信号強度検出部13では、
中間周波増幅および振幅制限器６の各段の増幅器７〜11
の出力を受け、FM中間周波信号入力レベルに応じた直流
電流I1を出力する。この直流電流I1はカレントミラー回
路Q1,Q2を介して負荷抵抗R1に流れ、信号強度表示出力V
C＝R1I1となってエミッタホロワ回路Q3を通り、端子４
へ出力される。この信号強度表示出力は一般に第４図の
ｂに示すような特性を示す。Next, the operation will be described. Input to terminal 1
The FM intermediate frequency signal is amplified and limited in amplitude by the FM intermediate frequency amplifier and amplitude limiter 6, and FM detected by the FM detector 12 to become a voice output. On the other hand, in the signal strength detection unit 13,
Amplifiers 7 to 11 at each stage of intermediate frequency amplification and amplitude limiter 6
And outputs a DC current I 1 according to the FM intermediate frequency signal input level. This DC current I 1 flows to the load resistance R 1 via the current mirror circuits Q 1 and Q 2 , and the signal strength display output V
C = R 1 I 1 goes through the emitter follower circuit Q 3 and terminal 4
Output to This signal strength display output generally exhibits the characteristics shown in FIG. 4b.
一般に、信号強度表示出力は信号レベルに応じた出力
が得られ、FM受信機の持つ出力雑音制御、出力音調制
御、分離度制御、AGCなどの各種機能の制御電圧として
使用されるため重要であるが、信号レベルに依存するた
め、FM受信機の各ブロック（高周波増幅部、ミキサー
部、中間周波増幅部）の利得のばらつきにより、信号入
力レベルに対する信号強度表示出力が個々のセットで大
きくばらつくことになる。このばらつきに対処するた
め、従来から使用されている例として、第３図に示すよ
うに、中間周波増幅器の利得を変化させて信号強度表示
出力を調整する方法がとられて来た。R3はそのための調
整抵抗である。Generally, the signal strength display output is important because it can be output according to the signal level and is used as the control voltage for various functions of the FM receiver, such as output noise control, output tone control, separation control, and AGC. However, since it depends on the signal level, the signal strength display output with respect to the signal input level may vary widely among individual sets due to the variation in the gain of each block (high frequency amplification section, mixer section, intermediate frequency amplification section) of the FM receiver. become. In order to deal with this variation, as a conventionally used example, as shown in FIG. 3, a method has been adopted in which the gain of the intermediate frequency amplifier is changed to adjust the signal strength display output. R 3 is an adjusting resistor for that purpose.
発明が解決しようとする課題 しかしながら上記従来の信号強度表示装置では、増幅
器の利得制御の範囲に制限があり、第４図に示す調整幅
ｇが大きくとれず、利得ばらつきの大きいFM受信機では
十分調整することができないという問題があった。However, in the above-mentioned conventional signal strength display device, the range of the gain control of the amplifier is limited, the adjustment width g shown in FIG. 4 cannot be set large, and an FM receiver with a large gain variation is sufficient. There was a problem that it could not be adjusted.
本発明は上記問題を解決するもので、十分に広い調整
範囲を備えた信号強度表示装置を提供することを目的と
するものである。The present invention solves the above problems, and an object of the present invention is to provide a signal strength display device having a sufficiently wide adjustment range.
課題を解決するための手段 上記問題を解決するために、本発明の信号強度表示装
置は、従来使用されているような交流的な利得を調整す
るかわりに、信号強度表示出力の出流電流に対して正負
直流電流を加算して、信号強度表示出力を可変する調整
手段を設けて調整範囲を十分広くとれるようにしたもの
である。Means for Solving the Problems In order to solve the above-mentioned problems, the signal strength display device of the present invention uses an output current of a signal strength display output instead of adjusting an AC gain as conventionally used. On the other hand, an adjusting means for adding positive and negative direct currents and varying the signal strength display output is provided so that the adjustment range can be made sufficiently wide.
作用 上記のような構成により、従来の利得調整による方式
では、交流的な利得を調整するために、第４図のｆに示
すような方向の調整を行っていたのに対し、正負直流電
流の加算により調整を行うことにより、第４図のｅに示
すような方向の出力電圧調整を行うことになり、これに
よって第４図のａ〜ｄに示すような調整幅ｇ以上の調整
が可能となる。また直流電流による調整のため、その構
成を容易にすることができる。Action With the above-described configuration, in the conventional gain adjustment method, in order to adjust the AC gain, the adjustment is performed in the direction shown in f of FIG. By adjusting by addition, the output voltage is adjusted in the direction as shown by e in FIG. 4, which makes it possible to make an adjustment over the adjustment width g as shown by a to d in FIG. Become. Moreover, since the adjustment is performed by the direct current, the configuration can be facilitated.
実施例 以下本発明の一実施例を図面に基づいて説明する。Embodiment An embodiment of the present invention will be described below with reference to the drawings.
第１図は本発明の一実施例の信号強度表示装置の構成
を示すブロック図である。第１図において、第３図と同
じものには同一番号を付けてその詳細な説明は省略す
る。14はカレントミラー回路Q1,Q2の出力側に接続され
た調整回路であり、信号強度表示出力調整抵抗R3によっ
て調整回路14に流れる調整電流I2を変化させるように構
成されている。したがって、負荷抵抗R1に現われる信号
強度表示出力VCは、VC＝R1・（I1−I2）となり−R1・I2
の分だけ変化させることにより調整可能となる。FIG. 1 is a block diagram showing the configuration of a signal strength display device according to an embodiment of the present invention. In FIG. 1, the same parts as those in FIG. 3 are designated by the same reference numerals, and detailed description thereof will be omitted. Reference numeral 14 is an adjusting circuit connected to the output side of the current mirror circuits Q 1 and Q 2 , and is configured to change the adjusting current I 2 flowing through the adjusting circuit 14 by the signal strength display output adjusting resistor R 3 . Therefore, the signal strength display output V C appearing on the load resistance R 1 becomes V C = R 1 · (I 1 −I 2 ) −R 1 · I 2
Adjustment is possible by changing the amount of.
第２図は第１図に示す調整回路14の具体的な一例の回
路図であり、第１図と同一のものには同じ番号を付けて
ある。第２図において、Q4,Q5およびQ6,Q7は互いに接続
されたカレントミラー回路であり、一方のカレントミラ
ー回路のトランジスタQ4はカレントミラー回路Q1,Q2の
出力側に接続され、他方のカレントミラー回路のトラン
ジスタQ7はNPNトランジスタQ8を介して信号強度表示出
力調整端子５に接続され、NPNトランジスタQ8のベース
は基準電圧端子15に接続されている。R6,R7はトランジ
スタQ6,Q7のエミッタ抵抗である。FIG. 2 is a circuit diagram of a concrete example of the adjusting circuit 14 shown in FIG. 1. The same parts as those in FIG. 1 are designated by the same reference numerals. In FIG. 2, Q 4 , Q 5 and Q 6 , Q 7 are current mirror circuits connected to each other, and the transistor Q 4 of one current mirror circuit is connected to the output side of the current mirror circuits Q 1 , Q 2. is, the transistor Q 7 in the other of the current mirror circuit is connected to the signal strength indication output adjustment terminal 5 via the NPN transistor Q 8, the base of the NPN transistor Q 8 is connected to the reference voltage terminal 15. R 6 and R 7 are the emitter resistances of the transistors Q 6 and Q 7 .
次に上記構成の調整回路14の動作について説明する。
第２図において、Q4,Q5およびQ6,Q7はカレントミラー回
路を構成しているため、各トランジスタのhFEを無視す
ると、調整回路14を流れる調整電流I2は I2＝（R7/R6）×（NPNトランジスタQ8のコレクタ電流） となる。NPNトランジスタQ8のベースに入力される基準
電圧Ｖは定電流であるから、 （NPNトランジスタQ8のコレクタ電流）＝（（基準電圧
Ｖ）−（NPNトランジスタQ8のVBE））/R3 となる。NPNトランジスタQ8のVBEはシリコントランジス
タの場合ほぼ一定であるから、調整抵抗R3を変えること
によって調整電流I2を変化させることができる。したが
って、負荷抵抗R1に現われる信号強度表示出力VC＝R1・
（I2−I2）は調整抵抗R3によって調整することができ
る。したがって、FM中間周波信号入力レベルに応じて流
れる直流電流I1は、その値は信号強度検査13の内部の構
成によって異なるが、調整抵抗R3の値を適当に選ぶこと
によって容易に調整することができる。また上記実施例
によれば、調整範囲を十分広くすることができる。Next, the operation of the adjusting circuit 14 having the above configuration will be described.
In FIG. 2, Q 4 , Q 5 and Q 6 , Q 7 form a current mirror circuit. Therefore , if h FE of each transistor is ignored, the adjustment current I 2 flowing through the adjustment circuit 14 becomes I 2 = ( the R 7 / R 6) × (collector current of the NPN transistor Q 8). Since the reference voltage V input to the base of the NPN transistor Q 8 is a constant current, ((collector current of NPN transistor Q 8 ) = ((reference voltage V) − (V BE of NPN transistor Q 8 )) / R 3 Becomes Since V BE of the NPN transistor Q 8 is almost constant in the case of a silicon transistor, the adjustment current I 2 can be changed by changing the adjustment resistor R 3 . Therefore, the signal strength indication output appearing on the load resistance R 1 is V C = R 1 ·
(I 2 −I 2 ) can be adjusted by the adjusting resistor R 3 . Therefore, although the value of the DC current I 1 flowing according to the FM intermediate frequency signal input level varies depending on the internal configuration of the signal strength inspection 13, it can be easily adjusted by appropriately selecting the value of the adjustment resistor R 3. You can Further, according to the above embodiment, the adjustment range can be made sufficiently wide.
発明の効果 以上のように、本発明によれば、信号強度表示装置の
出力部に設けた直流電流加算による調整回路により、直
流電流を用いて信号強度表示出力を制御することがで
き、したがって、十分に広い調整範囲を備えた信号強度
表示装置を得ることができる。EFFECTS OF THE INVENTION As described above, according to the present invention, it is possible to control the signal strength display output by using the direct current by the adjusting circuit for adding the direct current provided in the output part of the signal strength display device. A signal strength display device having a sufficiently wide adjustment range can be obtained.
第１図は本発明の一実施例の信号強度表示装置の概略ブ
ロック図、第２図は、同信号強度表示装置の要部回路
図、第３図は従来の信号強度表示装置の概略ブロック
図、第４図は信号強度表示出力を説明する特性図であ
る。 １……FM中間周波入力端子、２……電源電圧端子、３…
…接地端子、４……信号強度表示出力端子、５……信号
強度表示出力端子、６……FM中間周波増幅および振幅制
限器、７〜11……増幅器、12……FM検波器、13……信号
強度検出部、14……調整回路、15……基準電圧端子、I1
……信号強度表示出力電流、I2……信号強度表示出力調
整電流。FIG. 1 is a schematic block diagram of a signal strength display device according to an embodiment of the present invention, FIG. 2 is a circuit diagram of a main part of the signal strength display device, and FIG. 3 is a schematic block diagram of a conventional signal strength display device. FIG. 4 is a characteristic diagram for explaining the signal strength display output. 1 ... FM intermediate frequency input terminal, 2 ... power supply voltage terminal, 3 ...
… Grounding terminal, 4 …… Signal strength display output terminal, 5 …… Signal strength display output terminal, 6 …… FM intermediate frequency amplification and amplitude limiter, 7-11 …… Amplifier, 12 …… FM detector, 13… … Signal strength detector, 14 …… Adjustment circuit, 15 …… Reference voltage terminal, I 1
…… Signal strength display output current, I 2 …… Signal strength display output adjustment current.
Claims (1)
FM中間周波増幅および振幅制限手段と、前記FM中間周波
増幅および振幅制限手段の出力を受けて入力信号の振幅
を検出する信号強度検出手段と、前記信号強度検出信号
を電流に交換した出力電流を受けて信号強度表示出力を
得る出力手段と、前記出力電流に対して正負直流電流の
加算により、前記信号強度表示出力を可変する調整手段
とを備えた信号強度表示装置。1. An FM intermediate frequency input signal is amplified and amplitude limited.
FM intermediate frequency amplification and amplitude limiting means, signal strength detection means for detecting the amplitude of the input signal by receiving the output of the FM intermediate frequency amplification and amplitude limiting means, and output current obtained by exchanging the signal strength detection signal with a current. A signal strength display device comprising: output means for receiving the signal strength display output; and adjusting means for varying the signal strength display output by adding a positive / negative DC current to the output current.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009923A JP2564015B2 (en) | 1990-01-19 | 1990-01-19 | Signal strength display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009923A JP2564015B2 (en) | 1990-01-19 | 1990-01-19 | Signal strength display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03214927A JPH03214927A (en) | 1991-09-20 |
| JP2564015B2 true JP2564015B2 (en) | 1996-12-18 |
Family
ID=11733609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009923A Expired - Fee Related JP2564015B2 (en) | 1990-01-19 | 1990-01-19 | Signal strength display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2564015B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5790943A (en) * | 1995-10-06 | 1998-08-04 | Philips Electronics North America Corporation | Dynamic range extension of a log amplifier with temperature and process compensation |
| CN106101417B (en) * | 2016-06-13 | 2020-04-07 | Tcl移动通信科技（宁波）有限公司 | Signal display method and system of mobile terminal |
-
1990
- 1990-01-19 JP JP2009923A patent/JP2564015B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03214927A (en) | 1991-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4039981A (en) | Variable impedance circuit | |
| US2866859A (en) | Audio amplifier bridge input circuits | |
| JP2564015B2 (en) | Signal strength display | |
| JP3404209B2 (en) | Transimpedance amplifier circuit | |
| KR860000440B1 (en) | Signal level control circuit | |
| JP2000516789A (en) | Differential amplifier, integrated circuit, and telephone | |
| US4945314A (en) | Amplifier arrangement with saturation detection | |
| US5767662A (en) | Amplifier having single-ended input and differential output and method for amplifying a signal | |
| JPH0346581Y2 (en) | ||
| JPH045949B2 (en) | ||
| JPS631768B2 (en) | ||
| JP2719251B2 (en) | Noise attenuation circuit with main signal path and auxiliary signal path with high-pass filter characteristics | |
| JPH0567930A (en) | Voltage amplifier circuit | |
| JP2596125Y2 (en) | Operational amplifier circuit | |
| JP2725388B2 (en) | Video signal average level detection circuit | |
| JPH0451787B2 (en) | ||
| JPS641785Y2 (en) | ||
| JPH06103815B2 (en) | Current control type variable gain amplifier | |
| JPH0777333B2 (en) | Limiter circuit | |
| JP2722769B2 (en) | Gain control circuit | |
| JP2940768B2 (en) | Nonlinear conversion circuit | |
| JP3336919B2 (en) | Semiconductor integrated circuit and adjustment method thereof | |
| JPH0434846B2 (en) | ||
| JPH07249950A (en) | Variable gain amplifier | |
| JPH063856B2 (en) | AGC circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |