JP2565112B2 - 半導体の積層構造の形成方法及びそれを用いた半導体装置の形成方法 - Google Patents
半導体の積層構造の形成方法及びそれを用いた半導体装置の形成方法Info
- Publication number
- JP2565112B2 JP2565112B2 JP5264610A JP26461093A JP2565112B2 JP 2565112 B2 JP2565112 B2 JP 2565112B2 JP 5264610 A JP5264610 A JP 5264610A JP 26461093 A JP26461093 A JP 26461093A JP 2565112 B2 JP2565112 B2 JP 2565112B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- semiconductor
- substrate
- forming
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cleaning Or Drying Semiconductors (AREA)
- Light Receiving Elements (AREA)
- Weting (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体の積層構造の形
成方法及びその積層構造を用いて製造する半導体装置の
形成方法に関する。
成方法及びその積層構造を用いて製造する半導体装置の
形成方法に関する。
【０００２】
【従来の技術】従来、半導体積層構造を形成するため
に、基板となる半導体表面の汚染物除去を目的とし、前
処理として、基板の洗浄、表面層のエッチングを行なっ
ている。その後、通常、酸化膜等の保護膜を形成し、積
層構造形成前にこれらの保護膜を除去する手法を取って
いる。酸化膜を保護膜として用いた場合、加熱処理によ
り酸化膜が分解するため、真空中で加熱処理を行なうこ
とにより、半導体清浄表面が得られ、結晶性のよい半導
体積層構造が形成されることが知られている。しかし、
Ｓｉを基板として用いた場合、酸化シリコンの分解温度
が１２００℃程度であるため、通常は１１００℃、良く
制御された数１０Å程度の薄い酸化膜を用いた場合でも
８００℃、１５分程度の高温熱処理が必要となる。な
お、これに関連するものとして、例えば、ジャーナル・
オブ・エレクトロケミカル・ソサエティー，133（198
6）第666頁〜第671頁（J．Electrochem．Soc．133（198
6）pp666〜671が挙げられる。
に、基板となる半導体表面の汚染物除去を目的とし、前
処理として、基板の洗浄、表面層のエッチングを行なっ
ている。その後、通常、酸化膜等の保護膜を形成し、積
層構造形成前にこれらの保護膜を除去する手法を取って
いる。酸化膜を保護膜として用いた場合、加熱処理によ
り酸化膜が分解するため、真空中で加熱処理を行なうこ
とにより、半導体清浄表面が得られ、結晶性のよい半導
体積層構造が形成されることが知られている。しかし、
Ｓｉを基板として用いた場合、酸化シリコンの分解温度
が１２００℃程度であるため、通常は１１００℃、良く
制御された数１０Å程度の薄い酸化膜を用いた場合でも
８００℃、１５分程度の高温熱処理が必要となる。な
お、これに関連するものとして、例えば、ジャーナル・
オブ・エレクトロケミカル・ソサエティー，133（198
6）第666頁〜第671頁（J．Electrochem．Soc．133（198
6）pp666〜671が挙げられる。
【０００３】
【発明が解決しようとする課題】上記従来の技術は、高
温熱処理の採用し難い加工マスク等のパターンで覆われ
た半導体基板、拡散し易い不純物を添加した半導体基板
には用いることができないという問題があった。
温熱処理の採用し難い加工マスク等のパターンで覆われ
た半導体基板、拡散し易い不純物を添加した半導体基板
には用いることができないという問題があった。
【０００４】本発明の目的は、加工マスク等のパターン
で覆われた半導体基板や不純物を拡散した半導体基板等
の表面を清浄化し、その上に積層構造を形成する方法を
提供することにある。本発明の他の目的は、その積層構
造を用いて製造する半導体装置の形成方法を提供するこ
とにある。
で覆われた半導体基板や不純物を拡散した半導体基板等
の表面を清浄化し、その上に積層構造を形成する方法を
提供することにある。本発明の他の目的は、その積層構
造を用いて製造する半導体装置の形成方法を提供するこ
とにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体の積層構造の形成方法は、第１の半
導体からなる基板をフッ酸水溶液に浸し、水洗し、真空
中で加熱処理を行なう工程と、この基板上に、第１の半
導体と異なる材料の第２の半導体を積層する工程を行な
うものである。
に、本発明の半導体の積層構造の形成方法は、第１の半
導体からなる基板をフッ酸水溶液に浸し、水洗し、真空
中で加熱処理を行なう工程と、この基板上に、第１の半
導体と異なる材料の第２の半導体を積層する工程を行な
うものである。
【０００６】上記加熱処理は、３５０℃から５５０℃の
範囲の温度で行なうことが好ましく、４００℃から５０
０℃の範囲の温度で行なうことがより好ましい。また、
フッ酸水溶液は、０．５％から１０％の範囲とすること
が好ましく、１％から１０％の範囲とすることがより好
ましい。１０％を越えた濃度で処理すると、清浄にした
第１の半導体の基板の表面が荒れやすく、また、低濃度
で処理すると処理時間が長くなる。また、第１の半導体
からなる基板は、第３の半導体からなる基板上に形成さ
れた積層構造であってもよい。
範囲の温度で行なうことが好ましく、４００℃から５０
０℃の範囲の温度で行なうことがより好ましい。また、
フッ酸水溶液は、０．５％から１０％の範囲とすること
が好ましく、１％から１０％の範囲とすることがより好
ましい。１０％を越えた濃度で処理すると、清浄にした
第１の半導体の基板の表面が荒れやすく、また、低濃度
で処理すると処理時間が長くなる。また、第１の半導体
からなる基板は、第３の半導体からなる基板上に形成さ
れた積層構造であってもよい。
【０００７】第１の半導体は、Ｓｉであること、第２の
半導体は、III−Ｖ族化合物半導体であることが好まし
い。III−Ｖ族化合物半導体としては、ＧａＡｓ、Ａｌ
Ａｓ、ＩｎＡｓ、ＧａＰ、ＧａＳｂ、ＩｎＰ等又はこれ
らの混晶、例えばＡｌＧａＡｓ、ＩｎＧａＡｓ等を用い
ることができる。
半導体は、III−Ｖ族化合物半導体であることが好まし
い。III−Ｖ族化合物半導体としては、ＧａＡｓ、Ａｌ
Ａｓ、ＩｎＡｓ、ＧａＰ、ＧａＳｂ、ＩｎＰ等又はこれ
らの混晶、例えばＡｌＧａＡｓ、ＩｎＧａＡｓ等を用い
ることができる。
【０００８】さらに、上記他の目的を達成するために、
本発明の半導体装置の製造方法は、上記の半導体の積層
構造の形成方法により半導体の積層構造を形成し、少な
くとも第２の半導体の積層構造に半導体素子を形成する
ものである。
本発明の半導体装置の製造方法は、上記の半導体の積層
構造の形成方法により半導体の積層構造を形成し、少な
くとも第２の半導体の積層構造に半導体素子を形成する
ものである。
【０００９】
【作用】半導体基板表面をフッ酸水溶液に曝すことによ
り、表面に形成されている半導体酸化膜を除去し、ま
た、酸化膜上に付着していた汚染物も同時に除去でき
る。さらに、表面の原子にフッ酸水溶液中の水素が付着
又は結合するために半導体表面が不活性化される。真空
中での加熱処理により、酸化物が分解するのではなく、
水素が遊離するため、低温で半導体清浄面を露出させる
ことができる。
り、表面に形成されている半導体酸化膜を除去し、ま
た、酸化膜上に付着していた汚染物も同時に除去でき
る。さらに、表面の原子にフッ酸水溶液中の水素が付着
又は結合するために半導体表面が不活性化される。真空
中での加熱処理により、酸化物が分解するのではなく、
水素が遊離するため、低温で半導体清浄面を露出させる
ことができる。
【００１０】また、半導体基板が、（１００）面方位を
持ったＳｉの場合、上記の処理を行なうと５００℃付近
で（２×１）表面構造が形成される。この上にＧａＡｓ
等の有極性化合物半導体膜を成長した場合、同一層内に
２種類の原子が存在するアンチ フェーズ ドメインが
形成されることはなくなり、結晶性のよいシングルフェ
ーズ ドメインの半導体層の形成が可能となる。
持ったＳｉの場合、上記の処理を行なうと５００℃付近
で（２×１）表面構造が形成される。この上にＧａＡｓ
等の有極性化合物半導体膜を成長した場合、同一層内に
２種類の原子が存在するアンチ フェーズ ドメインが
形成されることはなくなり、結晶性のよいシングルフェ
ーズ ドメインの半導体層の形成が可能となる。
【００１１】
【実施例】以下、実施例により、本発明を説明する。 実施例１ 図１は、本発明の一実施例を説明するための光電変換装
置の模式的断面図である。この装置は、ｐ型Ｓｉ基板
１、高濃度ｎ型Ｓｉ層２、高濃度ｐ型Ｓｉ層３からな
り、Ｓｉのｐｎ構造を持つ光電変換素子と、高濃度ｐ型
ＧａＡｓ層４、ｐ型ＧａＡｓ層５、ｎ型ＧａＡｓ層６か
らなり、ＧａＡｓのｐｎ構造を持つ光電変換素子から形
成されるタンデム型の光電変換装置である。
置の模式的断面図である。この装置は、ｐ型Ｓｉ基板
１、高濃度ｎ型Ｓｉ層２、高濃度ｐ型Ｓｉ層３からな
り、Ｓｉのｐｎ構造を持つ光電変換素子と、高濃度ｐ型
ＧａＡｓ層４、ｐ型ＧａＡｓ層５、ｎ型ＧａＡｓ層６か
らなり、ＧａＡｓのｐｎ構造を持つ光電変換素子から形
成されるタンデム型の光電変換装置である。
【００１２】この光電変換装置は、図の上部から入射し
た光がＧａＡｓ光電変換素子中で吸収され、ｐｎ接合部
１２で電流を発生させる。発生した電流は、Ｓｉ光電変
換素子を通ってｐ型電極１０に流れ込む。また、ＧａＡ
ｓ光電変換素子中で吸収されなかった波長範囲の光はＳ
ｉ光電変換素子中で吸収され、ｐｎ接合部１１で電流を
発生させる。この時、ｐ型ＧａＡｓ層５、ｎ型ＧａＡｓ
層６からなるＧａＡｓ光電変換部で発生した電流が電極
に到達するために、ＧａＡｓとＳｉの界面１３は電気的
に接触している必要がある。また、ＧａＡｓ光電変換素
子形成前にＳｉ光電変換素子部が形成されていれば、素
子作製工程数が削減でき、また、工程中の劣化もなくな
る。
た光がＧａＡｓ光電変換素子中で吸収され、ｐｎ接合部
１２で電流を発生させる。発生した電流は、Ｓｉ光電変
換素子を通ってｐ型電極１０に流れ込む。また、ＧａＡ
ｓ光電変換素子中で吸収されなかった波長範囲の光はＳ
ｉ光電変換素子中で吸収され、ｐｎ接合部１１で電流を
発生させる。この時、ｐ型ＧａＡｓ層５、ｎ型ＧａＡｓ
層６からなるＧａＡｓ光電変換部で発生した電流が電極
に到達するために、ＧａＡｓとＳｉの界面１３は電気的
に接触している必要がある。また、ＧａＡｓ光電変換素
子形成前にＳｉ光電変換素子部が形成されていれば、素
子作製工程数が削減でき、また、工程中の劣化もなくな
る。
【００１３】本発明を用いれば、ＧａＡｓ積層構造を形
成する前のＳｉ基板洗浄を低温で行なえることから、Ｓ
ｉ基板中のｐ型、ｎ型不純物が結晶層に拡散してＳｉ光
電変換素子の構造、特性を損なうことがなくなり、さら
にＧａＡｓの結晶性を向上させることができるため、Ｓ
ｉとの電気的接合が良好な光電変換装置を作製できる。
成する前のＳｉ基板洗浄を低温で行なえることから、Ｓ
ｉ基板中のｐ型、ｎ型不純物が結晶層に拡散してＳｉ光
電変換素子の構造、特性を損なうことがなくなり、さら
にＧａＡｓの結晶性を向上させることができるため、Ｓ
ｉとの電気的接合が良好な光電変換装置を作製できる。
【００１４】以下に、この光電変換装置の作製法を説明
する。なお、本明細書において、結晶面又は方位を表す
式として、表１に例示したように、マイナス記号を番号
の上に記載せずに前に記載することとする。
する。なお、本明細書において、結晶面又は方位を表す
式として、表１に例示したように、マイナス記号を番号
の上に記載せずに前に記載することとする。
【００１５】
【表１】
【００１６】ｐ型Ｓｉ基板（抵抗率０．３〜１Ωｃｍ、
厚さ０．４ｍｍ）１に、９００℃でＰ（りん）を拡散
し、厚さ０．３〜０．５μｍの高濃度ｎ型Ｓｉ層２を形
成する。その後、裏面の高濃度ｎ型層をエッチングし、
Ａｌを蒸着してｐ型電極１０を形成し、７５０℃で熱処
理することにより、厚さ０．３〜０．５μｍの高濃度ｐ
型Ｓｉ層３を形成する。この時、Ｓｉ基板は（１００）
面方位を持ち、〈１１０〉方向に２°オフ傾斜させたも
のを使用する。上記のように作製したＳｉ基板を有機溶
剤で洗浄し、水洗した後、５％フッ酸水溶液中に３０秒
浸して表面の自然酸化膜を除き、その後、１０秒水洗
し、ただちに分子線結晶成長装置の真空チャンバーに導
入する。
厚さ０．４ｍｍ）１に、９００℃でＰ（りん）を拡散
し、厚さ０．３〜０．５μｍの高濃度ｎ型Ｓｉ層２を形
成する。その後、裏面の高濃度ｎ型層をエッチングし、
Ａｌを蒸着してｐ型電極１０を形成し、７５０℃で熱処
理することにより、厚さ０．３〜０．５μｍの高濃度ｐ
型Ｓｉ層３を形成する。この時、Ｓｉ基板は（１００）
面方位を持ち、〈１１０〉方向に２°オフ傾斜させたも
のを使用する。上記のように作製したＳｉ基板を有機溶
剤で洗浄し、水洗した後、５％フッ酸水溶液中に３０秒
浸して表面の自然酸化膜を除き、その後、１０秒水洗
し、ただちに分子線結晶成長装置の真空チャンバーに導
入する。
【００１７】この時、反射高エネルギー電子線回析法に
よるパターン（以下、ＲＨＥＥＤパターンという）は、
バルク構造と同じ周期を持つことを表す（１×１）パタ
ーンを示す。これは、表面Ｓｉ原子が水素原子と結合し
ているため、表面原子の再配列が置きていないことを示
す。その後、５００℃まで加熱すると、ＲＨＥＥＤパタ
ーンは（２×１）再配列構造パターンに変化する。この
加熱は、３５０℃から５５０℃程度の温度範囲で行なえ
ば同様の結果が得られる。
よるパターン（以下、ＲＨＥＥＤパターンという）は、
バルク構造と同じ周期を持つことを表す（１×１）パタ
ーンを示す。これは、表面Ｓｉ原子が水素原子と結合し
ているため、表面原子の再配列が置きていないことを示
す。その後、５００℃まで加熱すると、ＲＨＥＥＤパタ
ーンは（２×１）再配列構造パターンに変化する。この
加熱は、３５０℃から５５０℃程度の温度範囲で行なえ
ば同様の結果が得られる。
【００１８】（２×１）パターンを確認した後、高濃度
ｐ型ＧａＡｓ層（１×１０19ｃｍ-3）４を１００Å、ｐ
型ＧａＡｓ層（８×１０16ｃｍ-3）５を２．５μｍ、高
濃度ｎ型ＧａＡｓ層（３×１０18ｃｍ-3）６を０．５μ
ｍを順次積層する。さらに、その上に、窓層としてｎ型
Ａｌ0.7Ｇａ0.3Ａｓ層（３×１０18ｃｍ-3）７を３００
Å、電極接続部として高濃度ｎ型ＧａＡｓ層（５×１０
18ｃｍ-3）８を１０００Å積層する。その後、ｎ型電極
部だけを残して、高濃度ｎ型ＧａＡｓ層８をエッチング
し、ｎ型電極９及びｐ型電極１０を所定のパターンにす
る。
ｐ型ＧａＡｓ層（１×１０19ｃｍ-3）４を１００Å、ｐ
型ＧａＡｓ層（８×１０16ｃｍ-3）５を２．５μｍ、高
濃度ｎ型ＧａＡｓ層（３×１０18ｃｍ-3）６を０．５μ
ｍを順次積層する。さらに、その上に、窓層としてｎ型
Ａｌ0.7Ｇａ0.3Ａｓ層（３×１０18ｃｍ-3）７を３００
Å、電極接続部として高濃度ｎ型ＧａＡｓ層（５×１０
18ｃｍ-3）８を１０００Å積層する。その後、ｎ型電極
部だけを残して、高濃度ｎ型ＧａＡｓ層８をエッチング
し、ｎ型電極９及びｐ型電極１０を所定のパターンにす
る。
【００１９】なお、上記ｐ型Ｓｉ基板１をｎ型に、高濃
度ｎ型Ｓｉ層２を高濃度ｐ型に、高濃度ｐ型Ｓｉ層３を
高濃度ｎ型に、高濃度ｐ型ＧａＡｓ層４を高濃度ｎ型
に、ｐ型ＧａＡｓ層５をｎ型に、ｎ型ＧａＡｓ層６をｐ
型に、ｎ型Ａｌ0.7Ｇａ0.3Ａｓ層７をｐ型に、高濃度ｎ
型ＧａＡｓ層８を高濃度ｐ型に、ｎ型電極９をｐ型に、
ｐ型電極１０をｎ型にしても同様に効果がある。
度ｎ型Ｓｉ層２を高濃度ｐ型に、高濃度ｐ型Ｓｉ層３を
高濃度ｎ型に、高濃度ｐ型ＧａＡｓ層４を高濃度ｎ型
に、ｐ型ＧａＡｓ層５をｎ型に、ｎ型ＧａＡｓ層６をｐ
型に、ｎ型Ａｌ0.7Ｇａ0.3Ａｓ層７をｐ型に、高濃度ｎ
型ＧａＡｓ層８を高濃度ｐ型に、ｎ型電極９をｐ型に、
ｐ型電極１０をｎ型にしても同様に効果がある。
【００２０】また、ｐ型Ｓｉ基板上に形成する第２の半
導体としてＧａＡｓを用いたが、これに変えて、Ａｌ
0.3Ｇａ0.7Ａｓ、Ｉｎ0.5Ｇａ0.5Ａｓ、ＧａＰ又はＧａ
Ｓｂを用いても同様の結果が得られた。ただし、Ｉｎ
0.5Ｇａ0.5Ａｓを用いたときは光の入射方向を逆にする
必要があった。
導体としてＧａＡｓを用いたが、これに変えて、Ａｌ
0.3Ｇａ0.7Ａｓ、Ｉｎ0.5Ｇａ0.5Ａｓ、ＧａＰ又はＧａ
Ｓｂを用いても同様の結果が得られた。ただし、Ｉｎ
0.5Ｇａ0.5Ａｓを用いたときは光の入射方向を逆にする
必要があった。
【００２１】実施例２ 図２は、本発明の他の実施例を説明するための光電変換
装置の模式的断面図である。この装置は、ｎ型Ｓｉ基板
２１上にＧａＡｓのｐｎ構造を持つ光電変換素子が設け
られた構造である。ｎ型Ｓｉ基板２１を加工用マスク
（図示せず）で被うことにより形成したピラミッド状の
ｎ型ＧａＡｓ層２３上に、ｎ型ＧａＡｓ層２３´、ｐ型
ＧａＡｓ層２４からなるＧａＡｓのｐｎ接合が形成さ
れ、図上部から入射した光を、ピラミッド内で多重反射
させることができる。このことにより、ｐｎ接合で発生
する電流が倍増し、光電変換効率を上げることができ
る。本発明を用いれば、ＧａＡｓ積層構造を形成する前
のＳｉ基板洗浄を低温で行なえることから、加工マスク
からの汚染を軽減することができ、さらに、ＧａＡｓの
結晶性を向上させることができるため、Ｓｉとの電気的
接合が良好な光電変換装置を作製できる。
装置の模式的断面図である。この装置は、ｎ型Ｓｉ基板
２１上にＧａＡｓのｐｎ構造を持つ光電変換素子が設け
られた構造である。ｎ型Ｓｉ基板２１を加工用マスク
（図示せず）で被うことにより形成したピラミッド状の
ｎ型ＧａＡｓ層２３上に、ｎ型ＧａＡｓ層２３´、ｐ型
ＧａＡｓ層２４からなるＧａＡｓのｐｎ接合が形成さ
れ、図上部から入射した光を、ピラミッド内で多重反射
させることができる。このことにより、ｐｎ接合で発生
する電流が倍増し、光電変換効率を上げることができ
る。本発明を用いれば、ＧａＡｓ積層構造を形成する前
のＳｉ基板洗浄を低温で行なえることから、加工マスク
からの汚染を軽減することができ、さらに、ＧａＡｓの
結晶性を向上させることができるため、Ｓｉとの電気的
接合が良好な光電変換装置を作製できる。
【００２２】以下にこの光電変換装置の作製法を説明す
る。図３に示すように、（００１）面方位を持ち、〈１
１０〉方向に２°オフしたｎ型Ｓｉ基板２１（比抵抗
０．５〜２Ωｃｍ）上に、熱酸化によりＳｉＯ2膜２２
を３０００Å形成し、フォトリソグラフ法により、〈１
１０〉〈−１００〉を辺とする四角形の開口部を形成す
る。開口部の長さ、開口部間の間隔は入射光量あるいは
ＳｉＯ2膜領域を除去して形成される電極（図２の電極
２７）の比抵抗に応じて変えることができる。ここで
は、開口部の長さを縦横とも５０μｍ、開口部の間隔を
１０μｍとした。
る。図３に示すように、（００１）面方位を持ち、〈１
１０〉方向に２°オフしたｎ型Ｓｉ基板２１（比抵抗
０．５〜２Ωｃｍ）上に、熱酸化によりＳｉＯ2膜２２
を３０００Å形成し、フォトリソグラフ法により、〈１
１０〉〈−１００〉を辺とする四角形の開口部を形成す
る。開口部の長さ、開口部間の間隔は入射光量あるいは
ＳｉＯ2膜領域を除去して形成される電極（図２の電極
２７）の比抵抗に応じて変えることができる。ここで
は、開口部の長さを縦横とも５０μｍ、開口部の間隔を
１０μｍとした。
【００２３】上記方法で加工用マスクを形成したｎ型Ｓ
ｉ基板２１を有機溶剤で洗浄し、水洗した後、５％フッ
酸水溶液中に３０秒浸し、その後、１０秒水洗し、ただ
ちに有機金属気相結晶成長装置に導入する。この時、Ｓ
ｉ上のＲＨＥＥＤパターンを観察すれば、実施例１と同
様に（１×１）パターンが観察される。その後、５００
℃まで加熱し、（２×１）が観察されることを確認した
後、ドーピング量２×１０17ｃｍ-3のｎ型ＧａＡｓ層２
３を成長させる。図３で示すように、ｎ型ＧａＡｓ層２
３は、ＳｉＯ2膜２２上には成長せず、Ｓｉ上（開口
部）のみに成長し、しかも、ピラミッド状に形成され
る。その後、ＳｉＯ2膜２２を除去する。なお、加熱
は、３５０℃から５５０℃程度の温度範囲で行なえば同
様の結果が得られる。
ｉ基板２１を有機溶剤で洗浄し、水洗した後、５％フッ
酸水溶液中に３０秒浸し、その後、１０秒水洗し、ただ
ちに有機金属気相結晶成長装置に導入する。この時、Ｓ
ｉ上のＲＨＥＥＤパターンを観察すれば、実施例１と同
様に（１×１）パターンが観察される。その後、５００
℃まで加熱し、（２×１）が観察されることを確認した
後、ドーピング量２×１０17ｃｍ-3のｎ型ＧａＡｓ層２
３を成長させる。図３で示すように、ｎ型ＧａＡｓ層２
３は、ＳｉＯ2膜２２上には成長せず、Ｓｉ上（開口
部）のみに成長し、しかも、ピラミッド状に形成され
る。その後、ＳｉＯ2膜２２を除去する。なお、加熱
は、３５０℃から５５０℃程度の温度範囲で行なえば同
様の結果が得られる。
【００２４】再び図２を用いて説明する。上記の処理の
後、ｎ型ＧａＡｓ層（２×１０17ｃｍ-3）２３´を５０
０Å、ｐ型ＧａＡｓ層（４×１０18ｃｍ-3）２４を５０
００Å、ｐ型Ａｌ0.7Ｇａ0.3Ａｓ層（３×１０18ｃ
ｍ-3）２５を３００Å、電極接続部として高濃度ｐ型Ｇ
ａＡｓ層（２×１０19ｃｍ-3）２６を１０００Å、順次
積層する。さらに、ピラミッド部の高濃度ｐ型ＧａＡｓ
層２６を選択エッチングした後、ｐ型電極２７を、ま
た、基板裏面にｎ型電極２８を形成する。なお、ｎ型Ｇ
ａＡｓ層２３´形成前に、上記で述べたＳｉ基板表面清
浄化処理と同様の処理（フッ酸水溶液浸漬後、水洗処
理）を行なってもよい。
後、ｎ型ＧａＡｓ層（２×１０17ｃｍ-3）２３´を５０
０Å、ｐ型ＧａＡｓ層（４×１０18ｃｍ-3）２４を５０
００Å、ｐ型Ａｌ0.7Ｇａ0.3Ａｓ層（３×１０18ｃ
ｍ-3）２５を３００Å、電極接続部として高濃度ｐ型Ｇ
ａＡｓ層（２×１０19ｃｍ-3）２６を１０００Å、順次
積層する。さらに、ピラミッド部の高濃度ｐ型ＧａＡｓ
層２６を選択エッチングした後、ｐ型電極２７を、ま
た、基板裏面にｎ型電極２８を形成する。なお、ｎ型Ｇ
ａＡｓ層２３´形成前に、上記で述べたＳｉ基板表面清
浄化処理と同様の処理（フッ酸水溶液浸漬後、水洗処
理）を行なってもよい。
【００２５】本実施例において、ｎ型Ｓｉ基板２１をｐ
型に、ｎ型ＧａＡｓ層２３、２３´をｐ型に、ｐ型Ｇａ
Ａｓ層２４をｎ型に、ｐ型Ａｌ0.7Ｇａ0.3Ａｓ層２５を
ｎ型に、高濃度ｐ型ＧａＡｓ層２６を高濃度ｎ型に、ｐ
型電極２７をｎ型に、ｎ型電極２８をｐ型にしても同様
の効果がある。さらに、上記加工用マスクをＳｉＯ2膜
に変えて、窒化シリコン、アモルファスシリコン、酸化
アルミニウム又は窒化アルミニウムを化学気相成長法に
より形成して同様な操作を行なったときも同様の効果が
認められた。
型に、ｎ型ＧａＡｓ層２３、２３´をｐ型に、ｐ型Ｇａ
Ａｓ層２４をｎ型に、ｐ型Ａｌ0.7Ｇａ0.3Ａｓ層２５を
ｎ型に、高濃度ｐ型ＧａＡｓ層２６を高濃度ｎ型に、ｐ
型電極２７をｎ型に、ｎ型電極２８をｐ型にしても同様
の効果がある。さらに、上記加工用マスクをＳｉＯ2膜
に変えて、窒化シリコン、アモルファスシリコン、酸化
アルミニウム又は窒化アルミニウムを化学気相成長法に
より形成して同様な操作を行なったときも同様の効果が
認められた。
【００２６】また、ｎ型Ｓｉ基板上に形成する第２の半
導体としてＧａＡｓを用いたが、これに変えて、Ａｌ
0.3Ｇａ0.7Ａｓ、Ｉｎ0.5Ｇａ0.5Ａｓ、ＧａＰ又はＧａ
Ｓｂを用いても同様の結果が得られた。
導体としてＧａＡｓを用いたが、これに変えて、Ａｌ
0.3Ｇａ0.7Ａｓ、Ｉｎ0.5Ｇａ0.5Ａｓ、ＧａＰ又はＧａ
Ｓｂを用いても同様の結果が得られた。
【００２７】
【発明の効果】本発明によれば、３５０〜５５０℃の低
温で半導体基板表面の清浄化ができた。また、Ｓｉ基板
が（００１）面方位を持っている場合、清浄化された状
態で（２×１）構造を持っているため、この上に形成さ
れたＧａＡｓ等の有極性化合物半導体は、同一層内に同
じ原子のみが存在するシングル フェーズ ドメイン成
長が可能となり、結晶性が向上した。基板表面清浄化処
理の低温化とＧａＡｓ膜のシングル フェーズ ドメイ
ン化により、基板内に不純物拡散層を設けたＳｉ基板あ
るいは加工用マスクを上部に形成したＳｉ基板を用いた
ＧａＡｓ積層構造が形成できた。このため、Ｓｉ−ｐｎ
構造とＧａＡｓ−ｐｎ構造が電気的、結晶学的に接続し
ているタンデム型光電変換装置が作製できた。この光電
変換装置の効率は従来型より１．５〜２倍向上した。ま
た、Ｓｉ基板表面を加工マスクで被うことにより、ピラ
ミッド構造のＧａＡｓ光電変換装置を作製することがで
きた。この光電変換装置は光の多重反射により光路長を
長くとれるため、効率が２０〜３０％向上した。
温で半導体基板表面の清浄化ができた。また、Ｓｉ基板
が（００１）面方位を持っている場合、清浄化された状
態で（２×１）構造を持っているため、この上に形成さ
れたＧａＡｓ等の有極性化合物半導体は、同一層内に同
じ原子のみが存在するシングル フェーズ ドメイン成
長が可能となり、結晶性が向上した。基板表面清浄化処
理の低温化とＧａＡｓ膜のシングル フェーズ ドメイ
ン化により、基板内に不純物拡散層を設けたＳｉ基板あ
るいは加工用マスクを上部に形成したＳｉ基板を用いた
ＧａＡｓ積層構造が形成できた。このため、Ｓｉ−ｐｎ
構造とＧａＡｓ−ｐｎ構造が電気的、結晶学的に接続し
ているタンデム型光電変換装置が作製できた。この光電
変換装置の効率は従来型より１．５〜２倍向上した。ま
た、Ｓｉ基板表面を加工マスクで被うことにより、ピラ
ミッド構造のＧａＡｓ光電変換装置を作製することがで
きた。この光電変換装置は光の多重反射により光路長を
長くとれるため、効率が２０〜３０％向上した。
【図１】本発明の一実施例を説明するための光電変換装
置の模式的断面図。
置の模式的断面図。
【図２】本発明の他の実施例を説明するための光電変換
装置の模式的断面図。
装置の模式的断面図。
【図３】図２に示した光電変換装置の形成工程を示す模
式的断面図。
式的断面図。
１…ｐ型Ｓｉ基板、 ２…高濃度ｎ型Ｓｉ層、 ３…高濃度ｐ型Ｓｉ層、 ４…高濃度ｐ型ＧａＡｓ層、 ５…ｐ型ＧａＡｓ層、 ６…ｎ型ＧａＡｓ層、 ７…ｎ型Ａｌ0.7Ｇａ0.3Ａｓ層、 ８…高濃度ｎ型ＧａＡｓ層、 ９、２８…ｎ型電極、 １０、２７…ｐ型電極、 １１、１２…ｐｎ接合部、 １３…界面、 ２１…ｎ型Ｓｉ基板、 ２２…ＳｉＯ2膜、 ２３、２３´…ｎ型ＧａＡｓ層、 ２４…ｐ型ＧａＡｓ層、 ２５…ｐ型Ａｌ0.7Ｇａ0.3Ａｓ層、 ２６…高濃度ｐ型ＧａＡｓ層。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 31/10 Ｈ０１Ｌ 31/10 Ａ (56)参考文献 特開 平４−338642（ＪＰ，Ａ) 特開 平２−258979（ＪＰ，Ａ) 特開 平３−187213（ＪＰ，Ａ) 特開 平２−83983（ＪＰ，Ａ) 特開 平１−150328（ＪＰ，Ａ) 特開 平５−175182（ＪＰ，Ａ) 特開 平５−267260（ＪＰ，Ａ) 特開 平５−217982（ＪＰ，Ａ)
Claims (4)
- 【請求項１】Ｓｉからなる基板をフッ酸水溶液に浸し、
水洗し、真空中で３５０℃から５５０℃の範囲にある温
度で加熱処理を行う工程と、該基板上にＧａＡｓ，Ａｌ
ＧａＡｓ，ＩｎＧａＡｓ，ＧａＰまたはＧａＳｂからな
る化合物半導体層を積層する工程を有することを特徴と
する半導体の積層構造の形成方法。 - 【請求項２】請求項１記載の半導体の積層構造の形成方
法において、上記基板は、予め酸化シリコン，窒化シリ
コン，アモルファスシリコン，酸化アルミニウムまたは
窒化アルミニウムからなる加工用マスクが形成されてい
ることを特徴とする半導体の積層構造の形成方法。 - 【請求項３】請求項１又は２に記載の半導体の積層構造
の形成方法により半導体の積層構造を形成し、少なくと
も上記化合物半導体層に半導体素子を形成することを特
徴とする半導体装置の製造方法。 - 【請求項４】請求項３記載の半導体装置の製造方法にお
いて、上記半導体素子は、光電変換素子であることを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5264610A JP2565112B2 (ja) | 1993-10-22 | 1993-10-22 | 半導体の積層構造の形成方法及びそれを用いた半導体装置の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5264610A JP2565112B2 (ja) | 1993-10-22 | 1993-10-22 | 半導体の積層構造の形成方法及びそれを用いた半導体装置の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07122550A JPH07122550A (ja) | 1995-05-12 |
| JP2565112B2 true JP2565112B2 (ja) | 1996-12-18 |
Family
ID=17405722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5264610A Expired - Fee Related JP2565112B2 (ja) | 1993-10-22 | 1993-10-22 | 半導体の積層構造の形成方法及びそれを用いた半導体装置の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2565112B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10270743A (ja) * | 1997-03-27 | 1998-10-09 | Shinichiro Uekusa | 受光素子及びラマンシフタ用素子 |
| JP5277366B2 (ja) * | 2007-03-15 | 2013-08-28 | 国立大学法人豊橋技術科学大学 | 多層構造ウエハーおよびその製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH071761B2 (ja) * | 1987-12-07 | 1995-01-11 | 松下電器産業株式会社 | 半導体基板の処理方法 |
| JPH0283983A (ja) * | 1988-09-21 | 1990-03-26 | Canon Inc | 光電変換装置 |
| JPH02258979A (ja) * | 1989-02-21 | 1990-10-19 | Anelva Corp | 常圧ｃｖｄ方法および装置 |
| JPH03187213A (ja) * | 1989-12-15 | 1991-08-15 | Fujitsu Ltd | 半導体結晶の製造方法 |
| JPH04338642A (ja) * | 1991-05-16 | 1992-11-25 | Fujitsu Ltd | 半導体装置の製造方法およびシリコン基板表面の安定化方法 |
-
1993
- 1993-10-22 JP JP5264610A patent/JP2565112B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07122550A (ja) | 1995-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6746854B2 (ja) | ワイドバンドギャップ半導体材料含有のエミッタ領域を有する太陽電池 | |
| US5269852A (en) | Crystalline solar cell and method for producing the same | |
| KR100390670B1 (ko) | 디바이스제조방법 | |
| JP3578539B2 (ja) | 太陽電池の製造方法および太陽電池構造 | |
| JP2962918B2 (ja) | シリコン薄膜の形成方法及び太陽電池の製造方法 | |
| JPS58106866A (ja) | 高速バイポ−ラトランジスタの製作プロセス | |
| JPS63108709A (ja) | 半導体装置およびその製造方法 | |
| JP2565112B2 (ja) | 半導体の積層構造の形成方法及びそれを用いた半導体装置の形成方法 | |
| JP3193287B2 (ja) | 太陽電池 | |
| JP4537549B2 (ja) | 化合物半導体装置の製造方法 | |
| JP2000208813A (ja) | ＧａＮ系半導体素子およびその製造方法 | |
| JPH04333288A (ja) | 太陽電池の製造方法 | |
| JPH08274358A (ja) | Ｉｉｉ−ｖ族化合物半導体太陽電池 | |
| US4006045A (en) | Method for producing high power semiconductor device using anodic treatment and enhanced diffusion | |
| JP3786809B2 (ja) | 太陽電池の製法 | |
| JP3245100B2 (ja) | 半導体素子の製造方法及び太陽電池の製造方法 | |
| EP0108910B1 (en) | Method of forming a passivated compound semiconductor substrate | |
| JP4853008B2 (ja) | 半導体光素子を作製する方法 | |
| JP2547967B2 (ja) | 半導体積層構造とその製造方法およびそれを用いた半導体装置 | |
| JPH0922872A (ja) | 半導体積層構造とその製造方法およびそれを用いた半導体装置 | |
| JP3167604B2 (ja) | 太陽電池およびその製造方法 | |
| JP2833924B2 (ja) | 結晶太陽電池およびその製造方法 | |
| JP2911291B2 (ja) | 半導体装置の製造方法 | |
| JP2934072B2 (ja) | 太陽電池の製造方法 | |
| JP2546531B2 (ja) | 半導体積層構造、半導体装置及びそれらの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |