JP2568755B2 - Mute circuit - Google Patents
Mute circuitInfo
- Publication number
- JP2568755B2 JP2568755B2 JP2408112A JP40811290A JP2568755B2 JP 2568755 B2 JP2568755 B2 JP 2568755B2 JP 2408112 A JP2408112 A JP 2408112A JP 40811290 A JP40811290 A JP 40811290A JP 2568755 B2 JP2568755 B2 JP 2568755B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- operational amplifier
- output
- input terminal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明はミュート回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a mute circuit.
【０００２】[0002]
【従来の技術】以下、従来のミュート回路の構成と動作
を図２を参照しながら説明する。信号ミュート回路はミ
ュート指令が外部から与えられると、それによってスイ
ッチ２９を動作させ、それまで信号入力端子３０につな
がっていたボルテイジフォロワ２５の入力をスイッチ２
９で基準電源圧２７に切り換えて、入力信号を出力端子
３１に出さないようにしていた。また、この基準電圧源
２７はミュート回路自身のバイアス電圧を与える役目も
兼ねているため、外部からの信号に抵抗２１、２２を介
してバイアス電圧を与えている。2. Description of the Related Art The structure and operation of a conventional mute circuit will be described below with reference to FIG. When a mute command is given from the outside, the signal mute circuit activates the switch 29 and switches the input of the voltage follower 25 connected to the signal input terminal 30 to the switch 2.
At 9, the voltage was switched to the reference power supply voltage 27 so that the input signal was not output to the output terminal 31. Further, since the reference voltage source 27 also has a function of giving a bias voltage of the mute circuit itself, it applies a bias voltage to external signals via the resistors 21 and 22.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、入力バイアス用の抵抗２１と基準電圧源
２７の間には、必ず抵抗２２が存在する。この抵抗２２
とは、たとえば、基準電圧源２７の出力インピーダンス
であったり、集積回路内の配線抵抗であったりする。そ
して、この入力バイアス用の抵抗２１と基準電圧源２７
につながる抵抗２２の接続点の電位は、ミュートＯＮ時
にスイッチ２９によって選択され、ボルテイジフォロワ
２５を介して、次段の出力用オペアンプ２６へ伝達され
るが、この接続点には、入力端子３０からはいってくる
信号のレベルをＶINとし、抵抗２１、２２の抵抗値をそ
れぞれ、Ｒ２１、Ｒ２２とすると ＶIN＊Ｒ２２／（Ｒ２１＋Ｒ２２） という大きさの信号が乗ることになる。そして、その信
号は、ミュートＯＮ時、ボルテイジフォロワ２５を経て
反転端子が抵抗２４を介して基準電圧源２８に接続さ
れ、さらに出力端子との間に抵抗２７を接続した出力段
オペアンプ２６で、適当な大きさに増幅されて出力端子
３１に出てくる。このように、上記従来の構成ではミュ
ートをかけたのにもかかわらず、信号出力端子に漏れる
という問題点があった。However, in the above-described conventional configuration, the resistor 22 always exists between the input bias resistor 21 and the reference voltage source 27. This resistor 22
Is, for example, the output impedance of the reference voltage source 27 or the wiring resistance in the integrated circuit. The input bias resistor 21 and the reference voltage source 27
The potential at the connection point of the resistor 22 is selected by the switch 29 when the mute is turned on, and transmitted to the output operational amplifier 26 of the next stage through the voltage follower 25. Assuming that the level of the signal coming from the terminal is VIN and the resistance values of the resistors 21 and 22 are R21 and R22, respectively, a signal having a magnitude of VIN * R22 / (R21 + R22) will be carried. Then, when the mute is ON, the inverting terminal is connected to a reference voltage source 28 via a resistor 24 via a voltage follower 25 when a mute is ON, and an output-stage operational amplifier 26 having a resistor 27 connected to the output terminal. It is amplified to an appropriate size and comes out to the output terminal 31. As described above, in the above-described conventional configuration, there is a problem that the signal leaks to the signal output terminal despite the mute.
【０００４】本発明は上記従来の問題点を解決するミュ
ート回路を提供するのを目的とする。An object of the present invention is to provide a mute circuit which solves the above-mentioned conventional problems.
【０００５】[0005]
【課題を解決するための手段】この目的を達成するため
に本発明のミュート回路は、入力端子に第１の抵抗の一
方が接続され、同第１の抵抗の他方は第１の基準電圧源
に第２の抵抗を介して接続され、前記第１の抵抗と第２
の抵抗の接続点と入力端子のどちらか一方を選択するス
イッチの出力は、１つまたは複数個のボルテイジフォロ
ワによって第１のオペアンプの正転入力端子に結合さ
れ、同第１のオペアンプの出力には出力端子がつながる
とともに、第１のオペアンプの出力と反転入力端子間に
は第３の抵抗があり、同反転入力端子と第２のオペアン
プの出力間に第４の抵抗があり、前記第２のオペアンプ
の正転入力端子には、前記第１の抵抗と第２の抵抗の接
続点を接続し、同第２のオペアンプの反転入力端子と出
力間に第５の抵抗を接続し、さらに、同反転入力端子に
第６の抵抗を介して、第２の基準電圧源を接続し、前記
第３、第４、第５、第６の抵抗の抵抗値をＲ３、Ｒ４、
Ｒ５、Ｒ６としたとき、Ｒ３：Ｒ４＝Ｒ６：Ｒ５の関係
を満たす構成を有している。In order to achieve this object, a mute circuit according to the present invention comprises a first resistor connected to an input terminal, and a second resistor connected to a first reference voltage source. To the first resistor and a second resistor.
The output of the switch for selecting one of the connection point of the resistor and the input terminal is coupled to the non-inverting input terminal of the first operational amplifier by one or more voltage followers, and the output of the first operational amplifier is Has an output terminal connected thereto, a third resistor between the output of the first operational amplifier and the inverting input terminal, and a fourth resistor between the inverting input terminal and the output of the second operational amplifier. A connection point of the first resistor and the second resistor is connected to a non-inverting input terminal of the second operational amplifier, a fifth resistor is connected between an inverting input terminal and the output of the second operational amplifier, and , A second reference voltage source is connected to the inverting input terminal via a sixth resistor, and the resistance values of the third, fourth, fifth, and sixth resistors are set to R3, R4,
When R5 and R6 are set, the configuration satisfies the relationship of R3: R4 = R6: R5.
【０００６】[0006]
【作用】この構成によって、ミュートオン時に、第１の
抵抗と第２の抵抗によって抵抗分割された信号が、ボル
テイジフォロワを通って第１のオペアンプに伝わっても
第１のオペアンプ、第２のオペアンプによって、伝達さ
れた信号をキャンセルし、出力端子に出てこないように
設定することができる。With this structure, even when the signal divided by the first resistor and the second resistor is transmitted to the first operational amplifier through the voltage follower when the mute is turned on, the first operational amplifier and the second operational amplifier can be used. The transmitted signal can be canceled by the operational amplifier and set so as not to output to the output terminal.
【０００７】[0007]
【実施例】以下本発明の一実施例のミュート回路につい
て、図面を参照しながらその構成と動作を説明する。図
１に示すようにスイッチには接続点Ｂに接続されてお
り、入力端子１３より入力された信号は基準電圧源１０
から抵抗２、抵抗１を通ってバイアス電圧を与えられて
ボルテイジフォロワ７の正転端子に入力される。外部か
らミュート信号が与えられた場合、スイッチ１２は接続
点Ａとボルテイジフォロワ７の入力を導通させて、接続
点Ａの電位を次段のオペアンプ８に伝えるが、発明が解
決しようとする課題の項で述べたように、接続点Ａには
入力端子１３より入力され、抵抗１、抵抗２によって抵
抗分割された信号が乗っている。この接続点Ａの電位を
ＶAとする。オペアンプ８は抵抗３、抵抗４、によって
ゲインがきまる非反転増幅器であり、オペアンプ８の出
力をＶ0、抵抗３、抵抗４の抵抗値をＲ３、Ｒ４とし、
オペアンプ９の出力をＶCとすると、次の式が成り立
つ。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The structure and operation of a mute circuit according to an embodiment of the present invention will be described below with reference to the drawings. As shown in FIG. 1, the switch is connected to a connection point B, and a signal input from an input terminal 13 is connected to a reference voltage source 10.
, And a bias voltage is applied to the voltage follower 7 through a resistor 2 and a resistor 1, and the bias voltage is input to the non-inverting terminal of the voltage follower 7. When a mute signal is externally supplied, the switch 12 conducts the connection point A and the input of the voltage follower 7 to transmit the potential of the connection point A to the operational amplifier 8 at the next stage. As described in the section, a signal input from the input terminal 13 and divided by the resistors 1 and 2 is connected to the connection point A. The potential at this connection point A is assumed to be VA. The operational amplifier 8 is a non-inverting amplifier whose gain is determined by the resistance 3 and the resistance 4.
Assuming that the output of the operational amplifier 9 is VC, the following equation is established.
【０００８】 Ｖ０＝（１＋Ｒ３／Ｒ４）〔ＶA−ＶC×Ｒ３／（Ｒ４＋Ｒ３）〕（１） ただし、オペアンプのゲインは無限大とする。（１）式
からわかるように、ＶA＝ＶC×Ｒ３／（Ｒ４＋Ｒ３）の
場合、出力は、信号成分が０となる。この式を変形する
と、 ＶC＝ＶA（１＋Ｒ４／Ｒ３）（２） 一方、オペアンプ９は、入力は接続点Ａにつながり、抵
抗５、抵抗６によってゲインがきまり、基準電圧源１１
によって、ＤＣバイアスされた非反転増幅器である。よ
って、抵抗５、抵抗６の抵抗値をそれぞれ、Ｒ５、Ｒ６
とすると、 ＶC＝ＶA（１＋Ｒ５／Ｒ６）（３） となり、また、Ｒ３：Ｒ４＝Ｒ６：Ｒ５であるので、
（２）式と、（３）式は、等しい。このことは、ミュー
トをかけたにもかかわらず、入力段より、漏れてきた信
号を、出力段のアンプでキャンセルして、完全に無信号
にできることをあらわしている。V0 = (1 + R3 / R4) [VA−VC × R3 / (R4 + R3)] (1) Here, the gain of the operational amplifier is infinite. As can be seen from equation (1), when VA = VC × R3 / (R4 + R3), the output has no signal component. By transforming this equation, VC = VA (1 + R4 / R3) (2) On the other hand, the input of the operational amplifier 9 is connected to the connection point A, the gain is determined by the resistors 5 and 6, and the reference voltage source 11
Is a non-inverting amplifier DC-biased. Therefore, the resistance values of the resistor 5 and the resistor 6 are set to R5 and R6, respectively.
Then, VC = VA (1 + R5 / R6) (3), and since R3: R4 = R6: R5,
Equations (2) and (3) are equal. This indicates that the signal leaked from the input stage can be canceled by the amplifier at the output stage to completely eliminate the signal even though the mute is applied.
【０００９】つぎに、ミュートオフ時には、スイッチ１
２により、入力端子とボルテイジフォロワを導通させて
基準電圧源１０、抵抗２、抵抗１によってバイアス電圧
を与えられた入力信号が、ボルテイジフォロワを経てオ
ペアンプ８へ伝えられ、抵抗３、抵抗４によって、増幅
され、出力端子から信号は出力される。この場合の出力
電圧Ｖ0は、入力信号電圧をＶINとすると Ｖ０＝（１＋Ｒ３／Ｒ４）〔ＶIN−ＶC×Ｒ３／（Ｒ４
＋Ｒ３）〕（４）と表される。（４）式に（３）式を代
入すると Ｖ０＝（１＋Ｒ３／Ｒ４）（ＶIN−ＶA）（５） となり、信号レベルは従来例より接続点Ａの電圧にオペ
アンプ８のゲインをかけた分だけ小さくなっているが、
通常、抵抗１の抵抗値は、抵抗２の抵抗値に比べて非常
に大きいため、ＶIN≫ＶAとなり、ミュートオフ時に出
力電圧が減少するのはごくわずかである。Next, when the mute is off, the switch 1
2, the input terminal and the voltage follower are conducted, and the input signal supplied with the bias voltage by the reference voltage source 10, the resistor 2 and the resistor 1 is transmitted to the operational amplifier 8 through the voltage follower, and the resistor 3 and the resistor 4 And the signal is output from the output terminal. In this case, assuming that the input signal voltage is VIN, the output voltage V0 is V0 = (1 + R3 / R4) [VIN−VC × R3 / (R4
+ R3)] (4). By substituting equation (3) into equation (4), V0 = (1 + R3 / R4) (VIN-VA) (5), and the signal level is equal to the voltage of the connection point A multiplied by the gain of the operational amplifier 8 compared to the conventional example. It is getting smaller,
Usually, the resistance value of the resistor 1 is very large compared to the resistance of the resistor 2, is negligible for VIN »VA and the output voltage at the mute off is reduced.
【００１０】なおボルテイジフォロワ７として図１を用
いて例示したが、必要によって複数個用いてもよいもの
である。Although the voltage follower 7 has been exemplified with reference to FIG. 1, a plurality of voltage followers 7 may be used if necessary.
【００１１】[0011]
【発明の効果】本発明は出力段オペアンプのバイアス回
路として、入力段で付加される信号を増幅したオペアン
プを使うことにより、ミュートをかけたにもかかわらず
入力段でもれた信号を、出力段でキャンセルするという
効果を得られる優れたミュート回路を実現できるもので
ある。The present invention uses an operational amplifier which amplifies a signal added at the input stage as a bias circuit of the output stage operational amplifier, so that a signal leaked to the input stage despite muting is output. Thus, it is possible to realize an excellent mute circuit which can obtain the effect of canceling.
【図１】本発明の一実施例のミュート回路の回路図FIG. 1 is a circuit diagram of a mute circuit according to an embodiment of the present invention.
【図２】従来例のミュート回路の回路図FIG. 2 is a circuit diagram of a conventional mute circuit.
１，６ 抵抗 ７ ボルテイジフォロワ ８，９ オペアンプ １０，１１ 基準電圧源 １２ スイッチ １３ 入力端子 １４ 出力端子 1,6 resistor 7 voltage follower 8,9 operational amplifier 10,11 reference voltage source 12 switch 13 input terminal 14 output terminal
Claims (1)
同第１の抵抗の他方は第１の基準電圧源に第２の抵抗を
介して接続され、前記第１の抵抗と第２の抵抗の接続点
と入力端子とのどちらか一方を選択するスイッチの出力
は、１つまたは複数個のボルテイジフォロワによって、
第１のオペアンプの正転入力端子に結合され、同第１の
オペアンプの出力には出力端子がつながるとともに、第
１のオペアンプの出力と反転入力端子間には第３の抵抗
があり、同反転入力端子と第２のオペンプの出力間に第
４の抵抗があり、前記第２のオペアンプの正転入力端子
には、前記第１の抵抗と第２の抵抗の接続点を接続し、
同第２のオペアンプの反転入力端子と出力間に第５の抵
抗を接続し、さらに、同反転入力端子に第６の抵抗を介
して、第２の基準電圧源を接続し、前記第３、第４、第
５、第６の抵抗の抵抗値をＲ３、Ｒ４、Ｒ５、Ｒ６とし
たとき、Ｒ３：Ｒ４＝Ｒ６：Ｒ５の関係を満たすように
構成したミュート回路。A first resistor connected to the input terminal;
The other of the first resistors is connected to a first reference voltage source via a second resistor, and selects one of an input terminal and a connection point between the first resistor and the second resistor. Is output by one or more voltage followers.
The output terminal of the first operational amplifier is connected to the non-inverting input terminal of the first operational amplifier. The output terminal of the first operational amplifier is connected to the output terminal of the first operational amplifier. There is a fourth resistor between the input terminal and the output of the second operational amplifier, and a non-inverting input terminal of the second operational amplifier is connected to a connection point of the first and second resistors,
A fifth resistor is connected between the inverting input terminal and the output of the second operational amplifier, and a second reference voltage source is connected to the inverting input terminal via a sixth resistor. A mute circuit configured to satisfy the relationship of R3: R4 = R6: R5 when the resistance values of the fourth, fifth, and sixth resistors are R3, R4, R5, and R6.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2408112A JP2568755B2 (en) | 1990-12-27 | 1990-12-27 | Mute circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2408112A JP2568755B2 (en) | 1990-12-27 | 1990-12-27 | Mute circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04225609A JPH04225609A (en) | 1992-08-14 |
| JP2568755B2 true JP2568755B2 (en) | 1997-01-08 |
Family
ID=18517607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2408112A Expired - Lifetime JP2568755B2 (en) | 1990-12-27 | 1990-12-27 | Mute circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2568755B2 (en) |
-
1990
- 1990-12-27 JP JP2408112A patent/JP2568755B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04225609A (en) | 1992-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5789973A (en) | Resistorless operational transconductance amplifier circuit | |
| JPH05167358A (en) | Amplifier circuit for ecm | |
| JPS59171B2 (en) | electronic switching circuit | |
| EP0415080B1 (en) | Device for converting unbalanced analog electric signals into fully-differential signals | |
| JP2568755B2 (en) | Mute circuit | |
| JPH11205047A (en) | Transimpedance amplifier for optical receiver | |
| US5365195A (en) | Volume control apparatus producing reduced noise and distortion | |
| US4945314A (en) | Amplifier arrangement with saturation detection | |
| US6697612B2 (en) | Receiving section of a telephone | |
| US5166983A (en) | Mute circuit for audio amplifiers | |
| US4459493A (en) | Absolute magnitude circuit | |
| CN117833916B (en) | Signal conditioning circuit, device and radio frequency power supply | |
| JP2711411B2 (en) | Operational amplifier circuit | |
| JPH03154508A (en) | Amplifier circuit and bias circuit thereof | |
| EP0473165B1 (en) | Push-pull power amplifying circuit | |
| KR0140414B1 (en) | Telephone circuit | |
| JP3128473B2 (en) | Radio receiver | |
| KR100399561B1 (en) | Negative feed-back amplifier | |
| JP2501683B2 (en) | Balanced amplifier | |
| EP0508711A1 (en) | Transistor direct-coupled amplifier | |
| KR100243309B1 (en) | External signal input device with noise canceling function | |
| JP2529354B2 (en) | Voltage conversion circuit | |
| JP3601021B2 (en) | Leakage current prevention electronic circuit | |
| JP2777497B2 (en) | Direct connection type operational amplifier | |
| JPH0212053B2 (en) |