JP2572656B2

JP2572656B2 - Ｄ／ａ変換回路

Info

Publication number: JP2572656B2
Application number: JP2021503A
Authority: JP
Inventors: 米治郎平松; 茂柴崎; 修阪辻; 政治周藤
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1990-01-31
Filing date: 1990-01-31
Publication date: 1997-01-16
Anticipated expiration: 2012-01-16
Also published as: JPH03227125A

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、例えば、１チャネルの映像信号をディジ
タル化した後に分割して液晶駆動用の複数チャネルの映
像信号を得る映像信号処理装置に適用して好適なD/A変
換回路に関する。

［従来の技術］現行のテレビ方式であるNTSC方式は、走査線数が525
本／フレーム、インターレース比2:1、アスペクト比が
4:3である。この場合、映像信号帯域が数MHzと狭いた
め、映像信号を複数のチャネルに分割して処理スピード
の向上を計かる必要がなかった。

［発明が解決しようとする課題］これに対して、高品位テレビ方式である、いわゆるハ
イビジョンは、走査線数が1125本／フレーム、インター
レース比が2:1、アスペクト比が16:9であり、その情報
量はNTSC方式の約５倍である。映像信号帯域も最大30MH
zと広くなる。

このような高品位テレビ方式の映像信号による画像を
表示するのに、例えば液晶ディスプレイを用いる場合に
は、画素数の大幅な増大に伴って、映像信号を極めて高
速にサンプリングして液晶パネルの各画素部分を駆動す
る画素信号を得る必要がある。

しかしながら、現行のソースドライバ（水平走査用）
におけるサンプルホールド回路のスピードが限界にある
ことから、１チャネルの映像信号を分割して複数チャネ
ルの映像信号を形成し、この複数チャネルの映像信号を
順次繰り返しサンプリングして画素信号を形成すること
が考えられる。これによれば、各チャネルでのサンプル
ホールド回路のスピードを低く抑えながら、画素信号を
良好に形成することができる。例えば、１チャネルの映
像信号を分割してｎチャネルの映像信号を形成すること
により、各チャネルでのサンプルホールド回路のスピー
ドを1/nとすることができる。

ところで、このように１チャネルの映像信号を分割し
て複数チャネルの映像信号を形成して処理する場合、各
チャネル間に偏差があると、表示される各画素間にバラ
ツキが生し、画質が劣化する。

また、長時間使用したときに温度、湿度等により回路
動作が変化して各チャネル間に偏差が生じるときにも、
同様に画質が劣化する。

なお、液晶はDC駆動をすると劣化するため、あるDC電
圧を中心にして、所定周期ごとに極性反転された映像信
号を加えなくてはならない。

そこで、この発明では、液晶駆動用の複数チャネルの
映像信号を各チャネル間に偏差を生ぜずに形成する映像
信号処理装置に適用して好適なD/A変換回路を提供する
ものである。

［課題を解決するための手段］この発明によるD/A変換回路は、極性反転機能および
フルスケールレベル調整機能を持つ映像信号用のD/A変
換手段と、D/A変換手段より出力される映像信号のフル
スケールレベルを調整するフルスケール電圧と、この映
像信号に加算されるオフセット電圧を、正極性時および
負極性時で切り換える電圧切換手段と、フルスケール電
圧を各々の極性時で調整する第１の電圧調整手段と、オ
フセット電圧を各々の極性時で調整する第２の電圧調整
手段とを備えるものである。

［作用］上述構成のD/A変換回路を、複数チャネルに分割され
た各ディジタル映像信号をアナログ信号に変換する際に
使用することにより、所定周期ごとに極性反転されて液
晶ディスプレイを駆動するに適したアナログの映像信号
を得ることが可能となる。また、各チャネルごとに、フ
ルスケール電圧およびオフセット電圧を調整することが
可能となり、各チャネル間の映像信号の偏差を除去する
ことが可能となる。

［実施例］以下、図面を参照しながら、この発明の一実施例につ
いて説明する。本例は高品位テレビ方式の画像を表示す
る液晶ディスプレイを構成する液晶パネルに供給する映
像信号を形成するために、１チャネルの赤色信号Ｒ、緑
色信号Ｇおよび青色信号Ｂをそれぞれ分割してｎチャネ
ル、例えば６チャネルにする映像信号処理装置に適用し
たものである。

第２図は映像信号処理装置の全体構成を示している。

まず、赤色信号Ｒの系について説明する。

同図において、入力端子1Rに供給される赤色信号Ｒは
アッテネータ２およびクランプ回路３を介して切換スイ
ッチ４のａ側の固定端子に供給される。

この切換スイッチ４のｂ側の固定端子には、基準信号
発生器20より基準信号Srefが供給される。

この基準信号Srefは、第３図に示すように、それぞれ
2n水平期間（2nH）の第１のレベルおよび第２のレベル
の信号でもって構成される。この第１のレベルは、映像
信号のブラックレベルに相当し、第２のレベルは映像信
号のホワイトレベルに相当する。なお、本例では以後第
１のレベルをオフセットレベル、第２のレベルをフルス
ケールレベルと表現する。

実際には、オフセットレベルの信号およびフルスケー
ルレベルの信号として、それぞれブラックレベルおよび
ホワイトレベルより数量子化ステップだけホワイト側お
よびブラック側にずれた信号が使用される。このように
する理由は、ブラックレベルおよびホワイトレベルその
ものとすると、それぞれブラックレベル方向およびホワ
イトレベル方向にレベル変動を生じるときに、その変動
の検出が不可能となるからである。

基準信号発生器20はコントローラ22によって制御さ
れ、基準信号Srefは垂直ブランキング期間内に発生され
る。また、切換スイッチ４はコントローラ22によって制
御され、そのｂ側の固定端子に基準信号Srefか供給され
る期間はｂ側に接続され、その他の期間はａ側に接続さ
れる。つまり、この切換スイッチ４からは、垂直ブラン
キング期間に基準信号Srefが挿入された赤色信号Ｒが出
力される（第３図参照）。

なお、コントローラ22には水平同期信号HD、垂直同期
信号VD、システムクロックCKおよびフレームパルスFPが
供給され、上述したクランプ回路３へのクランプパルス
もこのコントローラ22より供給される。

切換スイッチ４の出力信号は折り返し歪を防止するた
めにローパスフィルタ５で帯域制限されたのち、A/D変
換器６でディジタル信号に変換される。

A/D変換器６の出力信号はガンマ補正回路７およびガ
ンマスルー回路８に供給される。ガンマ補正回路７は、
例えばROMで構成され、ガンマ補正をした非直線性デー
タを出力する回路である。ガンマスルー回路８は、ガン
マ補正をしない直線性データを出力する回路である。

ガンマ補正回路７およびガンマスルー回路８にはコン
トローラ22より制御信号が供給され、供給信号Srefの期
間はガンマスルー回路８より直線性データが出力され、
その他の期間はガンマ補正回路７より非直線性データが
出力される。

ここで、基準信号Srefの期間にガンマスルー回路８よ
り直線性データを出力させるのは、後述するように基準
信号Srefを使用して行なう演算処理を容易とするためで
ある。

ガンマ補正回路７およびガンマスルー回路８の出力信
号は、それぞれD/A変換回路90₁〜90_nを構成するD/A変換
器90₁〜90_nに供給されてアナログ信号に変換される。こ
れらD/A変換器9₁〜9_nにはコントローラ22より制御信号
が供給され、１水平期間ごとに信号反転も行なわれる。
この信号反転は液晶の交流駆動のためである。

D/A変換器9₁〜9_nの出力信号は、それぞれオフセット
調整用の加算器11₁〜11_n、ローパスフィルタ12₁〜12_n、
アッテネータ16₁〜16_n、バッファ17₁〜17_nおよび抵抗器
19₁〜19_nの直列回路を介して、出力端子27R₁〜27R_nにｎ
チャネルの赤色信号R₁〜R_nとして出力される。

また、バッファ17₁〜17_nの出力信号は、それぞれ接続
スイッチ18₁〜18_nおよびローパスフィルタ24を介してA/
D変換器23に供給されてディジタル信号に変換されたの
ちマイクロコンピュータ（以下「マイコン」という）21
に供給される。

垂直ブランキング期間において接続スイッチ18₁〜18_n
にはマイコン21より制御信号が供給され、接続スイッチ
18₁〜18_nは、それぞれ基準信号Srefのオフセットレベル
およびフルスケールレベルの期間で２水平期間（2H）ご
とに順次切り換えられる。

垂直ブランキング期間に挿入されている基準信号Sref
が信号回路に供給されている4nH間においては、D/A変換
器9₁〜9_nでの１水平期間ごとの信号反転動作は行なわれ
ずに、同極性の基準信号Srefとなり、例えば正極性固定
の場合は、正極オフセットレベルＢ＋が2nH間、正極フ
ルスケールレベルＷ＋が2nH間となっている（第４図に
図示）。

マイコン21では、基準信号Srefの正極オフセットレベ
ルＢ＋および正極フルスケールレベルＷ＋がそれぞれ正
極性信号のオフセットレベル（黒）およびフルスケール
レベル（白）として検出されると共に、基準信号Srefの
負極オフセットレベルＢ−および負極フルスケールレベ
ルＷ−がそれぞれ負極性信号のオフセットレベル（黒）
およびフルスケールレベル（白）として検出される。

上述したようにマイコン21には２水平期間ごとに各チ
ャネルの基準信号Srefが切り換えられて供給されるが、
切り換え直後のデータは不安定であるため、データの検
出は１番目の水平期間では行なわれずに２番目の水平期
間でのみ行なわれる。

マイコン21では、赤色信号Ｒの他に、後述する緑色信
号Ｇおよび青色信号Ｂに関する処理も行なわれる。した
がって、各色信号Ｒ〜Ｂに関して各チャネルにおける正
極性信号と負極性信号のオフセットレベルおよびフルス
ケールレベルを検出するためには６フィールドの期間を
要するため、この検出は６フィールド周期の繰り返しを
もって行なわれる。

例えば、第５図に示すように、第１フィールドにおい
ては、赤色信号Ｒに関して各チャネルにおける正極性信
号のオフセットレベルおよびフルスケールレベルの検出
が行なわれる。第２および第３フィールドにおいては、
緑色信号Ｇおよび青色信号Ｂに関してそれぞれ同様に正
極性信号のオフセットレベルおよびフルスケールレベル
の検出が行なわれる。第４フィールドにおいては、赤色
信号Ｒに関して各チャネルにおける負極性信号のオフセ
ットレベルおよびフルスケールレベルの検出が行なわれ
る。第５および第６フィールドにおいては、緑色信号Ｇ
および青色信号Ｂに関してそれぞれ同様に負極性信号の
オフセットレベルおよびフルスケールレベルの検出が行
なわれる。

上述せずも、第１〜第３フィールドにおいてはコント
ローラ22は、基準信号Srefの発生期間において、D/A変
換器9₁〜9_nおよびスイッチ15₁〜15_n，26₁〜26_nに与える
信号反転制御信号を正極性となるように供給する。第４
〜第６フィールドにおいては負極性となるように供給す
る。

マイコン21では、検出された正極性信号のオフセット
レベルＢ＋、正極性信号のフルスケールレベルＷ＋、負
極性信号のオフセットレベルＢ−、負極性信号のフルス
ケールレベルＷ−と基準値との大小比較が各チャネルご
とに行なわれる。

レベルＢ＋とその基準値との比較結果によって正極性
信号のオフセットレベルのセットデータが調整され、レ
ベルＷ＋とその基準値との比較結果によってD/A変換器9
₁〜9_nの正極側のフルスケールレベルのセットデータが
調整され、レベルＢ−とその基準値との比較結果によっ
て負極性信号のオフセットレベルのセットデータが調整
され、レベルＷ−とその基準値との比較結果によってD/
A変換器9₁〜9_nの負極性のフルスケールレベルのセット
データが調整される。

この調整は、大小結果によって、例えば量子化ステッ
プで「１」増すか、あるいは「１」減らす動作をもって
行なわれる。基準値と検出レベルとの差が微小で許容で
きる範囲のときは、セットデータは前回のままとされ
る。このようなセットデータの調整は垂直ブランキング
期間内で行なわれる。

マイコン21で調整された正極側および負極側のフルス
ケールレベルのセットデータは、それぞれ非反転時フル
スケール用のD/A変換器10₁〜10_nおよび反転時フルスケ
ール用のD/A変換器25₁〜25_nに供給されてアナログ信号
とされたのち切換スイッチ26₁〜26_nのａ側よおよびｂ側
の固定端子に供給される。そして、この切換スイッチ26
₁〜26_nの出力信号は、それぞれD/A変換器9₁〜9_nのフル
スケールを決める電圧端子に供給される。

切換スイッチ26₁〜26_nにはコントローラ22より制御信
号が供給され、D/A変換器9₁〜9_nで信号反転が行なわれ
ない水平期間ではａ側に接続され、信号反転が行なわれ
る水平期間ではｂ側に接続される。つまり、D/A変換器9
₁〜9_nのフルスケールレベルは、D/A変換器9₁〜9_nで信号
反転が行なわれない水平期間では正極側のフルスケール
レベルのセットデータをもって設定され、信号反転が行
なわれる水平期間では負極側のフルスケールレベルのセ
ットデータをもって設定される。

マイコン21で調整された正極側および負極側のオフセ
ットレベルのセットデータは、それぞれ非反転時オフセ
ット用のD/A変換器13₁〜13_nおよび反転時オフセット用
のD/A変換器14₁〜14_nに供給されてアナログ信号とされ
たのち切換スイッチ15₁〜15_nのａ側およびｂ側の固定端
子に供給される。そして、この切換スイッチ15₁〜15_nの
出力信号は、それぞれ加算器11₁〜11_nに供給される。

切換スイッチ15₁〜15_nにはコントローラ22より制御信
号が供給され、D/A変換器9₁〜9_nで信号反転が行なわれ
ない水平期間ではａ側に接続され、信号反転が行なわれ
る水平期間ではｂ側に接続される。これにより、ｎチャ
ネルの赤色信号R₁〜R_nのオフセットレベルは、D/A変換
器9₁〜9_nで信号反転が行なわれない水平期間では正極側
のオフセットレベルのセットデータをもって設定され、
信号反転が行なわれる水平期間では負極側のオフセット
レベルのセットデータをもって設定される。

このようにｎチャネルの赤色信号R₁〜R_nより検出され
る正極性信号と負極性信号のオフセットレベルおよびフ
ルスケールレベルと基準値とが比較され、その結果によ
ってD/A変換器9₁〜9_nのフルスケールレベルのセットデ
ータが調整されると共にオフセットレベルのセットデー
タが調整されるので、結果的に、出力端子27R₁〜27R_nに
得られるｎチャネルの赤色信号R₁〜R_nは、フルスケール
レベルおよびオフセットレベルが等しいものとなり、偏
差が自動的に補正されたものとなる。

第６図は、ｎチャネルの赤色信号R₁〜R_nに関する補正
前および補正後における正極性信号のオフセットレベル
およびフルスケールレベルと負極性信号のオフセットレ
ベルおよびフルスケールレベルの変化例を示したもので
ある。

この図からも明らかなように、補正後には各チャネル
のオフセットレベルおよびフルスケールレベルは、全て
基準値に等しく揃えられる。

第７図は、ｎチャネルの赤色信号R₁〜R_nの補正後にお
ける波形例を示したものである。正極性信号のオフセッ
トレベルを、例えば−8.0Vそのフルスケールレベルを、
例えば−5.0V、負極性信号のオフセットレベルを、例え
ば−1.0V、そのフルスケールレベルを、例えば−4.0Vと
した例である。

上述せずも、マイコン21におけるレベル検出動作およ
びセットデータの調整動作は、第８図に示すフローチャ
ートに沿って行なわれる。

同図において、電源投入時には、ステップ101で、各
種初期設定を行なわれる。

次いで、ステップ102で、各色信号Ｒ〜Ｂの各チャネ
ルにおける正極性信号のオフセットレベル、正極性信号
のフルスケールレベル、負極性信号のオフセットレベル
および負極性信号のフルスケールレベルの初期基準セッ
トデータが出力され、D/A変換器9₁〜9_nおよび加算器11₁
〜11_nによって各色信号Ｒ〜Ｂの各チャネルにおける正
極性信号と負極性信号のフルスケールレベルおよびオフ
セットレベルが設定される。

次いで、ステップ103で、割込みが許可される。

次いで、ステップ104で、割込みがあるかどうか判断
される。割込み信号は垂直ブランキング期間においてコ
ントローラ22より２水平期間の周期をもって連続して供
給される。この場合、各フィールドの垂直ブランキング
期間に挿入される4nHの基準信号Srefの偶数番目の水平
期間に対応して供給される。

割込みがあるときには、ステップ105で、ｎチャネル
分のオフセットレベルおよびフルスケールレベルのデー
タ（2n個）の先頭データであるかどうか判断される。こ
の場合、各フィールドの垂直ブランキング期間に挿入さ
れる4nHの基準信号Srefの２番目の水平期間に対応して
コントローラ22より先頭データであることを示すフラグ
が供給され、割込みがあるときフラグが供給されている
かどうかをみることで判断される。

先頭データであるときには、ステップ106で、その先
頭データの割込みが行なわれる。この場合、第１フィー
ルドでは、接続スイッチ18₁が接続され、赤色信号Ｒの
第１チャネルに関する正極性信号のオフセットレベル
（Ｂ＋）が検出される。第２および第３フィールドで
は、それぞれ同様に緑色信号Ｇおよび青色信号Ｂの第１
チャネルに関する正極性信号のオフセットレベル（Ｂ
＋）が検出される。第４フィールドでは、接続スイッチ
18₁が接続され、赤色信号Ｒの第１チャネルに関する負
極性信号のオフセットレベル（Ｂ−）が検出される。第
５および第６フィールドでは、それぞれ同様に緑色信号
Ｇおよび青色信号Ｂの第１チャネルに関する負極性信号
のオフセットレベル（Ｂ−）が検出される。

なお、データの割込みが行なわれたのちの水平ブラン
キング期間に、次回に検出すべきチャネルに対応した接
続スイッチが接続される。例えば、接続スイッチ18₁の
次には接続スイッチ18₂が接続される。

次いで、ステップ107で、割込みがあるかどうか判断
される。割込みがあるときには、ステップ108で、R,G,B
各色信号の第２〜ｎチャネルの正／負極性信号のオフセ
ットレベルＢ＋,B−および第１〜ｎチャネルの正／負極
性信号のフルスケールレベル＋,W−のデータの割込みが
行なわれる。そして、ステップ109で、ｎチャネル分の
オフセットレベルおよびフルスケールレベルのデータ
（2n個）が全て検出されたかどうか判断され、2n個のデ
ータが全て検出されるまで、ステップ107および108でも
ってデータの割込みが繰り返し行なわれる。

これにより、第１フィールドでは、赤色信号Ｒの第１
〜第ｎチャネルに関する正極性信号のオフセットレベル
Ｂ＋およびフルスケールレベルＷ＋が検出される。第２
および第３フィールドでは、それぞれ同様に緑色信号Ｇ
および青色信号Ｂの第１〜第ｎチャネルに関する正極性
信号のオフセットレベルＢ＋およびフルスケールレベル
Ｗ＋が検出される。第４フィールドでは、赤色信号Ｒの
第１〜第ｎチャネルに関する負極性信号のオフセットレ
ベルＢ−およびフルスケールレベルＷ−が検出される。
第５および第６フィールドでは、それぞれ同様に緑色信
号Ｇおよび青色信号Ｂの第１〜第ｎチャネルに関する負
極性信号のオフセットレベルＢ−およびフルスケールレ
ベルＷ−が検出される。

ステップ109で、2n個のデータが全て検出されたと判
断されるときには、ステップ110のサブルーチンを経て
ステップ104に戻り、次のフィールドの動作が開始され
る。つまり、第１〜第６フィールドにおけるデータの検
出動作がこの順番で繰り返し行なわれる（第５図参
照）。

ステップ110のデータ処理は、第９図に示すように行
なわれる。

まず、ステップ111で、第１チャネルに関するレベル
Ｂ＋とその基準値との比較が行なわれ、その差が許容範
囲内にあるかどうか判断される。

許容範囲内にないときには、ステップ112で、基準値
以下であるかどうか判断される。基準値以下であるとき
には、ステップ113で、第１チャネルに関する正極性信
号のオフセットレベルのセットデータが「１」量子化ス
テップだけ増加するようにされたのち、ステップ114
で、メモリに格納される。ステップ112で、基準値以下
でないときには、ステップ115で、第１チャネルに関す
る正極性信号のオフセットレベルのセットデータが
「１」量子化ステップだけ減少するようにされたのち、
ステップ114で、メモリに格納される。

また、ステップ111で、許容範囲内であるときには、
ステップ116で、セットデータが前回と同じとされたの
ち、ステップ114で、メモリに格納される。

以上のような処理は負極性のオフセットレベルＢ−、
正極性のフルスケールレベルＷ＋についても行なわれ
る。負極性のフルスケールレベルＷ−についてはステッ
プ113,115の加減の関係が逆となる。

ステップ114で、セットデータがメモリに格納された
のち、ステップ117で、各フィールドで検出される2n個
のデータの全てに対する処理が終了したかどうか判断さ
れる。全て終了していないときには、ステップ111〜116
でもって全ての処理が行なわれる。

これにより、第１フィールドでは、赤色信号Ｒの第１
〜第ｎチャネルに関する正極性信号のオフセットレベル
およびフルスケールレベルの新たなセットデータがメモ
リに格納される。第２および第３フィールドでは、それ
ぞれ同様に緑色信号Ｇおよび青色信号Ｂの第１〜第ｎチ
ャネルに関する正極性信号のオフセットレベルおよびフ
ルスケールレベルの新たなセットデータがメモリに格納
される。第４フィールドでは、赤色信号Ｒの第１〜第ｎ
チャネルに関する負極性信号のオフセットレベルおよび
フルスケールレベルの新たなセットデータがメモリに格
納される。第５および第６フィールドでは、それぞれ同
様に緑色信号Ｇおよび青色信号Ｂの第１〜第ｎチャネル
に関する負極性信号のオフセットレベルおよびフルスケ
ールレベルの新たなセットデータがメモリに格納され
る。

ステップ117で、2n個のデータの全てに対する処理が
終了したと判断されるときには、ステップ119で、上述
した処理によってメモリに格納されたセットデータが出
力され、フルスケールレベルおよびオフセットレベルが
新たに設定される。

つまり、第１〜第３フィールドでは、それぞれ色信号
Ｒ〜Ｂの第１〜第ｎチャネルに関する正極性信号のオフ
セットレベルおよびフルスケールレベルが新たに設定さ
れる。第４〜第６フィールドでは、それぞれ色信号Ｒ〜
Ｂの第１〜第ｎチャネルに関する負極性信号のオフセッ
トレベルおよびフルスケールレベルが新たに設定され
る。

なお、第９図に示すデータ処理は、垂直ブランキング
期間内に行なわれる。

第１図は、D/A変換回路90₁〜90_nの具体構成例を示す
ものである。

同図において、51はD/A変換器であり、このD/A変換器
51には、例えば１サンプル８ビットでもってディジタル
化された赤色信号Ｒが供給される。

このD/A変換器51は信号反転機能を有するものであ
る。つまり、D/A変換器51には、コントローラ22（第２
図に図示）よりコード反転信号SClが供給されて１水平
期間（1H）ごとにディジタルコードが反転される（基準
信号Srefの挿入期間を除く）。これにより、D/A変換器5
1の出力信号は、１水平期間ごとに負極性信号および正
極性信号となる。

このD/A変換器51出力信号は、抵抗器r1を介して加算
器を構成するオペアンプ52の反転入力端子に供給され
る。このオペアンプ52の非反転入力端子は接地され、そ
の出力信号は帰還用の抵抗器r2を介してその反転入力端
子に供給される。そして、このオペアンプ52の出力信号
は、ローパスフィルタ53で帯域制限されたのち出力され
る。

また54はオフセットレベル設定用のD/A変換器であ
る。このD/A変換器54には、上述したD/A変換器51より負
極性信号が出力されるとき（以下「負極性時」という）
および正極性信号が出力されるとき（以下「正極性時」
という）、各々、10ビットレジスタ55にラッチされた正
／負極性時のセットデータが、コントローラ22で切り換
えられて供給される。この場合、マイコン21より出力さ
れる10ビットのオフセットレベルのセットデータは、８
ビットのバスラインを２回使用して10ビットレジスタ55
に供給され、コントローラ22からのラッチ信号ＳL0によ
ってレジスタ55に一旦格納されてから供給される。

このD/A変換器54の基準電圧端子ＶREFには安定な一定
電圧が出力され、その補正電圧端子OUTには10ビットの
セットデータに対応して変化する電圧が出力される。

D/A変換器54の基準電圧端子ＶREFは、正極性信号のオ
フセットレベル調整用のボリュームＶR1を介してオペア
ンプ52の反転入力端子に接続される。

また、この基準電圧端子ＶREFは、バッファを構成す
るオペアンプ56の反転入力端子に接続され、このオペア
ンプ56の出力端子は負極性信号のオフセットレベル調整
用のボリュームＶR3を介してオペアンプ57の非反転入力
端子に接続される。このオペアンプ57の出力端子は帰還
用の抵抗器r4を介してその反転入力端子に接続されると
共に、この出力端子はボリュームＶR2を介して切換スイ
ッチ58のＩ側の固定端子に接続され、この切換スイッチ
58のＮ側の固定端子は接地される。

この切換スイッチ58は、いわゆる電子スイッチでもっ
て構成され、正極性時にはＮ側に接続されると共に、負
極性時にはＩ側に接続される。この切換スイッチ58の出
力側は抵抗器r11を介してオペアンプ52の反転入力端子
に接続される。

また、D/A変換器54の補正電圧端子OUTはバッファを構
成するオペアンプ59および抵抗器r3の直列回路を介して
オペアンプ52の反転入力端子に接続される。

以上の構成において、正極性時には、D/A変換器54の
基準電圧端子ＶREFに出力される一定電圧がボリューム
ＶR1を通してオペアンプ52でもって加算されると共に、
D/A変換器54の補正電圧端子OUTに出力される正極性時の
セットデータに対応した電圧がオペアンプ59および抵抗
器r3を通してオペアンプ52で加算される。これにより、
オペアンプ52より出力される正極性信号のオフセットレ
ベルが基準値に等しくなるように制御されることにな
る。

また、負極性時には、D/A変換器54の基準電圧端子ＶR
EFに出力される一定電圧がオペアンプ56、ボリュームＶ
R3、オペアンプ57、ボリュームＶR2、切換スイッチ58お
よび抵抗器r11を通してオペアンプ52でもって加算され
ると共に、D/A変換器54の補正電圧端子OUTに出力される
負極性時のセットデータに対応した電圧がオペアンプ59
および抵抗器r3を通してオペアンプ52で加算される。こ
れにより、オペアンプ52より出力される負極性信号のオ
フセットレベルが基準値に等しくなるように制御される
ことになる。

また、60はフルスケールレベル設定用のD/A変換器で
ある。このD/A変換器60には、負極性時および正極性時
に、各々、８ビットレジスタ63にラッチされた正／負極
性時のセットデータが、コントローラ22で切り換えられ
て供給される。この場合、マイコン21より出力される８
ビットのフルスケールレベルのセットデータは、８ビッ
トのバスラインを使用して８ビットレジスタ63に供給さ
れ、コントローラ22からのラッチ信号ＳLFによってレジ
スタ63に一旦格納されてから供給される。

このD/A変換器60の基準電圧端子ＶREFには安定な一定
電圧が出力され、その補正電圧端子OUTには８ビットの
セットデータに対応して変化する電圧が出力される。

D/A変換器60の基準電圧端子ＶREFはフルスケールレベ
ル調整用のボリュームＶR4および抵抗器r10を介してオ
ペアンプ61の反転入力端子に接続される。このオペアン
プ61の非反転入力端子は接地され、その出力端子はフル
スケール補正電圧生成用のPNP形トランジスタ62のベー
スに接続される。このトランジスタ62のエミッタは抵抗
器r7を介して接地されると共に帰還用の抵抗器r6を介し
てオペアンプ61の反転入力端子に接続される。

トランジスタ62のコレクタは抵抗器r9を介してD/A変
換器51の基準電圧端子ＶEEに接続される。そして、抵抗
器r9による降下電圧がD/A変換器51のフルスケール設定
端子に供給される。

また、D/A変換器60の補正電圧端子OUTは抵抗器r8を介
してオペアンプ61の反転入力端子に接続される。

以上の構成において、負極性時および正極性時には、
D/A変換器60の基準電圧端子ＶREFに出力される一定電圧
がボリュームＶR4、オペアンプ61およびトランジスタ62
を通してD/A変換器51のフルスケール設定端子に印加さ
れると共に、D/A変換器60の補正電圧端子OUTに出力され
るセットデータに対応した電圧がオペアンプ61およびト
ランジスタ62を通してD/A変換器51のフルスケール設定
端子に印加される。これにより、オペアンプ52より出力
される負極性信号および正極性信号のフルスケールレベ
ルが基準値に等しくなるように制御されることになる。

ところで、第１図例において、正極性時には、D/A変
換器51で信号反転が行なわれないため、接地電位がオフ
セットレベルに相当したものとなると共に、フルスケー
ル設定端子と基準電圧端子ＶEEの電位差がフルスケール
レベルに相当したものとなる。つまり、正極性時には、
フルスケールレベルの補正動作によってフルスケール設
定端子の電圧が変化してもオフセットレベルが変動する
ことはない。

しかし、負極性時には、D/A変換器51で信号反転が行
なわれるため、接地電位がフルスケールレベルに相当し
たものとなると共に、フルスケール設定端子と基準電圧
端子ＶEEの電位差がオフセットレベルに相当したものと
なる。つまり、負極性時には、フルスケール補正動作に
よってフルスケール設定端子の電圧が変化するとオフセ
ットレベルが変動してしまう。

そこで、第１図例においては、トランジスタ62のエミ
ッタが抵抗器r5を介してオペアンプ57の反転入力端子に
接続される。

トランジスタ62のエミッタ電位は、D/A変換器60の補
正電圧端子OUTに出力されるフルスケールレベルの補正
電圧に対応したものとなり、これがオペアンプ57の反転
入力端子にオフセットレベル補正信号として印加され
る。これにより、負極性時におけるフルスケール補正動
作によるオフセットレベルの変動が逆方向に補正されて
相殺される。

なお、この場合、抵抗器r7の抵抗値とr9の抵抗値を等
しくし、また抵抗器r1の抵抗値と、ボリュームＶR2の抵
抗値、切換スイッチ58のオン抵抗値および抵抗器r11の
抵抗値の和を等しくし、また抵抗器r4の抵抗値と抵抗器
r5の抵抗値を等しくして補正感度を合わせている。

以上では、赤色信号Ｒの系について述べたが、緑色信
号Ｇおよび青色信号Ｂの系についても同様に構成され
る。

第２図においては、これらの系の処理回路をブロック
100Gおよび100Bで示している。入力端子1Gおよび1Bに緑
色信号Ｇおよび青色信号Ｂが供給されると、出力端子27
G₁〜27G_nおよび27B₁〜27B_nには、それぞれ偏差のないｎ
チャネルの緑色信号G₁〜G_nおよびB₁〜B_nが得られる。

このように本例によれば、D/A変換回路90₁〜90_nでは
１水平期間ごとに信号反転が行なわれるので、液晶ディ
スプレイを交流駆動するに適したｎチャネルの信号R₁〜
R_n、G₁〜G_nおよびB₁〜B_nを得ることができる。

また、D/A変換回路90₁〜90_nでは負極性信号と正極性
信号におけるオフセットレベルおよびフルスケールレベ
ルが一定となるように調整されるので、１チャネルの信
号Ｒ、ＧおよびＢより、それぞれ偏差のないｎチャネル
の信号R₁〜R_n、G₁〜G_nおよびB₁〜B_nを得ることができ、
画質の劣化を防止することができる。

また、本例によれば、長時間使用したときに温度、湿
度等により回路動作が変化しても、各チャネルの信号の
オフセットレベルおよびフルスケールレベルは一定とな
るように調整されるので、画質の劣化を防止することが
できる。

なお、上述せずも、第２図におけるA/D変換器６の分
解能をＭビット、A/D変換器23の分解能をＮビットとす
るとき、Ｍ＜Ｎとすることにより、正確な補正を行なう
ことができる。例えば、Ｍ＝８、Ｎ＝10とされる。

［発明の効果］以上説明したように、この発明によるD/A変換回路に
よれば、D/A変換手段に極性反転機能を有すると共に、
正極性時と負極性時におけるオフセットレベルおよびフ
ルスケールレベルの調整手段を有するものである。した
がって、複数チャネルに分割された各ディジタル映像信
号をアナログ信号に変換する際に適用することにより、
所定周期ごとに極性反転されて液晶ディスプレイを駆動
するに適したアナログの映像信号を得ることができる。
また、各チャネルごとにフルスケールレベルおよびオフ
セットレベルを調整することが可能となり、各チャネル
間の偏差を除去することができる。さらに、同一チャネ
ルにおける経時変化による変動をも除去することができ
る。

【図面の簡単な説明】

第１図はD/A変換回路の具体構成図、第２図は映像信号
処理装置の構成図、第３図および第４図は基準信号の構
成を示す図、第５図はオフセットレベルおよびフルスケ
ールレベルの検出順位を示す図、第６図はチャネル間偏
差の補正動作を示す図、第７図はレベル補正後の信号波
形の一例を示す図、第８図および第９図はマイコンのレ
ベル検出動作およびセットデータ調整動作を示すフロー
チャートである。 1R,1G,1B……入力端子 4,15₁〜15_n，26₁〜26_n,58……切換スイッチ 6,23……A/D変換器 9₁〜9_n，10₁〜10_n，13₁〜13_n，14₁〜14_n，25₁〜25_n,51,
54,60……D/A変換器 11₁〜11_n……加算器 18₁〜18_n……接続スイッチ 20……基準信号発生器 21……マイクロコンピュータ 22……コントローラ 27R₁〜27R_n，27G₁〜27G_n，27G₁〜27G_n……出力端子 52,56,57,59,61……オペアンプ 90₁〜90_n……D/A変換回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者周藤政治大阪府大阪市阿倍野区長池町22番22号シャープ株式会社内 (56)参考文献特開昭50−28969（ＪＰ，Ａ) 特開昭63−121320（ＪＰ，Ａ) 特開昭64−35493（ＪＰ，Ａ) 特公昭48−44825（ＪＰ，Ｂ１)

Claims

(57)【特許請求の範囲】

【請求項１】極性反転機能およびフルスケールレベル調
整機能を持つ映像信号用のD/A変換手段と、上記D/A変換手段より出力される映像信号のフルスケー
ルレベルを調整するフルスケール電圧と、この映像信号
に加算されるオフセット電圧を、正極性時および負極性
時で切り換える電圧切換手段と、上記フルスケール電圧を上記各々の極性時で調整する第
１の電圧調整手段と、上記オフセット電圧を上記各々の極性時で調整する第２
の電圧調整手段とを備えることを特徴とするD/A変換回
路。