JP2575990B2 - 半導体装置とそのテスト方法 - Google Patents
半導体装置とそのテスト方法Info
- Publication number
- JP2575990B2 JP2575990B2 JP4066436A JP6643692A JP2575990B2 JP 2575990 B2 JP2575990 B2 JP 2575990B2 JP 4066436 A JP4066436 A JP 4066436A JP 6643692 A JP6643692 A JP 6643692A JP 2575990 B2 JP2575990 B2 JP 2575990B2
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- potential
- bit
- test
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/30—Accessing single arrays
- G11C29/34—Accessing multiple bits simultaneously
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5006—Current
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置とそのテ
スト方法に係わり、特にカラム不良等を簡単なテストに
て検出できる半導体装置と、その簡単なテスト方法に関
する。
スト方法に係わり、特にカラム不良等を簡単なテストに
て検出できる半導体装置と、その簡単なテスト方法に関
する。
【０００２】
【従来の技術】デバイスの微細化に伴って金属配線層間
のスペ−スがますます狭くなってきている。すると、従
来はあまり問題とならなかったような金属配線層間の絶
縁性が問題となってくる。例えば金属配線層間にシリコ
ンクズ等のゴミが製造工程中、あるいは製造後に付着し
た場合に上記の絶縁性が低下する恐れがある。特に問題
となるのは、この絶縁性の低下が経時的に、つまり実使
用中に起こってくる場合である。特にＥＰＲＯＭ、ＥＥ
ＰＲＯＭ、一括消去型ＥＥＰＲＯＭ等の不揮発性メモリ
では、金属配線層間にセルのプログラム時、６〜１０Ｖ
といった比較的高い電圧が印加される。通常のテストで
は、出荷前にセルのプログラムテストを行うが、高々数
回の場合が多い。従って、その範囲ではテストをパスす
るが、１００回を越える書き込みを繰り返すことのある
実使用中に、例えばＴＤＤＢ（経時破壊：Time Depende
nt Dielectric Breakdown ）等のメカニズムで絶縁性が
低下してしまう危険がある。
のスペ−スがますます狭くなってきている。すると、従
来はあまり問題とならなかったような金属配線層間の絶
縁性が問題となってくる。例えば金属配線層間にシリコ
ンクズ等のゴミが製造工程中、あるいは製造後に付着し
た場合に上記の絶縁性が低下する恐れがある。特に問題
となるのは、この絶縁性の低下が経時的に、つまり実使
用中に起こってくる場合である。特にＥＰＲＯＭ、ＥＥ
ＰＲＯＭ、一括消去型ＥＥＰＲＯＭ等の不揮発性メモリ
では、金属配線層間にセルのプログラム時、６〜１０Ｖ
といった比較的高い電圧が印加される。通常のテストで
は、出荷前にセルのプログラムテストを行うが、高々数
回の場合が多い。従って、その範囲ではテストをパスす
るが、１００回を越える書き込みを繰り返すことのある
実使用中に、例えばＴＤＤＢ（経時破壊：Time Depende
nt Dielectric Breakdown ）等のメカニズムで絶縁性が
低下してしまう危険がある。
【０００３】また、ＥＥＰＲＯＭでは、かなり多数回の
プログラムテストを行う場合もあるが、プログラムする
パタ−ンの種類によって、全ての配線層間に有効にスト
レスが印加されるとは限らない。さらにＥＥＰＲＯＭで
多数回行うといっても全チップにわたり保証回数のプロ
グラムテストを行う方法は時間がかかって通常行われな
い。
プログラムテストを行う場合もあるが、プログラムする
パタ−ンの種類によって、全ての配線層間に有効にスト
レスが印加されるとは限らない。さらにＥＥＰＲＯＭで
多数回行うといっても全チップにわたり保証回数のプロ
グラムテストを行う方法は時間がかかって通常行われな
い。
【０００４】尚、ビット線等の金属配線層より下層の配
線層、例えばワ−ド線等にゴミ等が付着している場合
は、セルが機能しなくなったりすることにより、容易に
不良箇所を特定でき、不良チップをスクリ−ニングする
ことができる。しかし、特にチップの最上層にある配線
層にゴミ等が付着しても、通常のテストではパスする場
合があるのである。
線層、例えばワ−ド線等にゴミ等が付着している場合
は、セルが機能しなくなったりすることにより、容易に
不良箇所を特定でき、不良チップをスクリ−ニングする
ことができる。しかし、特にチップの最上層にある配線
層にゴミ等が付着しても、通常のテストではパスする場
合があるのである。
【０００５】
【発明が解決しようとする課題】上記のような、金属配
線層間へのゴミ等付着に起因した経時的な絶縁性低下
は、例えば出荷前にセルのプログラムテストを繰り返せ
ば、ある程度まで改善することが可能である。しかし、
書き込みテストを繰り返すことは、テスト時間が膨大と
なり非現実的である上、必ずしも最悪条件とは限らな
い。
線層間へのゴミ等付着に起因した経時的な絶縁性低下
は、例えば出荷前にセルのプログラムテストを繰り返せ
ば、ある程度まで改善することが可能である。しかし、
書き込みテストを繰り返すことは、テスト時間が膨大と
なり非現実的である上、必ずしも最悪条件とは限らな
い。
【０００６】この発明は、上記の点に鑑み為されたもの
で、その目的は、簡単なテストにて、将来、ビット線間
に絶縁不良を起こす要因となる部分を選別し得る機能を
有する半導体装置と、その簡単なテスト方法とを提供す
ることにある。
で、その目的は、簡単なテストにて、将来、ビット線間
に絶縁不良を起こす要因となる部分を選別し得る機能を
有する半導体装置と、その簡単なテスト方法とを提供す
ることにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、この発明に係る半導体装置では、互いに並行するビ
ット線群と、これらビット線群が正常か否かをテストす
るテスト手段とを具備する。そして、前記テスト手段
は、前記ビット線群のうち、ｎ番目（ｎは０を含む２の
倍数）に該当するビット線に第１の電位を印加する第１
の電位印加手段と、前記ビット線群のうち、ｎ＋１番目
に該当するビット線に少なくとも前記第１の電位と異な
る第２の電位を印加する第２の電位印加手段とを有す
る。さらに、前記第１の電位を前記ｎ番目のビット線
に、前記第２の電位を前記ｎ＋１番目のビット線にそれ
ぞれ同時に印加し、かつこの状態を、将来、ビット線間
に絶縁不良を起こす要因となる部分を選別し得る時間保
持し、前記絶縁不良を起こす要因となる部分を予め選別
し得るように構成されていることを特徴としている。ま
た、前記第２の電位印加手段は、前記第２の電位を印加
するのに加えて、前記第１の電位を前記ビット線群のう
ちｎ＋１番目のビット線に印加する機能をさらに持たせ
る。さらに前記テスト手段が、前記ビット線群のうち、
前記ｎ番目に該当するビット線に前記第１の電位および
前記ビット線群のうち、前記ｎ＋１番目のに該当するビ
ット線に前記第２の電位を同時に印加し、かつこの状態
を、将来、ビット線間に絶縁不良を起こす要因となる部
分を選別し得る時間保持し、前記絶縁不良を起こす要因
となる部分を予め選別し得る第１のテストモードと、前
記ビット線群に前記第１の電位を一斉に印加し、かつこ
の状態を、将来、電荷保持不良を起こす要因となる部分
を含むメモリセルを選別し得る時間保持し、前記電荷保
持不良となる部分を含むメモリセルを予め選別し得る第
２のテストモードとを有すること特徴としている。ま
た、前記絶縁不良を起こす要因となる部分を予め選別す
るテストを、前記ビット線群を含むメモリセルアレイを
ブロックに区切り、前記ブロック毎に行うことを特徴と
する。
に、この発明に係る半導体装置では、互いに並行するビ
ット線群と、これらビット線群が正常か否かをテストす
るテスト手段とを具備する。そして、前記テスト手段
は、前記ビット線群のうち、ｎ番目（ｎは０を含む２の
倍数）に該当するビット線に第１の電位を印加する第１
の電位印加手段と、前記ビット線群のうち、ｎ＋１番目
に該当するビット線に少なくとも前記第１の電位と異な
る第２の電位を印加する第２の電位印加手段とを有す
る。さらに、前記第１の電位を前記ｎ番目のビット線
に、前記第２の電位を前記ｎ＋１番目のビット線にそれ
ぞれ同時に印加し、かつこの状態を、将来、ビット線間
に絶縁不良を起こす要因となる部分を選別し得る時間保
持し、前記絶縁不良を起こす要因となる部分を予め選別
し得るように構成されていることを特徴としている。ま
た、前記第２の電位印加手段は、前記第２の電位を印加
するのに加えて、前記第１の電位を前記ビット線群のう
ちｎ＋１番目のビット線に印加する機能をさらに持たせ
る。さらに前記テスト手段が、前記ビット線群のうち、
前記ｎ番目に該当するビット線に前記第１の電位および
前記ビット線群のうち、前記ｎ＋１番目のに該当するビ
ット線に前記第２の電位を同時に印加し、かつこの状態
を、将来、ビット線間に絶縁不良を起こす要因となる部
分を選別し得る時間保持し、前記絶縁不良を起こす要因
となる部分を予め選別し得る第１のテストモードと、前
記ビット線群に前記第１の電位を一斉に印加し、かつこ
の状態を、将来、電荷保持不良を起こす要因となる部分
を含むメモリセルを選別し得る時間保持し、前記電荷保
持不良となる部分を含むメモリセルを予め選別し得る第
２のテストモードとを有すること特徴としている。ま
た、前記絶縁不良を起こす要因となる部分を予め選別す
るテストを、前記ビット線群を含むメモリセルアレイを
ブロックに区切り、前記ブロック毎に行うことを特徴と
する。
【０００８】また、そのテスト方法では、第１の電位
を、ビット線群のうちのｎ番目（ｎは０を含む２の倍
数）に該当するビット線に、前記第１の電位と異なる第
２の電位を前記ビット線群のうちのｎ＋１番目に該当す
るビット線にそれぞれ同時に印加する。そして、この状
態を、将来、ビット線間に絶縁不良を起こす要因となる
部分を選別し得る時間保持し、前記絶縁不良を起こす要
因となる部分を予め選別することを特徴としている。ま
た、他のテスト方法では、第１の電位を、ビット線群の
うちのｎ番目（ｎは０を含む２の倍数）に該当するビッ
ト線に、前記第１の電位と異なる第２の電位を前記ビッ
ト線群のうちのｎ＋１番目に該当するビット線にそれぞ
れ同時に印加する。そして、この状態を、将来、ビット
線間に絶縁不良を起こす要因となる部分を選別し得る時
間保持し、前記絶縁不良を起こす要因となる部分を予め
選別する第１のテストモードと、前記ビット線群に前記
第１の電位を一斉に印加し、かつこの状態を、将来、電
荷保持不良を起こす要因となる部分を含むメモリセルを
選別し得る時間保持し、前記電荷保持不良となる部分を
含むメモリセルを予め選別する第２のテストモードとの
双方を行うことを特徴としている。また、前記絶縁不良
を起こす要因となる部分を予め選別するテストは、パッ
ケージ封入後に行うことを特徴としている。
を、ビット線群のうちのｎ番目（ｎは０を含む２の倍
数）に該当するビット線に、前記第１の電位と異なる第
２の電位を前記ビット線群のうちのｎ＋１番目に該当す
るビット線にそれぞれ同時に印加する。そして、この状
態を、将来、ビット線間に絶縁不良を起こす要因となる
部分を選別し得る時間保持し、前記絶縁不良を起こす要
因となる部分を予め選別することを特徴としている。ま
た、他のテスト方法では、第１の電位を、ビット線群の
うちのｎ番目（ｎは０を含む２の倍数）に該当するビッ
ト線に、前記第１の電位と異なる第２の電位を前記ビッ
ト線群のうちのｎ＋１番目に該当するビット線にそれぞ
れ同時に印加する。そして、この状態を、将来、ビット
線間に絶縁不良を起こす要因となる部分を選別し得る時
間保持し、前記絶縁不良を起こす要因となる部分を予め
選別する第１のテストモードと、前記ビット線群に前記
第１の電位を一斉に印加し、かつこの状態を、将来、電
荷保持不良を起こす要因となる部分を含むメモリセルを
選別し得る時間保持し、前記電荷保持不良となる部分を
含むメモリセルを予め選別する第２のテストモードとの
双方を行うことを特徴としている。また、前記絶縁不良
を起こす要因となる部分を予め選別するテストは、パッ
ケージ封入後に行うことを特徴としている。
【０００９】
【作用】上記構成を有する半導体装置であると、ビット
線群のうち、ｎ番目のビット線に第１の電位を印加し、
これと同時に、ビット線群のうち、ｎ＋１番目のビット
線に第１の電位と異なる第２の電位を印加するので、テ
スト時に、ビット線間の全てに対して、同時に電気的な
ストレスを与えることができる。しかも、この状態を、
所定の時間保持することで、上記電気的なストレスを、
加速することができる。さらに、上記所定の時間を、将
来、ビット線間に絶縁不良を起こす要因となる部分を選
別し得る時間としていることにより、将来、ビット線間
に絶縁不良を起こす要因となる部分を、予め破壊させる
ことができる。予め破壊される部分は、特にシリコンク
ズなどのゴミが、ビット線間に跨がって付着しているよ
うな部分である。このため、この発明に係る半導体装置
によれば、ビット線間に跨がって付着したシリコンクズ
などのゴミに起因した不良モードを検知することができ
る。そのうえさらに、上記の部分を予め破壊させること
ができるので、上記の不良モードを起こすような部分を
潜在させているような半導体装置を、出荷前に選別でき
る。よって、出荷後、つまり実使用中に、ビット線間絶
縁不良の発生を抑制でき、高い信頼性を有する半導体装
置を提供することができる。また、第２の電位印加手段
に、前記第２の電位を印加するのに加え、前記第１の電
位を前記ビット線群のうちｎ＋１番目のビット線に印加
する機能をさらに持たせる。これにより、ビット線間に
絶縁不良を起こす要因となる部分を予め選別し得る第１
のテストモードに加え、電荷保持不良となる部分を含む
メモリセルを予め選別し得る第２のテストモードを行う
ことができる。また、ビット線間に絶縁不良を起こす要
因となる部分を予め選別するテストを、ビット線群を含
むメモリセルアレイをブロックに区切り、ブロック毎に
行う。これにより、ビット線間に絶縁不良を起こす要因
となる部分を、複数箇所特定することができる。
線群のうち、ｎ番目のビット線に第１の電位を印加し、
これと同時に、ビット線群のうち、ｎ＋１番目のビット
線に第１の電位と異なる第２の電位を印加するので、テ
スト時に、ビット線間の全てに対して、同時に電気的な
ストレスを与えることができる。しかも、この状態を、
所定の時間保持することで、上記電気的なストレスを、
加速することができる。さらに、上記所定の時間を、将
来、ビット線間に絶縁不良を起こす要因となる部分を選
別し得る時間としていることにより、将来、ビット線間
に絶縁不良を起こす要因となる部分を、予め破壊させる
ことができる。予め破壊される部分は、特にシリコンク
ズなどのゴミが、ビット線間に跨がって付着しているよ
うな部分である。このため、この発明に係る半導体装置
によれば、ビット線間に跨がって付着したシリコンクズ
などのゴミに起因した不良モードを検知することができ
る。そのうえさらに、上記の部分を予め破壊させること
ができるので、上記の不良モードを起こすような部分を
潜在させているような半導体装置を、出荷前に選別でき
る。よって、出荷後、つまり実使用中に、ビット線間絶
縁不良の発生を抑制でき、高い信頼性を有する半導体装
置を提供することができる。また、第２の電位印加手段
に、前記第２の電位を印加するのに加え、前記第１の電
位を前記ビット線群のうちｎ＋１番目のビット線に印加
する機能をさらに持たせる。これにより、ビット線間に
絶縁不良を起こす要因となる部分を予め選別し得る第１
のテストモードに加え、電荷保持不良となる部分を含む
メモリセルを予め選別し得る第２のテストモードを行う
ことができる。また、ビット線間に絶縁不良を起こす要
因となる部分を予め選別するテストを、ビット線群を含
むメモリセルアレイをブロックに区切り、ブロック毎に
行う。これにより、ビット線間に絶縁不良を起こす要因
となる部分を、複数箇所特定することができる。
【００１０】また、そのテスト方法であると、ビット線
群のうち、ｎ番目のビット線に第１の電位を、ｎ＋１番
目のビット線に第１の電位と異なる第２の電位を同時に
印加し、かつこの状態を、将来、ビット線間に絶縁不良
を起こす要因となる部分を選別し得る時間保持すれば良
いだけであり、簡単である。また、他のテスト方法であ
ると、ｎ＋１番目のビット線に第２の電位に変えて第１
の電位を印加するだけで、電荷保持不良となる部分を含
むメモリセルを予め選別するテストを行うことができ
る。また、ビット線間に絶縁不良を起こす要因となる部
分を予め選別するテストをパッケージ封入後に行うこと
で、パッケージ封入工程で付着したゴミによる上記絶縁
不良を検出することができる。
群のうち、ｎ番目のビット線に第１の電位を、ｎ＋１番
目のビット線に第１の電位と異なる第２の電位を同時に
印加し、かつこの状態を、将来、ビット線間に絶縁不良
を起こす要因となる部分を選別し得る時間保持すれば良
いだけであり、簡単である。また、他のテスト方法であ
ると、ｎ＋１番目のビット線に第２の電位に変えて第１
の電位を印加するだけで、電荷保持不良となる部分を含
むメモリセルを予め選別するテストを行うことができ
る。また、ビット線間に絶縁不良を起こす要因となる部
分を予め選別するテストをパッケージ封入後に行うこと
で、パッケージ封入工程で付着したゴミによる上記絶縁
不良を検出することができる。
【００１１】
【実施例】以下、図面を参照してこの発明を一実施例に
より説明する。
より説明する。
【００１２】この発明の一実施例に係わる大容量ＥＰＲ
ＯＭについて説明する。図１はこの発明の一実施例に係
わる半導体装置のブロック図、図２は図１中の２−２線
に沿う断面図である。
ＯＭについて説明する。図１はこの発明の一実施例に係
わる半導体装置のブロック図、図２は図１中の２−２線
に沿う断面図である。
【００１３】図１および図２に示すように、Ｐ型シリコ
ン基板１０内にはＮ型ソ−ス領域１２1 〜１２2 および
Ｎ型ドレイン領域１４がそれぞれ形成されている。Ｎ型
ソ−ス領域１２1 〜１２2 とＮ型ドレイン領域１４との
間の基板１０上には、シリコン酸化膜等でなるゲ−ト絶
縁膜１６を介して、ポリシリコン等でなる浮遊ゲ−ト１
８0 〜１８3 が形成されている。浮遊ゲ−ト１８0 〜１
８3 上には、シリコン酸化膜等でなる絶縁膜２０を介し
て、ポリシリコン、またはポリシリコンとシリサイドと
の積層膜層等でなる制御ゲ−ト（ワ−ド線とも呼ばれ
る）ＷＬ0 〜ＷＬ3 が形成されている。基板１０上に
は、制御ゲ−トＷＬ0 〜ＷＬ3 等を覆うように、シリコ
ン酸化膜等でなる層間絶縁膜２２が形成されている。層
間絶縁膜２２には、ドレイン領域１４に達するコンタク
ト孔２４0 〜２４7 が形成されている。層間絶縁膜２２
上には、コンタクト孔２４0 〜２４7 のいずれか一つを
介して、ドレイン領域１４に電気的に接続されるビット
線ＢＬ0 〜ＢＬ7 が形成されている。ビット線ＢＬ0 〜
ＢＬ7 は、通常アルミニウム合金でなり金属配線層とも
呼ばれる。また、ビット線ＢＬ0 〜ＢＬ7 は、ワ−ド線
ＷＬ0 〜ＷＬ3 と平面的に直交する方向に形成される。
ン基板１０内にはＮ型ソ−ス領域１２1 〜１２2 および
Ｎ型ドレイン領域１４がそれぞれ形成されている。Ｎ型
ソ−ス領域１２1 〜１２2 とＮ型ドレイン領域１４との
間の基板１０上には、シリコン酸化膜等でなるゲ−ト絶
縁膜１６を介して、ポリシリコン等でなる浮遊ゲ−ト１
８0 〜１８3 が形成されている。浮遊ゲ−ト１８0 〜１
８3 上には、シリコン酸化膜等でなる絶縁膜２０を介し
て、ポリシリコン、またはポリシリコンとシリサイドと
の積層膜層等でなる制御ゲ−ト（ワ−ド線とも呼ばれ
る）ＷＬ0 〜ＷＬ3 が形成されている。基板１０上に
は、制御ゲ−トＷＬ0 〜ＷＬ3 等を覆うように、シリコ
ン酸化膜等でなる層間絶縁膜２２が形成されている。層
間絶縁膜２２には、ドレイン領域１４に達するコンタク
ト孔２４0 〜２４7 が形成されている。層間絶縁膜２２
上には、コンタクト孔２４0 〜２４7 のいずれか一つを
介して、ドレイン領域１４に電気的に接続されるビット
線ＢＬ0 〜ＢＬ7 が形成されている。ビット線ＢＬ0 〜
ＢＬ7 は、通常アルミニウム合金でなり金属配線層とも
呼ばれる。また、ビット線ＢＬ0 〜ＢＬ7 は、ワ−ド線
ＷＬ0 〜ＷＬ3 と平面的に直交する方向に形成される。
【００１４】上記構造のＥＰＲＯＭにデ−タのプログラ
ムを行う場合には、例えば制御ゲ−トに１２．５Ｖ、ド
レイン領域に９Ｖといった高い電圧を加える。これによ
り、チャネルホットエレクトロンを発生させる。このチ
ャネルホットエレクトロンが浮遊ゲ−トに注入されるこ
とにより、デ−タがプログラムされる。
ムを行う場合には、例えば制御ゲ−トに１２．５Ｖ、ド
レイン領域に９Ｖといった高い電圧を加える。これによ
り、チャネルホットエレクトロンを発生させる。このチ
ャネルホットエレクトロンが浮遊ゲ−トに注入されるこ
とにより、デ−タがプログラムされる。
【００１５】このようなデ−タのプログラムの際、例え
ば選択されて９Ｖが印加されているビットと隣接するビ
ット線はともに０Ｖである。このため、選択されたビッ
ト線と隣接するビット線との間には９Ｖの電圧が生ず
る。ここで、図５に示すように、選択されて９Ｖが印加
されているビット線ＢＬ0 と非選択で０Ｖが印加されて
いるビット線ＢＬ1 との間に導電性の例えばシリコンク
ズのようなゴミ２６が付着したとする。すると、電気的
なストレスにより、絶縁膜２８を介してリ−ク電流３０
が発生する。これは、一回のデ−タのプログラムで発生
することもあれば、ＴＤＤＢ等のメカニズムで経時的に
発生することもある。特に後者が大多数を占める。図４
では、ゴミ２６が、単に絶縁膜２８上に付着している場
合を示しているが、ゴミ２６が絶縁膜２８にくい込んで
いる場合や、あるいは絶縁膜２８の堆積前にビット線Ｂ
Ｌ0 とビット線ＢＬ1 との間にゴミ２６が付着すれば、
上記リ−ク電流３０の発生を容易とさせ、電気的な破壊
を一層起こりやすくする。この発明では、上記のような
不良モ−ドを起こす恐れのあるチップをスクリ−ニング
するために、図１に示すようなテスト回路３２を内蔵し
ている。
ば選択されて９Ｖが印加されているビットと隣接するビ
ット線はともに０Ｖである。このため、選択されたビッ
ト線と隣接するビット線との間には９Ｖの電圧が生ず
る。ここで、図５に示すように、選択されて９Ｖが印加
されているビット線ＢＬ0 と非選択で０Ｖが印加されて
いるビット線ＢＬ1 との間に導電性の例えばシリコンク
ズのようなゴミ２６が付着したとする。すると、電気的
なストレスにより、絶縁膜２８を介してリ−ク電流３０
が発生する。これは、一回のデ−タのプログラムで発生
することもあれば、ＴＤＤＢ等のメカニズムで経時的に
発生することもある。特に後者が大多数を占める。図４
では、ゴミ２６が、単に絶縁膜２８上に付着している場
合を示しているが、ゴミ２６が絶縁膜２８にくい込んで
いる場合や、あるいは絶縁膜２８の堆積前にビット線Ｂ
Ｌ0 とビット線ＢＬ1 との間にゴミ２６が付着すれば、
上記リ−ク電流３０の発生を容易とさせ、電気的な破壊
を一層起こりやすくする。この発明では、上記のような
不良モ−ドを起こす恐れのあるチップをスクリ−ニング
するために、図１に示すようなテスト回路３２を内蔵し
ている。
【００１６】テスト回路３２は、ｎ番目のビット線に対
して所定電位を供給するｎ番目ビット線電位印加回路３
４と、ｎ＋１番目のビット線に対して所定電位を供給す
るｎ；１番目ビット線電位印加回路３６と、で構成され
ている。尚、上記ｎは、０を含む２の倍数で表される整
数を示している。また、上記ｎは、この発明を説明する
ために便宜的に付される添字を示しており、アドレス信
号等、メモリ回路内の信号とは特に関係はない。
して所定電位を供給するｎ番目ビット線電位印加回路３
４と、ｎ＋１番目のビット線に対して所定電位を供給す
るｎ；１番目ビット線電位印加回路３６と、で構成され
ている。尚、上記ｎは、０を含む２の倍数で表される整
数を示している。また、上記ｎは、この発明を説明する
ために便宜的に付される添字を示しており、アドレス信
号等、メモリ回路内の信号とは特に関係はない。
【００１７】ｎ番目ビット線電位印加回路３４はビット
線ＢＬ0 、ＢＬ2 、ＢＬ4 およびＢＬ6 に電気的に接続
され、これらビット線ＢＬ0 、ＢＬ2 、ＢＬ4 およびＢ
Ｌ6に所定の電位、例えば０Ｖから９Ｖに切り換えて印
加する。また、ｎ＋１番目ビット線電位印加回路３６は
ビット線ＢＬ1 、ＢＬ3 、ＢＬ5 およびＢＬ7 に電気的
に接続され、これらビット線ＢＬ1 、ＢＬ3 、ＢＬ5 お
よびＢＬ7 に所定の電位、例えば０Ｖから９Ｖに切り換
えて印加する。尚、この実施例では、ビット線が８本の
ある場合を示しているが、ビット線が１本おきに別々の
電位を切り変えて印加できる回路３４、３６に接続され
ていれば、実際には何本あってもかまわない。次に、上
記テスト回路の動作について説明する。
線ＢＬ0 、ＢＬ2 、ＢＬ4 およびＢＬ6 に電気的に接続
され、これらビット線ＢＬ0 、ＢＬ2 、ＢＬ4 およびＢ
Ｌ6に所定の電位、例えば０Ｖから９Ｖに切り換えて印
加する。また、ｎ＋１番目ビット線電位印加回路３６は
ビット線ＢＬ1 、ＢＬ3 、ＢＬ5 およびＢＬ7 に電気的
に接続され、これらビット線ＢＬ1 、ＢＬ3 、ＢＬ5 お
よびＢＬ7 に所定の電位、例えば０Ｖから９Ｖに切り換
えて印加する。尚、この実施例では、ビット線が８本の
ある場合を示しているが、ビット線が１本おきに別々の
電位を切り変えて印加できる回路３４、３６に接続され
ていれば、実際には何本あってもかまわない。次に、上
記テスト回路の動作について説明する。
【００１８】まず、ｎ番目ビット線電位印加回路３４を
オンさせ、ビット線ＢＬ0 、ＢＬ2、ＢＬ4 およびＢＬ
6 に９Ｖの電位を印加する。この時、ｎ＋１番目ビット
線電位印加回路３６はオフ、もしくは０Ｖの電位を印加
する状態とし、ビット線相互間に各々９Ｖの電位差を生
じさせ、各ビット線間に９Ｖの電気的なストレスを与え
る。この状態を図３に示す。上述した図４は図３中に示
されるゴミ２６近傍を拡大して示した断面図である。図
３に示す各ビット線に９Ｖの電気的なストレスが加わる
状態を所定の時間保持する。すると、今まで、電気的な
ストレスの蓄積によって破壊が起こることでしか見出だ
せなかった、ゴミ２６等の付着に起因する不良モ−ドを
短時間で検知することができる。図３に示す状態を保持
する時間は、例えばデ−タのプログラム中、ビット線に
電気的なストレスがかかりゴミ２６等を介して経時的な
破壊が起こるであろう時間を、例えばＴＤＤＢ等のメカ
ニズムに基き計算して求め、この計算により得られた時
間、あるいはそれに近い時間に設定する。また、これら
の動作は、例えば図示せぬ制御部からの命令により実行
される。
オンさせ、ビット線ＢＬ0 、ＢＬ2、ＢＬ4 およびＢＬ
6 に９Ｖの電位を印加する。この時、ｎ＋１番目ビット
線電位印加回路３６はオフ、もしくは０Ｖの電位を印加
する状態とし、ビット線相互間に各々９Ｖの電位差を生
じさせ、各ビット線間に９Ｖの電気的なストレスを与え
る。この状態を図３に示す。上述した図４は図３中に示
されるゴミ２６近傍を拡大して示した断面図である。図
３に示す各ビット線に９Ｖの電気的なストレスが加わる
状態を所定の時間保持する。すると、今まで、電気的な
ストレスの蓄積によって破壊が起こることでしか見出だ
せなかった、ゴミ２６等の付着に起因する不良モ−ドを
短時間で検知することができる。図３に示す状態を保持
する時間は、例えばデ−タのプログラム中、ビット線に
電気的なストレスがかかりゴミ２６等を介して経時的な
破壊が起こるであろう時間を、例えばＴＤＤＢ等のメカ
ニズムに基き計算して求め、この計算により得られた時
間、あるいはそれに近い時間に設定する。また、これら
の動作は、例えば図示せぬ制御部からの命令により実行
される。
【００１９】図３および図４に示すように、メモリセル
アレイ上に、シリコンクズのようなゴミ２６が付着して
いた場合には、所定の時間経過後、電気的なストレスに
よって、例えば絶縁膜２８の絶縁性が破壊され、ゴミ２
６を介してビット線ＢＬ0 とビット線ＢＬ1 が短絡し、
リ−ク電流３０が流れる。このリ−ク電流３０を検出す
ることにより、不良であるカラムを検知することができ
る。
アレイ上に、シリコンクズのようなゴミ２６が付着して
いた場合には、所定の時間経過後、電気的なストレスに
よって、例えば絶縁膜２８の絶縁性が破壊され、ゴミ２
６を介してビット線ＢＬ0 とビット線ＢＬ1 が短絡し、
リ−ク電流３０が流れる。このリ−ク電流３０を検出す
ることにより、不良であるカラムを検知することができ
る。
【００２０】このような方法であれば、各ビット線毎に
電位を印加する書き込みテストを何回も繰り返し、電気
的なストレスを蓄積させていく方法よりも短時間で、ゴ
ミ２６等の付着に起因する不良モ−ドを見出だすことが
できる。
電位を印加する書き込みテストを何回も繰り返し、電気
的なストレスを蓄積させていく方法よりも短時間で、ゴ
ミ２６等の付着に起因する不良モ−ドを見出だすことが
できる。
【００２１】また、ＥＰＲＯＭをセルを代表とする不揮
発性メモリでは、浮遊ゲ−トからドレインに電子が抜け
てしまう不良モ−ドがあり、これをテストする回路、所
謂ドレインストレステスト回路が内蔵されている場合が
多い。このドレインストレステスト回路は、大半のセル
にデ−タをプログラムした後、全てのビット線に例えば
９Ｖの電圧を一斉に加え、この状態で、浮遊ゲ−トから
電子が抜けないかを調べるものである。そこで、このド
レインストレステスト回路にトランジスタの接続を変更
する等の修正を加え、図１に示したような、ビット線１
本おきに別々の電位を切り変えて印加できるような回路
３４、３６を形成する。このようにすれば、まず、例え
ばｎ番目ビット線回路電位印加回路３４をオン、ｎ＋１
番目ビット線回路電位印加回路３６オフさせ、各ビット
線に所定時間、電気的なストレスを与え、上述のような
テストを行う（以後ビット線ストレステストと称す）。
この後、ｎ番目ビット線回路電位印加回路３４、および
ｎ＋１番目ビット線回路電位印加回路３６ともにオンさ
せ、全てのビット線に例えば９Ｖの電位を印加して、ド
レインストレステストを行う。
発性メモリでは、浮遊ゲ−トからドレインに電子が抜け
てしまう不良モ−ドがあり、これをテストする回路、所
謂ドレインストレステスト回路が内蔵されている場合が
多い。このドレインストレステスト回路は、大半のセル
にデ−タをプログラムした後、全てのビット線に例えば
９Ｖの電圧を一斉に加え、この状態で、浮遊ゲ−トから
電子が抜けないかを調べるものである。そこで、このド
レインストレステスト回路にトランジスタの接続を変更
する等の修正を加え、図１に示したような、ビット線１
本おきに別々の電位を切り変えて印加できるような回路
３４、３６を形成する。このようにすれば、まず、例え
ばｎ番目ビット線回路電位印加回路３４をオン、ｎ＋１
番目ビット線回路電位印加回路３６オフさせ、各ビット
線に所定時間、電気的なストレスを与え、上述のような
テストを行う（以後ビット線ストレステストと称す）。
この後、ｎ番目ビット線回路電位印加回路３４、および
ｎ＋１番目ビット線回路電位印加回路３６ともにオンさ
せ、全てのビット線に例えば９Ｖの電位を印加して、ド
レインストレステストを行う。
【００２２】このように、この発明に係わるテスト回路
３２にドレインストレステスト機能を持たせれば、ビッ
ト線ストレステストのみならず、ドレインストレステス
トをも同時にテストできるという利点を得ることができ
る。
３２にドレインストレステスト機能を持たせれば、ビッ
ト線ストレステストのみならず、ドレインストレステス
トをも同時にテストできるという利点を得ることができ
る。
【００２３】さらに、大容量のメモリでは、ビット線に
不良がある場合、その列（カラム）を置き換えられる冗
長回路（カラムリダンダンシ−回路）が搭載されてい
る。従って、事前に不良部分を顕在化しておけば、この
不良部分をテスト中に救済できる可能性がある。そこ
で、通常のテスト、例えばドレインストレステストの開
始前に、一度ビット線ストレステストを行うことが望ま
しい。
不良がある場合、その列（カラム）を置き換えられる冗
長回路（カラムリダンダンシ−回路）が搭載されてい
る。従って、事前に不良部分を顕在化しておけば、この
不良部分をテスト中に救済できる可能性がある。そこ
で、通常のテスト、例えばドレインストレステストの開
始前に、一度ビット線ストレステストを行うことが望ま
しい。
【００２４】このようにすれば、ビット線どうしの短絡
不良を起こした箇所（カラム）を、リダンンダンシ−工
程にて救済することができる。もちろんながら、ドレイ
ンストレステストで不良となった部分についても、この
リダンンダンシ−工程にて救済される。このリダンンダ
ンシ−工程の後、さらにもう一度リダンダンシ−カラム
が正常か否か調べるために、ドレインストレステストお
よびビット線ストレステストを行う。
不良を起こした箇所（カラム）を、リダンンダンシ−工
程にて救済することができる。もちろんながら、ドレイ
ンストレステストで不良となった部分についても、この
リダンンダンシ−工程にて救済される。このリダンンダ
ンシ−工程の後、さらにもう一度リダンダンシ−カラム
が正常か否か調べるために、ドレインストレステストお
よびビット線ストレステストを行う。
【００２５】さらに、この発明に係わるテスト方法によ
れば、例えば１か所不良部分がありここで電気的な破壊
が起こると、ビット線どうしが短絡し、ストレス電圧が
低下する。例えば何か所が不良部分があると仮定すれ
ば、最も弱い部分が破壊した後、その他の不良箇所は特
定できない、ということも考えられる。そこで、メモリ
セルアレイを所定のブロック毎に区切り、ブロック毎に
ビット線ストレステストを行う、というようにするよう
にしても良い。ブロックの区切り方は、所定数のカラム
毎、または１本のカラムを複数に分割する、すなわち、
所定数のワ−ド線毎、または所定数のカラム毎と所定数
のワ−ド線毎とを組み合わせる、という方法で良い。
れば、例えば１か所不良部分がありここで電気的な破壊
が起こると、ビット線どうしが短絡し、ストレス電圧が
低下する。例えば何か所が不良部分があると仮定すれ
ば、最も弱い部分が破壊した後、その他の不良箇所は特
定できない、ということも考えられる。そこで、メモリ
セルアレイを所定のブロック毎に区切り、ブロック毎に
ビット線ストレステストを行う、というようにするよう
にしても良い。ブロックの区切り方は、所定数のカラム
毎、または１本のカラムを複数に分割する、すなわち、
所定数のワ−ド線毎、または所定数のカラム毎と所定数
のワ−ド線毎とを組み合わせる、という方法で良い。
【００２６】さらに、上記一実施例では、２種類の電位
をビット線１本おきにそれぞれ印加し、各ビット線に電
気的なストレスが与えられる状態を得たが、この状態が
維持されるならば、電位の種類を３種類、４種類、…、
というように多数に分割しても良い。
をビット線１本おきにそれぞれ印加し、各ビット線に電
気的なストレスが与えられる状態を得たが、この状態が
維持されるならば、電位の種類を３種類、４種類、…、
というように多数に分割しても良い。
【００２７】また、パッケ−ジ封入後、最終段階で不良
が発生していないかをチェックすることも好ましい。こ
のように最終段階においてチェックすることによれば、
アセンブリ工程、およびパッケ−ジ封入工程で付着した
ゴミによる不良チップを排除することができる。
が発生していないかをチェックすることも好ましい。こ
のように最終段階においてチェックすることによれば、
アセンブリ工程、およびパッケ−ジ封入工程で付着した
ゴミによる不良チップを排除することができる。
【００２８】尚、この発明は、上記一実施例に限られる
ものではなく、その要旨を逸脱しない範囲で種々変形が
可能である。例えば上記一実施例では、ＥＰＲＯＭを例
にとりこの発明を説明したが、ＥＥＰＲＯＭ、一括消去
型ＥＥＰＲＯＭ等、他の不揮発性メモリ、並びにビット
線のような高密度の配線を有するダイナミック型メモ
リ、スタティック型メモリ等、他のメモリにおいても適
用できることはいうまでもない。さらに、上記一実施例
では、アルミニウム合金でなるビット線における短絡不
良モ−ドについて説明したが、アルミニウム合金でなく
ともシリサイドのような導電性物質でなる配線層におい
ても上記不良のモ−ドは発生する。従って、シリサイド
のような導電性物質でなる配線層が高密度で存在してい
るような半導体装置においても、この発明を適用するこ
とができる。また、配線層が多層構造となっていても良
い。
ものではなく、その要旨を逸脱しない範囲で種々変形が
可能である。例えば上記一実施例では、ＥＰＲＯＭを例
にとりこの発明を説明したが、ＥＥＰＲＯＭ、一括消去
型ＥＥＰＲＯＭ等、他の不揮発性メモリ、並びにビット
線のような高密度の配線を有するダイナミック型メモ
リ、スタティック型メモリ等、他のメモリにおいても適
用できることはいうまでもない。さらに、上記一実施例
では、アルミニウム合金でなるビット線における短絡不
良モ−ドについて説明したが、アルミニウム合金でなく
ともシリサイドのような導電性物質でなる配線層におい
ても上記不良のモ−ドは発生する。従って、シリサイド
のような導電性物質でなる配線層が高密度で存在してい
るような半導体装置においても、この発明を適用するこ
とができる。また、配線層が多層構造となっていても良
い。
【００２９】
【発明の効果】以上説明したように、この発明によれ
ば、簡単なテストにて、将来、ビット線間に絶縁不良を
起こす要因となる部分を選別し得る機能を有する半導体
装置と、その簡単なテスト方法とを提供できる。
ば、簡単なテストにて、将来、ビット線間に絶縁不良を
起こす要因となる部分を選別し得る機能を有する半導体
装置と、その簡単なテスト方法とを提供できる。
【図１】図１はこの発明の一実施例に係わる半導体装置
のブロック図。
のブロック図。
【図２】図２は図１中の２−２線に沿う断面図。
【図３】図３はこの発明の一実施例に係わる半導体装置
のストレス印加の状態を示す図。
のストレス印加の状態を示す図。
【図４】図４は図３中の主要部を拡大して示した断面
図。
図。
１０…Ｐ型シリコン基板、１２1 、１２2 …Ｎ型ソ−ス
領域、１４…Ｎ型ドレイン領域、１６…ゲ−ト絶縁膜、
１８0 〜１８3 …浮遊ゲ−ト、２０…絶縁膜、２２…層
間絶縁膜、２４0 〜２４7 …コンタクト孔、２６…ゴ
ミ、２８…絶縁膜、３０…リ−ク電流、ＢＬ0 〜ＢＬ7
…ビット線、ＷＬ0 〜ＷＬ7 …ワ−ド線。
領域、１４…Ｎ型ドレイン領域、１６…ゲ−ト絶縁膜、
１８0 〜１８3 …浮遊ゲ−ト、２０…絶縁膜、２２…層
間絶縁膜、２４0 〜２４7 …コンタクト孔、２６…ゴ
ミ、２８…絶縁膜、３０…リ−ク電流、ＢＬ0 〜ＢＬ7
…ビット線、ＷＬ0 〜ＷＬ7 …ワ−ド線。
Claims (6)
- 【請求項１】 互いに並行するビット線群と、 前記ビット線群が正常か否かをテストするテスト手段と
を具備し、 前記テスト手段は、前記ビット線群のうち、ｎ番目（ｎ
は０を含む２の倍数）に該当するビット線に第１の電位
を印加する第１の電位印加手段と、前記ビット線群のう
ち、ｎ＋１番目に該当するビット線に少なくとも前記第
１の電位と異なる第２の電位を印加する第２の電位印加
手段とを有し、前記ｎ番目のビット線に前記第１の電位
および前記ｎ＋１番目のビット線に前記第２の電位を同
時に印加し、かつこの状態を、将来、ビット線間に絶縁
不良を起こす要因となる部分を選別し得る時間保持し、
前記絶縁不良を起こす要因となる部分を予め選別し得る
ように構成されていることを特徴とする半導体装置。 - 【請求項２】 前記第２の電位印加手段は、前記第２の
電位を印加するのに加えて、前記第１の電位を前記ビッ
ト線群のうちｎ＋１番目のビット線に印加する機能をさ
らに有し、 前記テスト手段は、前記ビット線群のうち、前記ｎ番目
に該当するビット線に前記第１の電位および前記ビット
線群のうち、前記ｎ＋１番目に該当するビット線に前記
第２の電位を同時に印加し、かつこの状態を、将来、ビ
ット線間に絶縁不良を起こす要因となる部分を選別し得
る時間保持し、前記絶縁不良を起こす要因となる部分を
予め選別し得る第１のテストモードと、 前記ビット線群に前記第１の電位を一斉に印加し、かつ
この状態を、将来、電荷保持不良を起こす要因となる部
分を含むメモリセルを選別し得る時間保持し、前記電荷
保持不良となる部分を含むメモリセルを予め選別し得る
第２のテストモードとを有すること特徴とする請求項１
に記載の半導体装置。 - 【請求項３】 前記絶縁不良を起こす要因となる部分を
予め選別するテストを、前記ビット線群を含むメモリセ
ルアレイをブロックに区切り、前記ブロック毎に行うこ
とを特徴とする請求項１および２いずれかに記載の半導
体装置。 - 【請求項４】 互いに並行するビット線群を具備する半
導体装置のテスト方法において、 前記ビット線群のうち、ｎ番目（ｎは０を含む２の倍
数）に該当するビット線に第１の電位および前記ビット
線群のうち、ｎ＋１番目に該当するビット線に前記第１
の電位と異なる第２の電位をそれぞれ同時に印加し、か
つこの状態を、将来、ビット線間に絶縁不良を起こす要
因となる部分を選別し得る時間保持し、前記絶縁不良を
起こす要因となる部分を予め選別することを特徴とする
半導体装置のテスト方法。 - 【請求項５】 互いに並行するビット線群を具備する半
導体装置のテスト方法において、 前記ビット線群のうち、ｎ番目（ｎは０を含む２の倍
数）に該当するビット線に第１の電位および前記ビット
線群のうち、ｎ＋１番目に該当するビット線に前記第１
の電位と異なる第２の電位をそれぞれ同時に印加し、か
つこの状態を、将来、ビット線間に絶縁不良を起こす要
因となる部分を選別し得る時間保持し、前記絶縁不良を
起こす要因となる部分を予め選別する第１のテストモー
ドと、 前記ビット線群に前記第１の電位を一斉に印加し、かつ
この状態を、将来、電荷保持不良を起こす要因となる部
分を含むメモリセルを選別し得る時間保持し、前記電荷
保持不良となる部分を含むメモリセルを予め選別する第
２のテストモードとの双方を行うことを特徴とする半導
体装置のテスト方法。 - 【請求項６】 前記絶縁不良を起こす要因となる部分を
予め選別するテストは、パッケージ封入後に行うことを
特徴とする請求項４および５いずれかに記載の半導体装
置のテスト方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4066436A JP2575990B2 (ja) | 1992-03-24 | 1992-03-24 | 半導体装置とそのテスト方法 |
| US08/029,236 US5400344A (en) | 1992-03-24 | 1993-03-10 | Semiconductor device with function of testing insulation defect between bit lines and testing method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4066436A JP2575990B2 (ja) | 1992-03-24 | 1992-03-24 | 半導体装置とそのテスト方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0629364A JPH0629364A (ja) | 1994-02-04 |
| JP2575990B2 true JP2575990B2 (ja) | 1997-01-29 |
Family
ID=13315731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4066436A Expired - Lifetime JP2575990B2 (ja) | 1992-03-24 | 1992-03-24 | 半導体装置とそのテスト方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5400344A (ja) |
| JP (1) | JP2575990B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5889410A (en) * | 1996-05-22 | 1999-03-30 | International Business Machines Corporation | Floating gate interlevel defect monitor and method |
| US5748545A (en) * | 1997-04-03 | 1998-05-05 | Aplus Integrated Circuits, Inc. | Memory device with on-chip manufacturing and memory cell defect detection capability |
| TW403839B (en) * | 1997-09-17 | 2000-09-01 | Nanya Plastics Corp | A quick-check measurement for floating unit confirmation using bit-line coupling pattern |
| US7783299B2 (en) | 1999-01-08 | 2010-08-24 | Trueposition, Inc. | Advanced triggers for location-based service applications in a wireless location system |
| JP3589938B2 (ja) * | 2000-04-26 | 2004-11-17 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の検査装置及び検査方法 |
| US6304504B1 (en) | 2000-08-30 | 2001-10-16 | Micron Technology, Inc. | Methods and systems for alternate bitline stress testing |
| JP2002074992A (ja) | 2000-09-01 | 2002-03-15 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US6262928B1 (en) * | 2000-09-13 | 2001-07-17 | Silicon Access Networks, Inc. | Parallel test circuit and method for wide input/output DRAM |
| US6407953B1 (en) | 2001-02-02 | 2002-06-18 | Matrix Semiconductor, Inc. | Memory array organization and related test method particularly well suited for integrated circuits having write-once memory arrays |
| US6768685B1 (en) | 2001-11-16 | 2004-07-27 | Mtrix Semiconductor, Inc. | Integrated circuit memory array with fast test mode utilizing multiple word line selection and method therefor |
| JP2005347523A (ja) | 2004-06-03 | 2005-12-15 | Nec Electronics Corp | ショート検出用回路及びショート検出方法 |
| US8213957B2 (en) | 2009-04-22 | 2012-07-03 | Trueposition, Inc. | Network autonomous wireless location system |
| KR102424450B1 (ko) | 2016-02-22 | 2022-07-25 | 에스케이하이닉스 주식회사 | 입출력회로 및 이를 이용한 집적회로 |
| JP2024033179A (ja) | 2022-08-30 | 2024-03-13 | エイブリック株式会社 | 半導体記憶装置。 |
| CN116564397B (zh) * | 2023-07-07 | 2023-11-14 | 长鑫存储技术有限公司 | 存储器老化测试方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0101107A2 (en) * | 1982-07-19 | 1984-02-22 | Motorola, Inc. | Method of testing a semiconductor memory array |
| JPS6159744A (ja) * | 1984-08-30 | 1986-03-27 | Nec Corp | 半導体装置 |
| JP2591799B2 (ja) * | 1988-08-12 | 1997-03-19 | 沖電気工業株式会社 | 半導体集積回路の欠陥検出方法及び欠陥検出用回路 |
| JPH0317899A (ja) * | 1989-06-15 | 1991-01-25 | Toshiba Corp | 半導体メモリ |
| JPH0455771A (ja) * | 1990-06-25 | 1992-02-24 | Kawasaki Steel Corp | 半導体素子及びその経時絶縁破壊試験方法 |
| KR960002006B1 (ko) * | 1991-03-12 | 1996-02-09 | 가부시끼가이샤 도시바 | 2개의 기준 레벨을 사용하는 기록 검증 제어기를 갖는 전기적으로 소거 가능하고 프로그램 가능한 불휘발성 메모리 장치 |
-
1992
- 1992-03-24 JP JP4066436A patent/JP2575990B2/ja not_active Expired - Lifetime
-
1993
- 1993-03-10 US US08/029,236 patent/US5400344A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5400344A (en) | 1995-03-21 |
| JPH0629364A (ja) | 1994-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2575990B2 (ja) | 半導体装置とそのテスト方法 | |
| EP0405586B1 (en) | Semiconductor device and method of burning in the same | |
| JP4191355B2 (ja) | 半導体集積回路装置 | |
| US5392245A (en) | Redundancy elements using thin film transistors (TFTs) | |
| US6982920B2 (en) | Flash array implementation with local and global bit lines | |
| EP0058049B1 (en) | Defect-remediable semiconductor integrated circuit memory with spare substitution | |
| US6128241A (en) | Repair circuit of semiconductor memory device using anti-fuse | |
| EP0709853B1 (en) | Circuit structure and method for stress testing of bit lines | |
| EP0503100B1 (en) | Semiconductor memory | |
| CN1218572A (zh) | 具有检测电路的电路装置 | |
| US7229858B2 (en) | Semiconductor wafer and semiconductor device manufacturing method using the same | |
| US7161857B2 (en) | Memory redundancy programming | |
| US6262919B1 (en) | Pin to pin laser signature circuit | |
| US6903437B1 (en) | Semiconductor devices, capacitor antifuses, dynamic random access memories, and cell plate bias connection methods | |
| EP0427260B1 (en) | Non-volatile memory devices | |
| CN1288262A (zh) | 替换动态随机存取存储器中不工作金属线的方法和装置 | |
| US20240282395A1 (en) | Memory device and method of fabricating memory device | |
| US9105361B2 (en) | Fault tolerant control line configuration | |
| JP2916034B2 (ja) | 半導体集積回路、及び半導体集積回路の製造方法 | |
| JP2025142811A (ja) | 記憶装置 | |
| KR100583130B1 (ko) | 불휘발성 강유전체 메모리의 웨이퍼 레벨 번인 테스트 방법 | |
| JPS5925319B2 (ja) | 半導体メモリ装置 | |
| CN120340578A (zh) | 失效芯片的筛选方法 | |
| JPH0917199A (ja) | 半導体記憶装置 | |
| KR20000061082A (ko) | 메모리장치의 리던던시 셀 테스트 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 16 |