Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2576758B2 - Semiconductor element - Google Patents
[go: Go Back, main page]

JP2576758B2 - Semiconductor element - Google Patents

Semiconductor element

Info

Publication number
JP2576758B2
JP2576758B2 JP5075254A JP7525493A JP2576758B2 JP 2576758 B2 JP2576758 B2 JP 2576758B2 JP 5075254 A JP5075254 A JP 5075254A JP 7525493 A JP7525493 A JP 7525493A JP 2576758 B2 JP2576758 B2 JP 2576758B2
Authority
JP
Japan
Prior art keywords
diode
voltage
electrode
collector
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5075254A
Other languages
Japanese (ja)
Other versions
JPH0697467A (en
Inventor
高雄 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5075254A priority Critical patent/JP2576758B2/en
Publication of JPH0697467A publication Critical patent/JPH0697467A/en
Application granted granted Critical
Publication of JP2576758B2 publication Critical patent/JP2576758B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、プレーナ型ダイオード
に関し、特に、ICの入出力信号の静電保護用ダイオー
ドとして使用できるダイオードに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a planar type diode, and more particularly to a diode which can be used as a diode for protecting an input / output signal of an IC.

【0002】[0002]

【従来の技術】従来のダイオードの一例を図10の断面図
に示す。図10(a)及び図10(b)のようにN型半導体
基板20a、20bの表面に設けた酸化膜に選択的に窓をあ
け、この窓を通してP型不純物を導入してガードリング
としてP型領域22a、22bを形成する。また、N型半導
体基板20a、20bに改めて酸化膜を形成した後、図10
(a)に示すように、P型領域22aで囲まれる領域に高
濃度のP型不純物を導入して所要の降伏電圧のP+ 領域
23を形成する。または、図10(b)に示すように、所要
の降伏電圧になる高濃度のP型不純物を含んだ多結晶半
導体(P+ 領域)24を形成する。そして、アノード電極
25a、25bとカソード電極26a、26bを形成する。この
ように構成されるダイオードは、アノード電極25a、25
bとカソード電極26a、26bをリード等を介して外部回
路に接続しかつ所要の封止が行われる。
2. Description of the Related Art An example of a conventional diode is shown in a sectional view of FIG. As shown in FIGS. 10 (a) and 10 (b), windows are selectively formed in the oxide films provided on the surfaces of the N-type semiconductor substrates 20a and 20b, and P-type impurities are introduced through these windows to form P-type guard rings. Forming mold regions 22a and 22b are formed. After forming an oxide film on the N-type semiconductor substrates 20a and 20b again, FIG.
As shown in (a), a high concentration P-type impurity is introduced into a region surrounded by a P-type region 22a to form a P + region having a required breakdown voltage.
Form 23. Alternatively, as shown in FIG. 10B, a polycrystalline semiconductor (P + region) 24 containing a high concentration of a P-type impurity to a required breakdown voltage is formed. And the anode electrode
25a and 25b and cathode electrodes 26a and 26b are formed. The diode configured as described above includes anode electrodes 25a and 25a.
b and the cathode electrodes 26a and 26b are connected to an external circuit via leads or the like, and required sealing is performed.

【0003】ICの入出力信号端子の静電気保護用ダイ
オードを作成する場合、次のような電気的特性が要求さ
れる。 (1) 静電気でICが破壊されないように、ダイオードの
降伏電圧がICの耐圧より低い。 (2) 入出力信号波形を乱さないため、ダイオードの端子
間容量が小さく、ダイオードの降伏電圧が入出力信号電
圧より高い。 (3) 消費電力を小さくするため、入出力信号電圧でのダ
イオードの漏れ電流を小さくする。
[0003] When an electrostatic protection diode for an input / output signal terminal of an IC is manufactured, the following electrical characteristics are required. (1) The breakdown voltage of the diode is lower than the breakdown voltage of the IC so that the IC is not destroyed by static electricity. (2) Since the input / output signal waveform is not disturbed, the capacitance between the terminals of the diode is small, and the breakdown voltage of the diode is higher than the input / output signal voltage. (3) To reduce power consumption, reduce diode leakage current at input / output signal voltages.

【0004】ダイオードの降伏電圧が5V以下の場合、
図10に示すダイオードにおいては、ツェナー降伏が支配
的になり、漏れ電流が大きくなり、また動作抵抗が大き
い。例えば、3V信号系ICの静電気保護用ダイオード
を従来構造で作製しようとした場合、降伏電圧が4Vの
ダイオードを作製すると、3Vの時の漏れ電流が数mA
程度になる。そのため、入出力信号の電圧が5Vより小
さいICの静電気保護用ダイオードは、漏れ電流の問題
があって、従来構造で作製できないという欠点があっ
た。
When the breakdown voltage of a diode is 5 V or less,
In the diode shown in FIG. 10, the Zener breakdown becomes dominant, the leakage current increases, and the operating resistance increases. For example, when an electrostatic protection diode of a 3V signal IC is to be manufactured with a conventional structure, when a diode having a breakdown voltage of 4V is manufactured, a leakage current at 3V is several mA.
About. Therefore, an electrostatic protection diode of an IC having an input / output signal voltage of less than 5 V has a problem that it cannot be manufactured with a conventional structure due to a problem of leakage current.

【0005】または、図11に示すようなダイオードが知
られている。N型半導体基板27上のシリコン酸化膜28に
フォトレジストで窓をあけ、P型不純物を拡散し、P型
領域29を形成する。同様にして、N型不純物を拡散し、
N型領域30を形成する。そして、N型領域30側とN型半
導体基板27側とに電極31、32を蒸着し、ペレットを作製
する。
[0005] Alternatively, a diode as shown in FIG. 11 is known. A window is opened in the silicon oxide film 28 on the N-type semiconductor substrate 27 with a photoresist, and a P-type impurity is diffused to form a P-type region 29. Similarly, diffuse N-type impurities,
An N-type region 30 is formed. Then, electrodes 31 and 32 are deposited on the N-type region 30 side and the N-type semiconductor substrate 27 side to produce a pellet.

【0006】図11に示すようなペレット構造の従来技術
の定電圧ダイオードの耐圧は、パンチスルー耐圧で決ま
るために図10の構造に比べて動作抵抗が小さくなるが、
耐圧コントロールが難しく、ウェーハ面内の耐圧バラツ
キが大きくなるという量産上の問題点があった。
[0006] breakdown voltage of the constant voltage diode of the prior art pellet structure as shown in FIG. 11, although the operation resistance is reduced as compared with the structure of FIG. 10 in order determined by the punch-through breakdown voltage,
There is a problem in mass production that it is difficult to control the breakdown voltage and the variation in the breakdown voltage in the wafer surface increases.

【0007】[0007]

【発明が解決しようとする課題】本発明は、上記した従
来技術の問題を解決して、動作抵抗が小さなダイオード
を提供せんとするものである。更に、本発明は、漏れ電
流が小さく、静電気耐量の高い静電気保護用のダイオー
ドを提供せんとするものである。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems of the prior art and to provide a diode having a small operating resistance. It is another object of the present invention to provide an electrostatic protection diode having a small leakage current and a high electrostatic capacity.

【0008】[0008]

【課題を解決するための手段】本発明によるならば、
発明による半導体素子は、耐圧を決定する絶縁ゲート型
電界効果トランジスタ部(以下、MOSトランジスタ部
と称す)とドレイン電流を増幅するバイポーラトランジ
スタ部を有している。
According to the present invention, a semiconductor device according to the present invention includes an insulated gate field effect transistor (hereinafter referred to as a MOS transistor) for determining a breakdown voltage and a bipolar transistor for amplifying a drain current. Part.

【0009】具体的に述べるならば、本発明の第1の特
徴による半導体素子は、半導体基板の一主表面側にソー
スおよびドレインを有するPチャネル型のMOSトラン
ジスタ部と、コレクタ、エミッタおよびベースを有する
NPN型のバイポーラトランジスタ部とを有し、ソース
とコレクタとを接続し、かつ絶縁ゲート型電界効果トラ
ンジスタ部のゲートとドレインとベースとを接続して、
コレクタとエミッタ間の特性を定電圧ダイオードとして
利用することを特徴とする。
More specifically, the semiconductor device according to the first aspect of the present invention comprises a P-channel MOS transistor having a source and a drain on one main surface side of a semiconductor substrate, a collector, an emitter and a base. Having an NPN-type bipolar transistor portion, connecting the source and the collector, and connecting the gate, the drain, and the base of the insulated gate field-effect transistor portion,
The characteristics between the collector and the emitter are utilized as a constant voltage diode.

【0010】具体的に述べるならば、本発明の第2の特
徴による半導体素子は、半導体基板の一主表面側にソー
スおよびドレインを有するNチャネル型のMOSトラン
ジスタ部と、コレクタ、エミッタおよびベースを有する
PNP型のバイポーラトランジスタ部とを有し、ソース
とコレクタとを接続し、かつ絶縁ゲート型電界効果トラ
ンジスタ部のゲートとドレインとベースとを接続して、
コレクタとエミッタ間の特性を定電圧ダイオードとして
利用することを特徴とする。
More specifically, a semiconductor device according to a second aspect of the present invention comprises an N-channel MOS transistor portion having a source and a drain on one main surface side of a semiconductor substrate, a collector, an emitter and a base. Having a PNP-type bipolar transistor portion, connecting the source and the collector, and connecting the gate, the drain, and the base of the insulated gate field-effect transistor portion,
The characteristics between the collector and the emitter are utilized as a constant voltage diode.

【0011】[0011]

【実施例】本発明の実施例及び参考例を、図面を参照し
て説明する。図1は本発明の第1の参考例の定電圧ダイ
オードを示す、ペレット縦断面図(a)および等価回路
図(b)である。尚、図1の(a)、(b)において、
白丸内の、C、BおよびEはそれぞれバイポーラトラン
ジスタ部のコレクタ、ベースおよびエミッタを示し、
S、DおよびGはそれぞれMOSトランジスタ部のソー
ス、ドレインおよびゲートを示している。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments and reference examples of the present invention will be described with reference to the drawings. FIG. 1 shows a vertical sectional view (a) of a pellet and an equivalent circuit diagram (b) showing a constant voltage diode according to a first reference example of the present invention. Incidentally, in FIGS. 1A and 1B,
C, B and E in the white circle indicate the collector, base and emitter of the bipolar transistor, respectively.
S, D and G indicate the source, drain and gate of the MOS transistor section, respectively.

【0012】図1の(a)に示すように、N型半導体基
板1上の酸化膜にフォトレジストで窓をあけ、P型不純
物を拡散し、P型領域3、4を形成する。P型領域3は
バイポーラトランジスタ部のベースBおよびMOSトラ
ンジスタ部のドレインDとなり、P型領域4はMOSト
ランジスタ部のソースSとなる。同様にN+ 型領域5、
6を形成する。N+ 型領域5はバイポーラトランジスタ
部のエミッタEとなり、N+ 型領域6はバイポーラトラ
ンジスタ部のコレクタCに接続するコレクタ取出し部と
なる。そしてこれら領域の形成に用いた酸化膜を除去
し、新たにゲート酸化膜となる酸化膜2を形成する。
As shown in FIG. 1A, a window is opened in the oxide film on the N-type semiconductor substrate 1 with a photoresist, and P-type impurities are diffused to form P-type regions 3 and 4. The P-type region 3 becomes the base B of the bipolar transistor portion and the drain D of the MOS transistor portion, and the P-type region 4 becomes the source S of the MOS transistor portion. Similarly, the N + type region 5,
6 is formed. The N + type region 5 becomes the emitter E of the bipolar transistor portion, and the N + type region 6 becomes the collector extraction portion connected to the collector C of the bipolar transistor portion. Then, the oxide film used for forming these regions is removed, and an oxide film 2 serving as a gate oxide film is newly formed.

【0013】次にMOSトランジスタ部のゲートG直下
チャンネル領域に不純物をイオンを注入し、MOSト
ランジスタ部のターンオン電圧VT をコントロールし、
電極7、8、9を蒸着し、ペレットを作製する。電極7
はバイポーラトランジスタのエミッタEの電極およびM
OSトランジスタ部のゲート電極であり、電極8はバイ
ポーラトランジスタ部のコレクタCおよびMOSトラン
ジスタ部のソースSの共通電極であり、電極9は基板電
極である。
Next, immediately below the gate G of the MOS transistor portion
Of an impurity ions are implanted into the channel region, controls the turn-on voltage V T of the MOS transistor portion,
Electrodes 7, 8, and 9 are deposited to form a pellet. Electrode 7
Are the electrode of the emitter E of the bipolar transistor and M
The electrode 8 is a common electrode of the collector C of the bipolar transistor portion and the source S of the MOS transistor portion, and the electrode 9 is a substrate electrode.

【0014】次に図1の(b)を参照して第1の参考例
の動作を説明する。電極7に負、電極9に正の電圧を印
加し、電圧がVT を越えるとドレイン電流が流れ、バイ
ポーラトランジスタ部のベースに電流が注入され、バイ
ポーラトランジスタ部がオンする。バイポーラトランジ
スタ部は電流増幅するので動作抵抗が小さくなる。
Next, the operation of the first embodiment will be described with reference to FIG. Negative electrode 7, a positive voltage is applied to the electrode 9, the drain current flows when the voltage exceeds V T, current is injected into the base of the bipolar transistor part, the bipolar transistor portion is turned on. Since the bipolar transistor section amplifies the current, the operating resistance is reduced.

【0015】耐圧1Vの定電圧ダイオードを作製して次
の表1のような結果が得られた。
A constant voltage diode having a withstand voltage of 1 V was manufactured, and the results shown in the following Table 1 were obtained.

【0016】[0016]

【表1】相対比較(従来構造の値を 100とした時の値) [Table 1] Relative comparison (value when the value of conventional structure is set to 100)

【0017】図11の従来構造に比べて、動作抵抗及びウ
ェーハ面内の耐圧バラツキが1/3〜1/4程度になっ
ている。耐圧5V以下の従来構造(図10)の定電圧ダイ
オードの動作抵抗は、耐圧が小さくなるほど大きくな
る。そのため、本発明の第1の参考例を低耐圧の定電圧
ダイオードに適用すると、動作抵抗の改善効果が大きく
なる。
As compared with the conventional structure shown in FIG. 11, the operating resistance and the breakdown voltage within the wafer surface are about 1/3 to 1/4. The operating resistance of the constant voltage diode of the conventional structure (FIG. 10) having a withstand voltage of 5 V or less increases as the withstand voltage decreases. Therefore, when the first reference example of the present invention is applied to a low voltage constant voltage diode, the effect of improving the operating resistance is increased.

【0018】図2は本発明の第1の実施例の定電圧ダイ
オードを示す、ペレット縦断面図(a)および等価回路
図(b)である。尚、図1と同様に図2の(a)、
(b)において、白丸内の、C、BおよびEはそれぞれ
バイポーラトランジスタ部のコレクタ、ベースおよびエ
ミッタを示し、S、DおよびGはそれぞれMOSトラン
ジスタ部のソース、ドレインおよびゲートを示してい
る。
FIG. 2 is a vertical sectional view (a) of a pellet and an equivalent circuit diagram (b) showing a constant voltage diode according to a first embodiment of the present invention. In addition, like FIG. 1, (a) of FIG.
In (b), C, B and E in the white circle indicate the collector, base and emitter of the bipolar transistor, respectively, and S, D and G indicate the source, drain and gate of the MOS transistor, respectively.

【0019】図2の(a)に示すように、N型半導体基
板10上の酸化膜にフォトレジストで窓をあけ、P型不純
物を拡散し、P型領域11、12を形成する。同様にしてN
+ 型領域13、14を形成する。そしてこれら領域に用いた
酸化膜を選択的に除去し、新たにゲート酸化膜を含む酸
化膜15、16を形成する。MOSトランジスタ部のゲート
直下のチャンネル領域に不純物をイオン注入し、ター
ンオン電圧VT をコントロールする。電極17、18、19、
20を蒸着し、ペレットを作製する。
As shown in FIG. 2A, a window is opened in the oxide film on the N-type semiconductor substrate 10 with a photoresist, and P-type impurities are diffused to form P-type regions 11 and 12. Similarly, N
+ -Type regions 13 and 14 are formed. Then, the oxide films used in these regions are selectively removed to newly form oxide films 15 and 16 including a gate oxide film. The impurity ions are implanted into the channel region directly below the gate G of the MOS transistor portion, controls the turn-on voltage V T. Electrodes 17, 18, 19,
20 is deposited to produce a pellet.

【0020】ここでP型領域11はバイポーラトランジス
タ部のベースおよびMOSトランジスタ部のドレイン
Dであり、P型領域12はMOSトランジスタ部のソース
S、N+ 型領域14はバイポーラトランジスタ部のコレク
タCの取り出し部、N+ 領域13はバイポーラトランジス
タ部のエミッタEである。又、電極18はバイポーラトラ
ンジスタ部のベース電極およびMOSトランジスタ部の
ゲート電極であり、電極19はバイポーラトランジスタ部
のエミッタ電極であり、電極17はバイポーラトランジス
タ部のコレクタ電極およびMOSトランジスタ部ソース
S電極であり、電極20は基板電極である。
Here, the P-type region 11 is the base B of the bipolar transistor portion and the drain D of the MOS transistor portion, the P-type region 12 is the source S of the MOS transistor portion, and the N + type region 14 is the collector C of the bipolar transistor portion. And the N + region 13 is the emitter E of the bipolar transistor portion. An electrode 18 is a base electrode of the bipolar transistor portion and a gate electrode of the MOS transistor portion, an electrode 19 is an emitter electrode of the bipolar transistor portion, and an electrode 17 is a collector electrode of the bipolar transistor portion and a source S electrode of the MOS transistor portion. Yes, electrode 20 is a substrate electrode.

【0021】次に図2の(b)を参照して、本発明の第
1の実施例の動作を説明する。電極19に負、電極20に正
の電圧を印加し、電圧がVT +VBE(ベース・エミッタ
間の順方向電圧)を越えるとドレイン電流が流れ、バイ
ポーラトランジスタ部のベースに電流が注入され、バイ
ポーラトランジスタ部がオンする。バイポーラトランジ
スタ部は電流増幅するので動作抵抗が小さくなる。ペレ
ットの耐圧はVT +VBEとなる。VT は約2mV/℃の
温度係数を持ち、VBEは約−2mV/℃の温度係数を持
つため、ペレット耐圧の温度係数は非常に小さくなる。
耐圧5V以下の従来構造(図10)の定電圧ダイオードの
動作抵抗は、耐圧が小さくなるほど大きくなる。そのた
め、本発明を低耐圧の定電圧ダイオードに適用すると、
動作抵抗の改善効果が大きくなる。
Next, the operation of the first embodiment of the present invention will be described with reference to FIG. A negative voltage is applied to the electrode 19 and a positive voltage is applied to the electrode 20. When the voltage exceeds VT + VBE (forward voltage between the base and the emitter), a drain current flows, and a current is injected into the base of the bipolar transistor portion. The bipolar transistor turns on. Since the bipolar transistor section amplifies the current, the operating resistance is reduced. The breakdown voltage of the pellet becomes V T + V BE. Since V T has a temperature coefficient of about 2 mV / ° C. and V BE has a temperature coefficient of about −2 mV / ° C., the temperature coefficient of the withstand voltage of the pellet becomes very small.
The operating resistance of a constant voltage diode having a conventional structure ( FIG. 10 ) having a withstand voltage of 5 V or less increases as the withstand voltage decreases. Therefore, when the present invention is applied to a low voltage constant voltage diode,
The effect of improving the operating resistance increases.

【0022】上記した第1の参考例の半導体素子は、図
3(a)に点線で示すように、寄生サイリスタ100 が存
在し、ある電流値を越えるとサイリスタアクション(負
性抵抗)が起きる。これは、本発明の第1の実施例の半
導体素子も同様である。すなわち、図3(a)に示すよ
うに、動作時、ソースには、ほとんど電流が流れないた
め、点Bと裏面電極は、ほぼ同電位であるが、点Aは、
N型半導体基板の電圧降下のため、裏面電極より電位が
下がる。そのため、ある程度電流を流していくと、 (点Aの電位)<(点Bの電位)+(点AのN型領域と点BのP型領域と から形成されるPN接合の拡散電位) となり、サイリスタの特性を示す図3(c)に示すよう
に、寄生サイリスタがオンしてしまう。
The semiconductor element of the first embodiment has a parasitic thyristor 100 as shown by a dotted line in FIG. 3A, and a thyristor action (negative resistance) occurs when a certain current value is exceeded. This is the same for the semiconductor device of the first embodiment of the present invention . That is, as shown in FIG. 3A, during operation, almost no current flows to the source, so that point B and the back electrode have substantially the same potential, but point A is
Due to the voltage drop of the N-type semiconductor substrate, the potential drops below the back electrode. Therefore, when a current is applied to some extent, (potential at point A) <(potential at point B) + (diffusion potential of the PN junction formed by the N-type region at point A and the P-type region at point B ) As shown in FIG. 3C showing the characteristics of the thyristor, the parasitic thyristor turns on.

【0023】ここで、寄生サイリスタを説明する。サイ
リスタは、図12(a)に示すようにPNPN接合から構
成されており、見方を代えると、図12(b)に示すよう
にNPNトランジスタとPNPトランジスタを有してい
る。図12(b)に示す2つのトランジスタからなる回路
の等価回路を示すと図12(c)に示すようになる。 図12
(c)に示す等価回路を参照して、サイリスタの動作を
説明する。 ゲートからカソードに向けて電流I B1 を流す
と、I B1 を電流増幅したコレクタ電流I C1 (=I B1 ×h
FE1 )(ここで、h FE1 は、NPNトランジスタの電流
増幅率)がNPNトランジスタに流れる。このコレクタ
電流I C1 は、PNPトランジスタのベース電流I B2 と同
じであるので、I B2 を電流増幅したコレクタ電流I
C2 (=I B2 ×h FE2 =I B1 ×h FE1 ×h FE2 )(ここ
で、h FE2 は、PNPトランジスタの電流増幅率)がP
NPトランジスタに流れる。 このコレクタ電流I C2 は、
NPNトランジスタのベース電流I B1 となるので、ベー
ス電流I B1 は、初期に流した電流よりも大きくなる。ト
ランジスタの電流増幅率が『1』に下がる電流値になる
まで、この動作(NPNトランジスタとPNPトランジ
スタとが交互に電流増幅を行う)が繰り返され、負性抵
抗(サイリスタアクション)が表れる。 従って、2つの
トランジスタが動作しないと、サイリスタアクションは
起きない。
[0023]Here, the parasitic thyristor will be described. Rhinoceros
The lister is composed of a PNPN junction as shown in FIG.
When viewed from a different point of view, as shown in FIG.
Has an NPN transistor and a PNP transistor
You. Circuit composed of two transistors shown in FIG.
FIG. 12 (c) shows the equivalent circuit of FIG. FIG.
Referring to the equivalent circuit shown in (c), the operation of the thyristor
explain. Current I from the gate to the cathode B1 Shed
And I B1 Collector current I C1 (= I B1 × h
FE1 ) (Where h FE1 Is the current of the NPN transistor
Amplification factor) flows through the NPN transistor. This collector
Current I C1 Is the base current I of the PNP transistor B2 Same as
I B2 Collector current I
C2 (= I B2 × h FE2 = I B1 × h FE1 × h FE2 )(here
And h FE2 Is the current amplification factor of the PNP transistor)
It flows to the NP transistor. This collector current I C2 Is
Base current I of NPN transistor B1 So
Current I B1 Is larger than the current initially passed. G
The current gain of the transistor becomes a current value that drops to "1"
Until this operation (NPN transistor and PNP transistor)
The current amplification is alternately performed by the
Anti (thyristor action) appears. Therefore, two
If the transistor does not work, the thyristor action is
Does not wake up.

【0024】図3(a)に、寄生サイリスタを構成する
前述の等価回路の2つのトランジスタを示すと共に、等
価回路を図3(b)に示す。 図3(a)において、四角
で囲んだC、B、Eが、PNPトランジスタのコレク
タ、ベース、エミッタを示し、白丸で囲んだC、B、E
が、NPNトランジスタのコレクタ、ベース、エミッタ
を示している。 PNPトランジスタのベース(四角で囲
んだB)とエミッタ(四角で囲んだE)は、基板抵抗を
介して電極9に接続されている。そのため、NPNトラ
ンジスタのコレクタ電流が流れると、基板抵抗の電圧降
下が発生して、PNPトランジスタのエミッタ(四角で
囲んだE)とベース(四角で囲んだB)が、順方向にバ
イアスされる。この電圧降下が、PNPトランジスタの
エミッタ(四角で囲んだE)とベース(四角で囲んだ
B)の順方向電圧(拡散電位)を越えると、PNPトラ
ンジスタにベース電流が流れ、PNPトランジスタが動
作して、サイリスタアクションが起きる。
FIG . 3A shows a parasitic thyristor.
The two transistors of the above equivalent circuit are shown, and so on.
The value circuit is shown in FIG. In FIG. 3A, a square
C, B, and E surrounded by PNP transistor collector
C, B, and E, which are shown by white circles,
Are the collector, base and emitter of the NPN transistor
Is shown. PNP transistor base (enclosed in a square
B) and the emitter (E in a box)
It is connected to the electrode 9 via. Therefore, NPN
When the collector current of the transistor flows, the voltage drop of the substrate resistance
The bottom occurs and the emitter of the PNP transistor (square
Encircled E) and the base (B enclosed in a square)
It is iased. This voltage drop causes the PNP transistor
Emitter (boxed E) and base (boxed)
When the voltage exceeds the forward voltage (diffusion potential) of B), the PNP
The base current flows through the transistor and the PNP transistor operates.
Make, thyristor action occurs.

【0025】このサイリスタアクションが起きる電流値
は、次の式で与えられる。 Ithyrister ≒(Vd×Ap)/〔ρ×(tp−dp)〕 但しIthyrister :サイリスタアクションが起きる電流
値 Vd:PN接合の拡散電圧(半導体基板がSiの場合の一般
的な値約0.6V) Ap:ペレットの面積 ρ :半導体基板の抵抗率 tp:ペレットの厚さ dp:P型領域の深さ
The current value at which this thyristor action occurs is given by the following equation. I thyrister ≒ (V d × A p) / [ρ × (t p -d p)] where I thyrister: current thyristor action occurs V d: if the diffusion voltage of the PN junction (semiconductor substrate is Si General
Specific value of about 0.6V) A p: area pellets [rho: resistivity of the semiconductor substrate t p: pellet thickness d p: depth of the P-type region

【0026】この半導体素子を定電圧ダイオードとして
利用する場合、サイリスタアクションが起きる電流値が
半導体素子の使用電流領域内にあると、半導体素子が使
われている回路の誤動作等につながり、問題となる。こ
のような場合は、図1及び図2のN型半導体基板の代わ
りに、図4及び図5に示すように、低抵抗率のN+ 型半
導体基板上1Aに前記N型半導体基板1と同じ抵抗率の
N型領域層1Bをエピタキシャル成長等で形成したもの
を使用することで、問題が解消できる。
When this semiconductor element is used as a constant voltage diode, if a current value at which a thyristor action occurs is within the operating current range of the semiconductor element, a malfunction or the like of a circuit in which the semiconductor element is used becomes a problem. . In such a case, instead of the N-type semiconductor substrate of FIGS. 1 and 2, as shown in FIGS. 4 and 5, the same as the N-type semiconductor substrate 1 to the low-resistivity N + type semiconductor substrate 1A The problem can be solved by using an N-type region layer 1B having a resistivity formed by epitaxial growth or the like.

【0027】なお、図4及び図5は、図1の参考例及び
図2の実施例のそれぞれの変形例であり、対応する部分
には同一の参照番号を付して、説明を省略する。但し、
次の式を満足するようにする。 Vd >(IMAX /Ap)×〔(ρN・tN) −(ρn・tp)
+(ρn・tn) 〕 但し、IMAX :半導体素子の最大使用電流値 ρN :N+ 型半導体基板の抵抗率 tN :N+ 型半導体基板の厚さ ρn:N型領域層の抵抗率 tp:P型領域の深さ tn:N型領域層の厚さ
FIGS. 4 and 5 are modifications of the embodiment of FIG. 1 and the embodiment of FIG. 2. Corresponding portions are allotted with the same reference numerals, and description thereof is not repeated. However,
Satisfy the following equation. V d > (I MAX / A p ) × [(ρ N · t N ) − (ρ n · t p )
+ (Ρ n · t n )] where I MAX : maximum operating current value of the semiconductor element ρ N : resistivity of the N + type semiconductor substrate t N : thickness of the N + type semiconductor substrate ρ n : N type region layer Tp : depth of P-type region tn : thickness of N-type region layer

【0028】図1及び図2の構造で、ペレットサイズ0.
40mm□、ペレット厚さ 230μm、N型半導体基板の抵抗
率5Ωcm、P型領域の深さ4μmの場合、8mA付近
で、サイリスタアクションが起きる。しかし、図4及び
図5の構造で、ペレットサイズ0.40mm□、N型領域層厚
さ7μm、N+ 型半導体基板の厚さ 223μm、N型領域
層の抵抗率5Ωcm、N+ 型半導体基板の抵抗率8mΩc
m、P型領域の深さ4μmの場合、 600mA付近でサイ
リスタアクションが起きる。このようにサイリスタアク
ションが起きる電流値を大きくすることができる。
In the structure of FIG. 1 and FIG.
In the case of 40 mm square, the pellet thickness of 230 μm, the resistivity of the N-type semiconductor substrate of 5 Ωcm, and the depth of the P-type region of 4 μm, a thyristor action occurs around 8 mA. However, in the structure of FIGS. 4 and 5, the pellet size is 0.40 mm square, the thickness of the N type region layer is 7 μm, the thickness of the N + type semiconductor substrate is 223 μm, the resistivity of the N type region layer is 5 Ωcm, and the size of the N + type semiconductor substrate is Resistivity 8mΩc
When the depth of the m and P-type regions is 4 μm, a thyristor action occurs at around 600 mA. Thus, the current value at which the thyristor action occurs can be increased.

【0029】上記したサイリスタを積極的に利用するこ
とも考えられる。図6(a)は、そのような第2の特徴
によるダイオードである。同図のN型半導体基板1の表
面に酸化膜を設け、選択的に窓をあけ、この窓を通して
P型不純物を導入してP型領域3、4を形成する。同様
にして、N型不純物を導入してN+ 領域5、6を形成す
る。
It is conceivable to positively use the thyristor described above. FIG. 6A shows a diode according to such a second characteristic. An oxide film is provided on the surface of the N-type semiconductor substrate 1 shown in FIG. 1, a window is selectively opened, and P-type impurities are introduced through the window to form P-type regions 3 and 4. Similarly, N + regions 5 and 6 are formed by introducing N-type impurities.

【0030】酸化膜を選択的に除去及び形成し、ゲート
酸化膜2を形成する。MOSトランジスタ部のゲート
下のチャネル領域に不純物を注入し、ターンオン電圧V
T をコントロールする。電極7、電極8、電極9を蒸着
し、ペレットを作製する。かくして、P型領域4とN型
半導体基板1とP型領域3とN+ 型領域5とにより、サ
イリスタが形成される。このペレットの等価回路を図6
(b)に示す。電極9に正、電極7に負の電圧を印加
し、電圧がVT を越えると、図7(a)のようにドレイ
ン電流が流れ、バイポーラトランジスタ部のベースとサ
イリスタ部のゲートに電流が注入され、バイポーラトラ
ンジスタ部がオンする。そのため、電圧がVT を越える
と急激に電流が流れはじめる。逆に、電圧がVT を越え
ていない時、電流はほとんど流れない。すなわち、漏れ
電流が小さい。ここで、図7(a)において、P型領域
3とP型領域4とが繋がって描かれている。これは、電
圧がV T を越えてMOSFETが動作している状態を表
している。酸化膜2と点Bとの間のP型領域は、MOS
部のチャネル〔反転層〕を表している。従って、電圧が
T を越えていないときには、P型領域3とP型領域4
とは繋がっていない。
An oxide film is selectively removed and formed, and a gate oxide film 2 is formed. MOS transistor gate direct
An impurity is implanted into the lower channel region , and the turn-on voltage V
Control T. The electrode 7, the electrode 8, and the electrode 9 are deposited to form a pellet. Thus, a thyristor is formed by the P-type region 4, the N-type semiconductor substrate 1, the P-type region 3, and the N + -type region 5. Fig. 6 shows an equivalent circuit of this pellet.
(B). Positive to the electrode 9, a negative voltage is applied to the electrode 7, when the voltage exceeds V T, 7 the drain current flows as (a), current is injected into the gate of the base and the thyristor portion of the bipolar transistor part As a result, the bipolar transistor section turns on. Therefore, the current rapidly when the voltage exceeds V T begins to flow. Conversely, when the voltage does not exceed the V T, almost no current flows. That is, the leakage current is small. Here, in FIG.
3 and the P-type region 4 are connected to each other. This is
Display the state where the MOSFET is operating pressure beyond the V T
doing. The P-type region between oxide film 2 and point B is
Represents the channel [inversion layer] of the section. Therefore, the voltage
When not exceed V T is, P-type region 3 and the P-type region 4
Is not connected.

【0031】図7(a)において、コレクタ電流I2
小さいとき、点Aと点Bは、同電位であるため、サイリ
スタはオンしない。コレクタ電流I2 が大きくなると、
電圧降下分だけ点Bの電位が下がり、サイリスタがオン
する。電圧−電流特性は、図8(b)のようになり、漏
れ電流が小さい。
[0031] In FIG. 7 (a), when the collector current I 2 is small, points A and B are the same potential, the thyristor is not turned on. The collector current I 2 increases,
The potential at point B drops by the voltage drop, and the thyristor turns on. The voltage-current characteristics are as shown in FIG. 8B, and the leakage current is small.

【0032】静電気の等価回路を図8に示す。静電気の
電圧は、ダイオードの耐圧と比べて十分高いため、静電
気でダイオードに流れる電流i(t) は、ダイオードの耐
圧にあまり影響されない。 i(t) =〔(コンデンサCの電圧)−(ダイオードの耐圧)〕/(抵抗R) よって、静電気によるダイオードの消費電力は、(ダイ
オードの耐圧)×i(t)となり、ダイオードの耐圧が低
いほど、消費電力が小さい。i(t) は、図8(b)のよ
うになっているため、サイリスタアクションを起こす電
流値が低いほど、ダイオードの消費電力は小さくなる。
そのため、静電気耐量は、サイリスタアクションを起こ
す電流値が低いほど高くなる。
FIG. 8 shows an equivalent circuit of static electricity. Since the voltage of the static electricity is sufficiently higher than the withstand voltage of the diode, the current i (t) flowing through the diode due to the static electricity is hardly affected by the withstand voltage of the diode. i (t) = [(voltage of capacitor C) − (withstand voltage of diode)] / (resistance R) Therefore, the power consumption of the diode due to static electricity becomes ( withstand voltage of diode) × i (t) . The lower the power, the lower the power consumption. Since i (t) is as shown in FIG. 8B, the power consumption of the diode decreases as the current value causing the thyristor action decreases.
For this reason, the electrostatic withstand capability increases as the current value causing the thyristor action decreases.

【0033】サイリスタアクションを起こす電流値を下
げるため、図6(a)のバイポーラトランジスタ部(半
導体基板表面部)の直流電流増幅率を上げて、基板表面
に電流を集中させ、N型半導体基板1の抵抗値を大きく
して、図7(a)のB点の電圧降下を大きくする必要が
ある。低端子間容量、高静電気耐量にするため、ゲート
酸化膜をなるべく厚くする。図6(a)のように、M
OSトランジスタ部をリング状に形成した場合、端子間
容量をおさえるためにアノード電極7ゲート電極部分
を部分的に形成してもよい。
In order to reduce the current value causing the thyristor action, the DC current amplification factor of the bipolar transistor portion (the surface portion of the semiconductor substrate) shown in FIG. by increasing the resistance value, it is necessary to increase the voltage drop at the point B in FIG. 7 (a). The gate oxide film 2 is made as thick as possible in order to obtain a low inter-terminal capacitance and a high electrostatic capacity. As shown in FIG.
When the OS transistor portion is formed in a ring shape, the gate electrode portion of the anode electrode 7 may be partially formed in order to suppress the inter-terminal capacitance.

【0034】入出力信号の電圧が5Vより小さいICの
静電気保護用ダイオードを作製する場合、N型半導体基
板1の抵抗値が5Ωcm程度以上、ゲート酸化膜が1200
Å程度以上にすると、静電気耐量が良くなる。また、接
合面積及びゲート電極サイズを調整し、端子間容量が10
pF以下程度にすると、実用レベルの入出力信号に対し
て、信号波形を乱さない。このように作製したダイオー
ドの漏れ電流は、数nA程度以下になる。本構造は、漏
れ電流の小さいMOSトランジスタで耐圧を決定し、静
電気耐量の低いMOSトランジスタをサイリスタで保護
するような構造となっている。
In the case of manufacturing an electrostatic protection diode for an IC in which the voltage of an input / output signal is smaller than 5 V, the resistance of the N-type semiconductor substrate 1 is about 5 Ωcm or more and the gate oxide film 2 is
When the thickness is about Å or more, the resistance to static electricity is improved. Also, adjust the junction area and gate electrode size so that
When it is less than pF, the signal waveform is not disturbed with respect to the input / output signal of a practical level. The leakage current of the diode manufactured in this manner is about several nA or less. This structure has a structure in which a breakdown voltage is determined by a MOS transistor having a small leakage current, and a MOS transistor having a low electrostatic capacity is protected by a thyristor.

【0035】図9は、上記した第2の特徴によるダイオ
ードの参考例である。同図のN型半導体基板40の表面に
酸化膜を設け、選択的に窓をあけ、この窓を通してP型
不純物を導入してP型領域41、42、50を形成する。同様
にしてN型不純物を導入してN+ 領域43、44を形成す
る。酸化膜を選択的に除去及び形成し、ゲート酸化膜45
と酸化膜46を形成する。MOSトランジスタ部のゲート
直下のチャネル領域に不純物を注入し、ターンオン電圧
T をコントロールする。アノード電極47、電極48、カ
ソード電極49を蒸着し、ペレットを作製する。このペレ
ットの等価回路を図9(b)に示す。
FIG. 9 is a reference example of a diode according to the second feature described above. An oxide film is provided on the surface of the N-type semiconductor substrate 40 shown in FIG. 1, a window is selectively opened, and P-type impurities are introduced through the window to form P-type regions 41, 42, and 50. Similarly, N + regions 43 and 44 are formed by introducing N-type impurities. An oxide film is selectively removed and formed, and a gate oxide film 45 is formed.
And an oxide film 46 is formed. MOS transistor gate
Impurities are implanted into the channel region directly below, to control the turn-on voltage V T. An anode electrode 47, an electrode 48, and a cathode electrode 49 are deposited to produce a pellet. FIG. 9B shows an equivalent circuit of the pellet.

【0036】図6の参考例に比べて、ダイオード部が形
成されているため、ダイオードの順方向に静電気が印加
された場合、このダイオード部で静電気が吸収される。
逆方向側に印加された場合、図6の参考例と同じく、サ
イリスタ部で静電気が吸収される。以上、MOSトラン
ジスタ部をPチャネル絶縁ゲート型電界効果トランジス
タで構成し、バイポーラトランジスタをNPNバイポー
ラトランジスタで構成した例について本発明を説明した
が、MOSトランジスタ部をNチャネル絶縁ゲート型電
界効果トランジスタで構成し、バイポーラトランジスタ
をPNPバイポーラトランジスタで構成しても、同様に
本発明を実施できることは当業者には明らかであろう。
Since the diode portion is formed as compared with the reference example of FIG. 6, when static electricity is applied in the forward direction of the diode, the diode portion absorbs the static electricity.
When the voltage is applied in the opposite direction, the static electricity is absorbed by the thyristor, as in the reference example of FIG. As described above, the present invention has been described with respect to an example in which the MOS transistor section is configured by a P-channel insulated gate field effect transistor and the bipolar transistor is configured by an NPN bipolar transistor. However, the MOS transistor section is configured by an N-channel insulated gate field effect transistor. However, it will be apparent to those skilled in the art that the present invention can be similarly implemented even if the bipolar transistor is formed of a PNP bipolar transistor.

【0037】[0037]

【発明の効果】以上説明したように本発明は、半導体基
板にMOSトランジスタ部とバイポーラトランジスタ部
を形成したので、動作抵抗が小さくなる効果を有する。
耐圧5V以下の従来構造の定電圧ダイオードの動作抵抗
は、特に大きいため、本発明を低耐圧の定電圧ダイオー
ドに適用すると、動作抵抗の改善効果が大きい。以上説
明したように、本発明は半導体基板にMOSトランジス
タ部とバイポーラトランジスタ部とサイリスタ部を形成
したので、漏れ電流が小さく、静電気耐量の高い静電気
保護用のダイオードを作製できるという結果を有する。
As described above, according to the present invention, since the MOS transistor portion and the bipolar transistor portion are formed on the semiconductor substrate, there is an effect that the operating resistance is reduced.
The operating resistance of a constant voltage diode having a withstand voltage of 5 V or less in the conventional structure is particularly large. Therefore, when the present invention is applied to a low voltage withstand voltage constant voltage diode, the effect of improving the operating resistance is large. As described above, according to the present invention, since the MOS transistor portion, the bipolar transistor portion, and the thyristor portion are formed on the semiconductor substrate, there is a result that a diode for static electricity protection having a small leakage current and a high electrostatic capacity can be manufactured.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の第1の参考例の定電圧ダイオードを
示す図である。
FIG. 1 is a diagram showing a constant voltage diode according to a first reference example of the present invention.

【図2】 本発明の第1の実施例の定電圧ダイオードを
示す図である。
FIG. 2 is a diagram showing a constant voltage diode according to a first embodiment of the present invention.

【図3】 本発明の第1の実施例の寄生サイリスタの影
響を図解する図である。
FIG. 3 is a diagram illustrating the influence of a parasitic thyristor according to the first embodiment of the present invention.

【図4】 本発明の第2の参考例の定電圧ダイオードを
示す図である。
FIG. 4 is a diagram showing a constant voltage diode according to a second reference example of the present invention.

【図5】 本発明の第2の実施例の定電圧ダイオードを
示す図である。
FIG. 5 is a diagram showing a constant voltage diode according to a second embodiment of the present invention.

【図6】 本発明の第3の参考例の定電圧ダイオードを
示す図である。
FIG. 6 is a diagram showing a constant voltage diode according to a third reference example of the present invention.

【図7】 本発明の第3の参考例の動作を図解する図で
ある。
FIG. 7 is a diagram illustrating an operation of a third reference example of the present invention.

【図8】 静電気の影響を図解する等価回路である。FIG. 8 is an equivalent circuit illustrating the effect of static electricity.

【図9】 本発明の第4の参考例の定電圧ダイオードを
示す図である。
FIG. 9 is a diagram showing a constant voltage diode according to a fourth reference example of the present invention.

【図10】 従来の定電圧ダイオードを示す図である。FIG. 10 is a diagram showing a conventional constant voltage diode.

【図11】 従来の定電圧ダイオードを示す図である。FIG. 11 is a diagram showing a conventional constant voltage diode.

【図 12】 サイリスタの構造及びその等価回路を示す
図である。
FIG. 12 shows the structure of a thyristor and its equivalent circuit.
FIG.

【符号の説明】[Explanation of symbols]

1 N型半導体基板 2 P型領域 3 P型領域 4 N+ 領域 5 N+ 領域 6 ゲート酸化膜 7 電極 8 電極 9 基板電極 10 N型半導体基板 11 P型領域 12 P型領域 13 N+ 領域 14 N+ 領域 15 ゲート酸化膜 16 酸化膜 17 電極 18 電極 19 電極 20 基板電極 20a、20b N型半導体基板 21a、21b 酸化膜 22a、22b P型領域(ガードリング) 23 P+ 領域 24 多結晶半導体(P+ 領域) 25a、25b アノード電極 26a、26b カソード電極 50 P型領域DESCRIPTION OF SYMBOLS 1 N-type semiconductor substrate 2 P-type region 3 P-type region 4 N + region 5 N + region 6 Gate oxide film 7 Electrode 8 Electrode 9 Substrate electrode 10 N-type semiconductor substrate 11 P-type region 12 P-type region 13 N + region 14 N + region 15 Gate oxide film 16 Oxide film 17 Electrode 18 Electrode 19 Electrode 20 Electrode 20 Substrate electrode 20a, 20b N-type semiconductor substrate 21a, 21b Oxide film 22a, 22b P-type region (guard ring) 23 P + region 24 Polycrystalline semiconductor ( P + region) 25a, 25b Anode electrode 26a, 26b Cathode electrode 50 P-type region

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板の一主表面側にソースおよび
ドレインを有するPチャネル型の絶縁ゲート型電界効果
トランジスタ部と、コレクタ、エミッタおよびベースを
有するNPN型のバイポーラトランジスタ部とを形成
し、前記ソースと前記コレクタとを接続しかつ、前記絶
縁ゲート型電界効果トランジスタ部のゲートと前記ドレ
インと前記ベースとを接続して、前記コレクタと前記エ
ミッタ間の特性を定電圧ダイオードとして利用すること
を特徴とする半導体素子。
1. A semiconductor device comprising: a P-channel insulated gate field effect transistor having a source and a drain on one main surface side of a semiconductor substrate; and an NPN bipolar transistor having a collector, an emitter and a base. A source and the collector are connected, and a gate of the insulated gate field effect transistor section is connected to the drain and the base, and characteristics between the collector and the emitter are used as a constant voltage diode. Semiconductor element.
【請求項2】 半導体基板の一主表面側にソースおよび
ドレインを有するNチャネル型の絶縁ゲート型電界効果
トランジスタ部と、コレクタ、エミッタおよびベースを
有するPNP型のバイポーラトランジスタ部とを形成
し、前記ソースと前記コレクタとを接続しかつ、前記絶
縁ゲート型電界効果トランジスタ部のゲートと前記ドレ
インと前記ベースとを接続して、前記コレクタと前記エ
ミッタ間の特性を定電圧ダイオードとして利用すること
を特徴とする半導体素子。
2. An N-channel insulated gate field effect transistor portion having a source and a drain on one main surface side of a semiconductor substrate and a PNP type bipolar transistor portion having a collector, an emitter and a base are formed. A source and the collector are connected, and a gate of the insulated gate field effect transistor section is connected to the drain and the base, and characteristics between the collector and the emitter are used as a constant voltage diode. Semiconductor element.
JP5075254A 1992-03-09 1993-03-09 Semiconductor element Expired - Fee Related JP2576758B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5075254A JP2576758B2 (en) 1992-03-09 1993-03-09 Semiconductor element

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5021192 1992-03-09
JP4-50211 1992-03-09
JP5075254A JP2576758B2 (en) 1992-03-09 1993-03-09 Semiconductor element

Publications (2)

Publication Number Publication Date
JPH0697467A JPH0697467A (en) 1994-04-08
JP2576758B2 true JP2576758B2 (en) 1997-01-29

Family

ID=26390662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5075254A Expired - Fee Related JP2576758B2 (en) 1992-03-09 1993-03-09 Semiconductor element

Country Status (1)

Country Link
JP (1) JP2576758B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5360460B2 (en) * 2007-10-10 2013-12-04 ソニー株式会社 ESD protection circuit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2612354B2 (en) * 1989-12-28 1997-05-21 関西日本電気株式会社 Constant voltage device

Also Published As

Publication number Publication date
JPH0697467A (en) 1994-04-08

Similar Documents

Publication Publication Date Title
US5801420A (en) Lateral semiconductor arrangement for power ICS
US5191395A (en) Mos type semiconductor device with means to prevent parasitic bipolar transistor
JPS5943827B2 (en) protection circuit
US6570229B1 (en) Semiconductor device
KR0159451B1 (en) Protection circuit for a semiconductor device
JPS5939904B2 (en) semiconductor equipment
GB2090701A (en) Improvements in or relating to input protection for MOS integrated circuits
US4562454A (en) Electronic fuse for semiconductor devices
JPH0324791B2 (en)
JPH0715006A (en) Integrated structure protection device
US5903034A (en) Semiconductor circuit device having an insulated gate type transistor
JPH06310726A (en) Protection diode for transistor
US6720633B2 (en) High withstand voltage insulated gate N-channel field effect transistor
JP2002124580A (en) Input protection circuit
JP2601143B2 (en) Semiconductor device
JPH07122712A (en) Semiconductor device
US4868621A (en) Input protection circuit
JP3249891B2 (en) Semiconductor device and method of using the same
JP2576758B2 (en) Semiconductor element
US5021859A (en) High-frequency amplifying semiconductor device
JPH04280670A (en) Gate voltage clamp type semiconductor device
JPH098147A (en) Protective circuit for semiconductor device
JPS61158175A (en) Planar-type transistor device
US5442220A (en) Constant voltage diode having a reduced leakage current and a high electrostatic breakdown voltage
JP2743814B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960917

LAPS Cancellation because of no payment of annual fees