Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2577766B2 - 半導体デバイスの実装方法およびその実装化装置 - Google Patents
[go: Go Back, main page]

JP2577766B2 - 半導体デバイスの実装方法およびその実装化装置 - Google Patents

半導体デバイスの実装方法およびその実装化装置

Info

Publication number
JP2577766B2
JP2577766B2 JP63063068A JP6306888A JP2577766B2 JP 2577766 B2 JP2577766 B2 JP 2577766B2 JP 63063068 A JP63063068 A JP 63063068A JP 6306888 A JP6306888 A JP 6306888A JP 2577766 B2 JP2577766 B2 JP 2577766B2
Authority
JP
Japan
Prior art keywords
adhesive
lead
film piece
interconnection
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63063068A
Other languages
English (en)
Other versions
JPS6413735A (en
Inventor
エフ.フリッツ ガレン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPS6413735A publication Critical patent/JPS6413735A/ja
Application granted granted Critical
Publication of JP2577766B2 publication Critical patent/JP2577766B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/453Leadframes comprising flexible metallic tapes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/077Connecting of TAB connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07251Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/701Tape-automated bond [TAB] connectors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49121Beam lead frame or beam lead device
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は半導体デバイスの実装方法およびその実装化
装置に関するもので,とくに半導体チップ上の集積回路
をリードフレームないし基板に電気的に接続するにあた
って,相互配線用リードを用いる方法に係わるものであ
る. [従来の技術] 半導体チップ上に形成した集積回路は,これを電気的
に外部の回路に接続することが必要である.この場合の
接続方法として一般に用いられているものは,当該半導
体チップの表面上にボンドパッドを設けて,これらのボ
ンドパッドを当該集積回路の所要個所に電気的に連結す
る方法である.この集積回路を外部回路に接続するのに
はボンディングワイヤを用いて,各ボンディングワイヤ
の一端をボンドパッドに固着し,そのボンディングワイ
ヤの他端をリードフレームのリード部に,あるいは配線
板等の基板上回路に固着する等とすることができる. あるいはまた,いわゆる「タブ」(“tab"=tape aut
omated bonding)システムとして知られている公知のプ
ロセスを用いることも可能であり,この場合には,カプ
トンやマイラ(いずれもデュポン社の登録商標名)また
はその他これに準ずる物質からなるフィルム片に接着し
た金属製相互配線用リードを用いて,集積回路を電気的
にリードフレームのリード部あるいは配線部としての配
線板等に接続する.この金属製相互配線用リードを上記
フィルム片に接着するには,典型的にはエポキシまたは
ポリエステルからなる接着剤を使用する.このようなタ
ブシステムを用いる場合は,集積回路のボンドパッドの
各々にメッキによるバンプ部を表面に設けておいて,こ
のバンプ部に各相互配線用リードの一端を接着するよう
にする.このメッキによるバンプ部は,個々の相互配線
用リードが当該集積回路の他の部分と接触するのを防止
するためのものである.かくして各相互配線用リードを
個々のボンドパッドに接続した後,該相互配線用リード
の他端をリードフレームのリード部の一つに,あるいは
配線板に固着する.前記フィルム片は,これら二度にわ
たるボンディング工程中に各相互配線用リードを適正な
ボンディング位置に保持する役割を果たすものである.
以上のボンディング工程に続いて,前記フィルム片の一
番が相互配線用リードに接着された状態で,当該リード
フレームないしは配線板の実装もしくは封入処理を行な
う. [発明が解決しようとする問題点] 上述のようなタブシステムの欠点は,実装パッケージ
の内部に前記フィルム片が填入されるために,当該パッ
ケージ内に不要の異物が侵入することとなるという点で
ある.およそ,どのような半導体デバイスの実装化プロ
セスにおいても,半導体チップや相互配線用のリード以
外の異物を実装品内部で皆無にし,あるいは少なくとも
これを最小限とすることがきわめて望ましい.こうした
要件は,湿気の吸着や異物の侵入など,動作の信頼性に
悪影響をおよぼす物質をパッケージ外にとどめる上で課
される要件である. [問題点を解決しようとするための手段] かくして本発明は,上記タブシステムにおいて相互配
線用リードに固着されたフィルム片に対して熱を加える
ことにより,これを該相互配線用リードから分離するプ
ロセスを提供するものである.この加熱およびそれによ
るフィルム片の分離は,該相互配線用リードを集積回路
またはリードフレームないし配線板に接着する工程後,
あるいは該工程の進行中に行なうものとする.この場
合,好ましくは上記フィルム片はこれをマイラからなる
ものとし,また相互配線用リードを該フィルム片に接着
するのにはポリエステルの接着剤を使用して,この接着
剤が加熱によりその接着強度を失うようにする.かくて
加熱されたポリエステル接着剤はその接着強度を充分に
失うこととなり,その結果として,当該フィルム片は相
互配線用リードを破断させたり損傷させたりすることな
くこれを引き離したり,その他適宜の方法により,該相
互配線用リードから分離することが可能となる.なお,
これまでのところ,相互配線用リードの損傷を招くこと
なく上記フィルム片を除去するようにした公知のプロセ
スは存在しない. かくて本発明によるプロセスは,相互配線用リードか
ら前記フィルム片を除去することにより,最終的に得ら
れる実装化集積回路デバイス自体の内部に該フィルム片
が填入されないようにすることを可能とするものであ
る.このようにすることにより,集積回路デバイスパッ
ケージ内に異物が導入される可能性が減少するととも
に,該パッケージ内にフィルム片が存在しないことか
ら,パッケージ内部に湿気が引き込まれる可能性も低減
されることとなる. [実施例] 以下,図面を参照して本発明の実施例を説明する.本
発明による半導体デバイスの実装方法においては,第1
図に示すようにプラスチックのフィルム片1および相互
配線用リード2を使用する.フィルム片1にはチップ孔
3が正方形の開口部として形成されており,これらのチ
ップ孔3内に上記相互配線用リード2の端部4を充分な
距離にわたって突出させた上で,第2図に示すように半
導体チップ7のバンプ部6にギャングボンダ5により熱
圧縮的に固着する.なお上記バンプ部6は,前記半導体
チップ7の表面16(第3図)上にメタライズ工程により
形成したボンドパッドにメッキ形成した金属突起部であ
る.これらのボンドパッドは電気接点を形成するもの
で,該電気接点により,前記半導体チップ7の表面16上
の集積回路との電気的接触を確立するものである.さら
に第2図に示すように,前記チップ孔3はその幅を充分
に大きなものとすることにより,前記ギャングボンダ5
が該孔3を通過して上記相互配線用リード2の端部4と
接触しうるようにしている.なお,バンプ部6と相互配
線用リード2の端部4との間の接着部8は,これを上述
のように熱圧縮接着により得るのが好ましいが,所望な
らば熱音波接着法やあるいはリフローはんだ法等により
これを行なうことも可能である. さらに第1図に示すように,前記フィルム片1にはス
プロケット孔9が穿設されており,これらのスプロケッ
ト孔9を介して図外のスプロケットと係合させることに
より当該フィルム片1を前進させて,前記半導体チップ
7(のバンプ部6)が相互配線用リード2の端部4に当
接する適正位置となるようにする. つづいて第2図に示すように,熱劣化性ポリエステル
接着剤により,上記相互配線用リード2を該相互配線用
リード2とフィルム片1との間の界面10で該フィルム片
1の表面11に接着する.さらに第3図に示すようなヒー
タブロック12を使用して,リフローはんだ接合部17を形
成し,これにより相互配線用リード2をリードフレーム
13に固着させる.この場合,上記ヒータブロック12から
は上記界面10におけるポリエステル接着剤を劣化させる
のに必要な熱を供給させるようにするのが好ましい.こ
のようにしてポリエステル接着剤に加えられた熱によ
り,該ポリエステル接着剤が劣化してその接着強度を失
うこととなり,その結果,第4図に示すようにフィルム
片1を容易に相互配線用リード2から引き離すことがで
きるようになる.このように,ポリエステル接着剤がフ
ィルム片1を相互配線用リード2から離脱させるのに必
要な熱を加えるために上記ヒータブロック12を使用する
代りに,フィルム片1のうち,相互配線用リード2の上
部に位置する領域14に熱を加えるようにしてもよい. かくて第4図に示すように固着されたリードフレーム
13,相互配線用リード2および半導体チップ7からなる
組合せ体15は,プラスチックパッケージの成型など従来
公知の適宜の手段によりこれを実装化するばかりとな
る.なお,この時点においてはすでに前記プラスチック
フィルム片1は相互配線用リード2から引き離されてお
り,実装パッケージ内に封入されることはない. 本発明による方法は,第5図に示すように相互配線用
リード2が配線板18と図示の個所19で固着されている場
合にも,これを実施することが可能である.この配線板
18はその上面20にメタライゼーションにより形成された
回路パターンをもつものであり,上記相互配線用リード
2は,好ましくはこれをリフローはんだ法によりこの回
路パターンに固着する.上面20上のメタライゼーション
により形成された回路パターンは,半導体チップ7上の
集積回路を,外部回路へ電気的に接続するためのもので
ある.なお,このような配線板18の例としては,印刷配
線板やハイブリッド回路用セラミック基板等がある. 第6図は前記バンプ部6の好ましい構造例を示すもの
である.この図示のバンプ部6は,メタライゼーション
により形成されたボンドパッド21にスパッタ形成後,め
っき処理されたものであり,このボンドパッド21は,半
導体チップ7の上面16上にメタライゼーションにより形
成された回路22電気的に接続されている.このようなバ
ンプ部6を設ける目的は,前記相互配線用リード2との
電気的接続部を形成するとともに,それら相互配線用リ
ードが該半導体チップ7の上面16上の回路の他の部分と
電気的に接触することのないようにするためである.こ
のバンプ部6の第1の層23はクロム層であり,第2の層
24はニッケル層であり,これらの層23,24はいずれも上
記メタライゼーションによるボンドパッド21にスパッタ
形成されたものである.さらに第3の層25は銅からなる
層であり,前記ニッケルからなる第2の層24上にめっき
により形成されたものであり,また最上層26は金からな
る層であり,該銅からなる第3の層25上にめっき形成さ
れたものである.クロムからなる前記第1の層23は接着
・分離層としてはたらき,アルミニウム等からなるボン
ドパッド21が銅からなる前記第3の層25ないし金からな
る前記最上層26と直接接触することがないようにするこ
とにより,金属層間効果等の望ましくない副次的悪影響
が生ずるのを防止するものである.前記ニッケルからな
る第2の層24も上記同様の分離層である.これらクロム
層としての第1の層23およびニッケル層としての第2の
層24は,銅からなる前記第3の層25にくらべて比較的薄
い層であり,この第3の層25は当該バンプ部6の他の層
にくらべて厚い層である.さらに,金からなる前記最上
層26は比較的薄い層であって,バンプ部6が酸化物によ
る影響のない良好な電気的接触を得ることを可能にする
ものである.なお上記以外のバンプ部6の構成例として
は,例えばチタン/タングステン合金からなる接着・分
離層をボンドパッド21上に被着して,このチタン/タン
グステン層上に銅からなる層を,またこの銅からなる層
の上面に金からなる層をそれぞれ形成してなるものとし
てもよい. 第7図および第8図は本発明の他の実施例を示すもの
である.本実施例においては,半透明のフィルム片1の
表面(下面)11に相互配線用リード2を設けているが,
ただし上述の実施例におけるようなチップ孔3は形成せ
ず,これにより該孔を穿設するためのコストを省くこと
としたものである.第7図において点線でおいて示す正
方形の領域は,第8図に示すように半導体チップ7を相
互配線用リード2に固着した後に該半導体チップが占め
る位置を示すものである.本例においては第2図に示し
たように,ギャングボンダ5を使用する代りにレーザボ
ンダ27を用いてバンプ部6を符号8で示す箇所で相互配
線用リード2に接着する.この場合,前記フィルム片1
はレーザ光の波長に対しては半透明で図示のレーザビー
ム28を透過させ,そのレーザビームが相互配線用リード
2の端部4に入射してこれを加熱する.かくてこれらの
相互配線用リード2の端部4は充分に加熱されて,バン
プ部6がリフローにより符号8で示す箇所で相互配線用
リード2にはんだ付けされることとなる.ボンディング
工程の終了後,フィルム片1の領域14を加熱することに
より,相互配線用リード2とフィルム片1の表面11との
間の界面10に介在するポリエステル接着剤が相互配線用
リード2をフィルム片1から離脱させるようにする. 上述の実施例においては相互配線用リード2をフィル
ム片1に固着させるのにポリエステル接着剤を用いるこ
ととしたが,本発明においては一般に加熱により接着強
度が緩和される接着剤ならば,どのような接着剤を用い
ることとしても差支えない.また本発明においては例え
ば紫外光等,加熱以外の外的刺激にさらされることによ
って接着強度が上記同様に緩和されるものを使用するこ
ととしてもよい.要は,選定した接着剤がその接着強度
が充分に加熱されて,その結果,フィルム片1が破損し
たり弱体化したりすることなく,フィルム片1をそれら
相互配線用リード2から引き離し,あるいは剥離するこ
とができればよいのである. 以上の説明に関連してさらに以下の項を開示する. (1) 熱せられると接着力が低下する接着剤により金
属からなる複数の相互配線用リードを固着してなるフィ
ルム片を用意する工程と, 前記相互配線用リードに半導体チップを固着する工程
と, 前記相互配線用リードにリードフレームを固着する工
程と, 前記接着剤に熱を加えて該接着剤の接着力を低下させ
る工程とを含むことを特徴とする半導体デバイスの実装
方法. (2) 前記各工程に加えてさらに,前記フィルム片を
前記相互配線用リードから離脱させる工程を含むことと
した前記第1項に記載の半導体デバイスの実装方法. (3) 前記接着剤はこれをポリエステルを主成分とす
る接着剤とした前記第2項に記載の半導体デバイスの実
装方法. (4) 前記フィルム片を前記相互配線用リードから離
脱させる前記工程は前記接着剤に熱を加える前記工程の
実行中にこれを行なうようにした前記第2項に記載の半
導体デバイスの実装方法. (5) 前記接着剤に加える熱は前記相互配線用リード
にリードフレームを固着する工程によりこれを生成させ
るようにした前記第2項に記載の半導体デバイスの実装
方法. (6) 熱により接着強度が低減される接着剤により金
属からなる複数の相互配線用リードを固着してなるフィ
ルム片を用意する工程と, これらの相互配線用リードに集積回路を固着形成する
工程と, さらに前記相互配線用リードにリードフレームを固着
する工程と, 前記接着剤に熱を加える工程と, 前記接着剤が高温状態にある間に前記フィルム片を前
記相互配線用リードから離脱させる工程とを含むことを
特徴とする半導体デバイスの製作方法. (7) 前記相互配線用リードに集積回路を固着形成す
る前記工程はレーザボンダを用いてこれを行なうように
した前記第6項に記載の半導体デバイスの製作方法. (8) 前記フィルム片はこれをレーザボンダの光に対
して半透明なフィルム片として,前記レーザボンディン
グ工程は該フィルム片を介してレーザビームが前記相互
配線用リードに射突するように該ビームを導くことによ
り行なうようにした前記第7項に記載の半導体デバイス
の製作方法. (9) 前記接着剤に加える熱は前記相互配線用リード
にリードフレームを固着する工程中に副次的に生成され
た熱とした前記第6項に記載の半導体デバイスの製作方
法. (10) 前記フィルム片は複数の相互配線用リードを有
する1枚のフィルム片とし,該複数の相互配線用リード
の各々がそれぞれ1個ずつの集積回路を収容するように
した前記第6項に記載の半導体デバイスの製作方法. (11) 前記各工程に加えてさらに,前記集積回路,前
記相互配線用リード,および前記リードフレームの一部
を単一のパッケージ内に封入する工程を含むこととした
前記第6項に記載の半導体デバイスの製作方法. (12) 前記パッケージはこれをプラスチックパッケー
ジとした前記第11項に記載の半導体デバイスの製作方
法. (13) 熱により接着強度が低減される接着剤により金
属からなる複数の相互配線用リードを固着してなるフィ
ルム片を用意する工程と, これらの相互配線用リードに集積回路を固着形成する
工程と, さらに前記相互配線用リードに基板を固着する工程
と, 前記接着剤に熱を加える工程と, 前記接着剤が高温状態にある間に前記フィルム片を前
記相互配線用リードから離脱させる工程とを含むことを
特徴とする半導体デバイスの実装方法. (14) 前記基板はこれを印刷配線板とした前記第13項
に記載の半導体デバイスの実装方法. (15) 前記基板はこれをセラミックからなるハイブリ
ッド回路用基板とした前記第13項に記載の半導体デバイ
スの実装方法. (16) エネルギを投射することにより接着強度が緩和
される接着剤により金属からなる複数の相互配線用リー
ドを固着してなるフィルム片を用意する工程と, これらの相互配線用リードに集積回路を固着形成する
工程と, さらに前記相互配線用リードにリードフレームを固着
する工程と, エネルギ源から前記接着剤にエネルギを投射する工程
と, 前記フィルム片を前記相互配線用リードから離脱させ
る工程とを含むことを特徴とする半導体デバイスの製作
方法. (17) 前記エネルギはこれを熱とし,かつ前記エネル
ギ源はこれを熱源とした前記第16項に記載の半導体デバ
イスの製作方法. (18) 前記エネルギはこれを紫外光とし,かつ前記エ
ネルギ源はこれを紫外光源とした前記第16項に記載の半
導体デバイスの製作方法. (19) 前記フィルム片は前記複数の相互配線用リード
に関連する少なくとも1個のチップ孔を有するようにし
た前記第16項に記載の半導体デバイスの製作方法. (20) 前記各工程に加えてさらに,前記集積回路,前
記相互配線用リード,および前記リードフレームの一部
を単一のパッケージ内に封入する工程を含むこととした
前記第16項に記載の半導体デバイスの製作方法. (21) 前記集積回路はバンプ部を有するボンドパッド
を有し,該集積回路を前記相互配線用リードに固着する
前記工程中に前記相互配線用リードはこれを前記バンプ
部に固着させるようにした前記第16項に記載の半導体デ
バイスの製作方法. (22) レーザボンダにより発せられる光に対して半透
明なフィルム片と, エネルギを受けることにより接着力が低下する接着剤
により,集積回路上のボンドパッドおよびリードフレー
ムまたは基板に対する接着を容易にするようなパターン
で、前記フィルム片の表面に固着された複数の相互配線
用リードとを含み, 前記フィルム片はチップ孔を有せず,前記接着剤はエ
ネルギを加えられることにより接着力を低下させられる
ことを特徴とする半導体デバイスの実装化装置。
(23) 前記接着剤はこれに熱を加えることによりその
接着強度が低減されるような接着剤とした前記第22項に
記載の半導体デバイスの実装化装置. (24) 前記接着剤はこれに紫外光を加えることにより
その接着強度が低減されるような接着剤とした前記第22
項に記載の半導体デバイスの実装化装置. (25) 前記フィルム片は複数の固着相互配線用リード
を有する1枚のフィルム片とすることにより複数の集積
回路を収容するようにした前記第24項に記載の半導体デ
バイスの実装化装置. (26) 熱または紫外光等のエネルギにさらされること
により接着強度を失う接着剤により金属からなる複数組
の相互配線用リード(2)をフィルム片(1)に固着す
るにあたって,前記相互配線用リード(2)を前記フィ
ルム片(1)によりその適正な位置に保持して該相互配
線用リードを集積回路チップ(7)および印刷配線板ま
たはハイブリッド回路用セラミック基板等のリードフレ
ームまたは基板に固着させ,該相互配線用リード(2)
を該リードフレームまたは基板に固着中または固着後に
相互配線用リード(2)をフィルム片(1)に保持して
いる前記接着剤にエネルギを印加した後,該接着剤の接
着強度が減少して前記相互配線用リード(2)が損傷す
ることのないように該フィルム片(1)を該相互配線用
リード(2)から引き離すようにすることにより,前記
フィルム片(1)がリードパッケージ内に封入されるこ
とのないようにしたことを特徴とする半導体デバイス製
作方法. (27) 熱または紫外光等のエネルギにさらされること
により接着強度を失う接着剤により金属からなる複数組
の相互配線用リード(2)をフィルム片(1)に固着す
るにあたって,前記相互配線用リード(2)を前記フィ
ルム片(1)によりその適正な位置に保持して該相互配
線用リードを集積回路チップ(7)および印刷配線板ま
たはハイブリッド回路用セラミック基板等のリードフレ
ームまたは基板に固着させ,該相互配線用リード(2)
を該リードフレームまたは基板に固着中または固着後に
相互配線用リード(2)をフィルム片(1)に保持して
いる前記接着剤にエネルギを印加した後,該接着剤の接
着強度が減少して前記相互配線用リード(2)が損傷す
ることのないように該フィルム片(1)を該相互配線用
リード(2)から引き離ようにすることにより,前記フ
ィルム片(1)がリードパッケージ内に封入されること
のないようにしたことを特徴とするフィルム片と相互配
線用リードの組合せ.
【図面の簡単な説明】
第1図は2組の相互配線用リードを固着するとともに2
個のチップ孔を設けてそれらチップ孔の各々に半導体チ
ップを収納させるようにしてなるフィルム片の一部を示
す平面図,第2図は第1図に示すフィルム片および相互
配線用リードをその断面図A−Aに沿って示すととも
に,該相互配線用リードに固着した半導体チップおよび
ギャングボンディング用治具の断面を示す端縁図,第3
図は第2図と同様の図であるが,ただし本図においては
さらに前記相互配線用リードに固着したリードフレーム
およびヒータブロックの断面を示し,また前記ギャング
ボンディング用治具はこれを省略した図,第4図は第3
図と同様の図であるが,ただし前記フィルム片はこれを
前記相互配線用リードから引き離した状態で示し,前記
ヒータブロックはこれを省略した図,第5図は本発明の
他の実施例を示すもので,配線板上に半導体チップを装
着して相互配線用リードにより該チップを配線板に電気
的に接続し,また前記フィルム片はこれを前記相互配線
用リードから引き離した状態で示した側立面図,第6図
は半導体チップ上のボンドパッド上にめっき形成したバ
ンプ部において,メタライゼーションにより形成した各
層間のめっき界面を破線で示して該バンプ部の詳細な構
造を示す側断面図,第7図は完全な2組の相互配線用リ
ードを有するフィルム片の一部および該2組のうちの1
組の相互配線用リードの部分を示すとともに,該フィル
ム片にはチップ孔を設けないこととした構成を示す平面
図,第8図は第7図における断面図B−Bに沿う前記フ
ィルム片および相互配線用リード示すとともに,該相互
配線用リードに固着した半導体チップとレーザボンダの
断面図を示す端縁図である. 1……フィルム片, 2……相互配線用リード, 3……チップ孔, 4……相互配線用リード端部, 5……ギャングボンダ, 6……バンプ部, 7……半導体チップ, 8……接着部, 9……スプロケット孔, 12……ヒータブロック, 13……リードフレーム, 18……配線板, 21……ボンドパッド, 22……金属回路部, 27……レーザボンダ.

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】熱せられると接着力が低下する接着剤によ
    り金属からなる複数の相互配線用リードが固着されたフ
    ィルム片を用意する工程と、 前記相互配線用リードに半導体チップを固着する工程
    と、 前記相互配線用リードにリードフレームを固着する工程
    と、 前記接着剤に熱を加えて該接着剤の接着力を低下させる
    工程とを含むことを特徴とする半導体デバイスの実装方
    法。
  2. 【請求項2】レーザホンダにより発せられる光に対して
    半透明なフィルム片と、 エネルギを受けることにより接着力が低下する接着剤に
    より、集積回路上のボンドパッドおよびリードフレーム
    または基板に対する接着を容易にするようなパターン
    で、前記フィルム片の表面に固着された複数の相互配線
    用リードとを含み、 前記フィルム片はチップ孔を有せず、 前記接着剤はエネルギを加えられることにより接着力を
    低下させられることを特徴とする半導体デバイスの実装
    化装置。
JP63063068A 1987-03-19 1988-03-16 半導体デバイスの実装方法およびその実装化装置 Expired - Fee Related JP2577766B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/027,716 US5057461A (en) 1987-03-19 1987-03-19 Method of mounting integrated circuit interconnect leads releasably on film
US027,716 1987-03-19

Publications (2)

Publication Number Publication Date
JPS6413735A JPS6413735A (en) 1989-01-18
JP2577766B2 true JP2577766B2 (ja) 1997-02-05

Family

ID=21839366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63063068A Expired - Fee Related JP2577766B2 (ja) 1987-03-19 1988-03-16 半導体デバイスの実装方法およびその実装化装置

Country Status (2)

Country Link
US (2) US5057461A (ja)
JP (1) JP2577766B2 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US5184207A (en) * 1988-12-07 1993-02-02 Tribotech Semiconductor die packages having lead support frame
JPH04330744A (ja) * 1990-09-14 1992-11-18 Mitsubishi Electric Corp 半導体装置の製造方法
US5152056A (en) * 1991-08-27 1992-10-06 Sun Microsystems, Inc. Method for replacing tape automated bonding components on a printed circuit board
US5439974A (en) * 1991-11-27 1995-08-08 Quantum Chemical Corporation Propylene-based extrudable adhesive blends
US5367022A (en) * 1991-11-27 1994-11-22 Quantum Chemical Corporation Grafted polymeric products, and adhesive blends
JP3151219B2 (ja) * 1992-07-24 2001-04-03 テツセラ,インコーポレイテッド 取り外し自在のリード支持体を備えた半導体接続構成体およびその製造方法
US5977618A (en) * 1992-07-24 1999-11-02 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
US6054756A (en) 1992-07-24 2000-04-25 Tessera, Inc. Connection components with frangible leads and bus
US5338705A (en) * 1992-09-10 1994-08-16 Texas Instruments Incorporated Pressure differential downset
US5398863A (en) * 1993-07-23 1995-03-21 Tessera, Inc. Shaped lead structure and method
DE4336501A1 (de) * 1993-10-26 1995-04-27 Giesecke & Devrient Gmbh Verfahren zur Herstellung von Ausweiskarten mit elektronischen Modulen
US5820014A (en) 1993-11-16 1998-10-13 Form Factor, Inc. Solder preforms
US7073254B2 (en) 1993-11-16 2006-07-11 Formfactor, Inc. Method for mounting a plurality of spring contact elements
US20020151111A1 (en) * 1995-05-08 2002-10-17 Tessera, Inc. P-connection components with frangible leads and bus
AU7161596A (en) 1995-09-18 1997-04-09 Tessera, Inc. Microelectronic lead structures with dielectric layers
US5994152A (en) 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
US5937276A (en) 1996-12-13 1999-08-10 Tessera, Inc. Bonding lead structure with enhanced encapsulation
US6544880B1 (en) * 1999-06-14 2003-04-08 Micron Technology, Inc. Method of improving copper interconnects of semiconductor devices for bonding
US6405429B1 (en) * 1999-08-26 2002-06-18 Honeywell Inc. Microbeam assembly and associated method for integrated circuit interconnection to substrates
KR100414479B1 (ko) * 2000-08-09 2004-01-07 주식회사 코스타트반도체 반도체 패키징 공정의 이식성 도전패턴을 갖는 테이프 및그 제조방법
TW543052B (en) * 2001-03-05 2003-07-21 Nitto Denko Corp Manufacturing method of ceramic green sheet, manufacturing method of multilayer ceramic electronic components, and carrier sheet for ceramic green sheets
US7154166B2 (en) * 2001-08-15 2006-12-26 Texas Instruments Incorporated Low profile ball-grid array package for high power
US20030132528A1 (en) * 2001-12-28 2003-07-17 Jimmy Liang Method and apparatus for flip chip device assembly by radiant heating
US6943434B2 (en) * 2002-10-03 2005-09-13 Fairchild Semiconductor Corporation Method for maintaining solder thickness in flipchip attach packaging processes
US8518304B1 (en) 2003-03-31 2013-08-27 The Research Foundation Of State University Of New York Nano-structure enhancements for anisotropic conductive material and thermal interposers
CN101356633B (zh) * 2005-11-01 2011-03-23 Nxp股份有限公司 半导体裸片的封装方法以及通过该方法形成的裸片封装
AU2006311850B2 (en) * 2005-11-02 2011-06-16 Second Sight Medical Products, Inc. Implantable microelectronic device and method of manufacture
US9616223B2 (en) * 2005-12-30 2017-04-11 Medtronic, Inc. Media-exposed interconnects for transducers
TWI393494B (zh) * 2010-06-11 2013-04-11 欣興電子股份有限公司 具有線路的基板條及其製造方法
CN102315202B (zh) * 2010-07-02 2016-03-09 欣兴电子股份有限公司 具有线路的基板条及其制造方法
CN102608777A (zh) * 2011-11-04 2012-07-25 深圳市华星光电技术有限公司 一种cof封装单元及cof封装卷带
KR102069936B1 (ko) * 2016-04-29 2020-01-23 주식회사 엘지화학 발열체

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3440027A (en) * 1966-06-22 1969-04-22 Frances Hugle Automated packaging of semiconductors
US3785895A (en) * 1969-09-25 1974-01-15 Vitta Corp Tape transfer of sinterable conductive,semiconductive or insulating patterns to electronic component substrates
US3718535A (en) * 1970-03-26 1973-02-27 Sierracin Corp Preformed self-supporting, flexible and coherent electrically heatable laminar structure and method of manufacture thereof
US4100675A (en) * 1976-11-01 1978-07-18 Mansol Ceramics Company Novel method and apparatus for hermetic encapsulation for integrated circuits and the like
US4250398A (en) * 1978-03-03 1981-02-10 Delphic Research Laboratories, Inc. Solid state electrically conductive laminate
JPS57186346A (en) * 1981-05-12 1982-11-16 Nec Corp Manufacture of semiconductor device
JPS5856430A (ja) * 1981-09-30 1983-04-04 Nec Corp 半導体装置の製造方法
FR2521350B1 (fr) * 1982-02-05 1986-01-24 Hitachi Ltd Boitier porteur de puce semi-conductrice
JPS58197758A (ja) * 1982-05-12 1983-11-17 Sharp Corp テ−プキヤリア装置及びその実装方法
EP0110382A3 (en) * 1982-12-01 1987-01-07 Asahi Glass Company Ltd. Display device and process for its production and decal for forming a display panel terminal
US4642421A (en) * 1984-10-04 1987-02-10 Amp Incorporated Adhesive electrical interconnecting means
US4640981A (en) * 1984-10-04 1987-02-03 Amp Incorporated Electrical interconnection means
US4761335A (en) * 1985-03-07 1988-08-02 National Starch And Chemical Corporation Alpha-particle protection of semiconductor devices
US4774634A (en) * 1986-01-21 1988-09-27 Key Tronic Corporation Printed circuit board assembly
US4701363A (en) * 1986-01-27 1987-10-20 Olin Corporation Process for manufacturing bumped tape for tape automated bonding and the product produced thereby

Also Published As

Publication number Publication date
US5438165A (en) 1995-08-01
JPS6413735A (en) 1989-01-18
US5057461A (en) 1991-10-15

Similar Documents

Publication Publication Date Title
JP2577766B2 (ja) 半導体デバイスの実装方法およびその実装化装置
US5007576A (en) Testable ribbon bonding method and wedge bonding tool for microcircuit device fabrication
US5196268A (en) Integrated circuit interconnect leads releasably mounted on film
KR100445072B1 (ko) 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법
JPH09121002A (ja) 半導体装置及びその製造方法
JPH09237806A (ja) 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
JPH08191114A (ja) 樹脂封止型半導体装置およびその製造方法
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
JPH0455341B2 (ja)
JP2838703B2 (ja) 半導体パッケージの製造方法
JP2001024085A (ja) 半導体装置
JP2894594B2 (ja) ソルダーバンプを有するノウングッドダイの製造方法
JP3403689B2 (ja) 半導体装置
JP3268615B2 (ja) パッケージ部品の製造方法
JPH08330352A (ja) 半導体装置
JP2936819B2 (ja) Icチップの実装構造
JP3006957B2 (ja) 半導体装置の実装体
JPH0350736A (ja) 半導体チップのバンプ製造方法
JPH0837204A (ja) 半導体装置および半導体装置の製造方法
JPH08130267A (ja) 樹脂封止型半導体パッケージ、それを用いた樹脂封止型半導体装置およびその製造方法
JP2986661B2 (ja) 半導体装置の製造方法
JP3042468B2 (ja) 半導体装置のボンディング方法
JP2000012621A (ja) 半導体装置およびその製造方法
JPH0451056B2 (ja)
JPH10326849A (ja) Bga型半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees