Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2577916B2 - High frequency semiconductor device and lead frame for the device - Google Patents
[go: Go Back, main page]

JP2577916B2 - High frequency semiconductor device and lead frame for the device - Google Patents

High frequency semiconductor device and lead frame for the device

Info

Publication number
JP2577916B2
JP2577916B2 JP62154927A JP15492787A JP2577916B2 JP 2577916 B2 JP2577916 B2 JP 2577916B2 JP 62154927 A JP62154927 A JP 62154927A JP 15492787 A JP15492787 A JP 15492787A JP 2577916 B2 JP2577916 B2 JP 2577916B2
Authority
JP
Japan
Prior art keywords
die pad
ground plane
lead frame
internal lead
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62154927A
Other languages
Japanese (ja)
Other versions
JPS63318764A (en
Inventor
文雄 宮川
敏一 竹之内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP62154927A priority Critical patent/JP2577916B2/en
Publication of JPS63318764A publication Critical patent/JPS63318764A/en
Application granted granted Critical
Publication of JP2577916B2 publication Critical patent/JP2577916B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、高速で作動させる高周波用半導体装置と該
装置用リードフレームに関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-frequency semiconductor device operated at high speed and a lead frame for the device.

[従来の技術] 近時、情報処理装置の高速化に伴い、該処理装置に用
いられる半導体装置の高周波化が一段と進み、高周波用
の半導体素子を収納した高周波特性に優れた半導体装置
の需要が高まりつつある。
[Related Art] In recent years, with an increase in the speed of an information processing device, the frequency of a semiconductor device used in the processing device has been further increased, and the demand for a semiconductor device having a high frequency characteristic and containing a high frequency semiconductor element has been increasing. Is growing.

この高周波用半導体装置には、従来、高周波用の半導
体素子を収納するパッケージに、セラミックの絶縁体内
部やその表面に、入出力用の信号線路と平行に、グラン
ドプレーンを構成するメタライズ層等の導体層を備えた
セラミックパッケージを用いたものと、入出力用の信号
線路を備えたセラミック端子取着部材周囲を金属部材が
囲んだり、信号線路をガラス部材を介して金属部材が囲
むメタルパッケージを用いたものとがある。
Conventionally, this high-frequency semiconductor device includes a package for accommodating a high-frequency semiconductor element, such as a metallization layer or the like constituting a ground plane inside or on a surface of a ceramic insulator, in parallel with an input / output signal line. The one using a ceramic package with a conductor layer and the metal package surrounding a ceramic terminal attaching member with an input / output signal line with a metal member or the signal line surrounded with a metal member via a glass member Some are used.

[発明が解決しようとする問題点] しかしながら、上述のセラミックパッケージを用いた
装置は、その製造に際して、セラミックの絶縁体の内部
やその表面に、グランドプレーンを構成するメタライズ
層等の導体層を備えるのに多大な手数と時間がかかり、
高価で汎用性がなかった。
[Problems to be Solved by the Invention] However, the device using the above-described ceramic package has a conductor layer such as a metallized layer constituting a ground plane inside or on the surface of a ceramic insulator when manufacturing the device. It takes a lot of trouble and time to
It was expensive and lacked versatility.

また、上述のメタルパッケージを用いた装置も、その
製造に際して、信号線路を備えた端子取着部材周囲等を
囲む金属部材の切削成形作業等に多大な時間と手数がか
かり、高価で汎用性がなかった。
Also, when manufacturing the above-described device using the metal package, it takes a lot of time and trouble to cut and form a metal member surrounding the periphery of the terminal attachment member provided with the signal line, and is expensive and versatile. Did not.

本発明は、かかる問題点を解決するためのもので、そ
の目的は、製造容易で安価な汎用性のある高周波用半導
体装置と該装置用リードフレームを提供することにあ
る。
An object of the present invention is to solve such a problem, and an object of the present invention is to provide an inexpensive and easy-to-manufacture general-purpose high-frequency semiconductor device and a lead frame for the device.

[問題点を解決するための手段] 上記目的を達成するために、本発明の高周波用半導体
装置は、樹脂等の絶縁体内部に、高周波用の光導体素子
を固着したダイパッドと、前記半導体素子と電気的に導
通させた内部リード部とを封止した半導体装置におい
て、前記内部リード部の上方またはその下方またはその
上方及びその下方に、前記ダイパッドに、前記内部リー
ド部から離隔させて備えたタイバーを介して、電気的に
導通させたグランドプレーンを配設して、該グランドプ
レーンで前記内部リード部の上方またはその下方または
その上方及びその下方を覆ったことを特徴としている。
[Means for Solving the Problems] In order to achieve the above object, a high frequency semiconductor device according to the present invention includes a die pad having a high frequency light guide element fixed inside an insulator such as a resin; A semiconductor device in which an internal lead portion electrically connected to the internal lead portion is sealed, the die pad is provided above or below the internal lead portion or below or above and below the internal lead portion so as to be separated from the internal lead portion. An electrically conductive ground plane is provided via a tie bar, and the ground plane covers the internal lead portion above, below, or above and below the internal lead portion.

また、本発明の高周波用半導体装置用リードフレーム
は、半導体素子を固着するダイパッドと、前記半導体素
子と電気的に導通させる内部リード部とを備えたリード
フレームにおいて、前記ダイパッドに、前記内部リード
部から離隔させて備えたタイバーを介して、一連に備え
たグランドプレーンであって、前記タイバーを折曲させ
ることにより、前記グランドプレーンを、前記内部リー
ド部の上方またはその下方またはその上方及びその下方
に配設して、前記グランドプレーンで内部リード部の上
方またはその下方またはその上方及びその下方を覆うこ
との可能なグランドプレーンを備えたことを特徴として
いる。
The lead frame for a high-frequency semiconductor device according to the present invention is a lead frame including a die pad for fixing a semiconductor element, and an internal lead portion for electrically conducting the semiconductor element. A ground plane provided in series through a tie bar provided at a distance from the internal lead portion, by bending the tie bar, so that the ground plane is above or below the internal lead portion or above and below the internal lead portion. And a ground plane capable of covering the internal lead portion above or below the internal lead portion or above and below the internal lead portion with the ground plane.

[作用] 本発明の高周波用半導体装置においては、ダイパッド
にタイバーを介して電気的に導通させたグランドプレー
ンであって、内部リード部の上方またはその下方または
その上方及びその下方を覆うグランドプレーンにより、
内部リード部を伝わる電気信号が、内部リード部の外部
に漏れたり、隣合う内部リード部に混入したりするのを
防ぐことができる。
[Operation] In the high-frequency semiconductor device of the present invention, the ground plane is electrically connected to the die pad via the tie bar, and the ground plane covers the upper or lower part of the internal lead portion or the upper and lower parts thereof. ,
It is possible to prevent the electric signal transmitted through the internal lead portion from leaking to the outside of the internal lead portion and from being mixed into the adjacent internal lead portion.

また、ダイパッドと該パッドにタイバーを介して電気
的に導通させたグランドプレーンとの電位を同一電位に
保持できる。そして、ダイパッドに固着した半導体素子
の背面電位とグランドプレーンの電位とを同一グランド
電位に保持できる。そして、内部リード部にノイズが混
入するのをグランドプレーンで効果的に防いだり、内部
リード部の高周波特性をグランドプレーンにより効果的
に向上させたりできる。
Further, the potential of the die pad and the potential of the ground plane electrically connected to the pad via the tie bar can be maintained at the same potential. Then, the back potential of the semiconductor element fixed to the die pad and the potential of the ground plane can be maintained at the same ground potential. The ground plane can effectively prevent noise from being mixed into the internal lead portion, and the high frequency characteristics of the internal lead portion can be effectively improved by the ground plane.

また、グランドプレーンをダイパッドに電気的に導通
させるためのタイバーを、内部リード部から離隔させて
備えているため、タイバーに、内部リード部を伝わる電
気信号がノイズとなって混入するのを防ぐことができ
る。そして、そのノイズが、タイバーに一連に備えたグ
ランドプレーンに伝わるのを防ぐことができる。そし
て、そのノイズで、グランドプレーンのシールド特性が
低下したり、そのグランドプレーンに伝わったノイズ
が、タイバーを通して、内部リード部に再びノイズとな
って混入したりするのを防ぐことができる。
In addition, since the tie bar for electrically connecting the ground plane to the die pad is provided separately from the internal lead, it is possible to prevent the electric signal transmitted through the internal lead from entering the tie bar as noise. Can be. Then, it is possible to prevent the noise from being transmitted to the ground plane provided on the tie bar. Then, it is possible to prevent the noise from deteriorating the shielding characteristics of the ground plane or from being transmitted to the ground plane as noise again through the tie bars into the internal lead portion.

本発明の高周波用半導体装置用リードフレームにおい
ては、タイバーをU字状等に折曲させて、ダイパッドに
タイバーを介して一連に備えたグランドプレーンを、内
部リード部の上方またはその下方またはその上方及びそ
の下方に配設できる。そして、そのグランドプレーン
で、内部リード部の上方またはその下方またはその上方
及びその下方を覆うことができる。
In the lead frame for a high-frequency semiconductor device according to the present invention, the tie bar is bent into a U-shape or the like, and a ground plane provided on the die pad via the tie bar is provided above or below the internal lead portion or above the internal lead portion. And below it. Then, the ground plane can cover above or below the internal lead portion or above and below it.

その際には、グランドプレーンを、タイバーを介し
て、ダイパッドに電気的に導通させて、グランドプレー
ンの電位を、ダイパッドと同じグランド電位に保持でき
る。そして、内部リード部にノイズが混入するのをグラ
ンドプレーンで効果的に防いだり、内部リード部の高周
波特性をグランドプレーンにより効果的に向上させたり
できる。
In this case, the ground plane is electrically connected to the die pad via the tie bar, so that the potential of the ground plane can be maintained at the same ground potential as the die pad. The ground plane can effectively prevent noise from being mixed into the internal lead portion, and the high frequency characteristics of the internal lead portion can be effectively improved by the ground plane.

また、タイバーを内部リード部から離隔させて備えて
いるため、タイバーに、内部リード部を伝わる電気信号
がノイズとなって混入するのを防ぐことができる。そし
て、そのノイズが、タイバーに一連に備えたグランドプ
レーンに伝わるのを防ぐことができる。そして、そのノ
イズで、グランドプレーンのシールド特性が低下した
り、そのグランドプレーンに伝わったノイズが、タイバ
ーを通して、内部リード部に再びノイズとなって混入し
たりするのを防ぐことができる。
Further, since the tie bar is provided separately from the internal lead portion, it is possible to prevent the electric signal transmitted through the internal lead portion from entering the tie bar as noise. Then, it is possible to prevent the noise from being transmitted to the ground plane provided on the tie bar. Then, it is possible to prevent the noise from deteriorating the shielding characteristics of the ground plane or from being transmitted to the ground plane as noise again through the tie bars into the internal lead portion.

[実施例] 次に、本発明の実施例を図面に従い説明する。第1図
および第2図は本発明の高周波用半導体装置の好適な実
施例を示し、第1図は該装置の一部破断平面図、第2図
は第1図の装置のA−A断面図を示す。以下、上記図中
の実施例を説明する。図において、4はその中央に他の
部分に比べて一段窪んだ方形板状のダイパッド6を持
ち、該ダイパッド左右にその外方に向けて複数本のリー
ド5を持ったリードフレームである。このリードフレー
ム4のダイパッド6上面に半導体素子2を固着するとと
もに、該素子の各電極3とリードフレームの各内部リー
ド部5a先端をワイヤ9でそれぞれ接続する。また、上記
半導体素子2を固着したダイパッド6の上方とその下方
に、平板状のグランドプレーン7をそれぞれ配設して、
リードフレームの各内部リード部5aと離隔した各内部リ
ード部5aの上方とその下方を、上記平板状のグランドプ
レーン7でそれぞれ覆う。上記各グランドプレーン7の
一部周縁と、半導体素子2を固着したダイパッド6の一
部周縁とは、U字状をなす細帯状のタイバー8aであっ
て、内部リード部5aから離隔させて備えたタイバー8aで
一体に連結する。そして、各グランドプレーン7をダイ
パッド6に電気的に導通させる。さらに、上記上下の各
グランドプレーン7とその内側のリードフレーム4との
間の空隙10部分および半導体素子2を含む該素子周囲の
リードフレーム4部分を、樹脂等の絶縁体1で封止す
る。第1図および第2図に示した高周波用半導体装置は
以上の構成からなる。
Example Next, an example of the present invention will be described with reference to the drawings. 1 and 2 show a preferred embodiment of a high-frequency semiconductor device according to the present invention. FIG. 1 is a partially cutaway plan view of the device, and FIG. 2 is a cross-sectional view of the device shown in FIG. The figure is shown. Hereinafter, an embodiment in the above-mentioned figure is explained. In the figure, reference numeral 4 denotes a lead frame having a square plate-shaped die pad 6 which is recessed one step in comparison with other portions at the center, and a plurality of leads 5 on the left and right sides of the die pad toward the outside. The semiconductor element 2 is fixed on the upper surface of the die pad 6 of the lead frame 4, and each electrode 3 of the element is connected to the tip of each internal lead 5 a of the lead frame by a wire 9. A flat ground plane 7 is disposed above and below the die pad 6 to which the semiconductor element 2 is fixed, respectively.
The upper and lower portions of each of the internal lead portions 5a separated from each of the internal lead portions 5a of the lead frame are covered with the flat ground plane 7, respectively. A part of the periphery of each of the ground planes 7 and a part of the periphery of the die pad 6 to which the semiconductor element 2 is fixed are tie bars 8a in the shape of a U-shaped strip, and are provided separately from the internal lead portions 5a. Connected together with tie bar 8a. Then, each ground plane 7 is electrically connected to the die pad 6. Further, the gap 10 between each of the upper and lower ground planes 7 and the lead frame 4 inside and the lead frame 4 around the element including the semiconductor element 2 are sealed with an insulator 1 such as a resin. The high-frequency semiconductor device shown in FIGS. 1 and 2 has the above configuration.

次に、その作用を説明する。絶縁体1外部に突出した
リードフレームの各リード5に電気信号を流すと、該信
号が各リード5とワイヤ9で接続した半導体素子の各電
極3に伝わり、該信号が樹脂等の絶縁体1内部に収納し
た半導体素子2を作動させる。そしてその際に、絶縁体
1表面に備えた、タイバー8aを介してダイパッド6に電
気的に導通する各グランドプレーン7が、各リード5を
流れる信号が、各リード5外部に漏れたり、隣合う各リ
ード5に混入したりするのを的確に防止する。
Next, the operation will be described. When an electric signal is applied to each lead 5 of the lead frame protruding outside the insulator 1, the signal is transmitted to each electrode 3 of the semiconductor element connected to each lead 5 by a wire 9, and the signal is transmitted to the insulator 1 such as a resin. The semiconductor element 2 housed inside is operated. At this time, the respective ground planes 7 provided on the surface of the insulator 1 and electrically connected to the die pad 6 via the tie bars 8a cause signals flowing through the respective leads 5 to leak out of the respective leads 5 or to be adjacent to each other. Prevention of mixing in each lead 5 is properly prevented.

また、第3図および第4図は本発明の半導体装置用リ
ードフレームの好適な実施例を示し、第3図は該リード
フレームの平面図、第4図は半導体素子を固着して折曲
した該リードフレームの断面図である。以下、上記図中
のリードフレームを説明する。リードフレーム4に、半
導体素子2を固着する方形板状をしたダイパッド6と離
隔させて、ダイパッド6とタイバー8aで一体に連結した
グランドプレーン7を備える。タイバー8aは、内部リー
ド部5aから離隔させて備える。詳しくは、リードフレー
ムの上下のガイドレール11間に、その中央に半導体素子
2を固着する方形板状のダイパッド6を備えるととも
に、該ダイパッド上下の周縁中央からその外方に向けて
細帯状のタイバー8aを延出させて、各タイバー8a先端
に、該タイバー8aを折曲した際にダイパッド6とその周
囲の各内部リード部5aの上方とその下方を覆う方形板状
のグランドプレーン7をタイバー8aに一体に連結させて
それぞれ備える。また、上記ダイパッド6左右に、ダイ
パッド6外方に向けて複数本のリード5をそれぞれ備え
る。そして、上記ダイパッド6左右の各リード5中途部
間を、上下のガイドレール11にタイバー8bを介して一体
に連なるダムバー12aで相互に連結して、各リード5を
ガイドレール11間に支持させる。また、上記ダムバー12
a端部から、ダイパッド6とグランドプレーン7を一体
に連結するタイバー8a方向に向けて、ダイパッド6上下
を囲むダムバー12bをそれぞれ延出させる。さらに、ガ
イドレール11間にタイバー8bを介してグランドプレーン
7を支持させるとともに、該タイバー8bを除去した際
に、リードフレーム4からダイパッド6がグランドプレ
ーン7と共に脱落しないように、ダムバー12b近くのタ
イバー8aとダムバー12a間を、ダイパッドサポートバー1
4で相互に連結する。第3図および第4図に示したリー
ドフレームは以上の構成からなる。
3 and 4 show a preferred embodiment of a lead frame for a semiconductor device according to the present invention. FIG. 3 is a plan view of the lead frame, and FIG. It is sectional drawing of this lead frame. Hereinafter, the lead frame in the above-mentioned figure will be described. The lead frame 4 includes a ground plane 7 which is separated from a die pad 6 having a rectangular plate shape to which the semiconductor element 2 is fixed and which is integrally connected to the die pad 6 with a tie bar 8a. The tie bar 8a is provided separately from the internal lead portion 5a. More specifically, a rectangular plate-shaped die pad 6 for fixing the semiconductor element 2 is provided at the center between the upper and lower guide rails 11 of the lead frame, and a narrow band-shaped tie bar is provided from the upper and lower peripheral edges of the die pad toward the outside. When the tie bar 8a is bent, a rectangular plate-shaped ground plane 7 covering the upper and lower sides of the die pad 6 and the respective internal leads 5a around the tie bar 8a is attached to the tip of each tie bar 8a. And are provided integrally with each other. Also, a plurality of leads 5 are provided on the left and right sides of the die pad 6 toward the outside of the die pad 6, respectively. Then, the middle of each of the leads 5 on the left and right sides of the die pad 6 is mutually connected to the upper and lower guide rails 11 via a tie bar 8b by a dam bar 12a which is integrally connected to each other, and each lead 5 is supported between the guide rails 11. In addition, the above dam bar 12
A dam bar 12b surrounding the upper and lower sides of the die pad 6 is extended from the end toward the tie bar 8a which integrally connects the die pad 6 and the ground plane 7 from the end. Further, the ground plane 7 is supported between the guide rails 11 via the tie bars 8b, and the tie bars near the dam bar 12b are so provided that the die pad 6 does not fall off with the ground plane 7 from the lead frame 4 when the tie bars 8b are removed. Die pad support bar 1 between 8a and dam bar 12a
Interconnect with 4 The lead frame shown in FIGS. 3 and 4 has the above configuration.

次に、その使用例を説明する。上述リードフレームに
おいて、ダイパッド6をリード5部分に比べて一段窪ま
せて、その窪ませたダイパッド6上面に半導体素子2を
固着するとともに、該素子の各電極3と各内部リード部
5a先端を金線等のワイヤ9でそれぞれ接続する。次に、
ダイパッド6を直接支持するタイバー8bを切断、除去し
て、第4図に示したように、ダイパッド6とグランドプ
レーン7を一体に連結する各タイバー8aを断面ほぼU字
状に互いに逆方向に折曲させ、半導体素子2を固着した
ダイパッド6の上方とその下方にダイパッド6にタイバ
ー8aを介して一体に連結した各グランドプレーン7をそ
れぞれ配設して、リードフレームの内部リード部5aと離
隔した内部リード部5aの上方とその下方を、ダイパッド
6と電気的に導通する上記上下の各グランドプレーン7
を覆う。その後、上記上下の各グランドプレーン7とそ
の内側のリードフレーム4との間の空隙10部分および半
導体素子2を含む該素子周囲のダムバー12a,12bより内
側のリードフレーム4部分を、樹脂等の絶縁体1で封止
する。そして、上記絶縁体1外部に突出したリードフレ
ームの各リード5から、該各リード5を一体に連結する
ダムバー12a,12bやガイドレール11等を除去して、各リ
ード5を独立させ、第1図等に示したような本発明の半
導体装置を製造する。
Next, an example of its use will be described. In the above-described lead frame, the die pad 6 is depressed by one step as compared with the lead 5, and the semiconductor element 2 is fixed to the upper surface of the depressed die pad 6, and each electrode 3 of the element and each internal lead portion are formed.
5a The ends are connected by wires 9 such as gold wires. next,
The tie bars 8b that directly support the die pad 6 are cut and removed, and as shown in FIG. 4, each tie bar 8a that integrally connects the die pad 6 and the ground plane 7 is folded in a U-shaped cross section in opposite directions. Each of the ground planes 7 integrally connected to the die pad 6 via a tie bar 8a is disposed above and below the die pad 6 to which the semiconductor element 2 is fixed, and is separated from the internal lead portion 5a of the lead frame. The upper and lower ground planes 7 electrically connected to the die pad 6 above and below the internal lead portion 5a.
Cover. Thereafter, the space 10 between the upper and lower ground planes 7 and the lead frame 4 inside the upper and lower ground planes 7 and the lead frame 4 inside the dam bars 12a and 12b around the element including the semiconductor element 2 are insulated with resin or the like. Seal with body 1. Then, the dam bars 12a, 12b and the guide rail 11 for integrally connecting the respective leads 5 are removed from the respective leads 5 of the lead frame protruding outside the insulator 1, and the respective leads 5 are made independent, and the first The semiconductor device of the present invention as shown in the figures and the like is manufactured.

また、第5図は本発明の半導体装置用リードフレーム
の他の好適な実施例を示し、詳しくは該リードフレーム
の平面図を示す。以下、上記図中の実施例を説明する。
図中において、既述の第3図および第4図に示したリー
ドフレームと同一部材には、同一符号を付して、その説
明を省略する。リードフレーム4の上下のガイドレール
11間の中央に備えた半導体素子2を固着する方形板状の
ダイパッド6の四方周囲に複数本のリード5をダイパッ
ド6外方に向けてそれぞれ備える。また、ダイパッド6
周囲の斜め上下のガイドレール11間に、ダイパッド6と
その四方周囲の複数本の各内部リード部5aの上方とその
下方を覆う方形板状のグランドプレーン7をそれぞれ備
える。そして、上記ダイパッド6の対角線上に位置する
2隅部とダイパッド周囲の斜め上下の各グランドプレー
ン7内側隅部とを、内部リード部5aから離隔させて備え
た細帯状のタイバー8aでそれぞれ一体に連結する。第5
図に示したリードフレームは以上の構成からなる。
FIG. 5 shows another preferred embodiment of the lead frame for a semiconductor device of the present invention, and more specifically, shows a plan view of the lead frame. Hereinafter, an embodiment in the above-mentioned figure is explained.
In the figure, the same members as those of the lead frame shown in FIGS. 3 and 4 are denoted by the same reference numerals, and description thereof will be omitted. Upper and lower guide rails of lead frame 4
A plurality of leads 5 are provided around four sides of a square plate-shaped die pad 6 for fixing the semiconductor element 2 provided at the center between the eleventh and the semiconductor element 2, respectively. In addition, die pad 6
Between the diagonal upper and lower guide rails 11, there are provided a rectangular ground plane 7 that covers the die pad 6 and the upper and lower portions of the plurality of internal lead portions 5 a around the die pad 6. Then, two corners located on the diagonal line of the die pad 6 and inner corners of the ground planes 7 around the die pad obliquely above and below are integrally formed by a strip-shaped tie bar 8a provided separately from the internal lead portion 5a. connect. Fifth
The lead frame shown in the figure has the above configuration.

次に、その使用例を説明する。上述リードフレームに
おいて、既述の第3図および第4図に示したリードフレ
ームと同様にして、リードフレーム4の一段窪ませたダ
イパッド6に半導体素子2を固着して、該素子の各電極
3とリードフレームの各内部リード部5a先端をワイヤ9
でそれぞれ接続した後、ダイパッド6と各グランドプレ
ーン7を一体に連結する各タイバー8aを断面ほぼU字状
に折曲させて、半導体素子2を固着したダイパッド6の
上方とその下方にグランドプレーン7をそれぞれ配設
し、リードフレームの内部リード部5aの上方とその下方
をグランドプレーン7でそれぞれ覆うとともに、上記各
グランドプレーン7とその内側のリードフレーム4との
間の空隙10部分および半導体素子2を含む該素子周囲の
リードフレーム4部分を、樹脂等の絶縁体1で封止する
等して、第1図等に示したような本発明の半導体装置を
製造する。
Next, an example of its use will be described. In the above-described lead frame, the semiconductor element 2 is fixed to the die pad 6 in which the lead frame 4 is depressed by one step in the same manner as the lead frame shown in FIG. 3 and FIG. And the tip of each internal lead 5a of the lead frame with a wire 9
After each connection, the tie bars 8a for integrally connecting the die pad 6 and the respective ground planes 7 are bent into a substantially U-shaped cross section, and the ground planes 7 above and below the die pad 6 to which the semiconductor element 2 is fixed. Are disposed above and below the internal lead portion 5a of the lead frame with the ground plane 7, respectively, and the gap 10 between the ground plane 7 and the lead frame 4 inside the ground plane 7 and the semiconductor element 2 are formed. The semiconductor device of the present invention as shown in FIG. 1 and the like is manufactured by sealing the portion of the lead frame 4 around the element with an insulator 1 such as a resin.

なお、上述各実施例の半導体装置と該装置用リードフ
レームにおいて、リードフレーム4に、第6図に示した
ような、ダイパッド6周囲のリード5間に、ダイパッド
6周縁からその外方に向けてコプレナー伝送路を構成す
るダイパッド6に電気的に導通する中間リード13をそれ
ぞれ一体に延出させたリードフレーム4を用いて、本発
明の半導体装置のリード5とグランドプレーン7からな
るストリップ伝送路の絶縁度を高めるようにしても良
い。また、その場合、コプレナー伝送路は、各リード5
間にダイパッド6と別体の中間リード13をそれぞれ備え
て、該各中間リード13とダイパッド6をワイヤでそれぞ
れ接続して形成しても良い。
In the semiconductor device of each of the above embodiments and the device lead frame, the lead frame 4 is provided between the leads 5 around the die pad 6 as shown in FIG. Using a lead frame 4 in which intermediate leads 13 electrically connected to a die pad 6 constituting a coplanar transmission path are integrally extended, a strip transmission path including a lead 5 and a ground plane 7 of the semiconductor device of the present invention is used. The degree of insulation may be increased. In this case, the coplanar transmission line is connected to each lead 5.
The intermediate lead 13 and the separate intermediate lead 13 may be provided between the die pad 6 and the intermediate lead 13 and the die pad 6 may be connected by wires.

また、リードフレーム4にタイバー8aを介してダイパ
ッド6に一体に連結したグランドプレーンを一つのみ備
えて、該グランドプレーン7で内部リード部5aの上方ま
たはその下方のいずれか一方のみを覆うようにしても良
い。
Further, the lead frame 4 is provided with only one ground plane integrally connected to the die pad 6 via the tie bar 8a, and the ground plane 7 covers only one of the upper and lower portions of the internal lead portion 5a. May be.

さらに、本発明の半導体装置に備えたグランドプレー
ン7が、その使用時に、隣合う半導体装置等と電気的に
接触等しないように、グランドプレーン7とその内側の
リードフレーム4との間の空隙10部分を埋める樹脂等の
絶縁体1を、グランドプレーン7外側周囲面に及ばせ
て、絶縁体1内部にグランドプレーン7を封入しても良
い。
Further, the space 10 between the ground plane 7 and the lead frame 4 inside the ground plane 7 is provided so that the ground plane 7 provided in the semiconductor device of the present invention does not come into electrical contact with an adjacent semiconductor device or the like during use. The ground plane 7 may be sealed inside the insulator 1 by extending the insulator 1 such as resin filling the portion to the outer peripheral surface of the ground plane 7.

また、グランドプレーン7を網状に形成したり、グラ
ンドプレーン7表面に小孔等を散点状に透設して、グラ
ンドプレーン7とその内側のリードフレーム4との間の
空隙10部分等を樹脂等の絶縁体1で封止した場合に、該
樹脂等の絶縁体1がグランドプレーン7に食い込んで容
易に分離しないようにしても良い。
Further, the ground plane 7 is formed in a mesh shape, or small holes or the like are scattered through the surface of the ground plane 7 in a scattered manner, so that the space 10 between the ground plane 7 and the lead frame 4 inside the ground plane 7 is made of resin. When sealed with an insulator 1 such as the one described above, the insulator 1 such as the resin may cut into the ground plane 7 so as not to be easily separated.

さらに、ダイパッド6を、リード5部分に比べて一段
窪ませずに、平面状のままとして、該ダイパッド6上面
に半導体素子を固着し、本発明の高周波用半導体装置を
形成しても良い。
Further, the semiconductor element may be fixed to the upper surface of the die pad 6 without leaving the die pad 6 one step lower than the lead 5 to form the semiconductor device for high frequency of the present invention.

また、グランドプレーン7とその内側のリードフレー
ム4との間の空隙10部分および半導体素子2を含む該素
子周囲のリードフレーム4部分を封止する樹脂等の絶縁
体1、即ち高周波用の半導体素子2を収納するパッケー
ジに、予めリードフレーム4と一体に樹脂成形した絶縁
基体を形成済みのプリモールド型パッケージを用いても
良い。
Further, an insulator 1 such as a resin, which seals a gap 10 between the ground plane 7 and the lead frame 4 inside the ground plane 7 and a part of the lead frame 4 around the element including the semiconductor element 2, that is, a high-frequency semiconductor element A pre-mold type package in which an insulating base formed by resin molding integrally with the lead frame 4 is previously formed may be used as a package for housing the lead frame 4.

[発明の効果] 以上説明したように、本発明においては、半導体素子
を収納するパッケージを構成する回路パターンや絶縁体
に安価な汎用性のあるリードフレームや樹脂等の絶縁体
を用いて、容易にグランドプレーンを備えた高周波用半
導体装置を形成できるようにした。従って、本発明によ
れば、安価な汎用性のある高周波用半導体装置を提供で
きる。
[Effects of the Invention] As described above, according to the present invention, an inexpensive general-purpose insulator such as a lead frame or a resin is used for a circuit pattern or an insulator constituting a package for housing a semiconductor element. A high frequency semiconductor device having a ground plane can be formed. Therefore, according to the present invention, an inexpensive and versatile high-frequency semiconductor device can be provided.

また、本発明の高周波用半導体装置用リードフレーム
によれば、リードフレームに備えたダイパッドにタイバ
ーを介して一体に連結したグランドプレーンを、タイバ
ーを断面ほぼU字状等に折曲させて、半導体素子を固着
したダイパッドの上方またはその下方のいずれか一方ま
たはその両方に配設し、リードフレームの内部リード部
の上方またはその下方のいずれか一方またはその両方を
グランドプレーンで覆うのみで、樹脂等の絶縁体で封止
した高周波特性に優れた半導体装置を容易かつ安価に製
造できる。
According to the lead frame for a high-frequency semiconductor device of the present invention, a ground plane integrally connected to a die pad provided on the lead frame via a tie bar is formed by bending the tie bar into a substantially U-shaped cross section. The element is disposed above or below the die pad to which the element is fixed, or both, and only one or both of the above and below the internal lead portion of the lead frame is covered with the ground plane. A semiconductor device excellent in high frequency characteristics sealed with an insulator can be easily and inexpensively manufactured.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の高周波用半導体装置の一部破断平面
図、第2図は第1図の装置のA−A断面図、第3図は本
発明の高周波用半導体装置用リードフレームの平面図、
第4図は第3図のリードフレームの使用状態説明図、第
5図はもう一つの本発明の高周波用半導体装置用リード
フレームの平面図、第6図はコプレナー伝送路を持つリ
ードフレームの一部平面図である。 1……絶縁体、2……半導体素子、 3……電極、4……リードフレーム、 5……リード、5a……内部リード部、 6……ダイパッド、7……グランドプレーン、 8a……タイバー。
1 is a partially cutaway plan view of a high-frequency semiconductor device according to the present invention, FIG. 2 is a sectional view taken along line AA of the device of FIG. 1, and FIG. 3 is a plan view of a lead frame for a high-frequency semiconductor device according to the present invention. Figure,
FIG. 4 is an explanatory view of the use state of the lead frame of FIG. 3, FIG. 5 is a plan view of another lead frame for a high-frequency semiconductor device of the present invention, and FIG. 6 is an example of a lead frame having a coplanar transmission line. It is a partial plan view. DESCRIPTION OF SYMBOLS 1 ... Insulator, 2 ... Semiconductor element, 3 ... Electrode, 4 ... Lead frame, 5 ... Lead, 5a ... Internal lead part, 6 ... Die pad, 7 ... Ground plane, 8a ... Tie bar .

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】樹脂等の絶縁体内部に、高周波用の半導体
素子を固着したダイパッドと、前記半導体素子と電気的
に導通させた内部リード部とを封止した半導体装置にお
いて、前記内部リード部の上方またはその下方またはそ
の上方及びその下方に、前記ダイパッドに、前記内部リ
ード部から離隔させて備えたタイバーを介して、電気的
に導通させたグランドプレーンを配設して、該グランド
プレーンで前記内部リード部の上方またはその下方また
はその上方及びその下方を覆ったことを特徴とする高周
波用半導体装置。
1. A semiconductor device in which a die pad in which a high-frequency semiconductor element is fixed inside an insulator such as a resin and an internal lead electrically connected to said semiconductor element are sealed. Above or below or above and below and above the die pad, a ground plane electrically connected to the die pad is provided via a tie bar provided separately from the internal lead portion. A high-frequency semiconductor device, wherein the semiconductor device covers an upper portion, a lower portion, an upper portion, and a lower portion of the internal lead portion.
【請求項2】半導体素子を固着するダイパッドと、前記
半導体素子と電気的に導通させる内部リード部とを備え
たリードフレームにおいて、前記ダイパッドに、前記内
部リード部から離隔させて備えたタイバーを介して、一
連に備えたグランドプレーンであって、前記タイバーを
折曲させることにより、前記グランドプレーンを、前記
内部リード部の上方またはその下方またはその上方及び
その下方に配設して、前記グランドプレーンで内部リー
ド部の上方またはその下方またはその上方及びその下方
を覆うことの可能なグランドプレーンを備えたことを特
徴とする高周波用半導体装置用リードフレーム。
2. A lead frame having a die pad for fixing a semiconductor element and an internal lead portion electrically connected to the semiconductor element, wherein the die pad is connected to the die pad via a tie bar provided at a distance from the internal lead part. A ground plane provided in series, wherein the ground plane is disposed above or below the internal lead portion or above and below the internal lead portion by bending the tie bar. And a ground plane capable of covering above or below the internal lead portion or above and below the internal lead portion.
JP62154927A 1987-06-22 1987-06-22 High frequency semiconductor device and lead frame for the device Expired - Lifetime JP2577916B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62154927A JP2577916B2 (en) 1987-06-22 1987-06-22 High frequency semiconductor device and lead frame for the device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62154927A JP2577916B2 (en) 1987-06-22 1987-06-22 High frequency semiconductor device and lead frame for the device

Publications (2)

Publication Number Publication Date
JPS63318764A JPS63318764A (en) 1988-12-27
JP2577916B2 true JP2577916B2 (en) 1997-02-05

Family

ID=15594988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62154927A Expired - Lifetime JP2577916B2 (en) 1987-06-22 1987-06-22 High frequency semiconductor device and lead frame for the device

Country Status (1)

Country Link
JP (1) JP2577916B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213868A (en) * 1996-01-30 1997-08-15 Nec Corp Lead frame for microwave semiconductor integrated circuit
JP5534335B2 (en) * 2010-09-27 2014-06-25 株式会社デンソー Electromagnetic shielding structure for electronic parts
JP6114134B2 (en) * 2013-07-29 2017-04-12 トヨタ自動車株式会社 Lead frame, power conversion device, semiconductor device, and manufacturing method of semiconductor device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51138165A (en) * 1975-05-23 1976-11-29 Mitsubishi Electric Corp Package stracture for thermal resistance and shield

Also Published As

Publication number Publication date
JPS63318764A (en) 1988-12-27

Similar Documents

Publication Publication Date Title
US5656857A (en) Semiconductor device with insulating resin layer and substrate having low sheet resistance
US5309021A (en) Semiconductor device having particular power distribution interconnection arrangement
KR19990029974A (en) Single leadframe package having a combined induction coil and an integrated circuit semiconductor chip, and a method of manufacturing the same
KR100287243B1 (en) Semiconductor device having loc structure and manufacturing method therefor
US6847115B2 (en) Packaged semiconductor device for radio frequency shielding
JP2577916B2 (en) High frequency semiconductor device and lead frame for the device
JPS63258050A (en) Semiconductor device
JP2532039B2 (en) High frequency semiconductor device
KR900004718B1 (en) Package for i.c.
GB2059157A (en) Resin encapsulated field-effect transistor
JPH06291230A (en) Manufacture of composite semiconductor device
JP2005244158A (en) High-density pin bonding structure
JP3150560B2 (en) Semiconductor device
JP3107648B2 (en) Semiconductor device
KR0179833B1 (en) Semiconductor package and manufacturing method
JP2970952B2 (en) Semiconductor device and manufacturing method thereof
JPS60263451A (en) Integrated circuit package
JPH03248455A (en) Lead frame
JPH0311923Y2 (en)
JP2913500B2 (en) Semiconductor device
JPH0452998Y2 (en)
JP2689324B2 (en) Lead frame for semiconductor device
JPH077111A (en) Surface mount package for semiconductor devices
JPH0327559A (en) Semiconductor device
JPH0648875Y2 (en) Semiconductor device