JP2581597B2 - 電荷増幅器および電荷信号または電流信号を増幅する方法 - Google Patents
電荷増幅器および電荷信号または電流信号を増幅する方法Info
- Publication number
- JP2581597B2 JP2581597B2 JP1006061A JP606189A JP2581597B2 JP 2581597 B2 JP2581597 B2 JP 2581597B2 JP 1006061 A JP1006061 A JP 1006061A JP 606189 A JP606189 A JP 606189A JP 2581597 B2 JP2581597 B2 JP 2581597B2
- Authority
- JP
- Japan
- Prior art keywords
- charge
- charge amplifier
- gate
- type
- injector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/70—Charge amplifiers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/211—Gated diodes
- H10D12/212—Gated diodes having PN junction gates, e.g. field controlled diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
- H10D30/83—FETs having PN junction gate electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Light Receiving Elements (AREA)
- Measurement Of Radiation (AREA)
Description
【発明の詳細な説明】 この発明は接合形電界効果トランジスタを用いた電荷
増幅器および電荷信号または電流信号を増幅する方法に
関する。
増幅器および電荷信号または電流信号を増幅する方法に
関する。
接合形電界効果トランジスタ（JFET）装置は、非常に
高い入力インピーダンスを持つように設計できるため、
電荷増幅器として使用される。電荷増幅器には、小さな
電荷信号または電流信号をつくり出すタイプのトランス
デューサの出力を増幅することが求められる。このタイ
プのトランスデューサは、例えば、ガンマ線やＸ線のよ
うなイオン化光線に感応するトランスデューサを含む。
例えばＸ線螢光装置では、Ｘ線（Ｘ線管によってまたは
電子顕微鏡における電子衝撃の結果生じた）は試料の元
素組成を判定するために分析される。このタイプの装置
は、英国特許出願第8718531（LA2）号に開示されてい
る。
高い入力インピーダンスを持つように設計できるため、
電荷増幅器として使用される。電荷増幅器には、小さな
電荷信号または電流信号をつくり出すタイプのトランス
デューサの出力を増幅することが求められる。このタイ
プのトランスデューサは、例えば、ガンマ線やＸ線のよ
うなイオン化光線に感応するトランスデューサを含む。
例えばＸ線螢光装置では、Ｘ線（Ｘ線管によってまたは
電子顕微鏡における電子衝撃の結果生じた）は試料の元
素組成を判定するために分析される。このタイプの装置
は、英国特許出願第8718531（LA2）号に開示されてい
る。
通常、FETは、処理装置に供給される増幅された電荷
信号を発生するため、増幅器の他の段に供給する電荷増
幅器の第１段として使用される。処理装置は、トランス
デューサが受ける状態に関する情報を提供する電荷信号
を測定するようになされる。電荷信号が通常、例えば一
方向にだけ変化する、例えば増加すると仮定すれば、シ
ステムが飽和しはじめ、非直線になりはじめる、即ち一
般にレストア（restore）として知られるプロセスがは
じまる前に、蓄積された電荷を除去しなければならな
い。
信号を発生するため、増幅器の他の段に供給する電荷増
幅器の第１段として使用される。処理装置は、トランス
デューサが受ける状態に関する情報を提供する電荷信号
を測定するようになされる。電荷信号が通常、例えば一
方向にだけ変化する、例えば増加すると仮定すれば、シ
ステムが飽和しはじめ、非直線になりはじめる、即ち一
般にレストア（restore）として知られるプロセスがは
じまる前に、蓄積された電荷を除去しなければならな
い。
上述したような電荷増幅器のレストアにおける問題
は、蓄積された電荷の量が多くの場合非常に小さいの
で、要求されるレストア電流は10マイクロ秒以下に必要
な数ナノ・アンペアでよい。何らかの電子システムにお
いて浮遊容量が存在すると、上記の大きさの電流を直接
コントロールすることは、上記のような小さな時間の単
位においては、事実上、不可能になる。
は、蓄積された電荷の量が多くの場合非常に小さいの
で、要求されるレストア電流は10マイクロ秒以下に必要
な数ナノ・アンペアでよい。何らかの電子システムにお
いて浮遊容量が存在すると、上記の大きさの電流を直接
コントロールすることは、上記のような小さな時間の単
位においては、事実上、不可能になる。
上記のタイプの増幅器から電荷を除去する問題の既知
の解決法は、英国特許第1153374号に記載されている
「パルスド・オプティカル・レストア」（pulsed optic
al restore）という解決法である。このシステムでは、
蓄積された電荷が光反応半導体装置によって放電され
る。この光反応半導体装置は、今度は発光半導体デバイ
スから光を受取る。比較的高い電流の短かいパルスが発
光デバイスに加えられる。しかし、浮遊容量の影響を最
小にするため、蓄積された電荷に可能なだけ近くに配置
された光反応半導体デバイスによってつくられた電流
は、最初の電流よりも数桁のオーダーほど小さい。
の解決法は、英国特許第1153374号に記載されている
「パルスド・オプティカル・レストア」（pulsed optic
al restore）という解決法である。このシステムでは、
蓄積された電荷が光反応半導体装置によって放電され
る。この光反応半導体装置は、今度は発光半導体デバイ
スから光を受取る。比較的高い電流の短かいパルスが発
光デバイスに加えられる。しかし、浮遊容量の影響を最
小にするため、蓄積された電荷に可能なだけ近くに配置
された光反応半導体デバイスによってつくられた電流
は、最初の電流よりも数桁のオーダーほど小さい。
パルスド・オプティカル・レストアにおける問題は、
（Ｘ線螢光を含む）多くの使用例において、発光装置か
ら出た光は入力トランスデューサ、例えばＸ線検出器に
到達してはならない。しかし、トランスデューサと発光
装置の間に配設された遮蔽によって容量が生じる。この
問題は、光遮蔽を帰還容量の一部になるように配置する
ことにより幾分解決されるが、この使用例に適した不透
明な材料は、良好な絶縁特性を持たず、ノイズを生じさ
せる。
（Ｘ線螢光を含む）多くの使用例において、発光装置か
ら出た光は入力トランスデューサ、例えばＸ線検出器に
到達してはならない。しかし、トランスデューサと発光
装置の間に配設された遮蔽によって容量が生じる。この
問題は、光遮蔽を帰還容量の一部になるように配置する
ことにより幾分解決されるが、この使用例に適した不透
明な材料は、良好な絶縁特性を持たず、ノイズを生じさ
せる。
パルスド・オプティカル・レストアにおける別の問題
は、光に敏感な装置は新たな浮遊容量をつくり出すこと
である。この問題は、FET自体を光を感じるように設計
してレストア光をFETに当てることによって克服できよ
う。しかし、このような解決法は、電荷をFETに蓄積さ
せる。したがって、測定を行う前に、この電荷を除去す
るための時間が必要となろう。
は、光に敏感な装置は新たな浮遊容量をつくり出すこと
である。この問題は、FET自体を光を感じるように設計
してレストア光をFETに当てることによって克服できよ
う。しかし、このような解決法は、電荷をFETに蓄積さ
せる。したがって、測定を行う前に、この電荷を除去す
るための時間が必要となろう。
この発明の１つの目的は、改良された接合形電界効果
トランジスタを用いた電荷増幅器を提供することであ
る。この発明の他の目的は、前記接合形電界効果トラン
ジスタを用いた電荷信号または電流信号を増幅する方法
を提供することである。
トランジスタを用いた電荷増幅器を提供することであ
る。この発明の他の目的は、前記接合形電界効果トラン
ジスタを用いた電荷信号または電流信号を増幅する方法
を提供することである。
この発明の第１の態様によれば、トランスデューサか
らの電荷を蓄積するための容量と、第１の形式の半導体
材料よりなる基板、第２の型式の半導体材料よりなるチ
ャンネル、ソースおよびドレーン、ならびに前記第１の
型式の半導体材料よりなるゲートおよびインジェクタを
有する接合形電界効果トランジスタと、しきい値検出器
と、前記ドレーンにおける出力を前記しきい値検出器に
供給する手段を具備しており、前記しきい値検出器は、
ドレーン出力が予め定められたしきい値に達したときに
前記インジェクタにパルスを供給するようになされてお
り、それによって前記接合形電界効果トランジスタのチ
ャンネルにキャリアが注入され、前記トランジスタのゲ
ートを介して前記容量に電荷が蓄積されるようになされ
た電荷増幅器が提供される。
らの電荷を蓄積するための容量と、第１の形式の半導体
材料よりなる基板、第２の型式の半導体材料よりなるチ
ャンネル、ソースおよびドレーン、ならびに前記第１の
型式の半導体材料よりなるゲートおよびインジェクタを
有する接合形電界効果トランジスタと、しきい値検出器
と、前記ドレーンにおける出力を前記しきい値検出器に
供給する手段を具備しており、前記しきい値検出器は、
ドレーン出力が予め定められたしきい値に達したときに
前記インジェクタにパルスを供給するようになされてお
り、それによって前記接合形電界効果トランジスタのチ
ャンネルにキャリアが注入され、前記トランジスタのゲ
ートを介して前記容量に電荷が蓄積されるようになされ
た電荷増幅器が提供される。
この発明の第２の態様によれば、電荷信号または電流
信号を増幅する方法において、トランスデューサからの
前記信号を容量に蓄積し、前記蓄積した信号を、第２の
型式の半導体材料よりなるチャンネル、ソースおよびド
レーンと、第１の型式の半導体材料よりなるインジェク
タおよびゲートを有する接合形電界効果トランジスタの
ゲートに供給し、前記ドレーンからの出力をしきい値検
出器に供給し、前記ドレーン出力が予め定められたしき
い値に達する時、しきい値検出器がパルスを前記インジ
ェクタに供給するようになし、それによってキャリアを
前記トランジスタのゲートを介して前記容量になる電荷
を回復するため前記トランジスタのチャンネルに注入さ
せるようにすることよりなる、電荷信号または電流信号
を増幅する方法が提供される。
信号を増幅する方法において、トランスデューサからの
前記信号を容量に蓄積し、前記蓄積した信号を、第２の
型式の半導体材料よりなるチャンネル、ソースおよびド
レーンと、第１の型式の半導体材料よりなるインジェク
タおよびゲートを有する接合形電界効果トランジスタの
ゲートに供給し、前記ドレーンからの出力をしきい値検
出器に供給し、前記ドレーン出力が予め定められたしき
い値に達する時、しきい値検出器がパルスを前記インジ
ェクタに供給するようになし、それによってキャリアを
前記トランジスタのゲートを介して前記容量になる電荷
を回復するため前記トランジスタのチャンネルに注入さ
せるようにすることよりなる、電荷信号または電流信号
を増幅する方法が提供される。
この発明の利点は、パルスド・オプティカル・レスト
アを必要としない増幅器を提供することである。したが
って、JFET自体を照射することに関連する問題が回避で
きる。これによって、帰還容量の一部を形成する遮蔽の
光学的特性は、それほど重要ではなくなった。その結
果、良好な絶縁特性を有するPTFEのような材料を使用す
ることができる。さらに、上記JFETをトランスデューサ
の近くに配設することができる。そうすることによって
接続ワイヤの容量の影響を最小に抑えることができる。
これらの長所の相乗効果としてノイズが減少する。した
がって、感度が向上する。
アを必要としない増幅器を提供することである。したが
って、JFET自体を照射することに関連する問題が回避で
きる。これによって、帰還容量の一部を形成する遮蔽の
光学的特性は、それほど重要ではなくなった。その結
果、良好な絶縁特性を有するPTFEのような材料を使用す
ることができる。さらに、上記JFETをトランスデューサ
の近くに配設することができる。そうすることによって
接続ワイヤの容量の影響を最小に抑えることができる。
これらの長所の相乗効果としてノイズが減少する。した
がって、感度が向上する。
以下、本発明の実施例について説明する。
第１図は、接合形電界効果トランジスタの平面図であ
り、第２図は、概略的な断面図である。Ｎチャンネル形
装置を示してあるが、Ｐチャンネル形であってもよい。
その場合、すべての半導体領域は図示されたものとは反
対の極性になる。
り、第２図は、概略的な断面図である。Ｎチャンネル形
装置を示してあるが、Ｐチャンネル形であってもよい。
その場合、すべての半導体領域は図示されたものとは反
対の極性になる。
多量の不純物を注入したP+シリコンの基板10の上に複
数のデバイスが形成されている。Ｎ形エピタキシャル層
11が、基板10の上に５ミクロンの厚さに成長させて（チ
ャンネル領域を形成している）。Ｎ形エピタキシャル層
11は、二酸化シリコンのパッシベーション層によって覆
われている。酸化層12にはホトリトグラフィとエッチン
グによって窓13が形成されている。こうして出来た構体
が900℃から1100℃の間の温度のホウ素の雰囲気の中に
入れられる。ホウ素はエピタキシャル層に拡散し、分離
拡散領域14を形成し、これによって基板上に形成された
デバイスは互いに分離される。拡散は基板領域10まで到
達するまで十分に深く行われる。
数のデバイスが形成されている。Ｎ形エピタキシャル層
11が、基板10の上に５ミクロンの厚さに成長させて（チ
ャンネル領域を形成している）。Ｎ形エピタキシャル層
11は、二酸化シリコンのパッシベーション層によって覆
われている。酸化層12にはホトリトグラフィとエッチン
グによって窓13が形成されている。こうして出来た構体
が900℃から1100℃の間の温度のホウ素の雰囲気の中に
入れられる。ホウ素はエピタキシャル層に拡散し、分離
拡散領域14を形成し、これによって基板上に形成された
デバイスは互いに分離される。拡散は基板領域10まで到
達するまで十分に深く行われる。
分離領域が形成さた後、酸化層に新たに窓15が形成さ
れる。P+形材料の領域16と17がホウ素拡散またはホウ素
イオン注入によって形成される。領域16は、第１図に示
された丸い環の形をしたトップゲートである。領域17
は、この発明の要である。これは、これまでインジェク
タと呼んで来たものであり、ゲート領域16の環の外側に
位置している小さな領域である。この新しい装置の特
性、特に、この新しい領域の効果を以下に説明する。
れる。P+形材料の領域16と17がホウ素拡散またはホウ素
イオン注入によって形成される。領域16は、第１図に示
された丸い環の形をしたトップゲートである。領域17
は、この発明の要である。これは、これまでインジェク
タと呼んで来たものであり、ゲート領域16の環の外側に
位置している小さな領域である。この新しい装置の特
性、特に、この新しい領域の効果を以下に説明する。
本明細書中でインジェクタ接合形FET（IJFET）と呼ば
れているこの装置は、従来のJFETと実質的に同じ方法で
完成される。窓15は別の酸化層を成長させて被覆されて
いる。新たな窓18も形成される。燐が拡散されて、ソー
ス19（ゲートの周りの環）とゲートの内側の環ドレーン
20となるN+領域が形成される。既にシールされている窓
15は、再び開かれ、アルミニウムの薄い層が、各装置の
上の表面に付着される。大部分のアルミニウムはホトリ
トグラフィとエッチングによって取り除かれ、ボンディ
ング・パッド21を露出させる。ボンディング・パッド21
はソース（Ｓ）、ゲート（Ｇ）、ドレーン（Ｄ）、イン
ジェクタ（Ｉ）の各領域に接続しており、ボンディング
・パッドには、それぞれ金電極が接続される。第２のゲ
ート電極（G2）が基板10に接続される。したがって、各
装置は合計５つの電極を持つ。
れているこの装置は、従来のJFETと実質的に同じ方法で
完成される。窓15は別の酸化層を成長させて被覆されて
いる。新たな窓18も形成される。燐が拡散されて、ソー
ス19（ゲートの周りの環）とゲートの内側の環ドレーン
20となるN+領域が形成される。既にシールされている窓
15は、再び開かれ、アルミニウムの薄い層が、各装置の
上の表面に付着される。大部分のアルミニウムはホトリ
トグラフィとエッチングによって取り除かれ、ボンディ
ング・パッド21を露出させる。ボンディング・パッド21
はソース（Ｓ）、ゲート（Ｇ）、ドレーン（Ｄ）、イン
ジェクタ（Ｉ）の各領域に接続しており、ボンディング
・パッドには、それぞれ金電極が接続される。第２のゲ
ート電極（G2）が基板10に接続される。したがって、各
装置は合計５つの電極を持つ。
高インピーダンス増幅器としてのIJFETの特性は、
（Ｎ形チャンネルデバイスの場合）正のバイアスを上記
インジェクタに印加してはじめてインジェクタ領域の存
在によって影響を受ける。したがって、第１のモードの
操作では、デバイスは高い入力（ゲート）インピーダン
スとなり、ソースからドレーンへの電流の流れ（Ｎ形チ
ャンネルデバイスの場合は電子）はドレーン（G1）に加
えられた電圧によってコントロールされる。ゲートの漏
れ電流は減少である。第２のモードの操作では、正のバ
イアスがインジェクタ（Ｉ）に加えられると、順方向電
流がＰ形インジェクタ17とＮ形層11の間の接合を通過す
る。正孔がＮ形層に注入されると、こんどは比較的小さ
な電流がゲートG1を通って漏れる。上記の注入によって
生じる電流に比べると小さいが、第２モードにおけるゲ
ートの漏れ電流は第１モードで経験するものよりもずっ
と大きい。したがって、第１モードの操作中にデバイス
の入力側に貯えられたかも知れないいかなる電荷も第２
モード操作中に正のバイアスをインジェクタに印加する
ことによって放電されよう。
（Ｎ形チャンネルデバイスの場合）正のバイアスを上記
インジェクタに印加してはじめてインジェクタ領域の存
在によって影響を受ける。したがって、第１のモードの
操作では、デバイスは高い入力（ゲート）インピーダン
スとなり、ソースからドレーンへの電流の流れ（Ｎ形チ
ャンネルデバイスの場合は電子）はドレーン（G1）に加
えられた電圧によってコントロールされる。ゲートの漏
れ電流は減少である。第２のモードの操作では、正のバ
イアスがインジェクタ（Ｉ）に加えられると、順方向電
流がＰ形インジェクタ17とＮ形層11の間の接合を通過す
る。正孔がＮ形層に注入されると、こんどは比較的小さ
な電流がゲートG1を通って漏れる。上記の注入によって
生じる電流に比べると小さいが、第２モードにおけるゲ
ートの漏れ電流は第１モードで経験するものよりもずっ
と大きい。したがって、第１モードの操作中にデバイス
の入力側に貯えられたかも知れないいかなる電荷も第２
モード操作中に正のバイアスをインジェクタに印加する
ことによって放電されよう。
電荷増幅器が第３図に示されている。ここではトラン
スデューサ30、例えばシリコンＸ線検出器からの出力が
IJFET31のゲートに加えられる。IJFETのために採用した
シンボルは、標準的デュアルゲートJFETとほとんど同じ
で、インジェクタを表わすななめになった矢印を加えた
ものである。第２モードのこのデバイスの操作はPNPバ
イポーラ・トランジスタの動作と同様であり、インジェ
クタ17がエミッタの働きをし、ゲート領域がコレクタの
働きをし、（ソース側の）Ｎ形層がベースの働きをす
る。したがって、インジェクタは、エミッタが一般に受
入れられている形で表わされている。矢印の方向は、デ
バイスを第２モードで働かせるために必要な従来の電流
の方向である。
スデューサ30、例えばシリコンＸ線検出器からの出力が
IJFET31のゲートに加えられる。IJFETのために採用した
シンボルは、標準的デュアルゲートJFETとほとんど同じ
で、インジェクタを表わすななめになった矢印を加えた
ものである。第２モードのこのデバイスの操作はPNPバ
イポーラ・トランジスタの動作と同様であり、インジェ
クタ17がエミッタの働きをし、ゲート領域がコレクタの
働きをし、（ソース側の）Ｎ形層がベースの働きをす
る。したがって、インジェクタは、エミッタが一般に受
入れられている形で表わされている。矢印の方向は、デ
バイスを第２モードで働かせるために必要な従来の電流
の方向である。
トランスデューサ30からの出力電荷は、帰還コンデン
サ32のプレートに貯えられる。するとコンデンサ32が、
こんどは増幅器33に供給される比較的に増加するドレー
ン電流をつくり出す。増幅器33からの出力は、処理装置
34およびしきい値検出器35へ供給される。処理装置34か
らの出力は、コンピュータもしくは同様な装置によって
さらに表示し、記憶し、処理することができる。しきい
値検出器35は、増幅された信号が予め定めた値に達した
時、予め定めた電流パルスをIJFET31のインジェクタＩ
に供給する。インジェクタパルスの大きさと時間は、コ
ンデンサ32に蓄積された電荷がIJFET31のゲートG1を通
して出る漏れ電流によってレストアされる。
サ32のプレートに貯えられる。するとコンデンサ32が、
こんどは増幅器33に供給される比較的に増加するドレー
ン電流をつくり出す。増幅器33からの出力は、処理装置
34およびしきい値検出器35へ供給される。処理装置34か
らの出力は、コンピュータもしくは同様な装置によって
さらに表示し、記憶し、処理することができる。しきい
値検出器35は、増幅された信号が予め定めた値に達した
時、予め定めた電流パルスをIJFET31のインジェクタＩ
に供給する。インジェクタパルスの大きさと時間は、コ
ンデンサ32に蓄積された電荷がIJFET31のゲートG1を通
して出る漏れ電流によってレストアされる。
このIJFETは、パルスド・オプティカル・レストアを
必要とせずに、小さなレストア電流をずっと大きなイン
ジェクタ電流によって制御できる。IJFETは、小さな電
流や電荷が増幅される電子顕微鏡、ガンマ線検出装置、
その他のシステム内のＸ線螢光検出器に特に有用であ
る。
必要とせずに、小さなレストア電流をずっと大きなイン
ジェクタ電流によって制御できる。IJFETは、小さな電
流や電荷が増幅される電子顕微鏡、ガンマ線検出装置、
その他のシステム内のＸ線螢光検出器に特に有用であ
る。
第１図は、この発明を実施した接合形電界効果トランジ
スタの平面図、第２図は第１図のトランジスタの概略的
断面図、第３図は第１図のトランジスタをもとにした電
荷増幅器の回路図である。 図面において、10は基板、11はＮ形エピタキシャル層、
12は二酸化シリコンのパッシベーション層、13、15、18
は窓、16はゲート領域、17はインジェクタ、19はソー
ス、20はドレーン、21はボンディング・パッド、30はト
ランスデューサ、31はIJFET、32は帰還コンデンサ、33
は増幅器、34は処理装置、35はしきい値検出器である。
スタの平面図、第２図は第１図のトランジスタの概略的
断面図、第３図は第１図のトランジスタをもとにした電
荷増幅器の回路図である。 図面において、10は基板、11はＮ形エピタキシャル層、
12は二酸化シリコンのパッシベーション層、13、15、18
は窓、16はゲート領域、17はインジェクタ、19はソー
ス、20はドレーン、21はボンディング・パッド、30はト
ランスデューサ、31はIJFET、32は帰還コンデンサ、33
は増幅器、34は処理装置、35はしきい値検出器である。
Claims (10)
- 【請求項１】トランスデューサ（30）からの電荷を蓄積
するための容量（32）と、 第１の形式の半導体材料よりなる基板、第２の型式の半
導体材料よりなるチャンネル、ソース（Ｓ）およびドレ
ーン（Ｄ）、ならびに前記第１の型式の半導体材料より
なるゲート（G1）およびインジェクタ（Ｉ）を有する接
合形電界効果トランジスタと、 しきい値検出器（35）と、 前記ドレーン（Ｄ）における出力を前記しきい値検出器
（35）に供給する手段を具備しており、 前記しきい値検出器は、ドレーン出力が予め定められた
しきい値に達したときに前記インジェクタ（Ｉ）にパル
スを供給するようになされており、それによって前記接
合形電界効果トランジスタのチャンネルにキャリアが注
入され、前記トランジスタのゲートを介して前記容量に
電荷が蓄積されるようになされた電荷増幅器。 - 【請求項２】請求項１の電荷増幅器において、前記ソー
ス（Ｓ）とドレーン（Ｄ）の間の電流がゲートに印加さ
れた電圧に応答してコントロール可能であり、インジェ
クタ（Ｉ）を通してキャリアを注入することによって前
記ゲート（G1）の漏れ電流を増大するようになされてい
る前記電荷増幅器。 - 【請求項３】請求項２の電荷増幅器において、前記基板
が第２のゲート（G2）を形成している前記電荷増幅器。 - 【請求項４】請求項１〜３のうちの１つに記載された電
荷増幅器において、前記ゲート（G1）が前記第１の型式
の半導体材料で形成されておりかつ前記ソース（Ｓ）と
前記ドレーン（Ｄ）との間に配置されている前記電荷増
幅器。 - 【請求項５】請求項１〜４のうちの１つに記載された電
荷増幅器において、前記チャンネルと接合を形成してい
る前記第１の型式の半導体材料よりなるインジェクタ領
域を通してキャリアが前記チャンネルに注入される前記
電荷増幅器。 - 【請求項６】請求項５の電荷増幅器において、前記チャ
ンネルがＮ型材料で形成され、かつ前記インジェクタが
不純物を多量に注入したP+型材料で形成されている前記
電荷増幅器。 - 【請求項７】請求項１の電荷増幅器において、前記トラ
ンスデューサが電子顕微鏡で発生されたＸ線を調べるよ
うになされたＸ線検出器である前記電荷増幅器。 - 【請求項８】請求項７の電荷増幅器において、前記ドレ
ーンからの出力が前記しきい値検出器に加えられる前に
増幅される前記電荷増幅器。 - 【請求項９】請求項８の電荷増幅器において、前記増幅
されたドレーン出力が前記電子顕微鏡で調べる試料の元
素構成を判定するために処理される前記電荷増幅器。 - 【請求項１０】電荷信号または電流信号を増幅する方法
において、トランスデューサ（30）からの前記信号を容
量（32）に蓄積し、 前記蓄積した信号を、第２の型式の半導体材料よりなる
チャンネル、ソースおよびドレーンと、第１の型式の半
導体材料よりなるインジェクタおよびゲートを有する接
合形電界効果トランジスタのゲートに供給し、 前記ドレーンからの出力をしきい値検出器（35）に供給
し、前記ドレーン出力が予め定められたしきい値に達す
る時、しきい値検出器がパルスを前記インジェクタに供
給するようになし、それによってキャリアを前記トラン
ジスタのゲートを介して前記容量（32）になる電荷を回
復するため前記トランジスタ（31）のチャンネルに注入
させるようにすることよりなる、電荷信号または電流信
号を増幅する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB888800949A GB8800949D0 (en) | 1988-01-16 | 1988-01-16 | Junction field effect transistors |
| GB8800949 | 1988-01-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH023936A JPH023936A (ja) | 1990-01-09 |
| JP2581597B2 true JP2581597B2 (ja) | 1997-02-12 |
Family
ID=10630060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1006061A Expired - Fee Related JP2581597B2 (ja) | 1988-01-16 | 1989-01-17 | 電荷増幅器および電荷信号または電流信号を増幅する方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0325383B1 (ja) |
| JP (1) | JP2581597B2 (ja) |
| DE (1) | DE68909621T2 (ja) |
| GB (1) | GB8800949D0 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6587003B2 (en) | 2001-04-18 | 2003-07-01 | Canberra Industries. Inc. | Charge sensitive preamplifier with pulsed source reset |
| US8058674B2 (en) | 2009-10-07 | 2011-11-15 | Moxtek, Inc. | Alternate 4-terminal JFET geometry to reduce gate to source capacitance |
| GB2491111B (en) * | 2011-05-19 | 2015-08-19 | Oxford Instr Nanotechnology Tools Ltd | Charge-sensitive amplifier |
| EP2882098B1 (en) | 2012-08-02 | 2018-12-05 | Horiba, Ltd. | Amplifier and radiation detector |
| CN115642184B (zh) * | 2022-10-24 | 2026-02-10 | 华南师范大学 | 一种双栅结型场效应晶体管及其制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3755012A (en) * | 1971-03-19 | 1973-08-28 | Motorola Inc | Controlled anisotropic etching process for fabricating dielectrically isolated field effect transistor |
| GB1471617A (en) * | 1973-06-21 | 1977-04-27 | Sony Corp | Circuits comprising a semiconductor device |
| JPS53121485A (en) * | 1977-03-30 | 1978-10-23 | Mitsubishi Electric Corp | Semiconductor logic circuit device of electrostatic induction type |
| JPS575353A (en) * | 1981-03-03 | 1982-01-12 | Nippon Gakki Seizo Kk | Semiconductor integrated circuit device |
| JPS6173380A (ja) * | 1984-09-19 | 1986-04-15 | Hitachi Ltd | 半導体装置の製造方法 |
-
1988
- 1988-01-16 GB GB888800949A patent/GB8800949D0/en active Pending
-
1989
- 1989-01-13 DE DE89300335T patent/DE68909621T2/de not_active Expired - Lifetime
- 1989-01-13 EP EP89300335A patent/EP0325383B1/en not_active Expired - Lifetime
- 1989-01-17 JP JP1006061A patent/JP2581597B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE68909621D1 (de) | 1993-11-11 |
| EP0325383A3 (en) | 1990-02-28 |
| DE68909621T2 (de) | 1994-02-10 |
| JPH023936A (ja) | 1990-01-09 |
| EP0325383B1 (en) | 1993-10-06 |
| EP0325383A2 (en) | 1989-07-26 |
| GB8800949D0 (en) | 1988-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Radeka et al. | Implanted silicon JFET on completely depleted high-resistivity devices | |
| US9939536B2 (en) | Semiconductor photomultiplier with baseline restoration for a fast terminal signal output including output loads to correct an overshoot of an output signal (as amended) | |
| KR20040096527A (ko) | 전하 또는 입자 감지 | |
| US3570112A (en) | Radiation hardening of insulated gate field effect transistors | |
| JP2581597B2 (ja) | 電荷増幅器および電荷信号または電流信号を増幅する方法 | |
| US5170229A (en) | Junction field effect transistors with injector region | |
| Goulding et al. | Recent results on the optoelectronic feedback preamplifier | |
| JPS6259902B2 (ja) | ||
| Holland et al. | A monolithically integrated detector-preamplifier on high-resistivity silicon | |
| US5274263A (en) | FET structure for use in narrow bandgap semiconductors | |
| DiBitonto et al. | Radiation and cryogenic test results with a monolithic GaAs preamplifier in C-HFET technology | |
| JPS63198890A (ja) | Ｘ線検出装置 | |
| JP3246034B2 (ja) | フォトセンサ及びフォトセンサの駆動方法 | |
| JP3246038B2 (ja) | フォトセンサ及びフォトセンサの駆動方法 | |
| Giacomini et al. | Noise characterization of double-sided silicon microstrip detectors with punch-through biasing | |
| Kolev et al. | Constant-resistance deep-level transient spectroscopy in Si and Ge JFET's | |
| Kishishita et al. | Hybrid SiC Pixel Detector for Charged-Particle Beam Monitor | |
| JP3135418B2 (ja) | 半導体装置及びその製造方法 | |
| Batignani et al. | A study for the detection of ionizing particles with phototransistors on thick high-resistivity silicon substrates | |
| Radeka | Semiconductor detectors and readout electronics: present directions and outstanding problems | |
| Niemiec et al. | Monolithic active pixel sensor realized in SOI technology—concept and verification | |
| EP0269335B1 (en) | Radiation-sensitive device | |
| McKenzie et al. | Low noise JFET with integral reset diode | |
| JPS5936969A (ja) | 多しきい値を有する半導体装置の製造方法 | |
| GB2305776A (en) | Charge amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |