JP2583379B2 - Pseudo three-dimensional image synthesizing apparatus and image synthesizing method - Google Patents
Pseudo three-dimensional image synthesizing apparatus and image synthesizing methodInfo
- Publication number
- JP2583379B2 JP2583379B2 JP4283941A JP28394192A JP2583379B2 JP 2583379 B2 JP2583379 B2 JP 2583379B2 JP 4283941 A JP4283941 A JP 4283941A JP 28394192 A JP28394192 A JP 28394192A JP 2583379 B2 JP2583379 B2 JP 2583379B2
- Authority
- JP
- Japan
- Prior art keywords
- contour point
- polygon
- information
- contour
- vertex
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Image Generation (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は疑似3次元画像合成装置
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pseudo three-dimensional image synthesizing apparatus.
【0002】[0002]
【背景の技術】従来より、3次元画像を2次元的に画像
表示する疑似3次元画像合成装置が周知であり、例えば
3次元画像用のビデオゲーム,飛行機および各種乗り物
のシュミレータ,コンピュータグラフィックス,CAD
装置のディスプレイおよびその他の用途に幅広く用いら
れている。2. Description of the Related Art Conventionally, a pseudo three-dimensional image synthesizing apparatus for displaying a three-dimensional image two-dimensionally has been known. For example, video games for three-dimensional images, simulators for airplanes and various vehicles, computer graphics, and the like. CAD
It is widely used in device displays and other applications.
【0003】本発明者は、このような疑似3次元画像合
成装置として、任意の形状の3次元物体を、後述するよ
う、複数のポリゴンの組み合わせ画像として合成表示す
る装置の開発研究を進めている。しかし、この装置によ
り画像表示する場合、これらの複数ポリゴンのうち、2
次元表示画面から見えないポリゴン、即ち裏のポリゴン
に当たるものは、処理する必要がない。従って、この裏
に当たるポリゴンをあらかじめ処理をする対象から外せ
ば、その後の処理時間、処理データ量が、理想的には約
1/2に低減されることとなり、特にリアルタイムに画
像合成を行う画像合成装置においては、ハードウエアの
負担を大幅に軽減させることができることとなる。The inventor has been conducting research and development on such a pseudo three-dimensional image synthesizing apparatus for synthesizing and displaying a three-dimensional object having an arbitrary shape as a combined image of a plurality of polygons, as described later. . However, when an image is displayed by this device, two of these polygons are displayed.
It is not necessary to process polygons that cannot be seen from the dimensional display screen, that is, those that correspond to the polygons on the back. Therefore, if the polygons on the back side are excluded from the objects to be processed in advance, the subsequent processing time and the amount of data to be processed are ideally reduced to about 1 /, and in particular, image synthesis for real-time image synthesis. In the device, the burden on hardware can be greatly reduced.
【0004】本発明は、このような課題に鑑みなされた
ものであり、その目的は、表示画面上、裏の部分に当た
るポリゴンの処理を最小限に抑えることができる、疑似
3次元画像合成装置を提供することにある。SUMMARY OF THE INVENTION The present invention has been made in view of such a problem, and an object of the present invention is to provide a pseudo three-dimensional image synthesizing apparatus capable of minimizing processing of a polygon corresponding to a back portion on a display screen. To provide.
【0005】[0005]
【課題を解決するための手段】本発明は、複数のポリゴ
ンの集合で表される3次元表示物を所定の投影面上に透
視投影変換し、投影されたポリゴンの頂点の第1、第2
座標を含む頂点情報を各ポリゴンの表裏に応じた順序で
出力する画像情報供給手段と、前記ポリゴンを構成する
輪郭線と水平走査線とが交差する点である輪郭点ペアー
の第1、第2座標を含む輪郭点情報を、前記各頂点の頂
点情報に基づいて演算する輪郭点演算手段と、該輪郭点
演算手段からの演算結果に基づいて複数のポリゴンによ
り構成される視界画像を合成する画像合成手段とを含
み、前記輪郭点演算手段が、前記画像情報供給手段から
入力された第N(Nは整数)の頂点の第2座標と、第
(N+1)の頂点の第2座標との間の増減を演算する手
段と、第Nの頂点と第(N+1)の頂点を結ぶ輪郭辺上
の輪郭点の第1座標と、該輪郭点と輪郭点ペアーを構成
する輪郭点の第1座標との間の増減を演算する手段と、
演算された増減結果に基づいて処理対象となるポリゴン
が裏ポリゴンであるか表ポリゴンであるかを判定する手
段と、裏ポリゴンと判定された場合には該裏ポリゴンに
ついての前記輪郭点情報の前記画像合成手段への出力を
省略する手段とを含むことを特徴とする。また本発明
は、複数のポリゴンの集合で表される3次元表示物を所
定の投影面上に透視投影変換し、投影されたポリゴンの
頂点の第1、第2座標を含む頂点情報を各ポリゴンの表
裏に応じた順序で出力する画像情報供給ステップと、前
記ポリゴンを構成する輪郭線と水平走査線とが交差する
点である輪郭点ペアーの第1、第2座標を含む輪郭点情
報を、前記各頂点の頂点情報に基づいて演算する輪郭点
演算ステップと、該輪郭点演算ステップでの演算結果に
基づいて複数のポリゴンにより構成される視界画像を合
成する画像合成ステップとを含み、前記輪郭点演算ステ
ップにおいて、入力された第N(Nは整数)の頂点の第
2座標と、第(N+1)の頂点の第2座標との間の増減
を演算し、第Nの頂点と第(N+1)の頂点を結ぶ輪郭
辺上の 輪郭点の第1座標と、該輪郭点と輪郭点ペアーを
構成する輪郭点の第1座標との間の増減を演算し、演算
された増減結果に基づいて処理対象となるポリゴンが裏
ポリゴンであるか表ポリゴンであるかを判定し、裏ポリ
ゴンと判定された場合には該裏ポリゴンについての前記
輪郭点情報の出力を省略すること特徴とする。 SUMMARY OF THE INVENTION The present invention relates to a plurality of polygons.
A three-dimensional display object represented by a set of
The first and second vertices of the projected polygon are transformed by visual projection
Vertex information including coordinates in the order according to the front and back of each polygon
Image information supply means for outputting and configuring the polygon
Contour point pair where the contour and horizontal scan line intersect
The contour point information including the first and second coordinates of
Contour point calculating means for calculating based on the point information;
Based on the calculation result from the calculation means,
Image synthesizing means for synthesizing a view image composed of
Only, the contour point calculating means is provided by the image information supplying means.
The input second coordinates of the N-th (N is an integer) vertex,
A method of calculating an increase / decrease between the (N + 1) vertex and the second coordinate
On the contour edge connecting the step and the Nth vertex to the (N + 1) th vertex
Constructs the first coordinates of the contour point and the contour point and contour point pair
Means for calculating an increase or decrease between the first coordinate of the contour point to be calculated and
Polygon to be processed based on the calculated increase / decrease result
To determine whether is a back polygon or a front polygon
If it is determined that the step and the back polygon, the back polygon
Output of the contour point information to the image combining means.
And a means for omitting. The present invention
Indicates a three-dimensional display object represented by a set of polygons.
Perspective transformation on a fixed projection plane
Vertex information including the first and second coordinates of the vertices is stored in a table for each polygon.
An image information supply step of outputting in an order according to the back;
The outline and the horizontal scan line that make up the polygon intersect
Contour point information including first and second coordinates of a contour point pair that is a point
Information, the contour points calculated based on the vertex information of each vertex
Calculation step and the calculation result in the contour point calculation step
The view image composed of multiple polygons based on the
Image composing step, the contour point calculating step
Of the input Nth vertex (N is an integer)
Increase / decrease between the second coordinate and the second coordinate of the (N + 1) th vertex
Is calculated, and the contour connecting the Nth vertex and the (N + 1) th vertex is calculated.
The first coordinate of the contour point on the side , and the contour point and the contour point pair
Calculate the increase / decrease between the first coordinate of the contour point to be constituted, and calculate
Polygons to be processed based on the
Judge whether it is a polygon or a front polygon, and
If it is determined to be a gon,
The output of the contour point information is omitted.
【0006】[0006]
【作用】本発明によれば、画像情報供給手段から輪郭点
演算手段に、ポリゴンの表裏に応じた順序で頂点情報が
入力される。即ち表のポリゴンは例えば反時計周り(逆
も可)に、裏のポリゴンは例えば時計回り(逆も可)に
頂点情報が入力される。この頂点情報にはポリゴンの各
頂点の第1座標(例えば投影面上のX座標)、第2座標
(例えば投影面上のY座標)が含まれる。そして輪郭点
演算手段では、入力された頂点情報に基づいて、ポリゴ
ンの輪郭線の走査線の交差する点である輪郭点ペアー
(左輪郭点、右輪郭点)の輪郭点情報が求められる。例
えば、今、ポリゴンがA、B、C、Dの頂点を持つとす
る。すると輪郭点演算手段は、例えば頂点Aの第2座標
と頂点Bの第2座標との間の増減を求める。更に輪郭辺
A、B上の輪郭点の第1座標と、この輪郭点とペアとな
る輪郭点の第1座標との間の増減を求める。そして得ら
れた増減の結果に基づいて、処理対象であるポリゴンが
表ポリゴンであるか裏ポリゴンであるかを判断する。そ
して裏ポリゴンである場合にはその後の処理から除かれ
る。これにより演算処理の効率化を図ることができると
共に、ポリゴンの裏表の判定を簡易に行うことができ
る。 According to the present invention, the contour point is supplied from the image information supply means.
Vertex information is added to the calculation means in the order corresponding to the front and back of the polygon.
Is entered. That is, the polygons in the table are, for example, counterclockwise (reverse
), And the polygon on the back, for example, clockwise (or vice versa)
Vertex information is input. This vertex information contains
First coordinate of vertex (for example, X coordinate on projection plane), second coordinate
(For example, the Y coordinate on the projection plane). And contour points
The calculating means calculates the polygon based on the input vertex information.
Contour point pair, which is the intersection of the scanning lines of the contour line
The contour point information of (left contour point, right contour point) is obtained. An example
For example, suppose that a polygon has A, B, C, and D vertices.
You. Then, the contour point calculating means calculates, for example, the second coordinates of the vertex A.
And the second coordinate of the vertex B are calculated. Further contour sides
The first coordinates of the contour points on A and B are paired with the contour points.
Of the contour point with the first coordinates is determined. And got
Based on the result of the increase / decrease, the polygon to be processed is
It is determined whether the polygon is a front polygon or a back polygon. So
If it is a back polygon, it will be removed from subsequent processing
You. This makes it possible to improve the efficiency of arithmetic processing.
Both can easily determine the front and back of a polygon.
You.
【0007】[0007]
[実施例の目次] A.発明の概要説明 B:実施例 B1:画像情報供給源 *着眼点 *構成 *作用 *付随デ―タ *コミュニケ―ションメモリ B2:フィ―ルドプロセッサ回路 *多角形認識番号 B3:画像合成装置 (a)記憶回路 a−1.フィ―ルドメモリ *デ―タ書込順序 *ワ―ド構成 a−2.付随デ―タメモリ (b)ラインバッファ (c)ラインプロセッサ回路 *デ―タ読出し部 *デ―タ書込み部 *空き領域検出部 *塗り潰し動作の具体例 (d)本実施例と従来装置との比較 C:具体例 C1:第1の具体例 (a)仕様 (b)デュアルポ―トRAM (c)画像情報供給源 (d)フィ―ルドプロセッサ回路 *構成 *動作 (e)フィ―ルドメモリ (f)ラインバッファ (g)ラインプロセッサ回路 *輪郭点情報の読出し *塗り潰し処理 *塗り潰し動作の具体例 *空きピクセル *多角形の表示可能数 *デュアルポ―トRAM C2:第2の具体例 *完全不連続型 *半不連続型 [実施例]次に本発明の好適な実施例を図面に基づき説
明する。[Table of Contents of Examples] Outline of the Invention B: Example B1: Image Information Supply Source * Point of View * Configuration * Function * Auxiliary Data * Communication Memory B2: Field Processor Circuit * Polygon Recognition Number B3: Image Synthesis Device (a ) Storage circuit a-1. Field memory * Data write order * Word configuration a-2. Associated data memory (b) Line buffer (c) Line processor circuit * Data read unit * Data write unit * Free space detection unit * Specific example of filling operation (d) Comparison between this embodiment and conventional device C: Specific example C1: First specific example (a) Specifications (b) Dual-port RAM (c) Image information supply source (d) Field processor circuit * Configuration * Operation (e) Field memory (f) Line buffer (g) Line processor circuit * Contour point information reading * Filling process * Filling operation specific example * Free pixels * Polygon displayable number * Dual port RAM C2: Second specific example * Complete discontinuous type * Semi-discontinuous type [Embodiment] Next, a preferred embodiment of the present invention will be described with reference to the drawings.
【0008】A:概要説明 本発明は、外部から供給される各種の図形情報に基づ
き、CRT表示用の画像信号をリアルタイムで合成出力
可能な装置に関するものである。A: Outline Description The present invention relates to an apparatus capable of synthesizing and outputting an image signal for CRT display in real time based on various graphic information supplied from the outside.
【0009】第2図には、本発明を用いた疑似3次元画
像合成装置の好適な1例が示されており、実施例の装置
は、画像情報供給源10、フィ―ルドプロセッサ回路1
2及び画像合成装置14からなる。FIG. 2 shows a preferred example of a pseudo three-dimensional image synthesizing apparatus using the present invention. The apparatus of this embodiment includes an image information supply source 10, a field processor circuit 1
2 and an image synthesizing device 14.
【0010】前記画像情報供給源10は、3次元の立体
情報を扱い、これに回転、平行移動、透視投影等の各種
変換を施して、表示すべき3次元情報を2次元の図形の
組合せ情報に変換し、これを疑似3次元情報として出力
している。The image information supply source 10 handles three-dimensional stereoscopic information, performs various conversions such as rotation, translation, and perspective projection on the three-dimensional information, and converts the three-dimensional information to be displayed into two-dimensional graphic combination information. And outputs this as pseudo three-dimensional information.
【0011】この疑似3次元情報には、図形の形状、位
置、優先度等の他、例えばカラ―コ―ド、及びその他の
付随デ―タが含まれている。The pseudo three-dimensional information includes, for example, a color code and other accompanying data in addition to the shape, position, and priority of the figure.
【0012】前記フィ―ルドプロセッサ回路12は、こ
のようにして出力される疑似3次元情報に基づき、CR
T上に表示される各図形の輪郭を演算する。そして、各
多角形の輪郭点を、対応する付随デ―タとともに輪郭点
情報として順次出力している。The field processor circuit 12 generates a CR based on the pseudo three-dimensional information thus output.
The outline of each figure displayed on T is calculated. Then, the outline points of each polygon are sequentially output as outline point information together with the corresponding accompanying data.
【0013】そして、画像合成装置14は、このように
して出力される輪郭点情報に基づき、CRT表示用の疑
似3次元画像信号をリアルタイムで演算出力する。The image synthesizing device 14 calculates and outputs a pseudo three-dimensional image signal for CRT display in real time based on the contour point information thus output.
【0014】B:実施例 第1図には、前記疑似3次元画像合成装置を用いて形成
された飛行機用操縦シュミレ―タ装置の好適な1例が示
されている。B: Embodiment FIG. 1 shows a preferred example of an airplane operation simulator formed by using the pseudo three-dimensional image synthesizing apparatus.
【0015】B1:画像情報供給源 本実施例において、画像情報供給源10は、飛行中にお
ける各種フライト条件のシュミレ―ション画像を演算
し、このシュミレ―ション画像を複数の図形の組合せ情
報として、コミュニケ―ションメモリ28を介してフィ
―ルドプロセッサ回路12へ向け出力している。 *着眼点 ところで、画像情報供給源10から出力される画像のリ
アリティを高めるためには、扱う情報量が多い程有利と
なる。B1: Image Information Supply Source In this embodiment, the image information supply source 10 calculates simulation images under various flight conditions during flight, and uses the simulation images as combination information of a plurality of figures. The signal is output to the field processor circuit 12 via the communication memory 28. * Focus point By the way, in order to increase the reality of the image output from the image information supply source 10, it is more advantageous to handle more information.
【0016】この反面、画像情報供給源10の高速化を
図るためには、扱う情報量が少い程有利となる。On the other hand, in order to increase the speed of the image information supply source 10, the smaller the amount of information to be handled, the more advantageous.
【0017】従って、画像情報供給源10から出力され
る信号のリアリティを高め、しかもその高速化を可能と
するためには、少い情報量でよりリアリティのある画像
を得る信号処理を工夫する必要がある。Therefore, in order to increase the reality of the signal output from the image information supply source 10 and to make it possible to increase the speed, it is necessary to devise signal processing for obtaining a more realistic image with a small amount of information. There is.
【0018】このためには、画像情報供給源10の出力
する疑似3次元情報から、有用性の低い情報を必要に応
じて順次削除すれば良い。本出願人は、このような観点
に立って、次の4つのポイントについての検討を行っ
た。ポイント1 3次元物体に関する情報の内、最も有用性の低い情報
は、物体の内部に関するものである。For this purpose, information having low utility may be sequentially deleted as necessary from the pseudo three-dimensional information output from the image information supply source 10. From such a viewpoint, the present applicant has studied the following four points. Point 1 Among the information on the three-dimensional object, the least useful information relates to the inside of the object.
【0019】これは、物体が半透明でない限り、その内
部は目に見えず無視することができるからである。This is because the inside of the object is invisible and can be ignored unless the object is translucent.
【0020】従って、3次元画像情報として扱うもの
は、物体表面に関する情報に限れば充分であることが理
解される。ポイント2 また、物体の表面細部における情報が損なわれることを
我慢すれば、物体の表面形状は、これを「平面図形」の
組合せから成る集合体と見なして簡略化することができ
る。Therefore, it is understood that what is handled as three-dimensional image information is sufficient if it is limited to information on the object surface. Point 2 Also, if you endure that information in the surface details of the object is lost, the surface shape of the object can be simplified by considering it as an aggregate consisting of a combination of "planar figures".
【0021】従って、物体表面の情報を、図形形状及び
色情報等から成る「平面図形」のみに限定すれば、扱う
情報量を更に少ないものとすることが可能となる。ポイント3 前記ポイント2で絞られた図形形状に関する情報を、更
に限定して、円、楕円、多角系等、なんらかの規則に従
って単純化された図形形状に限定することにより、扱う
情報を更に少ないものとすることが可能となる。ポイント4 前記ポイント3で単純化された図形形状としては、円、
楕円、多角形等が考えられる。しかし、このような複数
の図形形状を適宜選択使用すると、回路全体が複雑化す
るばかりでなく、「図形の種類の選択」という新な情報
が必要となる。Therefore, if the information on the surface of the object is limited to only "planar figures" consisting of figure shapes and color information, the amount of information to be handled can be further reduced. Point 3 The information on the graphic shape narrowed down at the point 2 is further limited to a simplified graphic shape according to some rule, such as a circle, an ellipse, or a polygonal system, so that the information to be handled is further reduced. It is possible to do. Point 4 The simplified graphic shape at the point 3 is a circle,
Ellipses, polygons, etc. are possible. However, when such a plurality of graphic shapes are appropriately selected and used, not only the entire circuit becomes complicated, but also new information of "selection of graphic type" is required.
【0022】従って、このような組合せ表示に用いられ
る図形の種類は、円,楕円又は多角形のいずれか1種類
に限定することが好ましい。Therefore, it is preferable to limit the types of figures used for such a combination display to any one of a circle, an ellipse and a polygon.
【0023】このため、任意の図形の組合わせ表示とい
う観点にたって、これら各図形をそれぞれ検討してみる
と、フレキシビリティの点で多角形がもっとも有利であ
る。For this reason, when considering each of these figures from the viewpoint of displaying a combination of arbitrary figures, a polygon is the most advantageous in terms of flexibility.
【0024】実施例の画像情報供給源10は、このよう
な観点に基づいて形成されており、各3次元物体を複数
の多角形の組合せ情報として順次演算出力している。The image information supply source 10 of the embodiment is formed based on such a viewpoint, and sequentially calculates and outputs each three-dimensional object as combination information of a plurality of polygons.
【0025】このようにすることにより、実施例の画像
情報供給源10は、よりリアリティのある画像信号を合
成するために必要な情報を、高速で演算出力することが
可能となる。 *構成 以下、本実施例の画像情報供給源10の具体的な構成を
詳細に説明する。In this manner, the image information supply source 10 of the embodiment can calculate and output information necessary for synthesizing a more realistic image signal at a high speed. * Configuration Hereinafter, a specific configuration of the image information supply source 10 of the present embodiment will be described in detail.
【0026】実施例において、この画像情報供給源10
は、操作部20,メインCPU回路22,3次元情報メ
モリ24,3次元演算回路26を含む。In the embodiment, the image information supply source 10
Includes an operation unit 20, a main CPU circuit 22, a three-dimensional information memory 24, and a three-dimensional operation circuit 26.
【0027】そして、前記操作部20は、実際の飛行機
の操縦席と全く同じに形成され、その操作内容は、スイ
ッチや可変抵抗器を介して電気信号に変換され、メイン
CPU回路22に向け出力されている。The operation section 20 is formed in exactly the same manner as the cockpit of an actual airplane, and its operation content is converted into an electric signal via a switch or a variable resistor and output to the main CPU circuit 22. Have been.
【0028】メインCPU回路22は、シュミレ―タと
しての動作の中枢部をなすものであり、操作部20から
出力される信号に基づき、飛行機の飛行位置を表すデ―
タを演算し3次元演算回路26へ向け出力する。The main CPU circuit 22 is a central part of the operation as a simulator, and based on a signal output from the operation unit 20, data representing the flight position of the airplane.
And outputs it to the three-dimensional operation circuit 26.
【0029】また、このメインCPU回路22は、3次
元演算回路26から出力される各種の状況信号、例えば
「飛行機が他の物体に衝突した」、「飛行機が乱気流に
入った」、「飛行機が目的地に到達した」等の情報を受
け取り、これに応じた状況デ―タを演算し、3次元演算
回路26へ向け出力している。The main CPU circuit 22 outputs various status signals output from the three-dimensional arithmetic circuit 26, for example, "the airplane has collided with another object", "the airplane has entered turbulence", and The information such as "the destination has been reached" is received, and the situation data corresponding to the information is calculated and output to the three-dimensional calculation circuit 26.
【0030】また、前記3次元情報メモリ24には、あ
らゆる物体が多面体として表現され、この多面体の各頂
点を表す3次元座標デ―タと、多面体の各表面を各頂点
の繋がりとして表す多角形デ―タとが書込み記憶されて
いる。ここにおいて、前記各多面体デ―タは、固定座標
系を用いて表されている。In the three-dimensional information memory 24, every object is represented as a polyhedron, three-dimensional coordinate data representing each vertex of the polyhedron, and a polygon representing each surface of the polyhedron as a connection of each vertex. Data is written and stored. Here, each of the polyhedral data is represented using a fixed coordinate system.
【0031】また、前記3次元演算回路26は、メイン
CPU回路22の演算する飛行機の現在位置に基づき、
3次元情報メモリ24に格納された各種多面体デ―タを
参照しながら、飛行機から見える光景を演算する。そし
て、その光景を図形情報の組合せとしてコミュニケ―シ
ョンメモリ28に向け出力している。 *作用 実施例において、このような多角形情報の演算は、次の
ような手順に従って行われる。The three-dimensional arithmetic circuit 26 calculates the current position of the airplane calculated by the main CPU circuit 22,
With reference to various polyhedral data stored in the three-dimensional information memory 24, the scene seen from the airplane is calculated. Then, the scene is output to the communication memory 28 as a combination of graphic information. * Operation In the embodiment, such calculation of polygon information is performed according to the following procedure.
【0032】第3図に示すごとく、実施例の3次元演算
回路26は、飛行機を原点とした移動座標系を想定し、
図中右方向をX座標,下方向をY座標,前方向をz座標
に設定している。As shown in FIG. 3, the three-dimensional arithmetic circuit 26 of the embodiment assumes a moving coordinate system having the origin at the airplane.
In the figure, the right direction is set to the X coordinate, the downward direction is set to the Y coordinate, and the forward direction is set to the z coordinate.
【0033】そして、メインCPU回路22から、飛行
機の現在位置を表す移動座標が出力されると、この3次
元演算回路26は3次元情報メモリ24から所定の多面
体デ―タの読み出しを行う。When the main CPU circuit 22 outputs the moving coordinates indicating the current position of the airplane, the three-dimensional operation circuit 26 reads out predetermined polyhedral data from the three-dimensional information memory 24.
【0034】実施例において、3次元情報メモリ24に
書込まれた情報は、固定座標系を用いて表されているた
め、3次元演算回路26は、メモリ24から読出した情
報を移動座標系の座標デ―タに変換する必要がある。In the embodiment, the information written in the three-dimensional information memory 24 is represented by using a fixed coordinate system. Therefore, the three-dimensional operation circuit 26 converts the information read from the memory 24 into the moving coordinate system. It is necessary to convert to coordinate data.
【0035】この変換には、座標の回転と平行移動とい
う2つの演算要素の組合わせで実現することができ、こ
の変換の過程において、パイロットの視野に入らないこ
とが判明した情報(z<0等)が除去される。変換によ
り求められた状況デ―タは、メインCPU回路22へ向
け出力される。This conversion can be realized by a combination of two calculation elements of rotation and translation of coordinates. In the process of this conversion, information (z <0) that is found to be out of the field of view of the pilot. Etc.) are removed. The status data obtained by the conversion is output to the main CPU circuit 22.
【0036】そして、座標変換された各多面体情報は、
次に表示画面がz=0の平面上にあるとして、z<0の
視点に向って透視投影変換される。The coordinate-converted polyhedral information is
Next, assuming that the display screen is on the plane of z = 0, perspective projection transformation is performed toward the viewpoint of z <0.
【0037】このような透視投影変換により、前記各多
面体デ―タは、多面体の各頂点座標をX,Yの2次元に
変換した点情報の集まりとして表される。また、このよ
うな透視投影変換を行うにあたり、視点と多面体の各頂
点座標との距離を求めておく。By such perspective projection conversion, each polyhedron data is represented as a set of point information obtained by converting the coordinates of each vertex of the polyhedron into two dimensions of X and Y. In performing such perspective projection transformation, the distance between the viewpoint and each vertex coordinate of the polyhedron is determined.
【0038】そして、前記透視投影変換により求められ
た2次元の点情報(多面体の頂点座標)を、多面体表面
を表す各多角形毎に分類し、分類した多角形がパイロッ
トの視野すなわち画面の視野に入るか否かをチェックす
る。Then, the two-dimensional point information (the coordinates of the vertices of the polyhedron) obtained by the perspective projection transformation is classified for each polygon representing the surface of the polyhedron, and the classified polygon is the visual field of the pilot, that is, the visual field of the screen. Check if you enter.
【0039】本実施例において、フィ―ルドプロセッサ
回路12及び画像合成装置14は、その受付け座標範囲
が、前記視野よりも幾分広く設定されている。In the present embodiment, the field processor circuit 12 and the image synthesizing device 14 have their receiving coordinate ranges set somewhat wider than the field of view.
【0040】このため、3次元演算回路26は、得られ
る情報を多角形ごとにチェックし、視野に全く入らない
多角形は除去し、一部は視野に入るが残りは受付け座標
範囲を越えているような多角形は受付け座標範囲に入る
ように適当な変形を施している。For this reason, the three-dimensional arithmetic circuit 26 checks the obtained information for each polygon, removes polygons that do not enter the visual field at all, and partially enters the visual field but leaves the rest beyond the acceptance coordinate range. Such a polygon is appropriately deformed so as to fall within the receiving coordinate range.
【0041】その後、この3次元演算回路26は、受付
け座標範囲に入る多角形に対し、視点からの距離の代表
値を決定する。Thereafter, the three-dimensional arithmetic circuit 26 determines a representative value of the distance from the viewpoint to the polygon that falls within the receiving coordinate range.
【0042】そして、前記代表値の小さい多角形から順
に、優先度の高い多角形情報としてコミュニケ―ション
メモリ28に向け出力する。 *付随デ―タ このとき、コミュニケ―ションメモリ28に向け出力さ
れる各多角形情報には、多角形の各頂点の2次元座標デ
―タ(X,Y)のみならず、付随デ―タが含まれる。Then, the polygons are output to the communication memory 28 as polygon information having a higher priority in order from the polygon having the smaller representative value. * Accompanying data At this time, each polygon information output to the communication memory 28 includes not only two-dimensional coordinate data (X, Y) of each vertex of the polygon, but also accompanying data. Is included.
【0043】前記付随デ―タとしては、例えば多角形の
カラ―コ―ド、輝度情報や、他の画像との合成等に有用
なz軸座標値、等が考えられる。また、これ以外にも、
例えばこの多角形の傾きを付随デ―タとして与えておけ
ば、面の傾きと光の方向との関係で当該多角形の明るさ
をその後の演算処理により決定することも可能である。As the accompanying data, for example, a polygonal color code, luminance information, a z-axis coordinate value useful for synthesizing with other images, and the like can be considered. Also, besides this,
For example, if the inclination of the polygon is given as accompanying data, it is possible to determine the brightness of the polygon by the subsequent arithmetic processing based on the relationship between the inclination of the surface and the direction of light.
【0044】なお、本実施例においては、説明を簡単に
するために、付随デ―タとしてカラ―コ―ドが出力され
るものとして以後の説明を行う。In the present embodiment, for the sake of simplicity, the following description will be made on the assumption that a color code is output as accompanying data.
【0045】以上説明したように、実施例の画像情報供
給源10は、パイロットの視野に入る情景を複数の多角
形情報の組合せに変換し、優先度の高い多角形情報から
順次コミュニケ―ションメモリ28へ向け出力すること
になる。 *コミュニケ―ションメモリ そして、前記コミュニケ―ションメモリ28は、画像情
報供給源10とフィ―ルドプロセッサ回路12とのイン
タ―フェ―スとして機能し、画像情報供給源10から出
力される多角形情報を、その優先度の高い順にフィ―ル
ドプロセッサ回路12へ向け出力している。As described above, the image information supply source 10 of the embodiment converts a scene in the field of view of the pilot into a combination of a plurality of pieces of polygon information, and sequentially communicates the polygon information in descending order of priority. 28. * Communication memory The communication memory 28 functions as an interface between the image information supply source 10 and the field processor circuit 12, and the polygon information output from the image information supply source 10 Are output to the field processor circuit 12 in descending order of priority.
【0046】B2:フィ―ルドプロセッサ回路 フィ―ルドプロセッサ回路12は、輪郭点情報演算手段
として機能し、入力される多角形情報に基づき、CRT
上に表示される多角形の輪郭を演算出力する。B2: Field Processor Circuit The field processor circuit 12 functions as contour point information calculation means, and performs CRT based on input polygon information.
The polygon outline displayed above is calculated and output.
【0047】実施例において、前記画像情報供給源10
から優先度の高い順に出力される多角形情報は、CRT
のフィ―ルド走査(奇数フィ―ルドまたは偶数フィ―ル
ドヘの走査)に同期して更新される。In the embodiment, the image information source 10
The polygon information output in descending order of priority from CRT
Is updated in synchronization with the field scan (scanning to the odd field or the even field).
【0048】このため、実施例のフィ―ルドプロセッサ
回路12は、フィ―ルド走査時間を1周期として動作
し、この間に入力される多角形情報を優先度の高い順に
内部レジスタに格納する。For this reason, the field processor circuit 12 of the embodiment operates with the field scanning time as one cycle, and stores the polygon information input during this period in the internal register in the descending order of priority.
【0049】従って、画像情報供給源10から、例えば
第4図(A)に示すように、多角形A,B,Cを表す多
角形情報が順次出力される場合を想定すると、フィ―ル
ドプロセッサ回路12は、まず優先度の最も高い図形A
の各頂点a1,a2,a3,a4,を表すX,Y座標デ―タと、
当該図形の付随デ―タ(カラ―コ―ド)と、を図形Aの
多角形情報として読出し、これをその内部レジスタに格
納する。Therefore, assuming that polygon information representing polygons A, B, and C is sequentially output from the image information supply source 10, for example, as shown in FIG. The circuit 12 first determines the highest priority figure A
X, Y coordinate data representing each vertex a1, a2, a3, a4 of
The associated data (color code) of the figure and the polygon data of the figure A are read out and stored in its internal register.
【0050】そして、このようにして読出した多角形情
報に含まれる頂点座標デ―タに基づき、多角形Aの輪郭
線がCRTの各水平走査線と交差する輪郭点位置の演算
を行う。Then, based on the vertex coordinate data included in the polygon information read in this way, the calculation of the outline point position where the outline of the polygon A intersects each horizontal scanning line of the CRT is performed.
【0051】ところで、ある1本の走査線と交鎖する図
形が存在する場合を想定すると、この走査線上には、図
形の輪郭点が必ず少くとも2個存在する(多角形の頂点
は除く)。この2つの輪郭点をその位置によって「左輪
郭点」と「右輪郭点」と定義し、両者合せて「輪郭点ペ
ア」と定義することにする。By the way, assuming that a figure intersecting with a certain scanning line exists, at least two contour points of the figure exist on this scanning line (excluding the vertices of the polygon). . These two contour points are defined as “left contour point” and “right contour point” according to their positions, and both are defined as “contour point pair”.
【0052】通常、このような輪郭点ペアは、1個の図
形を考えてみると左右1組存在するのみであるが、特殊
な凹多角形等に関しては、複数組存在する場合もある。Normally, there are only one set of such contour point pairs on the left and right when considering one figure, but there may be a plurality of sets of special concave polygons.
【0053】実施例のフィ―ルドプロセッサ回路12
は、演算により求めた各輪郭点位置を、各走査線毎に輪
郭点ペアとしてまとめる。Field Processor Circuit 12 of Embodiment
Summarizes the contour point positions obtained by the calculation as contour point pairs for each scanning line.
【0054】そして、このようにして求めた各輪郭点ペ
アと、図形の付随デ―タとを含む輪郭点情報を画像合成
装置14へ向け出力する。Then, the contour point information including each contour point pair obtained in this way and the accompanying data of the figure is output to the image synthesizing device 14.
【0055】その後、フィ―ルドプロセッサ回路12
は、多角形B,Cに対しても同様にしてその輪郭点情報
を順次演算し、求めた輪郭点情報を画像合成装置14へ
向け出力する。Thereafter, the field processor circuit 12
Calculates the outline point information for polygons B and C in the same manner, and outputs the obtained outline point information to the image synthesizing device 14.
【0056】このようにして、本実施例のフィ―ルドプ
ロセッサ回路12からは、各多角形A,B,Cの各輪郭
点ペア及び付随デ―タから成る輪郭点情報がその優先度
の高い順に順次演算出力されることとなる。 *多角形認識番号 また、本実施例のフィ―ルドプロセッサ回路12は、後
述する記憶回路32内に付随デ―タメモリ44が設けら
れている場合には、各多角形A,B,Cに対応する多角
形認識番号を発生し、この認識番号を前記輪郭点ペア及
び付随デ―タとともに記憶回路32へ向け出力する必要
がある。As described above, from the field processor circuit 12 of the present embodiment, the contour point information including the contour point pairs of the polygons A, B, and C and the accompanying data has a high priority. They are sequentially calculated and output in order. * Polygon Recognition Number The field processor circuit 12 of the present embodiment corresponds to each of the polygons A, B, and C when the associated data memory 44 is provided in the storage circuit 32 described later. It is necessary to output a polygon identification number to the storage circuit 32 together with the contour point pair and the associated data.
【0057】B3:画像合成装置 本発明の画像合成装置14は、このようにして優先度の
高い順に入力される各多角形A,B,Cの輪郭点情報に
基づき、CRT表示用の画像信号を合成出力している。B3: Image Synthesizing Apparatus The image synthesizing apparatus 14 of the present invention is based on the contour point information of each of the polygons A, B, and C input in the order of priority, and outputs the image signal for CRT display. Is synthesized and output.
【0058】本発明において、この画像合成装置14
は、記憶回路32と、ラインプロセッサ回路34と、ラ
インバッファ36とを含む。 (a)記憶回路a−1.フィ―ルドメモリ 本実施例において、この記憶回路32は、輪郭点情報記
憶手段として機能し、通常、フィ―ルドメモリ42を用
いて形成されている。そして、CRTの1画面上に表示
される全ての多角形の輪郭点情報を記憶する。In the present invention, the image synthesizing device 14
Includes a storage circuit 32, a line processor circuit 34, and a line buffer 36. (A) Storage circuit a-1. Field Memory In this embodiment, the storage circuit 32 functions as contour point information storage means and is usually formed using a field memory 42. Then, contour point information of all polygons displayed on one screen of the CRT is stored.
【0059】第4図(B)には、このフィ―ルドメモリ
42の概念図が示されており、そのメモリ空間は、走査
線と1対1に対応するよう、1画面を構成する走査線の
本数と等しい数の水平走査記憶エリアに分割され、各記
憶エリアにはY座標に対応したアドレスが与えられてい
る。FIG. 4B is a conceptual diagram of the field memory 42. The memory space of the field memory 42 corresponds to the scanning lines in one-to-one correspondence with the scanning lines constituting one screen. It is divided into a number of horizontal scanning storage areas equal to the number, and each storage area is given an address corresponding to the Y coordinate.
【0060】従ってフィ―ルドプロセッサ回路12から
出力される各多角形A,B,Cの輪郭点情報は、そのY
座標に対応した水平走査記憶エリア内の空き領域に、順
次書込み記憶されることとなる。 *デ―タ書込順序 本実施例の装置は、この水平走査記憶エリアに対する輪
郭点情報の書込順序を用いて、各多角形A,B,Cの優
先度を表している。Accordingly, the contour point information of each of the polygons A, B, and C output from the field processor circuit 12 is represented by Y
The data is sequentially written and stored in a free area in the horizontal scanning storage area corresponding to the coordinates. * Data writing order The apparatus of the present embodiment uses the writing order of the contour point information to the horizontal scanning storage area to indicate the priority of each of the polygons A, B, and C.
【0061】すなわち、実施例のフィ―ルドプロセッサ
回路12は、優先度の高い多角形A,B,Cの順に輪郭
点情報を出力する。従って、実施例のフィ―ルドメモリ
42内の各水平走査記憶エリア内には、まず優先度の最
も高い多角形Aの輪郭点情報が書込まれ、これに続いて
多角形B,Cの順に輪郭点情報が順次書込まれることと
なる。That is, the field processor circuit 12 of the embodiment outputs the contour point information in the order of the polygons A, B, and C having the highest priority. Therefore, in each horizontal scanning storage area in the field memory 42 of the embodiment, first, the outline point information of the polygon A having the highest priority is written, and then the outline points of the polygons B and C are written in this order. Point information is sequentially written.
【0062】従って、例えばY=20で指定される水平
走査記憶エリアを例にとると、この記憶エリア内には、
アドレスの小さい順に多角形A,B,Cの各輪郭点情報
が書込まれることになる。 *ワ―ド構成 ところで、このようにして書込まれる各多角形の輪郭点
情報に着目してみると、これら各輪郭点情報は、左輪郭
点のX座標XL ,右輪郭点のX座標XR 及び多角形の付
随デ―タの3者からなる。Therefore, for example, taking a horizontal scanning storage area designated by Y = 20 as an example, this storage area contains
The respective contour point information of the polygons A, B and C are written in ascending order of address. * Word configuration By the way, when attention is paid to the contour point information of each polygon written in this way, each of these contour point information is represented by the X coordinate XL of the left contour point and the X coordinate XR of the right contour point. And accompanying data of polygons.
【0063】このような多角形情報の書込みは、各水平
走査記憶エリアのワ―ド構成をどのようにしても行える
が、実際的なワ―ド構成としては、次に述べる3つのも
のが考えられる。The writing of such polygonal information can be performed in any word configuration of each horizontal scanning storage area, but the following three practical word configurations are considered. Can be
【0064】1つの輪郭点情報の格納に1つのワ―ド
を用い、1つのワ―ド内に輪郭点情報を構成する左輪郭
点、右輪郭点及び付随デ―タの全てを格納する。One word is used to store one piece of contour point information, and all of the left contour point, right contour point, and associated data constituting the contour point information are stored in one word.
【0065】1つの輪郭点情報の格納に2つのワ―ド
を用いる。そして、左輪郭点及び右輪郭点をそれぞれ各
ワ―ドに割当て、付随デ―タもこれを2等分してそれぞ
れのワ―ドに割り当てる。Two words are used for storing one contour point information. Then, the left contour point and the right contour point are assigned to each word, and the accompanying data is divided into two equal parts and assigned to each word.
【0066】1つの輪郭点情報の格納に3つのワ―ド
を用いる。そして、左輪郭点、右輪郭点及び付随デ―タ
をそれぞれのワ―ドに格納する。Three words are used to store one piece of contour point information. Then, the left contour point, the right contour point and the accompanying data are stored in each word.
【0067】本実施例においては、前記いずれのワ―ド
構成を採用することも可能であるが、使用するワ―ド数
が少い程デ―タのアクセスが速くなることは言うまでも
ない。 また、前記〜のいずれのワ―ド構成を採用
するかによって、フィ―ルドプロセッサ回路12による
輪郭点情報の書込み方法が異なるものとなる。In this embodiment, any of the above word structures can be employed, but it goes without saying that the smaller the number of words used, the faster the data access. Further, the method of writing the contour point information by the field processor circuit 12 differs depending on which of the above word configurations is adopted.
【0068】まず、のワ―ド構成を採用した場合に
は、3つの書込み方法が考えられる。First, when the word configuration is adopted, three writing methods are conceivable.
【0069】まず第1の方法としては、1つの多角形の
輪郭点を演算する過程で、輪郭点ペアが求まった輪郭点
情報から順次書込んでいく方法がある。First, as a first method, there is a method in which, in the process of calculating the contour points of one polygon, a contour point pair is sequentially written from the contour point information obtained.
【0070】この場合には、片方の輪郭点を一時記憶す
るためのメモリが必要である。そして、最初に求まった
輪郭点を一旦このメモリに記憶しておき、これと対をな
す他方の輪郭点が求まった時点で双方の輪郭点を輪郭点
ペアとして書込み記憶する。In this case, a memory for temporarily storing one contour point is required. Then, the contour points obtained first are temporarily stored in this memory, and when the other contour point forming a pair with this contour point is obtained, both contour points are written and stored as a contour point pair.
【0071】第2の方法としては、リ―ド・モディファ
イ・ライト(読出し,修正,書戻し)を用いたものがあ
る。As a second method, there is a method using read-modify-write (read, correction, write-back).
【0072】この方法によれば、多角形の輪郭点演算過
程において、輪郭点ペアの一方の輪郭点が求まると、直
ちに付随デ―タとともにその書込みが行なわれる。そし
て、その後輪郭点ペアの他方の輪郭点が求まった時点
で、先に書込んだ輪郭点を読み出し、新に求めた輪郭点
とともにその書込みを再度行う。According to this method, when one contour point of a contour point pair is determined in the polygon contour point calculation process, the data is immediately written together with the accompanying data. Then, when the other contour point of the contour point pair is obtained, the previously written contour point is read out, and the writing is performed again with the newly obtained contour point.
【0073】なお、付随デ―タはこの時同時に書き込ん
でも良いし、他の時点で書き込んでもかまわない。Note that the accompanying data may be written at this time or at another time.
【0074】第3の方法は、1つの多角形の輪郭点を求
める手順そのものが先の2つの方法と異なる。最大点ま
たは最小点を起点として左右輪郭点を同時進行で求め、
付随デ―タとともに書き込みを行う方法である。この方
法では輪郭点を演算する回路がやや複雑になる。The third method differs from the above two methods in the procedure itself for obtaining the outline points of one polygon. Starting from the maximum point or minimum point as the starting point, find the left and right contour points simultaneously,
This is a method of writing with accompanying data. In this method, the circuit for calculating the contour points becomes slightly complicated.
【0075】なお、前記のワ―ド構成を採用した場
合には、フィ―ルドプロセッサ回路12は、1つの多角
形の輪郭点演算過程において輪郭点が求まるごとに直ち
にその書込みを行うこととなる。特に、のワ―ド構成
を採用した場合には、輪郭点とは別に付随デ―タのみを
該当するワ―ドに書込む必要がある。a−2.付随デ―タメモリ ところで、前記付随デ―タに着目してみると、この付随
デ―タは、前述したように、原則的にフィ―ルドメモリ
42内へ輪郭点ペアと1纏めにして書込み記憶される。When the above word structure is adopted, the field processor circuit 12 immediately writes the contour points each time a contour point is obtained in the process of calculating the contour points of one polygon. . In particular, when the word configuration is adopted, it is necessary to write only the accompanying data separately from the contour points in the corresponding word. a-2. By the way, focusing on the accompanying data, as described above, this accompanying data is basically written and stored in the field memory 42 together with the contour point pairs. You.
【0076】しかし、フィ―ルドメモリ42内における
付随デ―タの記憶構造は冗長であるため、付随デ―タの
ビット数が大きな場合には、専用の付随デ―タメモリ4
4を別途に設けることが好ましい。However, since the storage structure of the accompanying data in the field memory 42 is redundant, when the number of bits of the accompanying data is large, the dedicated accompanying data memory 4 is used.
4 is preferably provided separately.
【0077】この場合、フィ―ルドプロセッサ回路12
は、輪郭点情報として、輪郭点ペア及び付随デ―タの他
に、多角形認識番号を出力する。In this case, the field processor circuit 12
Outputs a polygon recognition number as contour point information in addition to the contour point pair and the accompanying data.
【0078】そして、付随デ―タメモリ44内には、前
記多角形認識番号をアドレスとして付随デ―タが書込ま
れることになる。Then, the associated data is written into the associated data memory 44 using the polygon identification number as an address.
【0079】一方、フィ―ルドメモリ42内には、付随
デ―タの代わりに多角形認識番号が書込まれることにな
る。On the other hand, a polygon identification number is written in the field memory 42 instead of the accompanying data.
【0080】通常、付随デ―タは、例えば色情報、輝度
情報等のビット数が少ない簡単なものが多く、このよう
な場合には、前記付随デ―タメモリ44が必要とされる
ことは少い。Normally, as the accompanying data, there are many simple data having a small number of bits such as color information and luminance information. In such a case, the need for the accompanying data memory 44 is small. No.
【0081】しかし、このような付随デ―タに、前記色
情報等に加えて、例えば多角形どうしを合成するために
用いるz軸座標値、及びその他の特殊機能に関連する情
報が含まれているような場合には、付随デ―タを構成す
るビット数が極めて多くなり、専用の付随デ―タメモリ
44が必要となるのである。 (b)ラインバッファ ラインバッファ36は、少くとも1水平走査分のピクセ
ル数に対応した付随デ―タ記憶エリアを有し、各記憶エ
リア内に輪郭点情報に含まれる付随デ―タが書込み記憶
可能に形成されている。However, such additional data includes, for example, z-axis coordinate values used for synthesizing polygons and other information related to special functions, in addition to the color information and the like. In such a case, the number of bits constituting the accompanying data becomes extremely large, and a dedicated accompanying data memory 44 is required. (B) Line Buffer The line buffer 36 has an associated data storage area corresponding to the number of pixels for at least one horizontal scan, and the associated data included in the contour point information is written and stored in each storage area. It is formed to be possible.
【0082】第5図(A)及び第6図(A)には、実施
例のラインバッファ36のフォ―マットが示されてい
る。FIG. 5A and FIG. 6A show the format of the line buffer 36 of the embodiment.
【0083】実施例のラインバッファ36は、後述する
ラインプロセッサ回路34が、水平走査信号に同期して
その垂直走査位置に対応する水平走査記憶エリアから各
輪郭点情報(付随デ―タ、左輪郭点位置XL,右輪郭点位
置XR )を読み出すと、各輪郭点情報に含まれる付随デ
―タを輪郭点ペア(XL,XR )により囲まれるアドレス
に順次書込み記憶するよう形成されている。In the line buffer 36 of the embodiment, the line processor circuit 34 described later synchronizes with the horizontal scanning signal and outputs each contour point information (associated data, left contour) from the horizontal scanning storage area corresponding to the vertical scanning position. When the point position XL and the right contour point position XR) are read out, the associated data included in each contour point information is sequentially written and stored at addresses surrounded by the contour point pair (XL, XR).
【0084】従って、例えば多角形A,B,Cの付随デ
―タがそれぞれ赤、青、黄色のカラ―コ―ドをそれぞれ
表すものである場合には、このラインバッファ36の所
定領域にはそれぞれ赤、青、黄色のカラ―コ―ドが書込
まれることになる。 (c)ラインプロセッサ回路 ラインプロセッサ回路34は、CRTの水平走査に同期
して、フィ―ルドメモリ42内の所定水平走査記憶エリ
アから、各多角形の輪郭点情報をその優先度の高い順
に、順次読出す。Therefore, for example, if the accompanying data of polygons A, B, and C represent red, blue, and yellow color codes, respectively, Red, blue and yellow color codes will be written respectively. (C) Line Processor Circuit The line processor circuit 34 sequentially synchronizes the outline point information of each polygon from a predetermined horizontal scanning storage area in the field memory 42 in order of the priority in synchronization with the horizontal scanning of the CRT. Read.
【0085】そして、読出した輪郭点情報の左輪郭点位
置XL と右輪郭点位置XR とにより囲まれるラインバッ
ファ36内の記憶エリアに、その付随デ―タを順次書込
み記憶する。Then, the accompanying data is sequentially written and stored in a storage area in the line buffer 36 surrounded by the left contour point position XL and the right contour point position XR of the read contour point information.
【0086】本発明において、このラインプロセッサ回
路34は、デ―タ読出し部46と、デ―タ書込み部48
と、空き領域検出部50と、を含む。 *デ―タ読出し部 前記デ―タ読出し部46は、水平走査に同期して、その
垂直走査位置に対応する水平走査記憶エリアから各多角
形の輪郭点情報をその優先度に従ってって順次読出す。In the present invention, the line processor circuit 34 includes a data reading section 46 and a data writing section 48.
And a free space detection unit 50. * Data reading unit The data reading unit 46 sequentially reads contour point information of each polygon from the horizontal scanning storage area corresponding to the vertical scanning position according to the priority in synchronization with horizontal scanning. put out.
【0087】例えば、第4図に示すY=20のラインを
水平走査する場合を想定すると、デ―タ読出し部46
は、フィ―ルドメモリ42内におけるY=20の水平走
査記憶エリアから、まず多角形Aの輪郭点情報を読出
し、次に多角形B,Cの順に輪郭点情報を順次読出す。 *デ―タ書込み部 そして、デ―タ書込み部48は、輪郭点情報が読出され
る毎に、この輪郭点ペア(XL,XR )によって囲まれる
ラインバッファ36の記憶エリアに、付随デ―タを順次
書込んでいく。For example, assuming that horizontal scanning is performed on the line of Y = 20 shown in FIG.
Reads the outline point information of the polygon A first from the horizontal scanning storage area of Y = 20 in the field memory 42, and then sequentially reads the outline point information in the order of the polygons B and C. * Data writing section Each time the contour point information is read, the data writing section 48 stores the associated data in the storage area of the line buffer 36 surrounded by the contour point pair (XL, XR). Are sequentially written.
【0088】このとき、ラインバッファ36に対するデ
―タの書込み、すなわち付随デ―タの塗り潰し処理は、
輪郭点情報の読出し順位に従って行われるため、ライン
バッファ36内には、優先度の高い付随デ―タが先に書
込まれることとなる。At this time, the writing of data into the line buffer 36, that is, the filling processing of the accompanying data is performed as follows.
Since the reading is performed according to the reading order of the contour point information, accompanying data having a high priority is written into the line buffer 36 first.
【0089】従って、このラインバッファ36上に、後
から書込む付随デ―タは、先に書かれた付随デ―タ上に
重ね書きされることがないよう、その空きエリア(以後
空きピクセルと記す)に対してのみ行う必要がある。 *空き領域検出部 しかし、このようなラインバッファ36内の空きピクセ
ル検出を、いわゆるリ―ド・モディファイ・ライトの手
法を用いて行っていたのでは、とても回路全体の高速化
を図ることができない。Accordingly, the additional data to be written later on the line buffer 36 has its empty area (hereinafter referred to as an empty pixel) so as not to be overwritten on the previously written auxiliary data. Need to be done only for * Empty area detection unit However, if such empty pixel detection in the line buffer 36 is performed by using a so-called read-modify-write method, the speed of the entire circuit cannot be extremely increased. .
【0090】そこで、本発明のラインプロセッサ回路3
4は、空き領域検出部50を用いて、水平走査中におけ
るラインバッファ36内の空きピクセルを高速で検出し
ている。Therefore, the line processor circuit 3 of the present invention
Reference numeral 4 uses the free area detection unit 50 to detect a free pixel in the line buffer 36 at high speed during horizontal scanning.
【0091】第5図(B)及び第6図(B)にはこの空
き領域検出部50のフォ―マットが示されており、この
検出部50は、ラインバッファ36内の対応するピクセ
ルが空きピクセルである場合には「0」にセットされ、
塗り潰しピクセルである場合には、「1」にセットされ
る。FIGS. 5 (B) and 6 (B) show the format of the empty area detecting section 50. The detecting section 50 determines that the corresponding pixel in the line buffer 36 is empty. Set to "0" if it is a pixel,
If the pixel is a solid pixel, it is set to “1”.
【0092】そして、空き領域検出部50の検出する空
きピクセル情報に基づき、輪郭点情報が読出されるごと
に、前記デ―タ書込み部48は、その左輪郭点位置XL
及び右輪郭点位置XR によって囲まれるラインバッファ
36内の空きピクセルに付随デ―タを順次書込んでい
く。Each time the outline point information is read out based on the empty pixel information detected by the empty area detection section 50, the data writing section 48 sets the left outline point position XL.
And the associated data is sequentially written to the empty pixels in the line buffer 36 surrounded by the right outline point position XR.
【0093】これと同時に、空き領域検出部50は、前
記左輪郭点位置及び右輪郭点位置により囲まれた空きピ
クセル内に新な付随デ―タが書込まれたことを検出す
る。 *塗り潰し動作の具体例 従って、例えば第4図に示すY=20のラインを水平走
査し、このとき各多角形A,B,Cの輪郭点情報中に、
赤、青、黄のカラ―コ―ドが付随デ―タとしてそれぞれ
含まれている場合を想定すると、ラインプロセッサ回路
34は、フィ―ルドメモリ42内におけるY=20の水
平走査記憶エリアから、まず多角形Aの輪郭点情報を読
出す。At the same time, the empty area detecting section 50 detects that new accompanying data has been written in the empty pixels surrounded by the left outline point position and the right outline point position. * Specific Example of Filling Operation Accordingly, for example, the line of Y = 20 shown in FIG. 4 is horizontally scanned, and at this time, the contour point information of each of the polygons A, B, and C includes
Assuming that the red, blue, and yellow color codes are respectively included as accompanying data, the line processor circuit 34 starts from the horizontal scanning storage area of Y = 20 in the field memory 42. The outline point information of the polygon A is read.
【0094】そして、第6図(A)に示すごとく、この
輪郭点情報に含まれる左輪郭点位置XLAと右輪郭点位置
XRAとにより囲まれたラインバッファ36のメモリ領域
を、まず赤のカラ―コ―ドで塗り潰していく。これと同
時に、第6図(B)に示すごとく、空き領域検出部50
は、左輪郭点位置XLA及び右輪郭点位置XRAにより囲ま
れた個所以外の領域をラインバッファ36内の現在の空
きピクセルとして検出する。Then, as shown in FIG. 6 (A), the memory area of the line buffer 36 surrounded by the left contour point position XLA and the right contour point position XRA included in the contour point information is firstly stored in red color. -Fill with code. At the same time, as shown in FIG.
Detects an area other than the area surrounded by the left contour point position XLA and the right contour point position XRA as the current empty pixel in the line buffer 36.
【0095】このようにして多角形Aの塗り潰し処理が
終了すると、次に、フィ―ルドプロセッサ回路34は、
次に優先度の高い多角形Bの輪郭点情報を同様にして読
出し、その輪郭点情報に含まれる左輪郭点及び右輪郭点
位置XLB, XRBにより囲まれるメモリ領域を、第5図
(A)に示すごとく、青のカラ―コ―ドで塗り潰してい
く。When the filling processing of the polygon A is completed in this way, the field processor circuit 34
Next, the contour point information of the polygon B having the highest priority is read out in the same manner, and the memory area surrounded by the left contour point and the right contour point position XLB, XRB included in the contour point information is shown in FIG. Fill with blue color code as shown in.
【0096】このとき、ラインプロセッサ回路34は、
ラインバッファ36内に既に書込まれた赤のカラ―コ―
ド上に重ね書きされないように、空き領域検出部50の
検出する空きピクセル(第6図(B))に対してのみ行
われる。At this time, the line processor circuit 34
The red color already written in the line buffer 36
This is performed only on the empty pixels (FIG. 6 (B)) detected by the empty area detection unit 50 so as not to be overwritten on the data.
【0097】そして、空き領域検出部36は、同様にし
てこのような書込み動作に基づき第5図(B)に示すよ
うにラインバッファ36内の新な空きピクセル領域をリ
アルタイムで検出する。The empty area detecting section 36 similarly detects a new empty pixel area in the line buffer 36 in real time based on such a write operation as shown in FIG. 5B.
【0098】そして、多角形Bの塗り潰し処理が終了す
ると、次に多角形Cの塗り潰し処理が同様にして行われ
る。When the painting process for the polygon B is completed, the painting process for the polygon C is performed in the same manner.
【0099】このようにして、本実施例のラインプロセ
ッサ回路34は、ラインバッファ36を用いて1水平走
査分の画像信号を合成する。As described above, the line processor circuit 34 of this embodiment combines the image signals for one horizontal scan by using the line buffer 36.
【0100】そして、このようにしてラインバッファ3
6内に合成された水平走査用の画像信号は、CRTの水
平走査に同期してカラ―パレットメモリ38に入力さ
れ、ここでカラ―コ―ドに基づいた具体的なカラ―信号
に変換され、CRT40へ向け出力される。Then, the line buffer 3
The image signal for horizontal scanning synthesized in 6 is input to the color palette memory 38 in synchronization with the horizontal scanning of the CRT, where it is converted into a specific color signal based on the color code. , CRT 40.
【0101】実施例のラインプロセッサ回路34は、こ
のようなラインバッファ36に対する画像信号の合成書
込み及び出力を、CRTの水平走査に同期して繰返して
行うため、CRT40上には、画像情報供給源10から
出力されるシュミレ―ション画像が、多角形の組合せ情
報として良好に表示されることになる。 (d)本実施例と従来装置との比較 本実施例の装置では、いわゆる付随デ―タのリ―ド・
モディファイ・ライトという作業が不要となる。The line processor circuit 34 of the embodiment repeatedly writes and outputs the image signal to and from the line buffer 36 in synchronization with the horizontal scanning of the CRT. The simulation image output from 10 is satisfactorily displayed as polygon combination information. (D) Comparison between the present embodiment and the conventional apparatus In the apparatus of the present embodiment, the so-called accompanying data read and
This eliminates the need for a modify / write operation.
【0102】すなわち、ビットマップ・ディスプレイの
方式を用いた画像合成装置では、ビットマップメモリ内
に画像の輪郭線を設定し、その後この輪郭線内を所望の
付随デ―タで塗り潰していくといういわゆる「塗り潰し
作業」が必要となる。That is, in the image synthesizing apparatus using the bitmap display system, the outline of the image is set in the bitmap memory, and then the outline is filled with desired accompanying data. "Filling work" is required.
【0103】しかし、従来装置を用い、このような塗り
潰し処理を、優先度の高い図形から順に行っていく場合
を想定すると、先に書き込まれた優先度の高い情報を、
後から書き込む優先度の低い情報で消去することがない
よう、いわゆるリ―ド・モディファイ・ライトという時
間のかかる作業をその都度行う必要があり、画像合成を
短時間で行うことができない。However, assuming a case where such a filling process is performed in order from the graphic having the highest priority using the conventional apparatus, the information which has been written first and has the higher priority can be obtained.
It is necessary to perform a time-consuming operation called read-modify-write every time so as to prevent erasure with low-priority information to be written later, and image synthesis cannot be performed in a short time.
【0104】特に、このようなリ―ド・モディファイ・
ライトの処理を行うと、前記塗り潰し作業が画像の変化
に対し追従できない場合が多く、動きの速い動画等のリ
アルタイム表示を得ることができないという問題があっ
た。In particular, such read-modifying
When the light processing is performed, the painting operation often cannot follow a change in the image, and there is a problem that a real-time display of a fast-moving moving image or the like cannot be obtained.
【0105】また、このような塗り潰し作業は、使用す
るバスラインを大容量のものとすることにより、高速で
行うことも可能である。しかし、このようにすると、扱
う情報量に比し、バスライン及びその他の部材の容量が
大きくなり過ぎ、装置全体が大型でかつ高価なものとな
ってしまうという問題が発生する。Further, such a filling operation can be performed at a high speed by using a large-capacity bus line. However, this causes a problem that the capacity of the bus line and other members becomes too large compared to the amount of information to be handled, and the entire device becomes large and expensive.
【0106】これに対し、実施例の画像合成装置は、空
き領域検出部50を用いて、ラインバッファ36内の空
きエリアを検出し、付随デ―タの塗り潰しを行ってい
る。このため、従来装置のように、付随デ―タの塗り潰
し処理を行う際、リ―ド・モディファイ・ライトという
時間のかかる作業を全く行う必要がなく、画像合成を高
速で行うことが可能となる。On the other hand, the image synthesizing apparatus of the embodiment uses the empty area detecting section 50 to detect an empty area in the line buffer 36, and fills out the accompanying data. For this reason, it is not necessary to perform the time-consuming operation of read-modify-write at the time of performing the filling processing of the accompanying data as in the conventional apparatus, and it is possible to perform the image synthesis at a high speed. .
【0107】特に、付随デ―タのリ―ド・モディファイ
・ライト行わない場合には、画像合成を行う際のデ―タ
演算量が極めて少くてすむ。従って、バスラインの容量
を大きくすることなく、画像信号の合成をリアルタイム
で行うことが可能となる。 本実施例の装置では、使用するメモリの容量を少なく
することができる。In particular, when read-modify-write of accompanying data is not performed, the amount of data calculation when performing image composition is extremely small. Therefore, it is possible to combine image signals in real time without increasing the capacity of the bus line. In the device of the present embodiment, the capacity of the memory to be used can be reduced.
【0108】すなわち、従来装置では、少くとも1画面
分の全ピクセル数に対応した付随デ―タを記憶するビッ
トマップメモリを必要とした。That is, in the conventional apparatus, a bit map memory for storing accompanying data corresponding to the total number of pixels of at least one screen is required.
【0109】しかし、本実施例の装置では、ビットマッ
プメモリにかわり、1画面分の画像情報の記憶用にフィ
―ルドメモリを用い、塗りつぶし作業用にラインバッフ
ァを用いて、役割の分担を行っている。However, in the apparatus according to the present embodiment, instead of the bit map memory, roles are shared by using a field memory for storing image information for one screen and using a line buffer for filling work. I have.
【0110】フィ―ルドメモリは、ピクセルとの対応関
係はないため、ビットマップメモリより小さな容量で済
む。一方、ラインバッファはピクセルとの対応関係はあ
るが、その容量は走査線の1乃至2本分でよい。Since the field memory has no correspondence with the pixels, the capacity is smaller than that of the bit map memory. On the other hand, although the line buffer has a correspondence with the pixel, the capacity may be one or two scanning lines.
【0111】従って、メモリの総容量をビットマップメ
モリより小さくすることが可能となる。 本実施例の装置は、優先度の高い画像の脱落を伴うこ
となく、画像信号を良好に合成出力するととができる。Therefore, the total capacity of the memory can be made smaller than that of the bit map memory. The apparatus according to the present embodiment can satisfactorily combine and output image signals without dropping images with high priority.
【0112】すなわち、リ―ド・モディファイ・ライト
を用いない装置として、従来より優先度の低い図形から
順に塗潰し処理する装置が知られている。That is, as an apparatus that does not use the read-modify-write method, there is known an apparatus that performs a filling process in order from a figure having a lower priority than in the past.
【0113】このような従来装置では、なんらかの原因
でデ―タの書込み時間が不足すると、最も優先度の高い
図形をメモリヘ書込むことができず、この結果CRT画
面上には優先度の低い図形のみが表示され、優先度の高
い図形が欠落してしまう場合があるという重大な欠点が
あった。In such a conventional apparatus, if the data writing time is insufficient for some reason, the graphic having the highest priority cannot be written into the memory, and as a result, the graphic having the lower priority is displayed on the CRT screen. However, there is a serious drawback in that only the image with the highest priority may be displayed.
【0114】これに対し、本実施例の装置では、フィ―
ルドメモリ42内の各水平走査記憶エリア内に多角形
A,B,Cの輪郭点情報をその優先度の高い順に順次書
込み記憶し、このようにして書込まれた各輪郭点情報
を、ラインプロセッサ回路34を用いて優先度の高い順
に順次読出すよう形成されている。On the other hand, in the apparatus of this embodiment, the field
The outline point information of the polygons A, B, and C is sequentially written and stored in the horizontal scanning storage area of the field memory 42 in the order of the priority, and the thus written outline point information is stored in a line processor. The circuit 34 is formed so as to sequentially read data in descending order of priority.
【0115】従って、なんらかの原因でデ―タの書込み
読出し時間が不足した場合でも、最も優先度の高い図形
の脱落を伴なうことなく、画像信号を良好に合成出力す
ることができる。 本実施例の装置は、リアリティの高い疑似3次元画像
をリアルタイムで合成出力することができる。Therefore, even if the data write / read time is insufficient for some reason, it is possible to satisfactorily synthesize and output the image signal without dropping the graphic having the highest priority. The apparatus of the present embodiment can synthesize and output a pseudo three-dimensional image with high reality in real time.
【0116】すなわち、本実施例の装置は、疑似3次元
画像を表示するために、3次元物体の表面形状を、複数
の多角形の集合体として取扱っている。That is, the apparatus of this embodiment handles the surface shape of a three-dimensional object as a set of a plurality of polygons in order to display a pseudo three-dimensional image.
【0117】従って、本実施例によれば、前述したよう
に、少い情報、メモリ容量でよりリアリティの高い疑似
3次元画像をリアルタイムで合成出力することが可能と
なる。Therefore, according to the present embodiment, as described above, it is possible to synthesize and output a pseudo three-dimensional image having higher reality with less information and memory capacity in real time.
【0118】C:具体例 次に、本発明の装置の具体的な実施例を詳細に説明す
る。C: Specific Example Next, a specific example of the apparatus of the present invention will be described in detail.
【0119】C1:第1の具体例 実施例の装置は、次のような仕様に基づき水平走査線1
本辺り64個の多角形を表示できるように形成されてい
る。 (a)仕様 (イ)CRT(インタ―レ―ス) ピクセル数 576 ×448 個 (576 ×224 個/ フィ―ルド) 走査線数 525 本 (262.5 本/ フィ―ルド) 垂直同期周波数 60.015Hz (垂直周期16.663ms) 水平同期周波数 15.754KHz (水平周期63.477μs) ドットクロック周波数 12.288MHz (ロ)多角形表示個数(1画面) 1.024 個 (ハ)多角形表示個数(水平) 64個 (ニ)入力情報の座標範囲 0 ≦X≦ 4095 ,0 ≦Y≦ 2047 (ホ)表示座標範囲 2048 ≦X≦2623, 1024 ≦Y≦ 1471 (回路上 0 ≦X≦575 ,0 ≦Y≦447 とみなしている。) (b)デュアルポ―トRAM また、本実施例の装置の各メモリ、例えばコミュニケ―
ションメモリ28,フィ―ルドメモリ42,ラインバッ
ファ36には、前段のプロセッサによるデ―タの書込み
と、後段のプロセッサによるデ―タの読出しとが独立で
行われる、いわゆるデュアルポ―トRAMを用いること
が好ましい。C1: First Specific Example The apparatus according to the embodiment uses the horizontal scanning line 1 based on the following specifications.
It is formed so that 64 polygons can be displayed in the vicinity. (A) Specifications (a) CRT (Interface) Number of pixels 576 x 448 (576 x 224 / field) Number of scanning lines 525 (262.5 / field) Vertical synchronization frequency 60.015Hz ( (Vertical cycle 16.663ms) Horizontal sync frequency 15.754KHz (horizontal cycle 63.477μs) Dot clock frequency 12.288MHz (b) Polygon display number (1 screen) 1.024 (c) Polygon display number (horizontal) 64 (d) Input Information coordinate range 0 ≤ X ≤ 4095, 0 ≤ Y ≤ 2047 (E) Display coordinate range 2048 ≤ X ≤ 2623, 1024 ≤ Y ≤ 1471 (0 ≤ X ≤ 575, 0 ≤ Y ≤ 447 on the circuit. (B) Dual port RAM Also, each memory of the device of the present embodiment, for example, a communication
A so-called dual-port RAM, in which data writing by a preceding processor and reading of data by a subsequent processor are performed independently, is used for the section memory 28, field memory 42, and line buffer 36. Is preferred.
【0120】本実施例において用いられているこれらデ
ュアルポ―トRAMは、それぞれ書込み及び読出し作業
に必要とする容量の2倍の記憶容量を有し、そのメモリ
空間が2つの記憶エリアに2等分されている。Each of these dual-port RAMs used in this embodiment has a storage capacity twice as large as that required for the write and read operations, and the memory space is equally divided into two storage areas. Have been.
【0121】そして、このように2等分された各記憶エ
リアは、前段のプロセッサ及び後段のプロセッサにより
一定周期で交互にアクセスされるように形成されてい
る。Each storage area thus divided into two equal parts is formed so as to be alternately accessed by a preceding processor and a succeeding processor at regular intervals.
【0122】従って、このデュアルポ―トRAMは、そ
の一方の記憶エリアにデ―タの書込みが行われている場
合には、他方の記憶エリアからは書込まれたデ―タの読
出しが行われており、また一方の記憶エリアからデ―タ
の読出しが行われている場合は、他方の記憶エリアに新
なデ―タの書込みが行われることとなる。Therefore, in this dual port RAM, when data is written in one storage area, the written data is read from the other storage area. If data is being read from one storage area, new data is written to the other storage area.
【0123】第1表には、記憶エリアの切換周期が、各
メモリ毎に示されている。Table 1 shows the switching cycle of the storage area for each memory.
【表1】 (c)画像情報供給源 本実施例において、画像情報供給源10はCRTのフィ
―ルド走査に同期して、優先度の高い順に多角形情報を
順次出力している。[Table 1] (C) Image Information Supply Source In this embodiment, the image information supply source 10 sequentially outputs polygon information in descending order of priority in synchronization with CRT field scanning.
【0124】例えば第4図(A)に示す画像をCRT上
に表示する場合、多角形情報は、その優先度に従って図
形A,B,Cの順に順次出力される。For example, when the image shown in FIG. 4A is displayed on a CRT, polygon information is sequentially output in the order of figures A, B, and C according to the priority.
【0125】このようにして出力される各多角形情報に
は、その付随デ―タと、多角形の各頂点座標デ―タ
(X,Y)が含まれている。Each piece of polygon information output in this way includes its accompanying data and each vertex coordinate data (X, Y) of the polygon.
【0126】実施例において、前記付随デ―タは、多角
形の表示色を表すカラ―コ―ドから成るものとする。こ
のカラ―コ―ドは、前記カラ―パレットメモリ38のカ
ラ―信号読出しアドレスとして機能するものである。In the embodiment, it is assumed that the accompanying data includes a color code representing a display color of a polygon. This color code functions as a color signal read address of the color palette memory 38.
【0127】また、前記各多角形の頂点座標デ―タは、
第7図(A)に示すよう、多角形の輪郭に沿ってa1 ,
a2 ,a3 ,a4 の順に、反時計回りに出力する必要が
ある。The vertex coordinate data of each polygon is
As shown in FIG. 7 (A), a1,
It is necessary to output counterclockwise in the order of a2, a3, and a4.
【0128】これは、後述するように、フィ―ルドプロ
セッサ回路12に裏返し多角形を除去する機能を発揮さ
せるためである。This is for causing the field processor circuit 12 to exhibit the function of removing the inverted polygon, as will be described later.
【0129】このようにして、コミュニケ―ションメモ
リ28内には、第7図(B),(C)に示すように、多
角形A,B,Cの多角形情報がその優先順位に従って書
込まれることになる。 (d)フィ―ルドプロセッサ回路 第8図には、本実施例のフィ―ルドプロセッサ回路12
の具体的な構成が示されている。構成 実施例のフィ―ルドプロセッサ回路12は、前処理回路
52,除算回路54,線分回路56,輪郭点バッファ5
8,輪郭点カウンタ60を含む。In this way, as shown in FIGS. 7 (B) and 7 (C), polygon information of polygons A, B and C is written in communication memory 28 in accordance with the priority order. Will be. (D) Field Processor Circuit FIG. 8 shows the field processor circuit 12 of this embodiment.
Is shown. The field processor circuit 12 of the embodiment has a preprocessing circuit 52, a division circuit 54, a line segment circuit 56, and a contour point buffer 5.
8, including a contour point counter 60.
【0130】前記前処理回路52は、コミュニケ―ショ
ンメモリ28内に例えば第7図(C)に示すように書込
まれた多角形情報を、その優先度に従って多角形A,
B,Cの順に順次読出す。The pre-processing circuit 52 converts the polygon information written in the communication memory 28, for example, as shown in FIG.
Reading is performed sequentially in the order of B and C.
【0131】そして、読出された多角形情報を、多角形
を構成する各辺の情報に整理して線分回路56へ向け出
力する。この時、除算回路54は、多角形の各辺の傾き
を演算するために用いられる。Then, the read polygon information is arranged into information on each side constituting the polygon and output to the line segment circuit 56. At this time, the division circuit 54 is used to calculate the inclination of each side of the polygon.
【0132】また、線分回路56は、前処理回路52か
ら入力されるデ―タに基づき、最初に優先度の一番高い
多角形Aの輪郭点ペア群を演算し、次に多角形B,Cの
順に輪郭点ペア群をそれぞれ演算する。The line segment circuit 56 first calculates a contour point pair group of the polygon A having the highest priority based on the data input from the preprocessing circuit 52, and then calculates the polygon B , C in order of contour point pairs.
【0133】そして、演算した輪郭点ペアをカラ―コ―
ドとともに輪郭点情報としてフィ―ルドメモリ42へ順
次書込んでいく。Then, the calculated contour point pair is color-coded.
The data is sequentially written into the field memory 42 as contour point information together with the data.
【0134】ここにおいて、前記輪郭点バッファ58
は、輪郭点ペアを得るために、先に求まった輪郭点を一
時的に記憶しておくために用いられる。Here, the contour point buffer 58
Is used to temporarily store previously obtained contour points in order to obtain a contour point pair.
【0135】また、前記輪郭点カウンタ60は、各水平
走査線毎の輪郭点の数をカウントするレジスタ―群とし
て用いられる。The contour point counter 60 is used as a group of registers for counting the number of contour points for each horizontal scanning line.
【0136】従って、この輪郭点カウンタ60は、この
カウント値を2で割ると、1水平走査線上に表示される
輪郭点ペアのカウンタとみなすことができる。これは、
フィ―ルドメモリ42の個々の水平走査記憶エリアに対
する書込みポインタ―に他ならない。Therefore, the contour point counter 60 can be regarded as a counter for a pair of contour points displayed on one horizontal scanning line by dividing the count value by 2. this is,
It is nothing more than a write pointer to each horizontal scan storage area of the field memory 42.
【0137】また、そのカウント値の最下位ビットは、
左輪郭点及び右輪郭点からなる輪郭点ペアが完成した
か、それとも輪郭点ペアの片割れしかできていないのか
を示すフラグとして使うことができる。動作 第9図〜第13図には、前記フィ―ルドプロセッサ回路
12のフロ―チャ―トが示されている。The least significant bit of the count value is
It can be used as a flag indicating whether a contour point pair consisting of a left contour point and a right contour point has been completed, or whether the contour point pair is only half-cut. Operation FIGS. 9 to 13 show flowcharts of the field processor circuit 12. As shown in FIG.
【0138】このフロ―チャ―ト中には、次のような各
種の変数が用いられており、大文字の変数の多くは実在
するレジスタを表し、小文字の変数はバスライン上に現
れる数値を表している。 X,Y:多角形情報に含まれる各頂点のX,Y座標値。 X0 ,Y0 :多角形の最初の頂点座標値。 X1,Y1 :辺の始点(有向線分としての)座標値 X2,Y2 :辺の終点(有向線分としての)座標値 Q(Quotient):除算結果,商。すなわち辺の勾配 X,Y:輪郭点の座標値 YE(Y End):辺のプロット終了点のY座標値 XV(X Visible) :表示画面上における輪郭点のX
座標値 BR(Buffer):走査線番号Rに対応する輪郭点バッフ
ァ。 CR(Counter):走査線番号Rに対応する輪郭点カウン
タ。In this flowchart, the following various variables are used. Many of the upper case variables represent actual registers, and the lower case variables represent numerical values appearing on the bus line. ing. X, Y: X, Y coordinate values of each vertex included in the polygon information. X0, Y0: First vertex coordinate value of the polygon. X 1, Y 1: start side (as directed segment) coordinate values X 2, Y 2: a side end point (as directed segment) coordinates Q (Quotient): division result, the quotient. That is, gradient of side X, Y: coordinate value of contour point YE (Y End): Y coordinate value of plot end point of side XV (X Visible): X of contour point on display screen
Coordinate value BR (Buffer): contour point buffer corresponding to scanning line number R. CR (Counter): A contour point counter corresponding to the scanning line number R.
【0139】まず第9図には、フィ―ルドプロセッサ回
路 12の全動作を表すフロ―チャ―トが示されてお
り、このフィ―ルドプロセッサ回路12は、新たなフィ
―ルド走査が行われる度に所定のフィ―ルド処理動作を
くりかえして行う。First, FIG. 9 is a flowchart showing the entire operation of the field processor circuit 12. This field processor circuit 12 performs a new field scan. Each time, a predetermined field processing operation is repeated.
【0140】第10図には、第9図に示すフィ―ルド処
理動作が示されている。FIG. 10 shows the field processing operation shown in FIG.
【0141】実施例の装置は、まず新なフィ―ルド走査
が開始されると同時に、224本の各水平走査線に対応
して設定されたカウンタ60のカウント値C0,C1,C2,
…C223 を0にクリアする。In the apparatus of this embodiment, first, a new field scan is started, and at the same time, the count values C0, C1, C2, and C3 of the counter 60 set corresponding to each of the 224 horizontal scanning lines are set.
... Clear C223 to 0.
【0142】そして、コミュニケ―ションメモリ28か
ら優先順位の高い順に多角形情報を1つずつ読み出し、
所定の多角形の処理動作を行う。Then, the polygon information is read one by one from the communication memory 28 in the descending order of priority.
A predetermined polygon processing operation is performed.
【0143】すなわち、実施例の装置は、読出しは多角
形情報に基づき、当該多角形の全輪郭点ペアを演算す
る。そして、各輪郭点ペアをカラ―コ―ドと組合せ、輪
郭点情報としてフィ―ルドメモリ42内へ書き込み記憶
する。That is, the apparatus according to the embodiment reads out all contour point pairs of the polygon based on the polygon information. Then, each contour point pair is combined with a color code, and is written and stored in the field memory 42 as contour point information.
【0144】例えば、コミュニケ―ションメモリ28内
に、第7図(C)に示すような多角形情報が格納されて
いる場合を想定すると、まず多角形Aに対して前述した
処理を行い、この処理が完了した時点で、次に多角形
B,多角形Cに対し順次同様の処理を行う。For example, assuming a case where polygon information as shown in FIG. 7C is stored in the communication memory 28, first, the above-described processing is performed on the polygon A, and When the processing is completed, the same processing is sequentially performed on the polygon B and the polygon C.
【0145】そして、全多角形についての処理が終了し
た時点で、第4図(B)において斜線で示すように、フ
ィ―ルドメモリ42内の各水平走査記憶エリアに終了コ
―ドを書込む。具体的には、P=0,1,2,…223
及びカウンタ60のカウントC0,C1,C2,C223 の組合
せをアドレスとして、前記終了コ―ドの書込みを行う。When the processing for all polygons is completed, an end code is written in each horizontal scanning storage area in the field memory 42, as indicated by hatching in FIG. 4 (B). Specifically, P = 0, 1, 2,... 223
The end code is written using the combination of the counts C0, C1, C2, and C223 of the counter 60 as an address.
【0146】第11図には、第10図に示す1つの多角
形の処理動作についてのフロ―チャ―トが示されてい
る。FIG. 11 is a flowchart showing the processing operation of one polygon shown in FIG.
【0147】実施例において、例えば多角形Aについて
の処理動作が開始されると、この多角形Aの最初の頂点
a1 のX,Y座標を読出し、次に頂点a2 のX,Y座標
を読出す。In the embodiment, for example, when the processing operation for the polygon A is started, the X and Y coordinates of the first vertex a1 of the polygon A are read, and then the X and Y coordinates of the vertex a2 are read. .
【0148】ここにおいて、X0,Y0,X1,Y1,X2,Y2
はそれぞれ実際のレジスタを用いて設定され、X2 又は
Y2 に値をセットすると、自動的にその元の値がそれぞ
れX1 とY1 にセットされるように形成されている。な
お、この時X1,Y1 の元の値は自動的に消滅することと
なる。Here, X0, Y0, X1, Y1, X2, Y2
Are set using actual registers, and when a value is set in X2 or Y2, the original value is automatically set in X1 and Y1, respectively. At this time, the original values of X1 and Y1 automatically disappear.
【0149】このようにして、頂点座標a1 とa2 のX
Y座標が読出されると、この読出し情報に基づき1つの
辺a1,a2 の処理動作が行われる。Thus, the X of the vertex coordinates a1 and a2
When the Y coordinate is read, the processing operation of one side a1, a2 is performed based on the read information.
【0150】このような動作を多角形の各辺a1 a2,a
2 a3,a3 a4,a4 a1 について順次行う。Such an operation is described by each side a1 a2, a
2 Performs sequentially on a3, a3 a4, a4 a1.
【0151】なお、第11図には示していないが付随デ
ータ(カラーコード)もX,Y座標と同様に読出され、
専用のレジスタにセットされる。Although not shown in FIG. 11, the accompanying data (color code) is read out in the same manner as the X and Y coordinates.
Set in a dedicated register.
【0152】第12図には、第11図に示す1つの辺の
処理動作が示されている。FIG. 12 shows the processing operation of one side shown in FIG.
【0153】まず、実施例の装置は、対象となる辺の両
端Y座標が一致しているか否かの判断を行う(ステップ
120)。そして、両端のY座標が一致している場合に
は、この辺をプロットする必要がないものと判断しこの
辺に対する処理動作を中止する。 つぎに、実施例の装
置は、対象となる辺のY座標が、全ての点で画面外であ
るか否かの判断を行う(ステップ121,122)。First, the apparatus according to the embodiment determines whether or not both ends of the target side have the same Y coordinate (step 120). If the Y coordinates of both ends match, it is determined that there is no need to plot this side, and the processing operation for this side is stopped. Next, the apparatus of the embodiment determines whether or not the Y coordinate of the target side is outside the screen at all points (steps 121 and 122).
【0154】そして、対象となる辺が、受付座標範囲内
であっても、その辺を構成する全ての点でそのY座標が
画面の外であるならば、この辺をプロットする必要がな
いものと判断し、この辺に対する処理動作を終了する
(クリッピングの第1段階)。Even if the target side is within the reception coordinate range, if the Y coordinate of all points constituting the side is outside the screen, there is no need to plot this side. Judgment is made, and the processing operation for this side is terminated (first stage of clipping).
【0155】次に、実施例の装置は、対象とする辺の傾
きQを演算する(ステップ123)。Next, the apparatus of the embodiment calculates the slope Q of the target side (step 123).
【0156】この時、辺の傾きは、実際には整数部と余
りの2つに分けて求められるが、第12図においては、
アルゴリズムの説明を簡単にするために、傾きQを実数
とみなしている。At this time, the slope of the side is actually obtained by dividing it into two parts, an integer part and a remainder, but in FIG.
In order to simplify the description of the algorithm, the slope Q is regarded as a real number.
【0157】このようにすることにより、対象とする辺
を表す式が次のようにして設定される。In this way, the expression representing the target side is set as follows.
【数1】 次に、対象とする辺のどの端から輪郭点の演算を開始す
るかを決定する(ステップ124)。このため、まず辺
の両端のY座標,Y1,Y2 のどちらかが大きいかを判断
し、輪郭点の演算がかならずY座標の増加方向に行われ
るよう、輪郭点の演算開始点を初期設定する。(Equation 1) Next, it is determined from which end of the target side the calculation of the contour point is started (step 124). For this reason, it is first determined whether the Y coordinate of the both ends of the side, Y1, Y2, is larger, and the calculation start point of the contour point is initialized so that the calculation of the contour point is always performed in the increasing direction of the Y coordinate. .
【0158】次に、対象とする辺が各水平走査線と交差
する点、すなわち輪郭点のX座標の演算を、その演算開
始端から演算終了端に向けて順次行う。Next, the calculation of the X coordinate of the point where the target side intersects each horizontal scanning line, that is, the contour point, is sequentially performed from the calculation start end to the calculation end end.
【0159】例えば第4図(A)に示す辺a1,a2 を例
にとると、まずこの辺a1,a2 とY=6の水平走査線と
交差するX座標が求められる(ステップ125)。次
に、Y=8,Y=10の水平走査線と交差する輪郭点が
順次求められる。For example, taking the side a1, a2 shown in FIG. 4A as an example, first, the X coordinate which intersects the side a1, a2 with the horizontal scanning line of Y = 6 is obtained (step 125). Next, contour points intersecting with the horizontal scanning lines of Y = 8 and Y = 10 are sequentially obtained.
【0160】そして、水平走査線のY座標が、測定終了
端として設定されたY座標YEとなった時点で、この辺
a1 a2 に対する輪郭点演算動作を終了する(ステップ
126)。Then, when the Y coordinate of the horizontal scanning line becomes the Y coordinate YE set as the measurement end point, the contour point calculation operation for this side a1 a2 is ended (step 126).
【0161】なお、対象となる辺a1 a2 と交差するY
座標が、画面の外側にある場合には輪郭点を求める必要
がないため、その位置における輪郭点の演算動作が行わ
れない(クリッピングの第2段階)(ステップ127,
128)。It is to be noted that Y intersecting the target side a1 a2
If the coordinates are outside the screen, it is not necessary to find a contour point, so that the operation of calculating the contour point at that position is not performed (second stage of clipping) (step 127,
128).
【0162】また、本実施例では、偶数フィ―ルドと奇
数フィ―ルドの走査が交互に行われている。In this embodiment, the scanning of the even field and the scanning of the odd field are performed alternately.
【0163】従って、実施例の装置では、今行われてい
る走査が偶数フィ―ルドか奇数フィ―ルドかを判断し、
偶数フィ―ルドの場合には、偶数の水平走査線(Y=
0,2,4,…)と交差する輪郭点のみを演算し、奇数
フィ―ルドの場合には奇数の水平走査線(Y=1,3,
5,…)と交差する輪郭点のみを演算するように動作す
る(ステップ129)。Therefore, in the apparatus of the embodiment, it is determined whether the current scanning is an even field or an odd field.
In the case of an even field, an even horizontal scanning line (Y =
0, 2, 4,...), And in the case of an odd field, an odd horizontal scanning line (Y = 1, 3, 3)
(5,...) Are calculated (step 129).
【0164】第13図には、第12図に示す輪郭点の処
理動作(ステップ125)が示されている。FIG. 13 shows the processing operation (step 125) of the contour points shown in FIG.
【0165】実施例の装置は、まずCRT画面の左側上
隅を原点とした新なXV座標を求める(ステップ13
0)。この新なXV座標は本来のX座標から2048を
差し引いた値である。The apparatus of this embodiment first obtains a new XV coordinate with the origin at the upper left corner of the CRT screen (step 13).
0). This new XV coordinate is a value obtained by subtracting 2048 from the original X coordinate.
【0166】また、本来のX座標が画面の外にあるなら
ば、これを画面の両端に表示するようにXV=0,XV
=575にそれぞれ設定してやる(クリッピングの第3
段階)。If the original X coordinate is outside the screen, XV = 0, XV so that it is displayed at both ends of the screen.
= 575 (3rd clipping)
Stages).
【0167】このようにして求めた新なXV座標自体
が、実施例のフィ―ルドプロセッサ回路12が演算する
輪郭点のX座標となる。The new XV coordinate itself obtained in this manner becomes the X coordinate of the contour point calculated by the field processor circuit 12 of the embodiment.
【0168】そして、このようにして輪郭点が求まる
と、次にこの輪郭点を書込むアドレスR を演算する(ス
テップ131)。ここにおいて、関数int(X)は、
Xを越えない最大の整数を表し、また、(y−102
4)は、画面の左上隅を原点とする新なY座標を表して
いる。When the contour point is obtained in this way, an address R for writing the contour point is calculated (step 131). Here, the function int (X) is
Represents the largest integer not exceeding X, and (y-102
4) represents a new Y coordinate having the origin at the upper left corner of the screen.
【0169】カウンタ54のカウント値CR が偶数であ
る場合には、輪郭点ペアの片方のみが求められている状
態である。このため、求めた輪郭点を次に他方の輪郭点
が求まるまでBR としてバッファ52内へ一時記憶して
おき、カウンタ54のカウント値CR をインクリメント
する(ステップ134)。When the count value CR of the counter 54 is an even number, only one of the contour point pairs has been obtained. For this reason, the determined contour point is temporarily stored in the buffer 52 as BR until the next contour point is determined next, and the count value CR of the counter 54 is incremented (step 134).
【0170】CR が奇数の場合は、両輪郭点が出揃った
状態である。この場合、前記アドレスRで指定されるに
従いフィールドメモリ42内の水平走査記憶エリアに前
記輪郭点XVを格納する。この時、すでに求まっている
輪郭点BRおよび専用レジスタに記憶された付随データ
も、同時に水平走査記憶エリアに格納される。そして、
当該エリアに対応して設けられたカウンタ54のカウン
ト値CR をインクリメントする(ステップ132,13
3)。When CR is an odd number, both contour points are aligned. In this case, the contour point XV is stored in the horizontal scanning storage area in the field memory 42 as specified by the address R. At this time, the contour point BR already determined and the accompanying data stored in the dedicated register are also stored in the horizontal scanning storage area at the same time. And
The count value CR of the counter 54 provided corresponding to the area is incremented (steps 132 and 13).
3).
【0171】また、本実施例の装置は、3次元の立体画
像を2次元上に疑似3次元画像として表示するものであ
る。The apparatus of this embodiment is for displaying a three-dimensional stereoscopic image as a pseudo three-dimensional image on two dimensions.
【0172】ところで、画像情報供給源10から出力さ
れる、立体表面側の多角形情報は、反時計回りにその頂
点座標が与えられている。しかし、これとは逆に、立体
の裏面側に位置する多角形は、時計回りに頂点座標が与
えられた裏がえしの多角形情報として出力される。Incidentally, the vertex coordinates of the polygon information on the three-dimensional surface side output from the image information supply source 10 are given in a counterclockwise direction. However, on the contrary, the polygon located on the back side of the three-dimensional object is output as the inverted polygon information to which the vertex coordinates are given clockwise.
【0173】このため、実施例の装置は、Y座標の増減
と、輪郭点の大小とを組合せて比較し、裏返しの多角形
情報の除去を行っている(ステップ135)。この様子
を図21を用いてさらに詳しくのべる。For this reason, the apparatus according to the embodiment compares the increase / decrease of the Y coordinate and the magnitude of the contour point, and removes the inverted polygon information (step 135). This will be described in more detail with reference to FIG.
【0174】既に1つの辺の処理のステップ124にお
いて、Y1とY2を比較し、演算開始点を決定している
が、ここで再びY1とY2の大小関係による処理の分岐
が発生する。これは同じ比較動作を繰り返しているので
はなく、ハードウェア的には、ステップ124において
比較結果を1ビットのフラグとして保持しており、この
フラグによってステップ135の分岐が起こるので、冗
長な処理ではない。In step 124 of the processing of one side, Y1 and Y2 are compared to determine the operation start point. Here, the processing branches again due to the magnitude relationship between Y1 and Y2. This does not mean that the same comparison operation is repeated, but the hardware stores the comparison result as a 1-bit flag in step 124, and this flag causes the branch of step 135 to occur. Absent.
【0175】Y1とY2は、画像情報供給源10から出
力された順序で、Y1が先、Y2が後である(Y1が最
終頂点の場合は、例外的にY2が最初の頂点となる)。
頂点の順序は反時計回りであるから、もしY1<Y2な
らば、図21(a)に示すように、現在求めた輪郭点X
Vは左輪郭点であり、過去に求めたBRは右輪郭点であ
ったことになる。このときXV<BRならばこの多角形
は「表」であり、さもなくば図21(b)に示すよう
に、「裏返し」である。逆にもしY1≧Y2ならば、図
21(c)に示すように、XVは右輪郭点、BRは左輪
郭点である。このときXV>BRならばこの多角形は
「表」であり、さもなくば図21(d)に示すように、
「裏返し」である。このようにして、Y座標の増減と、
輪郭点の大小とから、裏返しの多角形を判別できる。Y1 and Y2 are output in the order output from the image information supply source 10, with Y1 being first and Y2 being later (except when Y1 is the last vertex, Y2 is the first vertex).
Since the order of the vertices is counterclockwise, if Y1 <Y2, as shown in FIG.
V is a left contour point, and BR determined in the past is a right contour point. At this time, if XV <BR, the polygon is a “front”, and otherwise, as shown in FIG. Conversely, if Y1 ≧ Y2, XV is the right contour point and BR is the left contour point, as shown in FIG. At this time, if XV> BR, this polygon is a “table”; otherwise, as shown in FIG.
"Turn it over." In this way, increase / decrease of the Y coordinate,
The inverted polygon can be determined from the size of the contour point.
【0176】多角形が裏返しと判断された場合、現在求
めつつある輪郭点ペアを無効化しなくてはならない。こ
のためには、既に求まっているのは輪郭点ペアの片方B
Rのみであるから、これを無効化するために、カウンタ
60のカウント値CRをデクリメントすればよい。If it is determined that the polygon has been turned inside out, the contour point pair currently being searched for must be invalidated. For this purpose, one of the contour point pairs B
Since only R is used, the count value CR of the counter 60 may be decremented to invalidate the value.
【0177】なお、本実施例において、前処理回路46
及び除算回路48が、第9図〜第11図に示す全ての動
作及び第12図のステップ129,127,125を除
く全ての部分の動作を扱い、線分回路50,輪郭点バッ
ファ52及び輪郭点カウンタ54が、第12図のステッ
プ129,127,125の動作及び第13図に示す全
ての動作を扱っている。In this embodiment, the preprocessing circuit 46
The division circuit 48 handles all the operations shown in FIGS. 9 to 11 and all the parts except for the steps 129, 127 and 125 in FIG. The point counter 54 handles the operations of steps 129, 127 and 125 in FIG. 12 and all the operations shown in FIG.
【0178】また、前記フロ―チャ―トにおいては、説
明を簡単にするために直列処理を行う場合を例にとり説
明しているが、必要に応じて並列処理、パイプライン処
理を導入して高速化を図ることも可能である。 (e)フィ―ルドメモリ 本実施例において、記憶回路32は、フィ―ルドメモリ
42のみからなり、付随デ―タメモリ44は設けられて
いない。これは、とりあつかわれる付随デ―タが、前述
したようにカラ―コ―ドという比較的ビット数の少ない
デ―タだからである。In the above-mentioned flowchart, the case where serial processing is performed for the sake of simplicity is described as an example. However, parallel processing and pipeline processing are introduced as necessary to achieve high-speed processing. It is also possible to achieve the conversion. (E) Field Memory In the present embodiment, the storage circuit 32 comprises only the field memory 42, and does not have the accompanying data memory 44. This is because the associated data to be handled is data having a relatively small number of bits, such as a color code, as described above.
【0179】このフィ―ルドメモリ42は、1フィ―ル
ド内に表される全多角形の輪郭点情報を記憶するもので
あり、実施例においては、28ビット×215(32K)
ワ―ドのRAMで構成されている。This field memory 42 stores the outline point information of all polygons represented in one field, and in the embodiment, 28 bits × 2 15 (32K).
It is composed of a word RAM.
【0180】なお、このフィ―ルドメモリ42は、前述
したように、デュアルポ―トRAMとして実際の作業エ
リアの倍の容量を有するよう形成されている。このた
め、1つの作業エリアには、全容量の半分、すなわち2
8ビット×214(16k)ワ―ドの容量がある。As described above, this field memory 42 is formed as a dual-port RAM so as to have twice the capacity of the actual work area. For this reason, one work area has half of the total capacity, ie, 2
There is a capacity of 8 bits × 2 14 (16k) words.
【0181】また、本実施例においてCRTは飛越し走
査によって偶数フィ―ルドと奇数フィ―ルドとを交互に
表示している。このため、このフィ―ルドメモリ42の
メモリ空間は、第4図(B)に示すように、偶数フィ―
ルドの各走査線(Y=0,2,4,…)又は奇数フィ―ルドの
各走査線(Y=1,3,5,…)にそれぞれ1対1に対応した
ブロックに分割されている。Further, in this embodiment, the CRT alternately displays even and odd fields by interlaced scanning. Therefore, the memory space of the field memory 42 is, as shown in FIG.
Each of the scanning lines (Y = 0, 2, 4,...) Or the odd-numbered scanning lines (Y = 1, 3, 5,...) Is divided into blocks corresponding to one-to-one. .
【0182】ここにおいて、前記仕様のところで説明し
たとおり、1フレ―ム画面を構成するY座標は回路構成
上448本であるため、奇数フィ―ルド又は偶数フィ―
ルド中の走査線数は224本である。また、1本の水平
走査線上に表示される多角形の最大個数は64個であ
る。Here, as described in the specification, since the number of Y coordinates constituting one frame screen is 448 on the circuit configuration, the odd field or the even field is used.
The number of scanning lines in the field is 224. The maximum number of polygons displayed on one horizontal scanning line is 64.
【0183】従って、1ワ―ド中に1個の輪郭点情報
(輪郭点ペアとカラ―コ―ドからなる。)を格納する場
合を想定すると、実施例のフィ―ルドメモリ42におい
て実際に使用されている作業エリアは、 28ビット×14336 (=64×224 )ワ―ドとなる。Therefore, assuming that one piece of contour point information (consisting of a contour point pair and a color code) is stored in one word, it is actually used in the field memory 42 of the embodiment. The working area is 28 bits × 14336 (= 64 × 224) words.
【0184】第14図には、このフィ―ルドメモリ42
内に書込まれる輪郭点情報のフォ―マットが示されてい
る。各輪郭点情報は、8 ビットのカラ―コ―ドと、10ビ
ットの左輪郭点X座標XL と、10ビットの右輪郭点X座
標XR と、を含む合計28ビットのデ―タからなる。In FIG. 14, this field memory 42
The format of the contour point information written in the table is shown. Each contour point information comprises a total of 28 bits of data including an 8-bit color code, a 10-bit left contour point X coordinate XL, and a 10-bit right contour point X coordinate XR.
【0185】そして、フィ―ルドプロセッサ回路12か
ら順次出力される各輪郭点情報は、この輪郭点情報に含
まれるY座標によって指定される水平走査記憶エリア
に、その優先順位に従って、アドレスの若い方から順に
書込まれ、この記憶エリアの末尾には終了コ―ドが書込
まれる。Each piece of contour point information sequentially output from the field processor circuit 12 is stored in the horizontal scanning storage area designated by the Y coordinate included in the contour point information in accordance with its priority order, with the address having the smallest address. , And an end code is written at the end of this storage area.
【0186】但し、水平走査記憶エリア内が64個の輪
郭点情報で埋め尽された場合には、終了コ―ドの書込は
行われない。However, when the horizontal scanning storage area is completely filled with 64 pieces of contour point information, the end code is not written.
【0187】また、実施例のフィ―ルドメモリ42は、
第15図に示すごとく、3MHzのクロックに従いデ―タ
の書込み及び読出しが制御されている。すなわち、フィ
―ルドプロセッサ回路12から出力されるデ―タのクロ
ックがHレベルのときに書込まれ、書込まれたデ―タの
読出しはクロックがLレベルの時に行われている。Further, the field memory 42 of the embodiment is
As shown in FIG. 15, writing and reading of data are controlled according to a 3 MHz clock. That is, data is written when the clock of the data output from the field processor circuit 12 is at the H level, and reading of the written data is performed when the clock is at the L level.
【0188】なお、フィ―ルドメモリはビデオ画面全体
でなく、画面半分あるいは一部のみを記憶するようにし
ても良い。 (f)ラインバッファ 第5図(A)及び第6図(A)には、ラインバッファ3
6のフォ―マットが示されている。このラインバッファ
36は、1本の走査線を構成する各ピクセルに対応して
0から575のアドレスを有し、各アドレスには付随デ
―タ記憶用に8ビットの記憶エリアが割り当てられてい
る。The field memory may store half or only a part of the video screen instead of the entire video screen. (F) Line Buffer FIGS. 5 (A) and 6 (A) show the line buffer 3
A format of 6 is shown. The line buffer 36 has addresses from 0 to 575 corresponding to each pixel constituting one scanning line, and each address is assigned an 8-bit storage area for storing associated data. .
【0189】実施例において、このラインバッファ36
は、8ビット×576ワ―ドのメモリ容量の記憶エリア
を2個有するデュアルポ―トRAMを用いて形成されて
いる。In the embodiment, the line buffer 36
Is formed using a dual-port RAM having two storage areas with a memory capacity of 8 bits × 576 words.
【0190】そして、フィ―ルドメモリ42から輪郭点
情報が読み出される度に、その左輪郭点XL 及び右輪郭
点XR によって囲まれる記憶エリアは、その付随デ―タ
によって塗り潰し処理される。Each time the contour point information is read from the field memory 42, the storage area surrounded by the left contour point XL and the right contour point XR is filled with the accompanying data.
【0191】実施例の装置は、この塗り潰し処理を後述
するようラインバッファ36の空きエリアに対してのみ
行うよう形成されている。 (g)ラインプロセッサ回路 第16図には、本実施例のラインプロセッサ回路34の
詳細な構成が示されている。The apparatus of the embodiment is formed so as to perform this filling process only on the empty area of the line buffer 36 as described later. (G) Line Processor Circuit FIG. 16 shows a detailed configuration of the line processor circuit 34 of the present embodiment.
【0192】ラインプロセッサ回路34は、CRTの水
平走査に同期して、フィ―ルドメモリ42内の所定水平
走査記憶エリアから多角形の輪郭点情報を読出し、ライ
ンバッファ36を介して水平走査用の画像信号を合成出
力している。 *輪郭点情報の読出し 実施例において、このラインプロセッサ回路34は、C
RTの水平走査に同期して該当する走査ラインの選択信
号を出力するラインカウンタ70と、0番から順に優先
度番号を発生する優先度番号カウンタ72と、を含み、
これら各カウンタの出力を読出しアドレスとしてフィ―
ルドメモリ42へ向け出力する。The line processor circuit 34 reads out polygon outline point information from a predetermined horizontal scanning storage area in the field memory 42 in synchronization with horizontal scanning of the CRT, and outputs an image for horizontal scanning via the line buffer 36. The signal is synthesized and output. * Reading of contour point information In the embodiment, this line processor circuit 34
A line counter 70 for outputting a selection signal of a corresponding scanning line in synchronization with the horizontal scanning of the RT, and a priority number counter 72 for generating a priority number in order from 0,
The output of each of these counters is used as a read address as a field.
Output to the field memory 42.
【0193】ここにおいて、前記ラインカウンタ70及
び優先度番号カウンタ72の出力は、制御回路74から
フィ―ルド走査開始パルス及び水平走査開始パルスが出
力される毎にそれぞれクリアされる。Here, the output of the line counter 70 and the priority number counter 72 is cleared each time the control circuit 74 outputs a field scan start pulse and a horizontal scan start pulse.
【0194】この結果、ラインカウンタ72の出力する
選択信号(Y座標デ―タ)により指定された水平走査記
憶エリアから、輪郭点情報がその優先度の高い順に順次
読み出されることになる。As a result, the contour point information is sequentially read from the horizontal scanning storage area designated by the selection signal (Y coordinate data) output from the line counter 72 in descending order of priority.
【0195】この時、読出された各輪郭点情報に含まれ
る左輪郭点位置XL ,右輪郭点位置xR ,カラ―コ―ド
はそれぞれラッチ回路76に一旦ラッチされる。 *塗り潰し処理 そして、ラッチ回路76内に輪郭点情報がラッチされる
ごとに、その左輪郭点位置XL と右輪郭点位置xR とに
より囲まれるラインバッファ36のメモリエリアは、付
随デ―タで塗り潰されていく。At this time, the left contour point position XL, the right contour point position xR, and the color code included in each read contour point information are temporarily latched by the latch circuit 76, respectively. Each time the contour point information is latched in the latch circuit 76, the memory area of the line buffer 36 surrounded by the left contour point position XL and the right contour point position xR is filled with the accompanying data. I will go.
【0196】実施例のラインプロセッサ回路は、このよ
うな塗り潰し処理が終了する度に、新たな多角形の輪郭
点情報を読出し、ラインバッファ36に対して同様な塗
り潰し処理を行う。The line processor circuit of the embodiment reads out new polygon outline point information every time such a filling process is completed, and performs the same filling process on the line buffer 36.
【0197】従って、例えば第4図に示すY=20の水
平走査記憶エリアから輪郭点情報を順次読出す場合を想
定すると、ラインバッファ36は、多角形A,B,Cの
付随デ―タで順次塗り潰し処理されることとなる。Therefore, assuming that the contour point information is sequentially read out from the horizontal scanning storage area of Y = 20 shown in FIG. 4, the line buffer 36 is composed of the accompanying data of the polygons A, B and C. The filling process is sequentially performed.
【0198】このとき、ラインバッファ36に対する塗
り潰しは、輪郭点情報の読出し順位に従って行われるた
め、ラインバッファ36上には、優先度の高い付随デ―
タが先に書込まれることになる。At this time, the filling of the line buffer 36 is performed in accordance with the reading order of the outline point information.
Data will be written first.
【0199】従って、このラインバッファ36上に後か
ら書込む付随デ―タは、先に書かれた付随デ―タ上に重
ね書きされることがないよう、空きピクセルに対しての
み行う必要がある。Therefore, the additional data to be written later on the line buffer 36 needs to be performed only on the empty pixels so that the additional data is not overwritten on the previously written additional data. is there.
【0200】しかし、前述したように、ラインバッファ
36内の空きピクセル検出を、いわゆるリ―ド・モディ
ファイ・ライトの手法を用いて行ったのでは、とても回
路全体の高速化を図ることができない。However, as described above, if the empty pixels in the line buffer 36 are detected by using the so-called read-modify-write technique, the speed of the entire circuit cannot be greatly increased.
【0201】本発明の特徴的事項は、ラインバッファ3
6に対しリ―ド・モディファイ・ライトを行うことな
く、ラインバッファ36に対する付随デ―タの塗り潰し
処理を行うことにある。The characteristic feature of the present invention is that the line buffer 3
6 is to perform a process of filling the line buffer 36 with accompanying data without performing a read-modify-write operation.
【0202】このため、実施例の装置には、空き検出/
デ―タ書込み回路78が設けられている。そして、ライ
ンバッファ36内の空きピクセルをリアルタイム検出
し、ラッチ回路76に輪郭点情報がラッチされるごと
に、その輪郭点ペアによって囲まれるラインバッファ3
6内の空きピクセルに、付随デ―タの書込みを行ってい
る。For this reason, the apparatus according to the present embodiment includes
A data writing circuit 78 is provided. An empty pixel in the line buffer 36 is detected in real time, and every time the contour point information is latched in the latch circuit 76, the line buffer 3 surrounded by the contour point pair is detected.
Attachment data is written to empty pixels in 6.
【0203】実施例において、この回路78は、フリッ
プフロップ群80,プライオリティエンコ―ダ82,ラ
ッチ回路84,デコ―ダ86,比較回路88,オアゲ―
ト90を含む。In the embodiment, this circuit 78 includes a flip-flop group 80, a priority encoder 82, a latch circuit 84, a decoder 86, a comparison circuit 88, and an age block.
G.
【0204】前記フリップフロップ群80は、1本の水
平走査線上の全ピクセルと1対1に対応する576個の
フリップフロップからなる。The flip-flop group 80 is composed of 576 flip-flops corresponding to all the pixels on one horizontal scanning line on a one-to-one basis.
【0205】第5図(B)及び第6図(B)には、前記
フリップフロップ群80のフォ―マットが示されてお
り、前記576個のフリップフロップには、1本の走査
線を構成するピクセルに対応して0〜575のアドレス
が割り当てられている。FIGS. 5 (B) and 6 (B) show the format of the flip-flop group 80, and the 576 flip-flops constitute one scanning line. Addresses from 0 to 575 are assigned to the corresponding pixels.
【0206】各フリップフロップは、対応するピクセル
が空きピクセルである場合には「0」にセットされ、塗
り潰しピクセルである場合には「1」にセットされる。
そして、各フリップフロップの出力はそれぞれプライオ
リティエンコ―ダ82へ向け出力される。Each flip-flop is set to “0” when the corresponding pixel is an empty pixel, and is set to “1” when the corresponding pixel is a solid pixel.
The output of each flip-flop is output to the priority encoder 82.
【0207】プライオリティエンコ―ダ82は、このよ
うにしてフリップフロップ群80から出力される576
個の空きピクセル情報と、ラッチ回路76から出力され
る多角形の左輪郭点X座標(XL)とを照合する。Priority encoder 82 outputs 576 output from flip-flop group 80 in this manner.
The vacant pixel information and the left contour point X coordinate (XL) of the polygon output from the latch circuit 76 are collated.
【0208】そして、空ピクセルの中から、そのX座標
が左輪郭点X座標(XL)以上で、かつ最も小さいものを
高速で検出し、この検出結果を「次に書込みを行うべき
ピクセルのX座標」として出力する。そして、このX座
標値は、ラッチ回路84を介してラインバッファ36に
向け「書込みアドレス」として出力される。Then, among the blank pixels, the one whose X coordinate is equal to or larger than the left contour point X coordinate (XL) and the smallest is detected at high speed, and this detection result is referred to as “X of the pixel to be written next. Output as "coordinates". Then, the X coordinate value is output to the line buffer 36 via the latch circuit 84 as a “write address”.
【0209】この結果、この書込みアドレスで指定され
るラインバッファ36の空きピクセルには、ラッチ回路
76にラッチされている多角形の付随デ―タが書込まれ
ることになる。As a result, the polygonal data latched by the latch circuit 76 is written into the empty pixel of the line buffer 36 specified by the write address.
【0210】これと同時に、プライオリティエンコ―ダ
82の出力は、ラッチ回路84を介してデコ―ダ86に
フィ―ドバックされる。そして、このX座標値により指
定されるフリップフロップは、空きピクセル表示状態
「0」から、ピクセル塗り潰し状態「1」にセットされ
る。At the same time, the output of the priority encoder 82 is fed back to the decoder 86 via the latch circuit 84. Then, the flip-flop designated by the X coordinate value is set from the empty pixel display state “0” to the pixel filling state “1”.
【0211】このようにして、実施例の装置では、ライ
ンバッファ36とフリップフロップ群80とが連動して
動作し、この結果、ラインバッファ36内において左輪
郭点XL及び右輪郭点XRに挟まれた空きピクセルは新
たな付随デ―タによって塗り潰し処理されることにな
る。As described above, in the apparatus of the embodiment, the line buffer 36 and the flip-flop group 80 operate in conjunction with each other, and as a result, the line buffer 36 is sandwiched between the left contour point XL and the right contour point XR. The empty pixels that have been filled will be filled with the new accompanying data.
【0212】そして、1組の輪郭点(XL,XR )により
囲まれた領域に対する塗り潰しは、次のような場合に終
了する。 まず、左輪郭点より右に「空きピクセル」が1つもな
くなった場合に終了する。The filling of the area surrounded by the set of contour points (XL, XR) is completed in the following cases. First, the process ends when there is no “empty pixel” to the right of the left contour point.
【0213】この場合には、プライオリティエンコ―ダ
82から、オアゲ―ト90に向け「空きピクセルなし」
の状態を表すHレベルの信号が出力される。 また、検出した空きピクセルが右輪郭点に等しい場合
か、またはこれより右側に存在するような場合にも終了
する。このような場合を検出するため、実施例の装置で
は、比較回路88が用いられている。In this case, "no empty pixel" is sent from the priority encoder 82 to the orgate 90.
Is output at the H level which indicates the state of. The process is also terminated when the detected empty pixel is equal to the right contour point or when the detected empty pixel exists on the right side of the right outline point. In order to detect such a case, a comparison circuit 88 is used in the apparatus of the embodiment.
【0214】すなわち、比較回路88は、ラッチ回路7
6から出力される右輪郭点のX座標とラッチ回路84か
ら出力される「次に書込みを行うべきピクセルのX座
標」とを比較し、ラッチ回路84の出力するX座標がラ
ッチ回路76の出力するX座標と等しくなった場合、ま
たはこれを上回った場合に、塗り潰し動作終了を表す
「Hレベルの信号」をオアゲ―ト90に向け出力する。That is, the comparison circuit 88 is connected to the latch circuit 7
6 is compared with the “X coordinate of the pixel to be written next” output from the latch circuit 84, and the X coordinate output from the latch circuit 84 is output from the latch circuit 76. When the X coordinate becomes equal to or exceeds the X coordinate, an "H level signal" indicating the end of the painting operation is output to the OR gate 90.
【0215】なお、この比較回路88による終了検出
は、裏返しの多角形の除去に役立てることができる。す
なわち、もし裏返しの多角形の輪郭点ペアが到来したな
らば、左輪郭点≧右輪郭点となる。この場合、もし左輪
郭点より右に空きピクセルが存在したとしても、この空
きピクセルは必ず右輪郭点より右に位置することにな
り、結果的に1ピクセルも塗り潰さないまま、塗り潰し
動作終了となる。ただし、本実施例では第13図のステ
ップ135に示す通り、フィールドプロセッサ回路12
において既に裏返しの多角形は完全に除去されているの
で、ラインプロセッサ回路34において、裏返しの多角
形が除去されることは実際上はない。The detection of the end by the comparing circuit 88 can be used to remove the inverted polygon. That is, if an inverted polygonal contour point pair arrives, then left contour point ≧ right contour point. In this case, even if a vacant pixel exists to the right of the left contour point, the vacant pixel will always be located to the right of the right contour point. As a result, the painting operation ends without painting any pixel. . However, in this embodiment, as shown in step 135 of FIG.
Since the inside-out polygon has already been completely removed in step 2, the line-processing circuit 34 does not actually remove the inside-out polygon.
【0216】さて、オアゲ―ト90は、このようにして
出力されるHレベルの信号を塗り潰し終了信号として制
御回路74へ向け出力する。これにより、制御回路74
は、優先度番号カウンタ72の出力をインクリメントす
る。実施例の装置は、このようにして1つの多角形の輪
郭点情報に基づく塗り潰し作業が終了する毎に、優先度
番号カウンタ72の出力をインクリメントし、次の輪郭
点情報の読出し塗り潰し作業を同様に行う。 *塗り潰し動作の具体例 従って、例えばY=20をアドレスとして指定されるフ
ィ―ルドメモリ内の水平走査記憶エリアから、多角形
A,B,Cの順に輪郭点情報が読出される場合を想定す
ると、読出された輪郭点情報に基づく塗り潰し処理は次
のようにして行われる。The orgate 90 outputs the H-level signal output in this way to the control circuit 74 as a painting end signal. Thereby, the control circuit 74
Increments the output of the priority number counter 72. The apparatus according to the embodiment increments the output of the priority number counter 72 every time the filling operation based on the contour point information of one polygon is completed in this manner, and similarly performs the reading and painting operation of the next contour point information. To do. * Specific Example of Filling Operation Therefore, for example, assuming that contour point information is read in the order of polygons A, B, and C from a horizontal scanning storage area in a field memory specified by using Y = 20 as an address, The filling process based on the read contour point information is performed as follows.
【0217】すなわち、この水平走査記憶エリアから輪
郭点情報読出しが開始される前は、ラインバッファ36
内の各ピクセルは全て空き領域である。従って、この状
態において、フリップフロップ群80は、全て「0」に
セットされている。That is, before the reading of the contour point information from the horizontal scanning storage area is started, the line buffer 36 is used.
Each pixel in is a free area. Therefore, in this state, the flip-flops 80 are all set to “0”.
【0218】この状態で、まず最も優先度の高い多角形
Aの輪郭点情報が読出されラッチ回路76内にラッチさ
れると、その付随デ―タ、すなわち赤のカラ―コ―ド
は、その輪郭点ペアXLAとXRAに囲まれたラインバッフ
ァ36内の記憶エリア(XLA≦X<XRAなるX領域)内
に第6図(A)に示すように順次書込まれていく。In this state, when the outline point information of the polygon A having the highest priority is read out and latched in the latch circuit 76, the associated data, that is, the red color code is read out. As shown in FIG. 6A, data is sequentially written in a storage area (X area where XLA ≦ X <XRA) in the line buffer 36 surrounded by the contour point pairs XLA and XRA.
【0219】これと同時に、その輪郭点ペアXLAとXRA
とにより囲まれたフリップフロップ群80内の各フリッ
プフロップは第6図(B)に示すごとく「1」に順次セ
ットされていく。At the same time, the contour point pairs XLA and XRA
The flip-flops in the flip-flop group 80 surrounded by are set to "1" sequentially as shown in FIG. 6 (B).
【0220】そして、多角形Aのカラ―コ―ド塗り潰し
処理が終了すると、オアゲ―ト90から塗り潰し終了信
号が出力され、優先度カウンタ72が1つインクリメン
トされ、次に多角形Bの輪郭点情報の読出しが開始され
る。When the color code filling processing of the polygon A is completed, a fill end signal is output from the OR gate 90, the priority counter 72 is incremented by one, and then the contour points of the polygon B are Reading of information is started.
【0221】そして、多角形Bの輪郭点情報が読出され
ると、この輪郭点情報は同様にしてラッチ回路16内に
ラッチされる。When the outline point information of polygon B is read, the outline point information is similarly latched in latch circuit 16.
【0222】この状態において、フリップフロップ群8
0は、第6図(B)に示すごとく、ラインバッファ30
内のXLAとXRAとにより囲まれた領域が塗り潰し処理さ
れていることを検出している。In this state, flip-flop group 8
0 is the line buffer 30 as shown in FIG.
It is detected that a region surrounded by XLA and XRA in the inside has been filled.
【0223】従って、実施例のラインプロセッサ回路3
4は、その輪郭点ペアXLBとXRBとにより囲まれたライ
ンバッファ36内の空き領域(XLB≦X<XLAなるX領
域)内にその付随デ―タ、すなわち青のカラ―コ―ドを
順次書込んでいく。Therefore, the line processor circuit 3 of the embodiment
Reference numeral 4 indicates the associated data, that is, the blue color code, sequentially in a free area (X area where XLB ≦ X <XLA) in the line buffer 36 surrounded by the contour point pairs XLB and XRB. I will write.
【0224】これと同時に、実施例の装置はフリップフ
ロップ群80内のXLBとXLAとにより囲まれた領域内
のフリップフロップを順次「1」にセットしていく。At the same time, the device of this embodiment sequentially sets the flip-flops in the area surrounded by XLB and XLA in the flip-flop group 80 to "1".
【0225】この結果、多角形Bの塗り潰し処理が終了
した時点で、ラインバッファ36内には第5図(A)に
示すごとく多角形AとBのカラ―コ―ドがそれぞれ書込
まれ、またフリップフロップ群80は、第5図(B)に
示すように、ラインバッファ36内の塗り潰し領域を検
出することになる。As a result, when the painting process of the polygon B is completed, the color codes of the polygons A and B are written in the line buffer 36 as shown in FIG. In addition, the flip-flop group 80 detects a filled area in the line buffer 36 as shown in FIG. 5B.
【0226】これと同時に、制御回路74内には塗り潰
し終了信号が入力され、次の多角形Cの読出し及び塗り
潰し処理が同様にして行われる。At the same time, a filling end signal is input into the control circuit 74, and the reading and filling of the next polygon C are performed in the same manner.
【0227】このとき、多角形Cの輪郭点ペアXLCとX
RCとにより囲まれた領域内には何ら空き領域がないた
め、その付随デ―タの書込みは行われない。At this time, the contour point pair XLC and X
Since there is no free area in the area surrounded by RC, the accompanying data is not written.
【0228】このようにして、本実施例のラインプロセ
ッサ回路34は、CRTの水平走査に同期して、各水平
走査毎にラインバッファ36内に水平走査用の画像信号
を良好に合成書込みすることができる。As described above, the line processor circuit 34 of the present embodiment can satisfactorily write and write the horizontal scanning image signal into the line buffer 36 for each horizontal scanning in synchronization with the horizontal scanning of the CRT. Can be.
【0229】そして、実施例の装置は、このようにして
ラインバッファ36内に書込まれたカラ―コ―ドを、C
RTの水平走査に同期してアドレス「0」,「1」,…
「575」の順に順次カラ―パレットメモリ38へ向け
出力している。これにより、カラ―パレットメモリ38
からは、多角形A,Bを指定されたカラ―で表示する映
像信号がCRT40へ向け出力されることとなる。The apparatus according to the embodiment converts the color code written in the line buffer 36 into C
Address “0”, “1”,... In synchronization with the horizontal scanning of RT
The data is sequentially output to the color palette memory 38 in the order of “575”. Thereby, the color palette memory 38
Thereafter, a video signal for displaying the polygons A and B in the designated color is output to the CRT 40.
【0230】従って、このような動作を、水平走査に同
期してくりかえして行えば、画像情報供給源10から出
力される多角形情報に基づき、CRT40上に所望の画
像信号をリアルタイムで表示することが可能となる。 *空きピクセルの処理 ところで、前述したように、1本の水平走査線に対する
塗り潰し処理が全て終了した時点でラインバッファ36
内に空きピクセル(空き記憶エリア)が残っている場合
がある。Therefore, if such operations are repeated in synchronization with horizontal scanning, a desired image signal can be displayed on the CRT 40 in real time based on the polygon information output from the image information supply source 10. Becomes possible. * Processing of Empty Pixels As described above, when all the filling processing for one horizontal scanning line is completed, the line buffer 36
In some cases, empty pixels (empty storage areas) remain in the area.
【0231】このような空きピクセルは、画面上では、
全ての多角形の外側に位置する点であり、従って、この
ような空きピクセルに関しては、多角形が存在しないこ
とを表す情報をカラ―パレットメモリ38へ向け出力し
なければならない。[0231] Such an empty pixel is
It is a point located outside of all polygons, and therefore, for such an empty pixel, information indicating that no polygon exists must be output to the color palette memory 38.
【0232】このような方法としては、次のような3通
りの方法が考えられる。 デ―タの書込みに先立ってラインバッファ36を予め
初期化しておく。 フリップフロップ群80の全ての内容を、画像信号の
出力に同期してシリアルに出力する。 1本の水平走査線の塗り潰し処理が全て終了した後、
ラインバッファ36の空きピクセルを、空きピクセル情
報で全て塗り潰し処理する。As such a method, the following three methods can be considered. Prior to writing data, the line buffer 36 is initialized in advance. All the contents of the flip-flop group 80 are serially output in synchronization with the output of the image signal. After all horizontal scanning lines have been filled,
All empty pixels in the line buffer 36 are filled with empty pixel information.
【0233】このような方法のうち、3番目の方法が比
較的簡単に採用することができる。 *多角形の表示可能数 なお、実施例のラインプロセッサ回路34を用いて、1
本の水平走査線上に何個の多角形を表示可能であるかに
ついての検討を行った。[0233] Of these methods, the third method can be adopted relatively easily. * Possible number of polygons to be displayed In addition, using the line processor circuit 34 of the embodiment, 1
We examined how many polygons can be displayed on a horizontal scanning line.
【0234】この検討の結果、計算上では、12MHzの
ドットクロック(画素の標示周期を定める基準となるク
ロック)をサイクルとしてラインバッファ36の書込み
を行う場合を想定すると、1水平走査線辺り203以上
の多角形をリアルタイム表示可能であることが確認され
た。 *デュアルポ―トRAM なお、実施例のラインバッファ36は、前述したように
デュアルポ―トRAMを用いて形成され、そのメモリ空
間が2つの記憶エリアに2等分されている。As a result of this study, assuming that writing is performed in the line buffer 36 with a cycle of a 12 MHz dot clock (clock serving as a reference for determining a pixel display cycle), 203 or more per horizontal scanning line is calculated. It was confirmed that the polygon can be displayed in real time. * Dual-port RAM The line buffer 36 of the embodiment is formed using the dual-port RAM as described above, and its memory space is divided into two storage areas.
【0235】従って、このラインバッファ36は、その
一方の記憶エリアにラインプロセッサ回路36からデ―
タの書込みが行われている場合には、他方の記憶エリア
からデ―タの読出しが行われており、また、一方の記憶
エリアからデ―タの読出しが行われている場合には、他
方の記憶エリアにラインプロセッサ回路14によるデ―
タの書込みが行われることとなる。Therefore, the line buffer 36 stores data from the line processor circuit 36 in one of its storage areas.
When data is being written, data is being read from the other storage area, and when data is being read from one storage area, the other is being read. In the storage area of the line processor circuit 14
Data is written.
【0236】なお、第16図に示すラインプロセッサ回
路34の各部と、第1図に示すラインプロセッサ回路3
4のデータ読出し部46,データ書込み部48,空き領
域検出部50との対応関係は次のようになる。Each part of the line processor circuit 34 shown in FIG. 16 and the line processor circuit 3 shown in FIG.
4 correspond to the data reading unit 46, the data writing unit 48, and the empty area detecting unit 50 as follows.
【0237】すなわち、制御回路74によって制御され
るラインカウンタ70,優先度番号カウント72は、デ
ータ読出し部46として機能する。That is, the line counter 70 and the priority number count 72 controlled by the control circuit 74 function as the data reading section 46.
【0238】そして、ラッチ回路76,空き検出/デー
タ書込み部78の一部、例えばプライオリティエンコー
ダ82,ラッチ回路84,比較回路88,ゲート90な
どがデータ書込み部48として機能する。さらに、空き
領域/データ書込み回路78の一部、例えばフリップフ
ロップ群80,デコーダ86などが空き領域検出部50
として機能する。The latch circuit 76 and a part of the empty space detection / data writing section 78, such as the priority encoder 82, the latch circuit 84, the comparison circuit 88, and the gate 90, function as the data writing section 48. Further, a part of the free space / data writing circuit 78, for example, the flip-flop group 80, the decoder 86, etc.
Function as
【0239】C2:第2の具体例 −フィ―ルドメモリ42の他の実施例− 本発明において、フィ―ルドメモリ42には、各水平走
査線に対応した複数の水平走査記憶エリアが設けられて
いる。C2: Second Specific Example-Another Embodiment of Field Memory 42- In the present invention, the field memory 42 is provided with a plurality of horizontal scanning storage areas corresponding to each horizontal scanning line. .
【0240】このような水平走査記憶エリアは、第4図
(B)に示すように、フィ―ルドメモリ42内のメモリ
空間を、単純に全走査線数に対応した数の単位ブロック
に等分割して設定することも可能である。In such a horizontal scanning storage area, as shown in FIG. 4B, the memory space in the field memory 42 is simply divided equally into a number of unit blocks corresponding to the total number of scanning lines. It is also possible to set.
【0241】しかし、このようにすると、各ブロックの
メモリ容量が固定され、1本の水平走査線上に表示し得
る多角形の個数は、各ブロックのメモリ容量により制限
されてしまう。このため、1つのブロックがオ―バ―フ
ロ―しているのにもかかわらず、他のブロック内に空き
領域がたくさん存在するというような状況が頻繁に発生
し、メモリの利用効率が悪いという問題がある。However, in this case, the memory capacity of each block is fixed, and the number of polygons that can be displayed on one horizontal scanning line is limited by the memory capacity of each block. For this reason, a situation often occurs that one block is overflowing, but a lot of free space exists in another block, and the efficiency of memory utilization is low. There's a problem.
【0242】このような問題を解決するために、各水平
走査記憶エリアを完全不連続型又は半不連続型とし、そ
のメモリ容量をフレキシブルに設定可能に形成すること
が好ましい。完全不連続型 第17図には、このようにして形成された完全不連続型
フィ―ルドメモリ42の好適な1例がされている。図に
おいて、このフィ―ルドメモリ42のメモリイメ―ジ
は、1画面当りのメモリ容量が16384(=214)ワ
―ド、ブランキングを除く走査線数が224本/フィ―
ルドとして描かれている。In order to solve such a problem, it is preferable that each horizontal scanning storage area is of a completely discontinuous type or a semi-discontinuous type, and its memory capacity is formed so as to be set flexibly. Completely discontinuous Figure 17, fully discontinuous Fi formed in this way - is the preferred example of Rudomemori 42. In the figure, the memory image of the field memory 42 has a memory capacity per screen of 16384 (= 2 14 ) words, and the number of scanning lines excluding blanking is 224 lines / field.
It is drawn as Ludo.
【0243】そして、このフィ―ルドメモリ42の各ワ
―ド中には、「次のアドレス」を表す項目が含まれてお
り、後段のラインプロセッサ回路34が、1ライン分の
輪郭点情報を連続的に読み出すことを可能にしている。Each word of the field memory 42 contains an item indicating "next address", and the subsequent line processor circuit 34 continuously outputs one line of contour point information. It is possible to read it out.
【0244】ところで、実施例のフィ―ルドメモリ42
は、1画面辺り16384(=214)個のワ―ドがある
ため、次の読出アドレス指定を行うには14ビットのア
ドレスが必要となる。By the way, the field memory 42 of the embodiment
Since there are 16384 (= 2 14 ) words per screen, a 14-bit address is required to specify the next read address.
【0245】従って、付随デ―タ、左輪郭点、右輪郭
点、次のアドレスのそれぞれに対し8ビット,10ビッ
ト、10ビット、14ビットのメモリ空間を割り当てる
と、1ワ―ド辺り42ビットのメモリ空間が必要とな
る。Therefore, when the memory space of 8, 10, 10, or 14 bits is allocated to each of the accompanying data, the left contour point, the right contour point, and the next address, 42 bits per word are obtained. Memory space is required.
【0246】また、このようなフィ―ルドメモリ42に
対し、デ―タの書き込みを行うためには、フィ―ルドプ
ロセッサ回路12内に、各CRTの水平走査線と1対1
に対応した224個のスレ―ブポインタと、1個のマス
タ―ポインタ―とを設ける必要がある。In order to write data in such a field memory 42, the field processor circuit 12 has a one-to-one correspondence with the horizontal scanning lines of each CRT.
It is necessary to provide 224 slave pointers and one master pointer.
【0247】ここにおいて、各スレ―ブポインタ―は、
同一水平走査記憶エリア内での、次に輪郭点情報を書込
むべきアドレスを指定するために用いられる。Here, each slave pointer is:
It is used to designate an address in the same horizontal scanning storage area where the contour point information is to be written next.
【0248】また、マスタ―ポインタ―は、スレ―ブポ
インタ―によって指定されるワ―ドの、「次のアドレ
ス」の欄に書き込まれるべきアドレスを設定するために
用いられる。The master pointer is used to set an address to be written in the "next address" column of the word specified by the slave pointer.
【0249】このため、マスタ―ポインタの出力するア
ドレスは、前記各スレ―ブボインタ―が指定しておら
ず、しかも未だデ―タが書き込まれていない領域内の最
も若いアドレスとなるように制御される。For this reason, the address output by the master pointer is controlled so as to be the youngest address in an area in which data has not been specified by each slave bus pointer and data has not yet been written. You.
【0250】次にこのスレ―ブポインタとマスタ―ポイ
ンタとを用いて行われる輪郭点情報の書き込み動作を説
明する。Next, an operation of writing contour point information performed using the slave pointer and the master pointer will be described.
【0251】まず、デ―タの書き込みに先立って、スレ
―ブポインタ―及びマスタ―ポインタが初期化される。
これにより、スレ―ブポインタは、対応する水平走査記
憶エリアの先頭アドレス0,1,2,…223をそれぞ
れ指定する。また、マスタ―ポインタ―は、アドレス2
24を指定する。First, before writing data, a slave pointer and a master pointer are initialized.
Thus, the slave pointer designates the head address 0, 1, 2,... 223 of the corresponding horizontal scanning storage area. Also, the master pointer is at address 2
Specify 24.
【0252】これに続いて、フィ―ルドプロセッサ回路
12による、輪郭点情報の演算出力が開始されると、演
算された輪郭点情報はそのy座標により指定される水平
走査記憶エリアに次のような手順に従って書き込まれ
る。Subsequently, when the output of the contour point information by the field processor circuit 12 is started, the computed contour point information is stored in the horizontal scanning storage area specified by the y coordinate as follows. Is written according to a simple procedure.
【0253】まず、フィ―ルドプロセッサ回路12が、
ライン上における最初の輪郭点情報を演算すると、この
輪郭点情報のy座標に対応するスレ―ブポインタ―によ
って、フィ―ルドメモリ42の書き込みアドレスが指定
される。First, the field processor circuit 12
When the first contour point information on the line is calculated, the write address of the field memory 42 is specified by the slave pointer corresponding to the y coordinate of the contour point information.
【0254】そして、演算された輪郭点情報は、指定さ
れたアドレスの「付随デ―タ」、「左輪郭点」、及び
「右輪郭点」の欄にそれぞれ書き込まれ、また、指定さ
れたワ―ドの「次のアドレス」の欄には、現在マスタ―
ポインタ―が示しているアドレス「224」が書き込ま
れる。Then, the calculated contour point information is written in the “associated data”, “left contour point”, and “right contour point” fields of the designated address, respectively. -The "Next Address" column of the
The address “224” indicated by the pointer is written.
【0255】次に、前記スレ―ブポインタ―は、「次の
アドレス」の欄に書き込まれたマスタ―ポインタ―のア
ドレスと同じアドレス「224」を示すように切替わ
り、これに連動してマスタ―ポインタ―の出力するアド
レスも増加して「225」となる。Next, the slave pointer is switched so as to indicate the same address "224" as the address of the master pointer written in the "next address" column. The address output by the pointer also increases to “225”.
【0256】この結果、このスレ―ブポインタ―は、次
に同一のラインの輪郭点情報が演算された場合には、ア
ドレス224で指定されるワ―ドの「付随デ―タ」「左
輪郭点」「右輪郭点」の各欄に輪郭点情報を書き込み、
また、「次のアドレス」の欄にそのとき表示されている
マスタ―ポインタ―のアドレスの書き込みを行う。As a result, when the contour point information of the same line is calculated next time, the slave pointer is set to the “associated data”, “left contour point” of the word specified by the address 224. Write the contour point information in each field of "Right contour point",
Further, the address of the master pointer currently displayed in the column of “next address” is written.
【0257】そして、この書込み終了後、当該スレ―ブ
ポインタ―は「次のアドレス」の欄に書き込まれたマス
タ―ポインタ―のアドレスを新たに指定するようにな
り、これに連動してマスタ―ポインタ―の出力するアド
レスは、1つ増加することになる。After the writing is completed, the slave pointer newly designates the address of the master pointer written in the "next address" column, and the master pointer is linked with this. The address output by-is incremented by one.
【0258】実施例のフィ―ルドメモリ42では、この
ようにして、全多角形の輪郭点情報の書き込みが終了す
ると、各スレ―ブポインタ―の示すアドレスに終了コ―
ドの書き込みを行う。In the field memory 42 of the embodiment, when the writing of the contour point information of the entire polygon is completed, the end code is added to the address indicated by each slave pointer.
Write the code.
【0259】以上の構成とすることにより、各水平走査
記憶エリアは、各ワ―ドの「次のアドレス」の欄に書き
込まれるアドレスにより結びつけられた1連の記憶エリ
アとして取り扱われることとなる。With the above configuration, each horizontal scanning storage area is treated as a series of storage areas linked by the address written in the "next address" column of each word.
【0260】従って、例えば、ラインプロセッサ回路3
4が走査線mに対応する水平走査記憶エリアから輪郭点
情報を読み出す場合を想定すると、この水平走査記憶エ
リアに書き込まれた輪郭点情報は、フィ―ルドメモリの
アドレスmを起点として「次のアドレス」を参照しなが
ら、終了コ―ドが検出されるまでに、芋蔓式に読み出さ
れることとなる。Therefore, for example, the line processor circuit 3
Assuming that the contour point information is read out from the horizontal scanning storage area corresponding to the scanning line m, the contour point information written in the horizontal scanning storage area starts from the address m of the field memory and starts at the next address. Is read in a potato vine system by the time the end code is detected.
【0261】このように、実施例のフィールドメモリ4
2では、アドレスmで指定される記憶エリアを起点とし
て、各ワードの「次のアドレス」の欄に書き込まれるア
ドレスにより結び付けられる一連の記憶エリアが、水平
走査線mに対応した水平走査記憶エリアとして設定され
ることになる。As described above, the field memory 4 of the embodiment is
In 2, a series of storage areas linked by an address written in the “next address” column of each word starting from the storage area specified by the address m is defined as a horizontal scanning storage area corresponding to the horizontal scanning line m. Will be set.
【0262】第18図には、このようにして構成された
フィ―ルドメモリ42に対して用いられるラインプロセ
ッサ回路34のデ―タ読出し部の一例が示されている。FIG. 18 shows an example of a data reading section of the line processor circuit 34 used for the field memory 42 constructed as described above.
【0263】図において、前記第1の具体例と対応する
部材には同一符号を付してその説明は省略する。In the figure, members corresponding to those of the first embodiment are denoted by the same reference numerals and description thereof is omitted.
【0264】実施例において、これら各ラインプロセッ
サ回路34は、CRTの水平走査に同期して該当する走
査ラインの選択信号(Y座標デ―タ)を出力するライン
カウンタ70と、当該走査ラインの0番地指定用の6ビ
ット情報を出力する0番地指定回路71aと、を含む。
そして、この両者の出力を、水平走査記憶エリア内の先
頭ワ―ド読出しアドレスとしてマルチプレクサ71b,
ラッチ回路71cを介してフィ―ルドメモリ42へ向け
出力する。In the embodiment, each of the line processor circuits 34 includes a line counter 70 for outputting a selection signal (Y coordinate data) of a corresponding scanning line in synchronization with the horizontal scanning of the CRT, and a 0 for the scanning line. An address specifying circuit 71a that outputs 6-bit information for address specification.
The outputs of both multiplexers are used as the leading word read address in the horizontal scanning storage area.
The data is output to the field memory 42 via the latch circuit 71c.
【0265】この結果、選択信号(Y座標デ―タ)によ
り指定された水平走査記憶エリア内の先頭ワ―ドから、
輪郭点情報の読出が開始されることになる。As a result, starting from the first word in the horizontal scanning storage area designated by the selection signal (Y coordinate data),
Reading of the contour point information is started.
【0266】この時、実施例の装置は、この読出しワ―
ドの「次のアドレス」の欄に書込まれている14ビット
の次のアドレスを同時に出力し、これをマルチプレクサ
71bに入力する。At this time, the apparatus according to the embodiment uses this read word.
The 14-bit next address written in the "next address" column of the command is simultaneously output and input to the multiplexer 71b.
【0267】そして、マルチプレクサ71bは、自動的
にフィ―ルドメモリ42から読出される次のアドレスを
選択し、ラッチ回路71cへ出力する。Then, the multiplexer 71b automatically selects the next address read from the field memory 42 and outputs it to the latch circuit 71c.
【0268】従って、このラインプロセッサ回路34の
ラインカウンタ70から、例えば走査線mの選択信号が
出力された場合を想定すると、この水平走査記憶エリア
mからは、フィ―ルドメモリ42のアドレスmを起点と
して、「次のアドレス」の欄を参照しながら終了コ―ド
が検出されるまで輪郭点情報が芋蔓式に順次読出される
こととなる。半不連続型 ところで、第17図に示すように、水平走査記憶エリア
のメモリ容量を完全にフレキシブルに設定可能にする
と、「次のアドレス」の欄に14ビット割り振らなけれ
ばならないため、1ワ―ドの構成単位が28ビットから
42ビットに増え、フィ―ルドメモリ42の総容量が約
1.5 倍に増えてしまうという問題がある。Therefore, assuming that, for example, a selection signal of the scanning line m is output from the line counter 70 of the line processor circuit 34, the horizontal scanning storage area m starts at the address m of the field memory 42. As a result, the contour point information is sequentially read in a vine-like manner while referring to the "next address" column until the end code is detected. If the memory capacity of the horizontal scanning storage area can be completely flexibly set as shown in FIG. 17, it is necessary to allocate 14 bits to the "next address" column. The configuration unit of the field is increased from 28 bits to 42 bits, and the total capacity of the field memory 42 is reduced
There is a problem that it increases 1.5 times.
【0269】このような問題を解決するためには、水平
走査記憶エリアの記憶容量を、半不連続方式とすること
が好ましい。In order to solve such a problem, it is preferable that the storage capacity of the horizontal scanning storage area is of a semi-discontinuous type.
【0270】第19図には、このようなフィ―ルドメモ
リ42の一例が示されている。FIG. 19 shows an example of such a field memory 42.
【0271】本実施例において、フィ―ルドメモリ42
のメモリ空間は、複数ワ―ドから構成されたセクタブロ
ック毎に等分割される。In this embodiment, the field memory 42
This memory space is equally divided for each sector block composed of a plurality of words.
【0272】この分割個数は、少なくとも全走査線の本
数以上に設定する必要があり、本実施例においては、10
24個のセクタ―ブロックに分割されている。It is necessary to set the number of divisions to at least the number of all scanning lines.
It is divided into 24 sectors-blocks.
【0273】そして、各セクタブロックは、その最終ワ
―ドが、「次のセクタ―アドレス」に割当てられてい
る。The last word of each sector block is assigned to the “next sector address”.
【0274】また、図において、セクタ―アドレスは、
各セクタ―ブロックを指定するアドレスであり、各セク
タ―ブロックの先頭アドレスを、セクタ―ブロック内の
ワ―ド数で割った値として表される。In the figure, the sector address is
This is an address for designating each sector block, and is expressed as a value obtained by dividing the head address of each sector block by the number of words in the sector block.
【0275】本実施例においては、フィ―ルドメモリの
1画面分の容量を16384(=214)ワ―ドとし、1
セクタ―ブロック当りのワ―ド数を16(=24 )に設
定する。この結果、1画面分のセクタ―ブロックは、1
024(=210)となり、セクタ―アドレスは0〜10
23の範囲で表される。In this embodiment, the capacity of one field of the field memory is set to 16384 (= 2 14 ) words, and
The number of words per sector block is set to 16 (= 2 4 ). As a result, the sector block for one screen is 1
024 (= 2 10 ), and the sector address is 0 to 10.
23.
【0276】次に、このようして形成されたフィ―ルド
メモリ42に対する輪郭点情報の書込み動作を説明す
る。Next, an operation of writing contour point information in the field memory 42 thus formed will be described.
【0277】このような書込み動作を行うためには、フ
ィ―ルドプロセッサ回路12内に、走査線の本数に対応
した224個のスレ―ブポインタと、1個のマスタポイ
ンタとを用意する必要がある。In order to perform such a writing operation, it is necessary to prepare 224 slave pointers corresponding to the number of scanning lines and one master pointer in the field processor circuit 12. .
【0278】ところで、本実施例においては、各セクタ
―ブロック内に複数のワ―ドが存在する。このため、各
走査線に対応して設けられたスレ―ブポインタは、各ワ
―ド毎に割付けられたアドレスを示しているのに対し、
マスタ―ポインタ―は、各セクタ―ブロック毎に割付け
られたセクタ―アドレスを示している点に注意する必要
がある。In this embodiment, a plurality of words exist in each sector block. For this reason, while the slave pointer provided for each scanning line indicates the address assigned to each word,
It should be noted that the master pointer indicates a sector address assigned to each sector-block.
【0279】そして、フィ―ルドプロセッサ回路12
が、輪郭点情報の演算を開始すると、スレ―ブポイン
タ,マスタ―ポインタの初期化が行われる。The field processor circuit 12
When the calculation of the contour point information is started, the slave pointer and the master pointer are initialized.
【0280】この結果、各スレ―ブポインタは、セクタ
―ブロック0,1,2,…223の先頭アドレス0,1
6,32,…,3568を示し、また、マスタ―ポイン
タ―は、セクタ―アドレス224を示すこととなる。As a result, each of the slave pointers is set to the start address 0, 1 of the sector block 0, 1, 2,.
, 3568, and the master pointer indicates the sector address 224.
【0281】これに続いて、輪郭点情報の出力が開始さ
れると、各輪郭点情報は、そのY座標に対応するスレ―
ブポインタにより指定された空ワ―ドに順次書き込まれ
る。そして、スレ―ブポインタは、輪郭点情報の書込み
が終了する度にそのアドレスをインクリメントし次の空
ワ―ドを指定する。Subsequently, when the output of the contour point information is started, each piece of the contour point information is stored in a slice corresponding to the Y coordinate.
Are sequentially written to the empty word specified by the pointer. The slave pointer increments the address each time the writing of the contour point information is completed, and designates the next empty word.
【0282】このようにして、各セクタブロックに対す
る輪郭点情報の書き込みは、第4図(B)と同様にして
進められる。Thus, the writing of the contour point information to each sector block proceeds in the same manner as in FIG. 4 (B).
【0283】ところで、スレ―ブポインタが、あるセク
タ―ブロックの最終ワ―ドを指定している場合に、ここ
に書込むべき輪郭点情報が出力されると、次のような処
理が行われる。By the way, in the case where the slave pointer designates the last word of a certain sector block and the contour point information to be written is output, the following processing is performed.
【0284】まず、スレ―ブポインタの示すアドレス
に、マスタ―ポインタ―の出力する値、例えば224が
「次のセクタ―アドレス」として書込まれる。First, the value output by the master pointer, for example, 224, is written as the “next sector address” at the address indicated by the slave pointer.
【0285】そして、マスタ―ポインタ―により指定さ
れるセクタ―ブロックの先頭番地が、スレ―ブポインタ
―にセットされ、これと同時にマスタ―ポインタ―の出
力するセクタ―アドレスは1つ増加する。Then, the head address of the sector block specified by the master pointer is set in the slave pointer, and at the same time, the sector address output by the master pointer increases by one.
【0286】その後、スレ―ブポインタが新に指定する
アドレスに、前述した輪郭点情報が順次書き込まれ、そ
の度スレ―ブポインタのアドレスが1つインクリメント
される。Thereafter, the above-described contour point information is sequentially written at the address newly designated by the slave pointer, and each time the address of the slave pointer is incremented by one.
【0287】以上の構成とすることにより、実施例のフ
ィ―ルドメモリ42によれば、前記第17図に示すフィ
―ルドメモリ42に比し、1ワ―ド辺りのビット数を大
幅に少くすることが可能となる。With the above configuration, according to the field memory 42 of the embodiment, the number of bits per word can be significantly reduced as compared with the field memory 42 shown in FIG. Becomes possible.
【0288】第20図には、このような半不連続型フィ
―ルドメモリ42に対して用いられるラインプロセッサ
回路34のデ―タ読出し部一例が示されている。FIG. 20 shows an example of a data reading section of the line processor circuit 34 used for such a semi-discontinuous field memory 42.
【0289】このラインプロセッサ回路34は、ライン
カウンタ70、0番地指定回路71a,マルチプレクサ
71b、ラッチ回路71c及びセクタ内選択用カウンタ
71dを含む。The line processor circuit 34 includes a line counter 70, an address designation circuit 71a, a multiplexer 71b, a latch circuit 71c, and an intra-sector selection counter 71d.
【0290】前記半不連続形フィ―ルドメモリ42は、
0から1023のセクタアドレスを有しており、これら
各セクタアドレスはラッチ回路71の出力する読出しア
ドレスの上位10ビットで指定される。The semi-discontinuous field memory 42 comprises:
It has sector addresses from 0 to 1023, and each of these sector addresses is specified by the upper 10 bits of the read address output from the latch circuit 71.
【0291】実施例においては、CRTの水平走査に同
期し、該走査ラインの水平走査記憶エリアの先頭セクタ
アドレスがラインカウンタ70および0番地指定回路7
1aから出力される。In this embodiment, the head sector address of the horizontal scanning storage area of the scanning line is synchronized with the horizontal scanning of the CRT, and the line counter 70 and the address designation circuit 7 are used.
1a.
【0292】そして、指定された各セクタ内の読出しワ
―ド指定信号は、セクタ内選択用カウンタ71dから順
次出力される。The read word designation signal in each designated sector is sequentially output from the intra-sector selection counter 71d.
【0293】実施例において、1つのセクタが16ワ―
ドから構成されている。このため、セクタ内選択用カウ
ンタ71dは、0から15までの各ワ―ドに対する合計
16個のワ―ド指定アドレスをくりかえして出力する。In the embodiment, one sector has 16 words.
It is composed of Therefore, the intra-sector selection counter 71d repeatedly outputs a total of 16 word designation addresses for each word from 0 to 15.
【0294】このセクタ内選択用カウンタ71dは、水
平走査開始時に「0」になる。また、ラッチ71cは、
セクタアドレスを出力するものであり、セクタ内選択用
カウンタ71dが「0」になる瞬間にのみ、その記憶内
容を更新する。また、マルチプレクサ71bは、水平走
査開始時にのみラインカウンタ70の出力および0番地
指定の2ビットの「0」を選択する。The in-sector selection counter 71d becomes "0" at the start of horizontal scanning. In addition, the latch 71c
It outputs a sector address, and updates the stored contents only when the in-sector selection counter 71d becomes "0". The multiplexer 71b selects the output of the line counter 70 and the 2-bit "0" designating the address 0 only at the start of horizontal scanning.
【0295】また、ラインカウンタ70は、フィ―ルド
走査の開始時に「0」になる。The line counter 70 becomes "0" at the start of the field scan.
【0296】実施例における水平走査記憶エリアの読出
しは次のように行われる。The reading of the horizontal scanning storage area in the embodiment is performed as follows.
【0297】まず、水平走査開始時に、ラインカウンタ
70が走査線mに対応する水平走査記憶エリアの選択信
号mを出力しているものとする。First, at the start of horizontal scanning, it is assumed that the line counter 70 has output the selection signal m for the horizontal scanning storage area corresponding to the scanning line m.
【0298】このラインカウンタ70の出力mに2ビッ
トの「0」を付加したものが、マルチプレクサ71bを
経て、ラッチ71cに読込まれ、セクタアドレスとして
出力される。The output m of the line counter 70 plus 2-bit "0" is read into the latch 71c via the multiplexer 71b and output as a sector address.
【0299】これと同時に、セクタ内選択用カウンタ7
1dが「0」にクリアされる。その結果、フィ―ルドメ
モリ42のアドレス入力には14ビットのアドレス16
mが入力される。At the same time, the intra-sector selection counter 7
1d is cleared to "0". As a result, a 14-bit address 16 is input to the address input of the field memory 42.
m is input.
【0300】これは、走査線mに対応する水平走査記憶
エリアの先頭アドレスであり、フィ―ルドメモリ42か
らは最初の輪郭点情報が読み出される。This is the head address of the horizontal scanning storage area corresponding to the scanning line m, and the first contour point information is read from the field memory 42.
【0301】以後、輪郭点情報の処理が終るごとに、ラ
ッチ71cの出力するセクタアドレスは保持されたま
ま、セクタ内選択用カウンタ71dが1,2,…14と
カウントアップし、2番目,3番目,…15番目の輪郭
点情報が読出される。Thereafter, each time the processing of the contour point information is completed, the in-sector selection counter 71d counts up to 1, 2,..., 14 while keeping the sector address output from the latch 71c, and the second, third .., The fifteenth contour point information is read.
【0302】そして、セクタ内選択用カウンタ71dの
出力する値が15になった時、フィ―ルドメモリ42か
らは輪郭点情報にかわって「次のセクタアドレス」が読
出され、マルチプレクサ71bを経てラッチ71cに入
力する。When the value output from the intra-sector selection counter 71d becomes 15, the "next sector address" is read from the field memory 42 in place of the contour point information, and is passed through the multiplexer 71b to the latch 71c. To enter.
【0303】更に引き続いて、セクタ内選択用カウンタ
71dがカウントすると、その出力する値は再び「0」
となり、同時にラッチ71cは次のセクタアドレスを出
力するようになる。Subsequently, when the intra-sector selection counter 71d counts, the output value becomes "0" again.
At the same time, the latch 71c outputs the next sector address.
【0304】このように、輪郭点情報の読み出しは、セ
クタ内では連続的に行われるが、ひとつのセクタの読出
しが終了する時点では、「次のセクタアドレス」を参照
しながら芋蔓式に行われる。As described above, the reading of the contour point information is performed continuously within the sector, but when the reading of one sector is completed, the reading is performed in a sweet potato manner with reference to the "next sector address".
【0305】なお、この読出し動作は終了コ―ドが検出
されるまで継続する。This read operation is continued until the end code is detected.
【0306】[0306]
【発明の効果】本発明によれば、輪郭点演算手段におい
てポリゴンの裏表が判断され、裏のポリゴンについては
輪郭点ペアとして出力されない。従って、その後の処理
においてこの裏のポリゴンの処理を行う必要がなくなる
ため、ハードウエアの負担を大幅に軽減できる。この結
果、ハードウエアの処理の高スピード化、ハードウエア
の小型化、画質の向上を図れることができる。According to the present invention, the front and back sides of polygons are determined by the contour point calculating means, and the back side polygons are not output as contour point pairs. Therefore, it is not necessary to perform the processing of the back polygon in the subsequent processing, so that the load on hardware can be greatly reduced. As a result, it is possible to increase the speed of hardware processing, reduce the size of hardware, and improve image quality.
【図1】本発明の画像合成装置を用いて形成されたシュ
ミレ―ション装置の全体説明図である。FIG. 1 is an overall explanatory diagram of a simulation device formed using an image synthesizing device of the present invention.
【図2】本発明を用いて形成される画像表示装置の全体
ブロック図である。FIG. 2 is an overall block diagram of an image display device formed by using the present invention.
【図3】画像情報供給源において用いられる移動座標系
の1例を示す説明図である。FIG. 3 is an explanatory diagram showing an example of a moving coordinate system used in an image information supply source.
【図4】輪郭点情報とフィ―ルドメモリとの関係を示す
説明図、FIG. 4 is an explanatory diagram showing a relationship between contour point information and a field memory;
【図5】(A)は本発明において用いられるラインバッ
ファの概略説明図であり、(B)は本発明において用い
られる空き領域検出部の概略説明図である。FIG. 5A is a schematic explanatory diagram of a line buffer used in the present invention, and FIG. 5B is a schematic explanatory diagram of a free area detection unit used in the present invention.
【図6】(A)は本発明において用いられるラインバッ
ファの概略説明図であり、(B)は本発明において用い
られる空き領域検出部の概略説明図である。FIG. 6A is a schematic explanatory diagram of a line buffer used in the present invention, and FIG. 6B is a schematic explanatory diagram of a free area detection unit used in the present invention.
【図7】第7図はコミュニケ―ションメモリの構造を示
す説明図である。FIG. 7 is an explanatory diagram showing the structure of a communication memory.
【図8】フィ―ルドプロセッサ回路の具体的な構成を示
す説明図である。FIG. 8 is an explanatory diagram showing a specific configuration of a field processor circuit.
【図9】第8図に示すフィ―ルドプロセッサ回路の動作
を示すフロ―チャ―ト図である。FIG. 9 is a flowchart showing the operation of the field processor circuit shown in FIG.
【図10】第8図に示すフィ―ルドプロセッサ回路の動
作を示すフロ―チャ―ト図である。FIG. 10 is a flowchart showing an operation of the field processor circuit shown in FIG. 8;
【図11】第8図に示すフィ―ルドプロセッサ回路の動
作を示すフロ―チャ―ト図である。FIG. 11 is a flowchart showing the operation of the field processor circuit shown in FIG.
【図12】第8図に示すフィ―ルドプロセッサ回路の動
作を示すフロ―チャ―ト図である。FIG. 12 is a flowchart showing the operation of the field processor circuit shown in FIG.
【図13】第8図に示すフィ―ルドプロセッサ回路の動
作を示すフロ―チャ―ト図である。FIG. 13 is a flowchart showing the operation of the field processor circuit shown in FIG.
【図14】実施例において用いられる輪郭点情報の説明
図である。FIG. 14 is an explanatory diagram of contour point information used in the embodiment.
【図15】フィ―ルドメモリに対する読出/書込みタイ
ミングを示す説明図である。FIG. 15 is an explanatory diagram showing read / write timings for a field memory.
【図16】第1図に示すラインプロセッサ回路の第1の
具体例を示すブロック図である。FIG. 16 is a block diagram showing a first specific example of the line processor circuit shown in FIG. 1;
【図17】第1図に示すフィ―ルドメモリの他の具体例
を示す説明図である。FIG. 17 is an explanatory diagram showing another specific example of the field memory shown in FIG. 1;
【図18】第17図に示すフィ―ルドメモリに対して使
用されるラインプロセッサ回路の説明図である。18 is an explanatory diagram of a line processor circuit used for the field memory shown in FIG.
【図19】第1図に示すフィ―ルドメモリの他の具体例
を示す説明図、FIG. 19 is an explanatory view showing another specific example of the field memory shown in FIG. 1,
【図20】第19図に示すフィ―ルドメモリに対して使
用されるラインプロセッサ回路の説明図である。20 is an explanatory diagram of a line processor circuit used for the field memory shown in FIG.
【図21】本実施例による裏面除去の一例について説明
する概略説明図である。FIG. 21 is a schematic explanatory diagram illustrating an example of back surface removal according to the present embodiment.
10 画像情報供給源 12 フィ―ルドプロセッサ回路 14 画像合成装置 Reference Signs List 10 Image information supply source 12 Field processor circuit 14 Image synthesis device
Claims (2)
表示物を所定の投影面上に透視投影変換し、投影された
ポリゴンの頂点の第1、第2座標を含む頂点情報を各ポ
リゴンの表裏に応じた順序で出力する画像情報供給手段
と、 前記ポリゴンを構成する輪郭線と水平走査線とが交差す
る点である輪郭点ペアーの第1、第2座標を含む輪郭点
情報を、前記各頂点の頂点情報に基づいて演算する輪郭
点演算手段と、 該輪郭点演算手段からの演算結果に基づいて複数のポリ
ゴンにより構成される視界画像を合成する画像合成手段
とを含み、 前記輪郭点演算手段が、前記画像情報供給手段から入力
された第N(Nは整数)の頂点の第2座標と、第(N+
1)の頂点の第2座標との間の増減を演算する手段と、
第Nの頂点と第(N+1)の頂点を結ぶ輪郭辺上の輪郭
点の第1座標と、該輪郭点と輪郭点ペアーを構成する輪
郭点の第1座標との間の増減を演算する手段と、演算さ
れた増減結果に基づいて処理対象となるポリゴンが裏ポ
リゴンであるか表ポリゴンであるかを判定する手段と、
裏ポリゴンと判定された場合には該裏ポリゴンについて
の前記輪郭点情報の前記画像合成手段への出力を省略す
る手段とを含むことを特徴とする疑似3次元画像合成装
置。 1. A three-dimensional image represented by a set of a plurality of polygons
Perspective projection transformation of the display object on a predetermined projection plane
Vertex information including the first and second coordinates of the vertices of the polygon is
Image information supply means to output in order according to the front and back of Rigon
The horizontal scanning line intersects the contour line forming the polygon.
Points including the first and second coordinates of the contour point pair
A contour that calculates information based on the vertex information of each vertex
Point calculation means, and a plurality of polygons based on calculation results from the contour point calculation means.
Image synthesis means for synthesizing a view image formed by a gon
Wherein the door, the contour point calculating means, input from the image information supply means
The second coordinate of the N-th (N is an integer) vertex and the (N +
Means for calculating an increase or decrease between the first coordinate of the vertex and the second coordinate;
A contour on the contour side connecting the Nth vertex and the (N + 1) th vertex
A first coordinate of a point and a ring forming the contour point and the contour point pair
Means for calculating an increase or decrease between the first coordinates of the section point and the first coordinates;
Polygons to be processed based on the
Means for determining whether it is a Rigon or a table polygon;
If it is determined to be a back polygon,
Output of the outline point information to the image synthesizing means is omitted.
Pseudo three-dimensional image synthesizing apparatus comprising:
Place.
表示物を所定の投影面上に透視投影変換し、投影された
ポリゴンの頂点の第1、第2座標を含む頂点情報を各ポ
リゴンの表裏に応じた順序で出力する画像情報供給ステ
ップと、 前記ポリゴンを構成する輪郭線と水平走査線とが交差す
る点である輪郭点ペアーの第1、第2座標を含む輪郭点
情報を、前記各頂点の頂点情報に基づいて演算する輪郭
点演算ステップと、 該輪郭点演算ステップでの演算結果に基づいて複数のポ
リゴンにより構成される視界画像を合成する画像合成ス
テップとを含み、 前記輪郭点演算ステップにおいて、 入力された第N(Nは整数)の頂点の第2座標と、第
(N+1)の頂点の第2座標との間の増減を演算し、第
Nの頂点と第(N+1)の頂点を結ぶ輪郭辺上の輪郭点
の第1座標と、該輪郭点と輪郭点ペアーを構成する輪郭
点の第1座標との間の増減を演算し、演算された増減結
果に基づいて処理対象となるポリゴンが裏ポリゴンであ
るか表ポリゴンであるかを判定し、裏ポリゴンと判定さ
れた場合には該裏ポリゴンについての前記輪郭点情報の
出力を省略することを特徴とする画像合成方法。 2. A perspective projection transformation of a three-dimensional display object represented by a set of a plurality of polygons onto a predetermined projection plane, and vertex information including first and second coordinates of the vertices of the projected polygon are converted into each polygon. Image information supplying step of outputting in the order according to the front and back of the contour point information, and contour point information including first and second coordinates of a contour point pair which is a point where a contour line and a horizontal scanning line constituting the polygon intersect, A contour point calculating step of calculating based on vertex information of each of the vertices; and an image synthesizing step of synthesizing a view image composed of a plurality of polygons based on a calculation result of the contour point calculating step, In the point calculation step, an increase / decrease between the input second coordinates of the Nth (N is an integer) vertex and the second coordinates of the (N + 1) th vertex is calculated, and the Nth vertex and the (N + 1) th vertex are calculated. ) On the contour edge connecting the vertices An increase / decrease between the first coordinate of the contour point and the first coordinate of the contour point forming the contour point and the contour point pair is calculated, and the polygon to be processed is a back polygon based on the calculated increase / decrease result. An image composition method comprising: determining whether there is a front polygon or a front polygon, and omitting the output of the contour point information for the rear polygon if the rear polygon is determined.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4283941A JP2583379B2 (en) | 1992-09-28 | 1992-09-28 | Pseudo three-dimensional image synthesizing apparatus and image synthesizing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4283941A JP2583379B2 (en) | 1992-09-28 | 1992-09-28 | Pseudo three-dimensional image synthesizing apparatus and image synthesizing method |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61073163A Division JPS62231380A (en) | 1986-03-31 | 1986-03-31 | Picture synthesizing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0667648A JPH0667648A (en) | 1994-03-11 |
| JP2583379B2 true JP2583379B2 (en) | 1997-02-19 |
Family
ID=17672206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4283941A Expired - Lifetime JP2583379B2 (en) | 1992-09-28 | 1992-09-28 | Pseudo three-dimensional image synthesizing apparatus and image synthesizing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2583379B2 (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54161839A (en) * | 1978-06-13 | 1979-12-21 | Sony Corp | Picture generating device |
| JPS60128574A (en) * | 1983-12-15 | 1985-07-09 | Fujitsu Ltd | Drawing display device |
-
1992
- 1992-09-28 JP JP4283941A patent/JP2583379B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0667648A (en) | 1994-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4829295A (en) | Image synthesizer | |
| US4609917A (en) | Three-dimensional display system | |
| JP3240447B2 (en) | Image processing device | |
| US4475104A (en) | Three-dimensional display system | |
| EP0356103B1 (en) | Scan-conversion process and processor | |
| EP0422541B1 (en) | Parallel polygon/pixel rendering engine and method | |
| EP0568358B1 (en) | Method and apparatus for filling an image | |
| JP3344666B2 (en) | Image processing device | |
| JP3557208B2 (en) | Computer graphics system with high performance multi-layer z-buffer | |
| KR910009102B1 (en) | Image synthesizer | |
| JPH0927045A (en) | Image processing device | |
| EP1847965A1 (en) | Plotting device and plotting method | |
| JP2583379B2 (en) | Pseudo three-dimensional image synthesizing apparatus and image synthesizing method | |
| JPS6365151B2 (en) | ||
| JP2763481B2 (en) | Image synthesizing apparatus and image synthesizing method | |
| JP3068590B1 (en) | Two-dimensional image processing device | |
| EP0268038B1 (en) | Graphics processing system | |
| JP2667944B2 (en) | Pseudo three-dimensional image synthesizing apparatus and image synthesizing method | |
| EP0568360B1 (en) | Graphics system using quadratic polynomial fragments | |
| JP2774874B2 (en) | Image synthesizing apparatus and image synthesizing method | |
| JP3098092B2 (en) | Simulated view generator | |
| JPH05342368A (en) | Method and device for generating three-dimensional picture | |
| JPH03268186A (en) | Graphic processor | |
| JP2888640B2 (en) | Image synthesizing apparatus and image synthesizing method | |
| JPH05120449A (en) | Image processing device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961008 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |