JP2583631B2 - 回路モデル生成方法 - Google Patents
回路モデル生成方法Info
- Publication number
- JP2583631B2 JP2583631B2 JP2009849A JP984990A JP2583631B2 JP 2583631 B2 JP2583631 B2 JP 2583631B2 JP 2009849 A JP2009849 A JP 2009849A JP 984990 A JP984990 A JP 984990A JP 2583631 B2 JP2583631 B2 JP 2583631B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit model
- data
- parameter value
- model generation
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体集積回路の一部として使用するセ
ルのレイアウトデータ、及び論理検証、タイミング検
証、テスト生成等を行うCADツールを実行するためのデ
ータである回路モデルを生成する回路モデル生成方法に
関するものである。
ルのレイアウトデータ、及び論理検証、タイミング検
証、テスト生成等を行うCADツールを実行するためのデ
ータである回路モデルを生成する回路モデル生成方法に
関するものである。
第４図は、従来のセル生成システムにおいてレイアウ
トデータ及び回路モデルを生成する回路モデル生成方法
の動作を説明するフローチャートである。
トデータ及び回路モデルを生成する回路モデル生成方法
の動作を説明するフローチャートである。
次にこの回路モデル生成方法の動作について説明す
る。まず、回路モデルとして生成するセルの特徴を示す
パラメータ値を読み込み（ステップST1）、該読み込ま
れたパラメータ値に応じたセルのレイアウトデータを生
成する（ステップST2）。そして、該生成されたレイア
ウトデータから、セル内の各素子間の接続情報を抽出し
（ステップST3）、セルの回路モデルを生成している
（ステップST4）。なお、以上のように生成されたセル
の回路モデルが実際の回路全体の検証等を行うCADツー
ルの入力データとなる。
る。まず、回路モデルとして生成するセルの特徴を示す
パラメータ値を読み込み（ステップST1）、該読み込ま
れたパラメータ値に応じたセルのレイアウトデータを生
成する（ステップST2）。そして、該生成されたレイア
ウトデータから、セル内の各素子間の接続情報を抽出し
（ステップST3）、セルの回路モデルを生成している
（ステップST4）。なお、以上のように生成されたセル
の回路モデルが実際の回路全体の検証等を行うCADツー
ルの入力データとなる。
従来の回路モデル生成方法は以上のように構成されて
いるので、回路モデルとしてセルを構成する素子間の接
続関係を表した接続情報データは生成できるが、セルの
機能や動作を表した機能表現データは生成できず、接続
情報データを用いた論理検証より高速に実行できる機能
表現データを用いた機能レベルの論理検証が実行できな
いという課題があった。また、レイアウトデータを生成
した後でなければ回路モデルを生成することができない
ため、レイアウトデータを生成する前に回路の検証を行
いたい場合にも、一旦レイアウトデータを生成しなけれ
ばならず、余分な時間がかかるという課題があった。
いるので、回路モデルとしてセルを構成する素子間の接
続関係を表した接続情報データは生成できるが、セルの
機能や動作を表した機能表現データは生成できず、接続
情報データを用いた論理検証より高速に実行できる機能
表現データを用いた機能レベルの論理検証が実行できな
いという課題があった。また、レイアウトデータを生成
した後でなければ回路モデルを生成することができない
ため、レイアウトデータを生成する前に回路の検証を行
いたい場合にも、一旦レイアウトデータを生成しなけれ
ばならず、余分な時間がかかるという課題があった。
この発明は上記のような課題を解消するためになされ
たもので、セルの回路モデルをレウアウトデータの生成
とは独立に、接続情報データ、機能表現データのどちら
でも回路モデルを生成するセル生成システムにおける回
路モデル生成方法を得ることを目的とする。
たもので、セルの回路モデルをレウアウトデータの生成
とは独立に、接続情報データ、機能表現データのどちら
でも回路モデルを生成するセル生成システムにおける回
路モデル生成方法を得ることを目的とする。
この発明に係る回路モデル生成方法は、セルの回路モ
デルのうち、該セルの特徴を示すパラメータ値そのもの
と置き換えられる記号、該パラメータ値によって所定の
表現を生成する繰り返し回数を指定する記号、及び該パ
ラメータ値によって複数の表現の候補の中から取捨選択
を指定できる記号の回路モデルの表現形式に依存しない
記号からなる未定要素部分を含む回路モデル生成用デー
タとしての接続情報データ、及び機能表現データを予め
用意しておき、該回路モデル生成用データのうち、外部
から指示された接続情報データ、あるいは機能表現デー
タの未定要素部分と非未定要素部分とを切り分け、該未
定要素部分を読み込まれたパラメータ値そのもので置き
換える置換処理、該パラメータ値が指定された回数だけ
所定の表現を生成する繰り返し処理、あるいは予め用意
された複数の表現のうち、該パラメータ値により指示さ
れた表現を取捨選択する選択処理を行うことで編集し、
該読み込まれたパラメータ値に応じたセルの回路モデル
を生成するようにしたものである。
デルのうち、該セルの特徴を示すパラメータ値そのもの
と置き換えられる記号、該パラメータ値によって所定の
表現を生成する繰り返し回数を指定する記号、及び該パ
ラメータ値によって複数の表現の候補の中から取捨選択
を指定できる記号の回路モデルの表現形式に依存しない
記号からなる未定要素部分を含む回路モデル生成用デー
タとしての接続情報データ、及び機能表現データを予め
用意しておき、該回路モデル生成用データのうち、外部
から指示された接続情報データ、あるいは機能表現デー
タの未定要素部分と非未定要素部分とを切り分け、該未
定要素部分を読み込まれたパラメータ値そのもので置き
換える置換処理、該パラメータ値が指定された回数だけ
所定の表現を生成する繰り返し処理、あるいは予め用意
された複数の表現のうち、該パラメータ値により指示さ
れた表現を取捨選択する選択処理を行うことで編集し、
該読み込まれたパラメータ値に応じたセルの回路モデル
を生成するようにしたものである。
この発明における回路モデル生成用データは、回路モ
デル中の未定要素部分として識別可能な表現形式で記述
した接続情報データ、及び機能表現データとして読め用
意されているレイアウトデータの生成とは独立に、ま
た、接続情報データ、機能表現データのどちらかでも未
定要素部分を編集してセルの回路モデルが生成できる。
デル中の未定要素部分として識別可能な表現形式で記述
した接続情報データ、及び機能表現データとして読め用
意されているレイアウトデータの生成とは独立に、ま
た、接続情報データ、機能表現データのどちらかでも未
定要素部分を編集してセルの回路モデルが生成できる。
以下、この発明の一実施例を図について説明する。第
１図はこの発明の一実施例による回路モデル生成方法を
実現するハードウェア構成図であり、図において、１は
接続情報データ及び機能表現データを格納している回路
モデル生成用データ記憶手段、２は読み込まれたパラメ
ータ値を一旦格納するパラメータ値記憶手段、３は回路
モデル生成手段であり、前記回路モデル生成用データで
ある接続情報データ、あるいは機能表現データの未定要
素部分と非未定要素部分に切り分ける解析手段3a、該解
析手段3aにより切り分けられた未定要素部分を特定する
ために必要なパラメータ値を、前記パラメータ値記憶手
段２から抽出する必要パラメータ値抽出手段3b、及び前
記解析手段3aから得られる未定要素部分と非未定要素部
分、及び必要パラメータ値抽出手段3bから得られるパラ
メータ値から置換処理、繰り返し処理、選択処理を行い
編集する編集処理手段3cから構成されている。４は前記
回路モデル生成手段３により生成されたセルの回路モデ
ルを格納する回路モデル記憶手段である。
１図はこの発明の一実施例による回路モデル生成方法を
実現するハードウェア構成図であり、図において、１は
接続情報データ及び機能表現データを格納している回路
モデル生成用データ記憶手段、２は読み込まれたパラメ
ータ値を一旦格納するパラメータ値記憶手段、３は回路
モデル生成手段であり、前記回路モデル生成用データで
ある接続情報データ、あるいは機能表現データの未定要
素部分と非未定要素部分に切り分ける解析手段3a、該解
析手段3aにより切り分けられた未定要素部分を特定する
ために必要なパラメータ値を、前記パラメータ値記憶手
段２から抽出する必要パラメータ値抽出手段3b、及び前
記解析手段3aから得られる未定要素部分と非未定要素部
分、及び必要パラメータ値抽出手段3bから得られるパラ
メータ値から置換処理、繰り返し処理、選択処理を行い
編集する編集処理手段3cから構成されている。４は前記
回路モデル生成手段３により生成されたセルの回路モデ
ルを格納する回路モデル記憶手段である。
第３図は第１図に示す構成において格納あるいは生成
されるデータの一例を示す図で、この実施例では乗算器
セルの回路モデルを生成する場合を示している。同図
（ａ）は前記回路モデル生成用データ記憶手段１に格納
される機能表現データの一部を示す図であり、図におい
て、１行目の“_MPYNAME"は利用者の指定するセル名と
置き換えられる記号、２行目の“_XNUM"と３行目の“_Y
NUM"は利用者の指定する数値（例えば、乗算器セルの場
合の乗数と被乗数のビット数に相当する）と置き換えら
れる記号、２行目の“_XIN〔ｉ〕”と３行目の“_YIN
〔ｉ〕”は利用者の設定する入力端子名と置き換えられ
る記号、４行目の“_IL"は入力ラッチを付ける場合に利
用者が値１を指定し付けない場合に値０を指定するフラ
グである。また、２行目の“＿＃1oop（ｉ＝_XNUM;i＞
＝1;−１）＃〔…〕＃”は、“i"の値を“_XNUM"の値か
ら１まで１ずつ減らしていき、その間“＃〔”、“〕
＃”内の記述を繰り返す記号、４行目の“＿＃if（…）
＃〔…〕＃”は、“（”、“）”内の値が１の場合“＃
〔”、“〕＃”の内の記述（表現）を選択する記号であ
る。また、同図（ｂ）は読み込まれ、一旦パラメータ値
記憶手段２に格納される機能表現データを編集するため
のパラメータ値の一部を示す図、同図（ｃ）は当該セル
生成システムにより編集された回路モデルの一部を示す
図、同図（ｄ）は前記回路モデル生成用データ記憶手段
１に格納される接続情報データの一部を示す図、同図
（ｅ）は読み込まれ、一旦パラメータ値記憶手段２に格
納される接続情報データを編集するためのパラメータ値
の一部を示す図、同図（ｆ）は当該回路モデル生成方法
により編集された回路モデルの一部を示す図である。
されるデータの一例を示す図で、この実施例では乗算器
セルの回路モデルを生成する場合を示している。同図
（ａ）は前記回路モデル生成用データ記憶手段１に格納
される機能表現データの一部を示す図であり、図におい
て、１行目の“_MPYNAME"は利用者の指定するセル名と
置き換えられる記号、２行目の“_XNUM"と３行目の“_Y
NUM"は利用者の指定する数値（例えば、乗算器セルの場
合の乗数と被乗数のビット数に相当する）と置き換えら
れる記号、２行目の“_XIN〔ｉ〕”と３行目の“_YIN
〔ｉ〕”は利用者の設定する入力端子名と置き換えられ
る記号、４行目の“_IL"は入力ラッチを付ける場合に利
用者が値１を指定し付けない場合に値０を指定するフラ
グである。また、２行目の“＿＃1oop（ｉ＝_XNUM;i＞
＝1;−１）＃〔…〕＃”は、“i"の値を“_XNUM"の値か
ら１まで１ずつ減らしていき、その間“＃〔”、“〕
＃”内の記述を繰り返す記号、４行目の“＿＃if（…）
＃〔…〕＃”は、“（”、“）”内の値が１の場合“＃
〔”、“〕＃”の内の記述（表現）を選択する記号であ
る。また、同図（ｂ）は読み込まれ、一旦パラメータ値
記憶手段２に格納される機能表現データを編集するため
のパラメータ値の一部を示す図、同図（ｃ）は当該セル
生成システムにより編集された回路モデルの一部を示す
図、同図（ｄ）は前記回路モデル生成用データ記憶手段
１に格納される接続情報データの一部を示す図、同図
（ｅ）は読み込まれ、一旦パラメータ値記憶手段２に格
納される接続情報データを編集するためのパラメータ値
の一部を示す図、同図（ｆ）は当該回路モデル生成方法
により編集された回路モデルの一部を示す図である。
次にこのセル生成システムの動作について第２図のフ
ローチャートを用いて説明する。まず、外部から利用者
により設定されたセル名、乗数と被乗数のビット数、入
力端子名、フラグの値等のパラメータ値を読み込み、パ
ラメータ値記憶手段２に格納しておく（ステップST
5）。さらに、利用者の指示がレイアウトデータの生成
か、あるいは回路モデルの生成かを判断し（ステップST
6）、もし、レイアウトデータ生成が指示されれば、指
示されたセルのレイアウトデータを生成し（ステップST
16）、編集を終了するが、このステップST6で回路モデ
ル生成が指示されると、まず、回路モデル生成用データ
として機能表現データと接続情報データのどちらが指示
されたかを判定し（ステップST7）、回路モデル生成用
データ記憶手段１から機能表現データ（第３図（ａ））
を取り出すか（ステップST8a）、あるいは接続情報デー
タ（第３図（ｄ））を取り出す（ステップST8b）。そし
て、この取り出された回路モデル生成用データは解析手
段3aにより未定要素部分と非未定要素部分に切り分けら
れ（ステップST9）、この切り分けられた各部分１つ１
つについて未定要素か否かを判定し（ステップST10,ST1
1）、未定要素部分であれば、まず、必要パラメータ値
抽出手段3bによりパラメータ値（回路モデル生成用デー
タとして機能表現データが指示されていれば第３図
（ｂ）に、接続情報データが指示されていれば第３図
（ｅ）に示されている）を抽出して（ステップST12）、
編集処理手段3cにより該パラメータ値による編集を行い
（ステップST13）、該解析手段3aで切り分けられた全て
の部分について終了したことを確認すると（ステップST
14）、該パラメータ値で置換された未定要素部分、及び
非未定要素部分とを編集することでセルの回路モデルを
生成する（ステップST15）。なお、以上のように生成さ
れたセルの回路モデルが実際の回路全体の検証等を行う
CADツールの入力データとなる。
ローチャートを用いて説明する。まず、外部から利用者
により設定されたセル名、乗数と被乗数のビット数、入
力端子名、フラグの値等のパラメータ値を読み込み、パ
ラメータ値記憶手段２に格納しておく（ステップST
5）。さらに、利用者の指示がレイアウトデータの生成
か、あるいは回路モデルの生成かを判断し（ステップST
6）、もし、レイアウトデータ生成が指示されれば、指
示されたセルのレイアウトデータを生成し（ステップST
16）、編集を終了するが、このステップST6で回路モデ
ル生成が指示されると、まず、回路モデル生成用データ
として機能表現データと接続情報データのどちらが指示
されたかを判定し（ステップST7）、回路モデル生成用
データ記憶手段１から機能表現データ（第３図（ａ））
を取り出すか（ステップST8a）、あるいは接続情報デー
タ（第３図（ｄ））を取り出す（ステップST8b）。そし
て、この取り出された回路モデル生成用データは解析手
段3aにより未定要素部分と非未定要素部分に切り分けら
れ（ステップST9）、この切り分けられた各部分１つ１
つについて未定要素か否かを判定し（ステップST10,ST1
1）、未定要素部分であれば、まず、必要パラメータ値
抽出手段3bによりパラメータ値（回路モデル生成用デー
タとして機能表現データが指示されていれば第３図
（ｂ）に、接続情報データが指示されていれば第３図
（ｅ）に示されている）を抽出して（ステップST12）、
編集処理手段3cにより該パラメータ値による編集を行い
（ステップST13）、該解析手段3aで切り分けられた全て
の部分について終了したことを確認すると（ステップST
14）、該パラメータ値で置換された未定要素部分、及び
非未定要素部分とを編集することでセルの回路モデルを
生成する（ステップST15）。なお、以上のように生成さ
れたセルの回路モデルが実際の回路全体の検証等を行う
CADツールの入力データとなる。
以上のように、この発明によれば、回路モデル生成用
データとして読み込まれるパラメータ値に依存する未定
要素部分を含む機能表現データ及び接続情報データとを
予め用意しておき、該パラメータ値に応じて編集するこ
とでセルの回路モデルを生成するようにしたので、レイ
アウトデータの生成とは独立に、該機能表現データ、接
続情報データのどちらでも回路モデルを生成できる回路
モデル生成方法が得られる効果がある。
データとして読み込まれるパラメータ値に依存する未定
要素部分を含む機能表現データ及び接続情報データとを
予め用意しておき、該パラメータ値に応じて編集するこ
とでセルの回路モデルを生成するようにしたので、レイ
アウトデータの生成とは独立に、該機能表現データ、接
続情報データのどちらでも回路モデルを生成できる回路
モデル生成方法が得られる効果がある。
第１図はこの発明の一実施例による回路モデル生成方法
を実現するハードウェア構成図、第２図はこの発明の回
路モデル生成方法の動作を説明するフローチャート、第
３図はこの発明の回路モデル生成方法で格納あるいは生
成するデータの一例を示した図、第４図は従来の回路モ
デル生成方法の動作を説明するフローチャートである。 図において、１は回路モデル生成用データ記憶手段、２
はパラメータ値記憶手段、３は回路モデル生成手段、3a
は解析手段、3bは必要パラメータ値抽出手段、3cは編集
処理手段、４は回路モデル記憶手段である。 なお、図中、同一符号は同一、又は相当部分を示す。
を実現するハードウェア構成図、第２図はこの発明の回
路モデル生成方法の動作を説明するフローチャート、第
３図はこの発明の回路モデル生成方法で格納あるいは生
成するデータの一例を示した図、第４図は従来の回路モ
デル生成方法の動作を説明するフローチャートである。 図において、１は回路モデル生成用データ記憶手段、２
はパラメータ値記憶手段、３は回路モデル生成手段、3a
は解析手段、3bは必要パラメータ値抽出手段、3cは編集
処理手段、４は回路モデル記憶手段である。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 【請求項１】半導体集積回路の一部として使用するセル
の特徴を示すパラメータ値を読み込み、該パラメータ値
として読み込まれた特徴を持つセルのレイアウトデー
タ、及び前記半導体集積回路の検証、テスト生成を行う
CADツールを実行するためのデータである回路モデルを
生成する回路モデル生成方法において、前記回路モデル
のうち読み込むパラメータに依存する部分をこの回路モ
デルの表現形式に依存しない記号により前記回路モデル
中の未定要素部分として識別可能な表現形式で記述した
接続情報データ及び機能表現データからなる回路モデル
生成用データを用意し、前記回路モデル生成用データで
ある接続情報データ、あるいは機能表現データにおける
未定要素部分と非未定要素部分との切り分けを外部から
の指示に従って行い、前記切り分けられた未定要素部分
を前記読み込まれたパラメータ値により編集すること
で、該パラメータ値に応じた回路モデルを生成すること
を特徴とする回路モデル生成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009849A JP2583631B2 (ja) | 1990-01-19 | 1990-01-19 | 回路モデル生成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009849A JP2583631B2 (ja) | 1990-01-19 | 1990-01-19 | 回路モデル生成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03214758A JPH03214758A (ja) | 1991-09-19 |
| JP2583631B2 true JP2583631B2 (ja) | 1997-02-19 |
Family
ID=11731584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009849A Expired - Lifetime JP2583631B2 (ja) | 1990-01-19 | 1990-01-19 | 回路モデル生成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2583631B2 (ja) |
-
1990
- 1990-01-19 JP JP2009849A patent/JP2583631B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03214758A (ja) | 1991-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5471398A (en) | MTOL software tool for converting an RTL behavioral model into layout information comprising bounding boxes and an associated interconnect netlist | |
| JP3904645B2 (ja) | ハードウェア／ソフトウェア協調シミュレーション装置 | |
| JP2002073719A (ja) | 回路動作モデル記述の生成方法および論理設計検証装置 | |
| EP0660268A2 (en) | Electronic model generation process | |
| US7949509B2 (en) | Method and tool for generating simulation case for IC device | |
| JP2583631B2 (ja) | 回路モデル生成方法 | |
| US6216260B1 (en) | Method for automatic synthesis of a digital circuit employing an algorithm flowchart | |
| JP4407819B2 (ja) | テストパターン編集装置、テストパターン編集プログラム及びテストパターン編集方法 | |
| CN120373236B (zh) | 数字模拟混合电路仿真方法及装置 | |
| JP2850837B2 (ja) | アナログ部分削除ハードウェア記述生成方式 | |
| JP3759007B2 (ja) | 非同期回路のタイミング検証装置とそのタイミング検証方法 | |
| JP2000137745A (ja) | 論理回路のタイミング仕様入力システムおよび論理回路のタイミング仕様入力方法 | |
| JPH06332971A (ja) | 機能モデル生成装置 | |
| JPH0512374A (ja) | 論理回路設計装置 | |
| JPH05283527A (ja) | Ｌｓｉ設計用データシートの出力装置 | |
| JP2589860B2 (ja) | シミュレーション装置 | |
| JP2946682B2 (ja) | 集積回路設計装置 | |
| JP2600572B2 (ja) | 順序回路を含む論理検証対象回路の論理検証容易化回路への変換方法とその装置 | |
| JPH10115669A (ja) | テストデータの作成方法および装置 | |
| JPH05342295A (ja) | 論理回路設計装置 | |
| JPS63303469A (ja) | 多電源論理回路設計用ｃａｄ方式 | |
| JPH06258397A (ja) | テストプログラム生成方法 | |
| JPH0652142A (ja) | シミュレーションインターフェース方法 | |
| JP2000076311A (ja) | 半導体集積回路のイベントフォーマットファイルにおける信号イベント情報のオフセッティング方法および信号イベント情報のオフセッティングプログラムを記録したコンピュータ読みとり可能な記録媒体 | |
| JP2002099412A (ja) | データベース自動設計方法および装置並びに記録媒体 |