JP2590782B2 - 液晶表示装置 - Google Patents

Description

【発明の詳細な説明】 【０００１】 【産業上の利用分野】この発明は、カラー表示装置に関
し、例えばコンピュータシステムや各種制御装置におけ
るディスプレイ装置に適した比較的大きな画面とされた
高解像度のカラー液晶パネルを持つものに利用して有効
な技術に関するものである。 【０００２】 【従来の技術】カラー液晶表示装置の例として、特開昭
５９−２１１０２１号公報がある。このカラー液晶表示
装置は、カラー表示データを一度フレームメモリに記憶
させ、その後赤、緑及び青からなるカラーデータをカラ
ー液晶表示パネルの１ライン分ずつ繰り返して読み出
し、カラー液晶表示パネルに与える構成になっている。 【０００３】 【発明が解決しようとする課題】上記のカラー液晶表示
装置では、６４０×２００ドットのような比較的大きな
画面のカラー液晶表示パネルを駆動しようとすると、そ
れに対応して１画面分の表示データが多くなるため、フ
レームメモリの記憶容量が大きくなってしまうという問
題がある。 【０００４】また、上記カラー表示パネルにあっては、
１水平期間において、それぞれ６４０ドットからなる赤
（Ｒ）、緑（Ｇ）及び青（Ｂ）の各カラーデータを供給
する必要がある。液晶表示フレーム周波数は、上記カラ
ーデータのシリアル／パラレル変換を行うＸ（信号線）
駆動回路のデータ転送速度に依存する。例えば、最大の
転送速度が６ＭHzの（株）日立製作所から販売されてい
る『ＨＤ６６１０６』を用いた場合、フレーム周波数ｆ
は、〔数１〕によって求められる。 【０００５】 【数１】 ｆ＝１／（１／６ＭHz）×（６４０／４）×（２００×３） ＝６２．５Hz ここで、分母の第２項の６４０／４は、４ビットの単位
でカラーデータをシリアルに転送することを意味してお
り、第３項の２００×３は、Ｒ，Ｇ及びＢからなる３つ
の原色カラーラインによって１つのカラードット（ライ
ン）を構成することを意味している。 【０００６】上記のようにフレーム周波数ｆが、６２．
５Hzにしかならないと、カラー液晶表示パネルにあって
は、画面のチラツキや高温度中での画質の劣化が問題に
なるものである。すなわち、アクティブマトリックス構
成の液晶表示パネルにあっては、液晶の交流駆動のため
に正負の両極性によりカラーデータを書き込む必要があ
り、実質的なフレーム周波数ｆは、上記フレーム周波数
ｆの半分の約３１Hzにまで低下してしまうからである。 【０００７】この発明の目的は、簡単な構成で高いフレ
ーム周波数での表示動作を可能にしたカラー表示装置を
提供することにある。 【０００８】この発明の前記ならびにそのほかの目的と
新規な特徴は、本明細書の記述および添付図面から明ら
かになるであろう。 【０００９】 【課題を解決するための手段】上記目的を達成するため
に、本発明は、Ｍドットの信号線を有する液晶表示パネ
ルと、前記液晶表示パネルのＭドットの表示領域を構成
する、それぞれが連続する表示ドットを有するＮ個（Ｎ
は２以上の自然数）の部分領域各々の前記信号線に、画
像信号を供給するＮ個のデータ駆動回路と、前記液晶表
示パネルに表示する表示データを、少なくともＭドット
分記憶する記憶回路と、連続した表示データとして入力
される前記表示データを前記記憶回路に書き込み、前記
記憶回路に記憶されたＭドット分の前記表示データのう
ち、前記Ｎ個の部分領域各々の中に表示されるべき所定
の単位からなるＮ組の表示データを、前記記憶回路から
所定の順序で読みだすメモリ制御回路と、読みだされた
前記Ｎ組の表示データを順次保持し、前記Ｎ個のデータ
駆動回路に並列に出力する分割データ制御回路とを備え
たものである。 【００１０】 【作用】上記した手段によれば、カラー表示データを記
憶する記憶回路は、ライン分のデータを記憶する構成を
採るため記憶容量を小さくでき、Ｘ駆動回路を分割する
ことによって、それに対応してパラレルに表示データを
入力できるから等価的にＸ駆動回路における転送速度を
高速にできるため高品質の表示画面を得ることができ
る。 【００１１】 【実施例】図１には、この発明に係るカラー表示装置の
一実施例のブロック図が示されている。 【００１２】この実施例のカラー表示装置は、アクティ
ブマトリックス構成のカラー液晶表示パネルＬＣＤが用
いられる。特に制限されないが、カラー液晶表示パネル
ＬＣＤは、その詳細が図３に示されているように、６４
０ドット×２００ラインのカラー画素の表示が可能にさ
れる。１つのラインは、３つからなる横ストライプ状の
赤、緑及び青の各カラーフィルタの組み合わせからな
り、それに対応して、例示的に示されているＹ１〜Ｙ
３，Ｙ４〜Ｙ６・・・・・Ｙ５９８，Ｙ５９９，Ｙ６０
０のようにＹ選択（走査）線がそれぞれ設けられる。ま
た、縦方向にはＸ１〜Ｘ６４０の信号線が配置される。
それ故、カラー液晶表示パネルＬＣＤは、上記のように
縦方向に６００本のＹ選択線を持つものであり、全体の
画素（ピクセル）数としては６４０×６００になる。 【００１３】図１において、カラー表示装置は、Ｒ，Ｇ
及びＢからなるカラー表示データが与えられる。これら
の３原色からなるカラーデータの組み合わせによって、
８色（白、黒を含む）のカラー画素の表示が可能にされ
る。ドットクロック信号ＣＬＫは、上記表示データＲ，
Ｇ及びＢに同期して供給される。表示タイミング信号Ｄ
ＳＴは、それがハイレベルにされたとき表示データのう
ち可視情報（有効表示データ）として表示し、それがロ
ウレベルにされると水平帰線期間とするタイミング信号
である。水平同期信号ＨＳＹＮは、１ラインを制御する
タイミング信号であり、垂直同期信号ＶＳＹＮは１フレ
ームの制御を行うタイミング信号である。 【００１４】シリアル／パラレル変換回路ＳＰＣは、上
記３つのカラー表示データＲ，Ｇ及びＢを受け、ドット
クロック信号ＣＬＫ及び表示タイミング信号ＤＳＴに従
って、それぞれ同期してシリアルに入力されるカラー表
示データＲ，Ｇ及びＢを、それぞれ４ビットのパラレル
データに変化する。これら４ビットずつのパラレルデー
タは、書込メモリ選択回路（以下、単にマルチプレクサ
という）ＭＰＸ１の入力に供給される。 【００１５】上記マルチプレクサＭＰＸ１は、上記４ビ
ットずつのパラレルデータに変換されたカラー表示デー
タを選択的に、後述する制御信号Ｒ／Ｗに応じて、第１
のラインメモリＬＭ１又は第２のラインメモリＬＭ２の
書き込み入力端子に供給する。 【００１６】上記第１、第２のラインメモリＬＭ１，Ｌ
Ｍ２は、それぞれカラー液晶表示パネルＬＣＤの１ライ
ン分に対応したカラー表示データを記憶する記憶容量を
持つようにされる。すなわち、表示パネルＬＣＤが水平
方向に６４０ドットを持つため、６４０×３ビットの記
憶容量が必要になる。 【００１７】上記ラインメモリＬＭ１，ＬＭ２は、上記
のようにシリアル／パラレル変換回路ＳＰＣにより形成
されたパラレルデータが入力されるため、４×３ビット
の単位でメモリアクセスが行われる。 【００１８】それ故、上記ラインメモリＬＭ１，ＬＭ２
は、それぞれ後述するように０〜１５９のアドレスを持
つようにされる。特に制限されないが、上記ラインメモ
リＬＭ１とＬＭ２は、スタティック型ＲＡＭ（ランダム
・アクセス・メモリ）が利用される。この構成に代え
て、ダイナミック型メモリセルを利用することも可能で
ある。なぜなら、上記ラインメモリＬＭ１とＬＭ２は、
後述するように１水平期間毎に書き込み動作と、３回の
読み出し動作が交互に行われる。このような書き込み動
作と読み出し動作が上記のような極短い時間間隔で常に
行われていることから、常にリフレッシュ動作も実行さ
れることになり、ダイナミック型メモリセルを用いても
スタティック型メモリセルを用いたのと同様にメモリア
クセスを行うことができる。このようにすれば、上記ラ
インメモリＬＭ１及びＬＭ２は、その記憶容量が少ない
ことと相俟って占有面積をいっそう小さくすることがで
きる。 【００１９】上記第１、第２のラインメモリＬＭ１，Ｌ
Ｍ２の読み出し出力端子側には、読出メモリ選択回路
（以下、単にマルチプレクサという）ＭＰＸ２が設けら
れる。このマルチプレクサＭＰＸ２は、上記書き込み用
のマルチプレクサＭＰＸ１と相補的に切り換え動作を行
う。例えば、書き込み用のマルチプレクサＭＰＸ１が上
記制御信号Ｒ／Ｗに応じて一方のラインメモリＬＭ１
（又はＬＭ２）にパラレル表示データを伝えるとき、上
記読み出し用とされるマルチプレクサＭＰＸ２は他方の
ラインメモリＬＭ２（又はＬＭ１）の読み出しデータを
選択して出力させる。 【００２０】書込制御回路ＷＣは、上記ドットクロック
信号ＣＬＫ、表示タイミング信号ＤＳＴ及び水平同期信
号ＨＳＹＮを受けて、上記制御信号Ｒ／Ｗと書き込み用
のアドレス信号ＷＡを生成する。また、読出制御回路Ｒ
Ｃは、上記水平同期信号ＨＳＹＮを受けて、読み出し用
のアドレス信号ＲＡと、２ビットからなるカラー選択信
号ＣＳを生成する。例えば、書込制御回路ＷＣにより、
制御信号Ｒ／Ｗがハイレベルなら、マルチプレクサＭＰ
Ｘ１は第１のラインメモリＬＭ１を選択する。リードラ
イト制御回路ＲＷＣは、上記制御信号Ｒ／Ｗに応じて、
上記書込制御回路ＷＣで生成された書き込みアドレス信
号ＷＡを上記ラインメモリＬＭ１のアドレス信号Ａ１と
して出力する。これによって、１ライン分のシリアル入
力された３原色からなるカラー表示データＲ，Ｇ及びＢ
は、ラインメモリＬＭ１に書き込まれる。 【００２１】一方、読出制御回路ＲＣにより生成された
読み出し用のアドレス信号ＲＡは、リードライト制御回
路ＲＷＣによって第２のラインメモリＬＭ２のアドレス
信号Ａ２として伝えられる。これにより、ラインメモリ
ＬＭ２は読み出し動作が行われ、記憶されたカラー表示
データをマルチプレクサＭＰＸ２を通してカラー選択回
路ＣＳＥＬに供給する。カラー選択回路ＣＳＥＬは、上
記のようにラインメモリＬＭ２からは４ビットの単位で
３原色データＲ，Ｇ及びＢがパラレルに出力されるた
め、それを上記カラー選択信号ＣＳに応じてＲ，Ｇ，Ｂ
の順序に時系列的に出力する。 【００２２】この実施例では、フレーム周波数を等価的
に高くするため、このように色別に分けられてシリアル
に出力される各色データは、分割データ制御回路ＤＤＣ
によって、特に制限されないが、各色毎に２つに分割さ
れる。それに対応して、Ｘ駆動回路ＸＤＶＬ，ＸＤＶＲ
も２分割とされる。すなわち、カラー液晶表示パネルＬ
ＣＤの表示画面は、みかけ上左（Ｌ）と右（Ｒ）に２分
割され、それぞれに対応して上記Ｘ駆動回路ＸＤＶＬと
ＸＤＶＲが設けられる。この構成では、上記Ｘ駆動回路
ＸＤＶＬとＸＤＶＲは、カラー液晶表示パネルが６４０
本の信号線電極を持つにも係わらず、その半分の３２０
本の信号電極に対応した表示データ駆動能力しか持たな
い。そして、２つが同時に分割された表示データを取り
込む構成を採るため、液晶表示パネルＬＣＤからみれ
ば、その表示データの転送速度を２倍に高速化できる。
言い換えるならば、１ライン分の表示データの取り込み
に必要な時間を半分に短くできる。 【００２３】タイミング制御回路ＴＣは、上記表示タイ
ミング信号ＤＳＴと、垂直同期信号ＶＳＹＮとを受け
て、上記Ｘ駆動回路ＸＤＶＬとＸＤＶＲ及びＹ駆動回路
ＹＤＶの動作に必要なデータシフトクロック信号ＤＳ
Ｃ、ラインクロック信号ＬＣＫを形成する。また、タイ
ミング制御回路ＴＣは、Ｙ駆動回路ＹＤＶに与えられる
先頭クロック信号ＬＦＳを生成する。Ｙ駆動回路ＹＤＶ
は、上記クロック信号ＬＦＳのハイレベルをラインクロ
ック信号ＬＣＫの立ち下がりエッジで取り込み、走査線
Ｙ１をハイレベルにする。その後、ラインクロック信号
ＣＬＫの立ち下がりエッジに同期して、上記ハイレベル
をＹ２，Ｙ３・・・Ｙ６００に対応させてシフトするこ
とにより垂直方向の走査動作を行う。 【００２４】図２には、この実施例のカラー表示装置の
動作を説明するタイミング図が示されている。 【００２５】この実施例のカラー表示装置は、１フレー
ム期間は、２０４の水平期間からなり、第１の水平期間
にほゞ同期して垂直同期信号ＶＳＹＮが発生される。前
のフレームの第２０３の水平同期からそのフレームの第
２の水平期間までが、垂直帰線期間とされる。したがっ
て、１フレーム中の表示動作は、第３の水平期間から第
２０２の水平期間までの１ないし２００ラインに対応し
た２００回の水平期間において行われる。 【００２６】１つの水平期間は、水平同期信号ＨＳＹＮ
によって規定され、同図に拡大して示しているように、
表示タイミング信号ＤＳＴがハイレベルにされている
間、Ｒ，Ｇ及びＢからなるカラー表示データが有効表示
データとされ、それ以外は水平帰線データ（黒表示）と
される。上記有効表示データとしては、前記のように赤
（Ｒ），緑（Ｇ）及び青（Ｂ）がそれぞれ６４０ドット
（ビット）からなるものである。 【００２７】図３には、上記カラー液晶表示パネルＬＣ
Ｄと、そのＸ駆動回路ＸＤＶＬ，ＸＤＶＲ及びＹ駆動回
路ＹＤＶが示されている。 【００２８】上記のようにカラー液晶表示パネルＬＣＤ
は、横ストライプ状のカラーフィルタを持つようにさ
れ、１つのラインはＲ，Ｇ及びＢからなる３つの画素列
から構成される。Ｙ駆動回路ＹＤＶは、前記のようにＹ
１ないしＹ６００の走査線を持ち、フレームの最初にお
いて生成されるライン先頭クロックＬＦＳを取り込み、
ラインクロック信号ＬＣＫに同期して、それをシフトす
ることによってＹ選択信号を形成する。それ故、１つの
水平表示期間は後述するように時間的に３分割され、Ｘ
駆動回路ＸＤＶＬとＸＤＶＲから、６４０ドットのＲ１
データが送出されるとき、走査線Ｙ１が選択状態にさ
れ、Ｇ１データが送出されるとき走査線Ｙ２が選択状態
にされ、Ｂ１データが送出されるとき走査線Ｙ３が選択
状態にされる。これによって、１水平期間において最初
のライン１のカラー画像データが各画素に書き込まれ
る。次の水平期間において、Ｘ駆動回路ＸＤＶＬとＸＤ
ＶＲから、６４０ドットのＲ２データが送出されると
き、走査線Ｙ４が選択状態にされ、Ｇ２データが送出さ
れるとき走査線Ｙ５が選択状態にされ、Ｂ２データが送
出されるとき走査線Ｙ６が選択状態にされる。これによ
って、次のライン２のカラー画像データが各画素に書き
込まれる。以下、同様にして、最終のライン２００まで
のカラー画素データＲ２００，Ｇ２００，Ｂ２００が各
画素に書き込まれる。これによって、１つのフレームの
書き込みが行われる。液晶の交流駆動のために、上記同
じ表示データＲ１，Ｇ１，Ｂ１〜Ｒ２００，Ｇ２００，
Ｂ２００が極性が反転されて上記Ｘ駆動回路ＸＤＶＬと
ＸＤＶＲから出力され、それに同期して上記同様な走査
線の選択動作が行われる。したがって、アクティブマト
リックス構成の液晶表示パネルＬＣＤは、１つの画面を
表示するために２フレームを費やす必要がある。 【００２９】図４には、上記ラインメモリＬＭ１又はＬ
Ｍ２に書き込まれるカラー表示データの一例を説明する
ためのタイミング図が示されている。 【００３０】シリアル／パラレル変換回路ＳＰＣは、各
色（Ｒ，Ｇ及びＢ）のシリアル入力されたカラー表示デ
ータを、４ビットを単位としてパラレルに変換して、書
込パラレルデータを形成する。すなわち、４ビットずつ
の単位で各色に対応して信号Ｒ０〜Ｒ１５９，Ｇ０〜Ｇ
１５９，及びＢ０〜Ｂ１５９がラインメモリＬＭ１又は
ＬＭ２に書き込まれるものとなる。これによって、全体
でそれぞれ色毎に１６０×４＝６４０ビットのカラー表
示データが書き込まれることになる。 【００３１】図５には、上記ラインメモリＬＭ１とＬＭ
２のアドレスマップ図が示されている。 【００３２】この実施例では、上記のように書込パラレ
ルデータが４×３ビットの単位で入力されるから、ライ
ンメモリＬＭ１及びＬＭ２は、それぞれアドレス０〜１
５９を持つようにされる。 【００３３】この実施例では、上記のようにフレーム周
波数の高周波数化を図るため、上記のようにＸ駆動回路
がＸＤＶＬ，ＸＤＶＲのように２分割される。それに対
応させるために、Ｘ駆動回路ＸＤＶＬに対応させるべき
信号０〜Ｒ７９，Ｇ０〜Ｇ７９及びＢ０〜Ｂ７９は、偶
数アドレス０，２・・・・・１５８に、Ｘ駆動回路ＸＤ
ＶＲに対応させるべき信号Ｒ８０〜Ｒ１５９，Ｇ８０〜
Ｇ１５９及びＢ８０〜Ｂ１５９は、奇数アドレス１，３
・・・・・１５９にそれぞれ割り当てられる。これによ
って、ラインメモリＬＭ１，ＬＭ２は、それぞれ奇数ア
ドレスには左側データが、偶数アドレスには右側データ
が格納され、１つのアドレスには、４×３＝１２ビット
のカラー表示データが記憶される。 【００３４】図６には、上記ラインメモリＬＭ１又はＬ
Ｍ２からの読み出し動作を説明するためのタイミング図
が示されている。 【００３５】読出制御回路ＲＣにより形成されるアドレ
ス信号ＲＡは、上記制御信号Ｒ／Ｗのレベルに応じてマ
ルチプレクサＭＰＸ１の切り換え動作と、リードライト
制御回路ＲＷＣによってラインメモリＬＭ１（又はＬＭ
２）に対して上記のような書き込みが行われている間リ
ードライト制御回路ＲＷＣによって他方のラインメモリ
ＬＭ２（又はＬＭ１）に対して伝えられ、その読み出し
信号はマルチプレクサＭＰＸ２の切り換えによって出力
される。このとき、読出制御回路ＲＣは、上記選択され
るラインメモリＬＭ２（又はＬＭ１）を１水平期間にお
いて３回の読み出しを行うようアドレス信号ＲＡを生成
する。したがって、マルチプレクサＭＰＸ２を通した読
出パラレルデータは、Ｒ０〜Ｒ１５９，Ｇ０〜Ｇ１５９
及びＢ０〜Ｂ１５９が３回にわたって繰り返して出力さ
れる。 【００３６】上記読出制御回路ＲＣの読み出し回数に応
じて、２ビットからなるカラー選択信号ＣＳが形成され
る。例えば、第１回目の読み出しでは、カラー選択信号
ＣＳは０（００）とされ、カラー選択回路ＣＳＥＬは、
上記のような３原色からなるカラー表示データのうちＲ
０〜Ｒ１５９を出力する。２回目の読み出しでは、カラ
ー選択信号ＣＳは１（０１）とされ、カラー選択回路Ｃ
ＳＥＬは、上記のような３原色からなるカラー表示デー
タのうちＧ０〜Ｇ１５９を出力する。そして、３回目の
読み出しでは、カラー選択信号ＣＳは２（１０）とさ
れ、カラー選択回路ＣＳＥＬは、上記のような３原色か
らなるカラー表示データのうちＢ０〜Ｂ１５９を出力す
る。 【００３７】また、上記ラインメモリＬＭ１とＬＭ２の
奇数アドレスと偶数アドレスとに分けて、各カラー表示
データＲ０〜Ｒ１５９，Ｇ０〜Ｇ１５９及びＢ０〜Ｂ１
５９が格納されるものであるため、読み出しアドレス信
号ＲＡを０〜１５９のように順序よく発生させると、Ｒ
０とＲ８０，Ｒ１とＲ８１のように左、右の交互のカラ
ー表示データが出力される。分割データ制御回路ＤＤＣ
は、上記のようにＸ駆動回路ＸＤＶＬとＸＤＶＲに対応
された左右のカラー表示データを一旦ラッチし、Ｘ駆動
回路ＸＤＶＬとＸＤＶＲに供給する。例えば、Ｘ駆動回
路ＸＤＶＬとＸＤＶＲのシリアル転送速度が、上記のよ
うに６ＭHzなら、その２倍の速度で上記ラインメモリＬ
Ｍ１とＬＭ２の読み出しが行われる。 【００３８】上記のように分割されたパラレルカラーデ
ータは、Ｘ駆動回路ＸＤＶＬとＸＤＶＲにおいて、それ
ぞれＲ０〜Ｒ７９までと、Ｒ８０〜Ｒ１５９までのカラ
ー表示データを４ビットの単位でデータシフトクロック
ＤＳＣに同期してシフトされ、その取り込みを終了する
と、Ｘ１〜Ｘ６４０のカラー表示データに振り分けてラ
インクロックＬＣＫに同期してパラレルに出力する。Ｇ
０〜Ｇ７９までと、Ｇ８０〜Ｇ１５９及びＧ０〜Ｇ７９
までと、Ｇ８０〜Ｇ１５９までのカラー表示データの取
り込みと、その出力も上記同様にして行われる。ただ
し、Ｙ駆動回路ＹＤＶは、上記ラインクロックＣＬＫに
同期して、選択線をＹ１からＹ２，Ｙ３に切り換えてい
るので、それぞれのカラーラインに対応した表示動作が
行われる。 【００３９】この実施例においては、上記のように２つ
のラインメモリを用いることによって、一方のラインメ
モリに表示データの書き込みを行っている間、既に書き
込みが行われた他方のラインメモリの読み出しを行って
表示動作を行うものであるため、２ライン分の記憶容量
を持つ記憶回路しか持たない。それ故、従来のようなフ
レームメモリを用いるものに比べて、上記のような大画
面、高画質化を図ったカラー表示装置においても、少な
い記憶回路で構成できるものとなる。すなわち、従来に
比べて、１画面の表示ライン数がＮであれば、２／Ｎと
大幅に記憶容量を低減できる。 【００４０】また、Ｘ駆動回路が２分割されているた
め、その転送動作に必要な時間が半分になる。言い換え
るならば、表示装置全体でみれば、Ｘ駆動回路の転送速
度を２倍にしたのと等価となる。したがって、フレーム
周波数としては、前記説明から明らかなように、１２５
Hzと高周波数化を図ることができる。これによって、液
晶表示パネルＬＣＤの交流駆動のために、正及び負極性
で同一表示データを書き込むものとしても、フレーム周
波数を６２．５Hzと、家庭用テレビジョン受像機よりチ
ラツキの少ない高画質を得ることができる。 【００４１】上記の実施例から得られる作用効果は、下
記の通りである。すなわち、 （１）カラー表示パネルの１ライン分に相当するカラー
表示データを記憶する第１及び第２のラインメモリを設
け、これら第１及び第２のラインメモリを交互に書き込
みと読み出し制御を行わせるとともに、上記第１又は第
２のラインメモリから読み出されたカラー表示データ
を、複数に分割されてなるＸ駆動回路に対応して分割し
てパラレルに供給する。この構成においては、カラー表
示データを記憶する記憶回路として、２ライン分のデー
タしか記憶させないため、表示動作に必要な記憶回路の
記憶容量を小さくできるという効果が得られる。 【００４２】（２）上記（１）により、液晶表示コント
ローラを１チップの半導体集積回路により構成すること
が可能になり、システムの大幅な簡素化が実現できると
いう効果が得られる。 【００４３】（３）Ｘ駆動回路を分割して、上記ライン
メモリに記憶されたカラー表示データをそれに対応して
パラレルに入力できるから等価的にＸ駆動回路における
転送速度を高速にできるためフレーム周波数を高くで
き、チラツキの無い高品質の表示画面を得ることができ
るという効果が得られる。 【００４４】（４）アクティブマトリックス構成の液晶
表示パネルにあっては、画素を等価的に容量とみなして
表示データを保持させる構成を採るため、温度の上昇と
ともにそのリーク電流が増大する。それ故、上記のよう
なフレーム周波数を高くできることによって、単位時間
当たりの書き込み回数を増加できるから高温度までの表
示動作を実現できるという効果が得られる。 【００４５】（５）上記Ｘ駆動回路を分割することによ
って、既存の駆動回路を用いつつ、より大画面で高密度
の液晶表示パネルを駆動することができるという効果が
得られる。 【００４６】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本願発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。例えば、
Ｘ駆動回路は、３以上のＮ個に分割するものであっても
よい。この場合、その実質的な転送速度をＮ倍に高速化
できるものである。例えば、図１において、Ｘ駆動回路
を４分割にして、シリアル／パラレル変換回路ＳＰＣに
よって形成されるパラレルデータを４ビットから２ビッ
トにするものであってもよい。この構成では、フレーム
周波数は同じになるが、Ｘ駆動回路を構成するシリアル
シフトレジスタが２ビット構成となり、回路の簡素化を
図ることができる。また、Ｘ駆動回路は、上記分割され
たＸ駆動回路が１つの半導体集積回路に構成されてもよ
い。すなわち、１つの半導体集積回路に複数のＸ駆動回
路が設けられるようにしてもよい。このようにすること
によって、カラー表示装置を構成する回路部品点数を少
なくすることができる。また、２つのラインメモリを交
互に書き込み／読み出し動作を行わせるメモリ制御回路
の具体的構成は、種々の実施形態を採ることができるも
のである。 【００４７】この発生は、カラー液晶表示パネルを用い
るもの他、マトリックス構成の各種のカラー表示パネル
を用いるものに利用できる。 【００４８】 【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、カラー表示パネルの１ライ
ン分に相当するカラー表示データを記憶する第１及び第
２のラインメモリを設け、これら第１及び第２のライン
メモリを交互に書き込みと読み出し制御を行わせるとと
もに、上記第１又は第２のラインメモリから読み出され
たカラー表示データを、複数に分割されてなるＸ駆動回
路に対応して分割してパラレルに供給する。この構成に
おいては、カラー表示データを記憶する記憶回路とし
て、２ライン分のデータしか記憶させないため、表示動
作に必要な記憶回路の記憶容量を小さくできる。また、
Ｘ駆動回路を分割して、上記ラインメモリに記憶された
カラー表示データをそれに対応してパラレルに入力でき
るから等価的にＸ駆動回路における転送速度を高速にで
きるためフレーム周波数を高くでき、チラツキの無い高
品質の表示画面を得ることができる。

【図面の簡単な説明】 【図１】この発明に係るカラー表示装置の一実施例を示
すブロック図。 【図２】表示動作を説明するためのタイミング図。 【図３】カラー液晶表示パネルの一実施例を示す構成
図。 【図４】ラインメモリへの書込パラレルデータを説明す
るためのタイミング図。 【図５】ラインメモリの一実施例を示すメモリマップ
図。 【図６】ラインメモリからの読出パラレルデータを説明
するためのタイミング図。 【符号の説明】 ＳＰＣ…シリアル／パラレル変換回路、 ＭＰＸ１…マルチプレクサ（書込メモリ選択回路）、 ＭＰＸ２…マルチプレクサ（読出メモリ選択回路）、 ＬＭ１，ＬＭ２…ラインメモリ、 ＲＷＣ…リードライト制御回路、 ＴＣ…タイミング制御回路、 ＬＣＤ…カラー液晶表示パネル、 ＷＣ…書込制御回路、 ＲＣ…読出制御回路、 ＣＳＥＬ…カラー選択回路、 ＤＤＣ…分割データ制御回路、 ＸＤＶＬ，ＸＤＶＲ…Ｘ駆動回路、 ＹＤＶ…Ｙ駆動回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤沢 和弘 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所 マイクロエレクト ロニクス機器開発研究所内 (72)発明者 長谷川 薫 千葉県茂原市早野3300番地 株式会社日 立製作所茂原工場内 (72)発明者 松本 信三 千葉県茂原市早野3300番地 株式会社日 立製作所茂原工場内 (72)発明者 藤田 満久 千葉県茂原市早野3300番地 株式会社日 立製作所茂原工場内 (56)参考文献 特開 昭62−63993（ＪＰ，Ａ) 特開 昭59−61883（ＪＰ，Ａ) 特開 昭59−54394（ＪＰ，Ａ) 特開 昭58−75195（ＪＰ，Ａ)

Claims (1)

1. (57)【特許請求の範囲】 1.Ｍドットの信号線を有する液晶表示パネルと、 前記液晶表示パネルのＭドットの表示領域を構成する、
   それぞれが連続する表示ドットを有するＮ個（Ｎは２以
   上の自然数）の部分領域各々の前記信号線に、画像信号
   を供給するＮ個のデータ駆動回路と、 前記液晶表示パネルに表示する表示データを、少なくと
   もＭドット分記憶する記憶回路と、 連続した表示データとして入力される前記表示データを
   前記記憶回路に書き込み、前記記憶回路に記憶されたＭ
   ドット分の前記表示データのうち、前記Ｎ個の部分領域
   各々の中に表示されるべき所定の単位からなるＮ組の表
   示データを、前記記憶回路から所定の順序で読みだすメ
   モリ制御回路と、 読みだされた前記Ｎ組の表示データを順次保持し、前記
   Ｎ個のデータ駆動回路に並列に出力する分割データ制御
   回路とを備えることを特徴とする液晶表示装置。 2.前記記憶回路を２つ備え、 前記メモリ制御回路は、前記２つの記憶回路の何れか一
   方に書き込みデータを供給する書き込み切替回路と、前
   記２つの記憶回路いずれか一方からの読みだしデータを
   選択する読みだし切替回路とを備え、前記２つの記憶回
   路の何れか一方への表示データ書き込み動作中は、もう
   一方から表示データ読みだし動作を行なうように、前記
   書き込み切替回路、読みだし切替回路を制御することを
   特徴とする特許請求の範囲第１項記載の液晶表示装置。 3.前記記憶回路は、各々が複数ビット単位で供給される
   複数色のカラー表示データ各々を、同一アドレスにて記
   憶することを特徴とする特許請求の範囲第１項または第
   ２項記載の液晶表示装置。 4.前記記憶回路は、前記同一アドレスにて記憶した前記
   複数色のカラー表示データを、同一アドレスで同時に出
   力し、前記メモリ制御回路は、前記記憶回路から同時に
   読み出された前記複数色のカラー表示データから特定の
   カラー表示データを選択し、前記分割データ制御回路に
   供給するカラー選択回路を備えたことを特徴とする特許
   請求の範囲第３項記載の液晶表示装置。 5.前記液晶表示パネルは、横ストライプ状のカラーフィ
   ルタが設けられたアクティブマトリックス構成の液晶表
   示パネルであることを特徴とする特許請求の範囲第４項
   記載の液晶表示装置。 6.前記入力される表示データは、連続するＭドット分の
   表示データと、その前後に付加された非表示データとか
   らなり、 前記メモリ制御回路は、前記入力される表示データに含
   まれる前記連続するＭドット分の表示データと非表示デ
   ータを区別する表示タイミング信号に従い、前記記憶手
   段には前記連続するＭドット分の表示データのみを書き
   込むことを特徴とする特許請求の範囲第１項ないし第５
   項いずれか１記載の液晶表示装置。