JP2592624B2 - Edge-type light-emitting diode array element - Google Patents
Edge-type light-emitting diode array elementInfo
- Publication number
- JP2592624B2 JP2592624B2 JP29503687A JP29503687A JP2592624B2 JP 2592624 B2 JP2592624 B2 JP 2592624B2 JP 29503687 A JP29503687 A JP 29503687A JP 29503687 A JP29503687 A JP 29503687A JP 2592624 B2 JP2592624 B2 JP 2592624B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- layer
- light
- face
- diode array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Led Devices (AREA)
Description
【発明の詳細な説明】 技術分野 本発明は半導体発光素子に関し、複数の発光領域を含
む発光ダイオードがアレー状に形成された端面型発光ダ
イオードアレー素子に関する。Description: TECHNICAL FIELD The present invention relates to a semiconductor light emitting device, and more particularly, to an end face type light emitting diode array device in which light emitting diodes including a plurality of light emitting regions are formed in an array.
従来技術 従来、例えば端面型発光ダイオード、あるいは光出力
を基板に対して垂直上方に取り出す面発光型ダイオード
をアレー状に配列した発光ダイオードアレー素子は、ア
レー状に配列された各ダイオードの発光部において発光
し、放出すた光が発散しており、また指向性がまったく
ないため、アレー状の光出力を一定の方向に得るために
は、レンズ系を必要としていた。しかし、放出光が発散
光のため、レンズとの結合効率が悪く、いわゆるレンズ
の「けられ」等の影響によってその大部分が利用できな
かった。また発散光の場合、隣接素子からの光の干渉を
受けやすく、消光比が悪くなるという問題があった。し
たがって、所定の光出力を所定の方向に取る出すために
は、注入電力を大きくしなければならなかった。しか
し、注入電力を大くきした場合、アレー型の素子では熱
の発生が著しく増加するため、発光効率の減少、素子の
劣化等の問題が生じていた。Conventional technology Conventionally, for example, a light emitting diode array element in which an end face type light emitting diode or a surface emitting type diode for extracting light output vertically above a substrate is arranged in an array, a light emitting portion of each diode arranged in an array is used. Since emitted and emitted light is divergent and has no directivity, a lens system is required to obtain an array-like light output in a certain direction. However, since the emitted light is divergent light, the coupling efficiency with the lens is poor, and most of the light cannot be used due to the influence of so-called "kerneling" of the lens. In addition, in the case of divergent light, there is a problem that the light is susceptible to interference from light from an adjacent element, and the extinction ratio is deteriorated. Therefore, in order to obtain a predetermined optical output in a predetermined direction, the injection power must be increased. However, when the injection power is increased, the generation of heat in the array-type device increases remarkably, causing problems such as a decrease in luminous efficiency and deterioration of the device.
また、素子の構造面においても、従来の素子では発光
領域が基板と平行に形成されていたため、十分な光出力
を得るためにはある程度の面積を必要とするため、高密
度のアレー化が困難なものとなっていた。Also, in the structure of the device, the light emitting region is formed in parallel with the substrate in the conventional device, so that a certain area is required to obtain a sufficient light output, and it is difficult to form a high-density array. Had become something.
目 的 本発明はこのような従来技術の欠点を解消し、素子か
らの放出光に指向性があり、レンズ等との結合効率に優
れ、さらに高密度のアレー化が可能な端面型発光ダイオ
ードアレー素子を提供することを目的とする。Objective The present invention solves the above-mentioned drawbacks of the prior art, and has a directivity in emitted light from an element, has excellent coupling efficiency with a lens or the like, and is capable of forming a high-density array. It is intended to provide an element.
構 成 本発明は上記の目的を達成させるため、第１の発明
は、半導体基板と、該半導体基板上に形成された発光素
子と、発光素子上に形成された電極層と、電極層上に形
成された電気的絶縁層とを有し、前記発光素子には、光
出射用端面が形成され、また、該発光素子の前記光出射
用端面から該光出射用端面とは反対の側の発光素子の他
方の端面に向けて所定の長さに至るまでの範囲には、複
数の発光部を画定するために、画定されるべき複数の発
光部の間を電気的に分離するための溝が前記電気的絶縁
層から少なくとも前記発光素子の発光部に至るまでの深
さで形成され、また、前記溝によって分離された各電気
的絶縁層には、前記電極層に至るまでの深さで、前記複
数の発光部の発光領域を画定するための所定幅の窓開け
が設けられ、前記各発光部上に形成された窓開けには、
前記各発光部をそれぞれ駆動するための電極が前記各電
極層と接して、形成されるようになっていることを特徴
としている。また、第２の発明は、半導体基板と、該半
導体基板上に形成された発光素子と、発光素子上に形成
された電極層とを有し、前記発光素子には、光出射用端
面が形成され、また、該発光素子の前記光出射用端面か
ら該光出射用端面とは反対の側の発光素子の他方の端面
に向けて所定の長さに至るまでの第１の範囲には、複数
の発光部を画定するために、画定されるべき複数の発光
部の間を電気的に分離するための溝が形成される一方、
前記発光素子の前記第１の範囲以外の第２の範囲の表面
は連続した平面状のものとなっており、前記電極層は、
前記発光素子の第２の範囲の連続した平面状の表面上に
おいては、連続して形成されていることを特徴としてい
る。以下、本発明の一実施例に基づいて具体的に説明す
る。Configuration In order to achieve the above object, the present invention provides a semiconductor device, a light emitting element formed on the semiconductor substrate, an electrode layer formed on the light emitting element, and a light emitting element formed on the light emitting element. An electrically insulating layer formed on the light emitting element, wherein the light emitting element has a light emitting end face formed thereon, and the light emitting element has a light emitting side from the light emitting end face opposite to the light emitting end face. In a range up to a predetermined length toward the other end face of the element, a groove for electrically separating the plurality of light emitting units to be defined is formed in order to define the plurality of light emitting units. Formed at a depth from the electrical insulating layer to at least the light emitting portion of the light emitting element, and each electrical insulating layer separated by the groove has a depth to the electrode layer, A window opening having a predetermined width for defining a light emitting area of the plurality of light emitting units is provided, The open window formed on the light-emitting portions,
An electrode for driving each of the light emitting units is formed in contact with each of the electrode layers. Further, a second invention includes a semiconductor substrate, a light emitting element formed on the semiconductor substrate, and an electrode layer formed on the light emitting element, wherein the light emitting element has an end face for light emission. In a first range from the light-emitting end face of the light-emitting element to a predetermined length toward the other end face of the light-emitting element on the side opposite to the light-emitting end face, In order to define the light-emitting portion, while a groove for electrically separating between a plurality of light-emitting portions to be defined is formed,
The surface of the light emitting element in a second range other than the first range is a continuous flat surface, and the electrode layer is
The light emitting device is characterized in that the light emitting element is formed continuously on the continuous planar surface in the second range. Hereinafter, a specific description will be given based on an embodiment of the present invention.
本発明は、第１導電型の半導体基板の上に第１導電型
のエピタキシャル層が形成され、第１導電型のエピタキ
シャル層の上に禁制帯の幅が異なる第２導電型のエピタ
キシャル層が形成され、ヘテロ接合が形成されている。
第２導電型のエピタキシャル層の上には、不純物によっ
て高濃度に形成された第２導電型の半導体電極層が形成
され、第２導電型の半導体電極層の上には電気的絶縁層
が形成されている。電気的絶縁層には、アレー状かつ平
行な略凹型の溝がストライプ状に形成されており、溝の
下部は第２導電型の半導体電極層に達している。第２導
電型の電極金属が、溝下部に露出した半導体電極層を含
む溝内部、および積層部上面、つまり電気的絶縁層の上
部に配設され、第１導電型の電極金属が積層側でない基
板裏面に配設されている。According to the present invention, a first conductivity type epitaxial layer is formed on a first conductivity type semiconductor substrate, and a second conductivity type epitaxial layer having a different forbidden band width is formed on the first conductivity type epitaxial layer. As a result, a heterojunction is formed.
A second conductivity type semiconductor electrode layer formed at a high concentration by impurities is formed on the second conductivity type epitaxial layer, and an electrical insulating layer is formed on the second conductivity type semiconductor electrode layer. Have been. Array-shaped and parallel substantially concave grooves are formed in a stripe shape in the electrical insulating layer, and the lower part of the grooves reaches the second conductivity type semiconductor electrode layer. An electrode metal of the second conductivity type is disposed inside the groove including the semiconductor electrode layer exposed at the lower portion of the groove and on the upper surface of the laminated portion, that is, above the electrical insulating layer, and the electrode metal of the first conductivity type is not on the laminated side It is arranged on the back of the substrate.
また、ドライエッチングによる平面がストライプ状に
形成された溝の方向に対し直角の方向、かつ基板に対し
て垂直な方向に形成され、素子の端面を形成している。
この端面は、第２導電型のエピタキシャル層に達するよ
うに形成され、ヘテロ接合面、つまり前述した第１導電
型のエピタキシャル層と禁制帯の幅が異なる第２導電型
のエピタキシャル層の接合面よりも深く形成されてい
る。Further, a plane formed by dry etching is formed in a direction perpendicular to the direction of the groove formed in the stripe shape and in a direction perpendicular to the substrate, and forms an end face of the element.
This end face is formed so as to reach the second conductivity type epitaxial layer, and is closer to the heterojunction face, that is, the junction face of the second conductivity type epitaxial layer having a different forbidden band width from the first conductivity type epitaxial layer. Is also deeply formed.
各積層体の間には、電気的な分離を行うため、ドライ
エッチングの手法により間隙が形成されている。したが
って、電極金属は、積層部上面に配設された第２導電側
の電極金属がこの間隙により電気的に分離され、基板裏
面に配設された第１導電側の電極金属が共通電極とな
る。A gap is formed between the stacked bodies by a dry etching method in order to perform electrical separation. Therefore, as for the electrode metal, the electrode metal on the second conductive side provided on the upper surface of the laminated portion is electrically separated by this gap, and the electrode metal on the first conductive side provided on the back surface of the substrate becomes a common electrode. .
以上の構造を有するため、第１導電側の電極金属と第
２導電側の電極金属の両電極に電流を流すことにより、
ストライプ状に形成された各積層部のほぼ真下に形成さ
れたヘテロ接合面において発光が生じ、ドライエッチン
グにより形成された端面から光出力を取り出すことがで
きる。また、第２導電側の電極金属がこの間隙により電
気的に分離され、第２導電側の電極金属に対応する積層
体の個別電極になっていることから、任意の積層体に対
応する第２導電側の電極金属に電流を流すことによって
所望の積層体から光出力を取り出すことができる。Due to the above structure, current is passed through both the first conductive side electrode metal and the second conductive side electrode metal,
Light emission occurs at a heterojunction surface formed almost immediately below each of the laminated portions formed in a stripe shape, and light output can be taken out from an end surface formed by dry etching. Further, since the electrode metal on the second conductive side is electrically separated by the gap and is an individual electrode of the laminated body corresponding to the electrode metal on the second conductive side, the second electrode corresponding to an arbitrary laminated body is formed. Light output can be obtained from a desired laminate by passing a current through the electrode metal on the conductive side.
第１図には、本発明による端面型発光ダイオードアレ
ー素子の一実施例の断面斜視図が示されている。FIG. 1 is a cross-sectional perspective view of one embodiment of an end surface type light emitting diode array element according to the present invention.
ｎ型GaAs基板101の上にｎ型AlGaAs層102が形成され、
ｎ型AlGaAs層102の上にｐ型AlGaAs層103が形成され、ｐ
型AlGaAs層103の上には、p+型GaAs半導体電極層113が形
成され、電極層113の上には、シリコン酸化膜、あるい
はシリコン窒化膜からなる電気的絶縁層110が形成され
ている。An n-type AlGaAs layer 102 is formed on an n-type GaAs substrate 101,
A p-type AlGaAs layer 103 is formed on the n-type AlGaAs layer 102.
A p + -type GaAs semiconductor electrode layer 113 is formed on the type AlGaAs layer 103, and an electrical insulating layer 110 made of a silicon oxide film or a silicon nitride film is formed on the electrode layer 113.
電気的絶縁層110には、アレー状かつ平行な略凹型の
いわゆる窓開けがストライプ状に形成されており、窓開
けの溝162の下部はp+型GaAs半導体電極層113に達してい
る。In the electrical insulating layer 110, an array-shaped and parallel, substantially concave so-called window opening is formed in a stripe shape, and the lower part of the window opening groove 162 reaches the p + type GaAs semiconductor electrode layer 113.
ｎ型AlGaAs層102の禁制帯の幅とｐ型AlGaAs層103の禁
制帯の幅が異なっており、両層の間でヘテロ接合108を
形成している。The width of the forbidden band of the n-type AlGaAs layer 102 and the width of the forbidden band of the p-type AlGaAs layer 103 are different, and a heterojunction 108 is formed between the two layers.
また、積層部には各ストライプ状の溝162に対し直角
で、かつ基板101に対して垂直な方向にドライエッチン
グによる平面が形成されており、素子の端面210を形成
している。端面210は、前述したヘテロ接合面108よりも
深くなるように形成され、その下部はｎ型AlGaAs層102
内に達している。端面210を形成する際、ヘテロ接合面1
08が端面210に露出するように形成させなければならな
いことは言うまでもない。Further, a plane formed by dry etching in a direction perpendicular to each of the stripe-shaped grooves 162 and perpendicular to the substrate 101 is formed in the laminated portion, thereby forming an end face 210 of the element. The end face 210 is formed so as to be deeper than the above-mentioned heterojunction face 108, and the lower portion thereof is an n-type AlGaAs layer 102.
Has reached within. When forming the end face 210, the hetero junction face 1
It is needless to say that 08 must be formed so as to be exposed on the end face 210.
この端面210は、ドライエッチングによって形成され
ているため、基板101に対してほぼ垂直に形成され、か
つ平滑な面を得ることができる。またドライエッチング
は、フォトリソグラフィの手法によって形成されたマス
クを使用して行われるため、従来レーザダイオード等の
装置の端面を形成するのに使用されるへき開に比べ、端
面210の位置の寸法精度がはるかに優れ、チップ毎のば
らつきを減少させることができる。なお、ドライエッチ
ングは、塩素、あるいは塩素系ガスを使用することによ
って行われる。Since the end face 210 is formed by dry etching, the end face 210 is formed substantially perpendicular to the substrate 101, and a smooth surface can be obtained. In addition, since dry etching is performed using a mask formed by a photolithography technique, the dimensional accuracy of the position of the end face 210 is smaller than that of a conventional cleavage used to form an end face of a device such as a laser diode. It is much better and can reduce chip-to-chip variation. The dry etching is performed by using chlorine or a chlorine-based gas.
ｐ側の電極金属層106が、窓開けされた溝162の下部に
露出したｐ型GaAs半導体電極層113を含む溝内部、およ
び積層部上面、つまり電気的絶縁層110の上部に配設さ
れ、ｎ側の電極金属層107が積層側でない基板101の裏面
に配設されている。A p-side electrode metal layer 106 is disposed inside the groove including the p-type GaAs semiconductor electrode layer 113 exposed below the window-opened groove 162, and on the upper surface of the stacked portion, that is, above the electrically insulating layer 110, The n-side electrode metal layer 107 is provided on the back surface of the substrate 101 which is not on the lamination side.
ストライプ状に形成された各溝162を含む積層部230の
間には、ドライエッチングの手法による間隙161が形成
されており、電気的な分離を行っている。間隙161は、
本実施例においては、端面210の形成時に積層部上面か
ら基板101の方向に向ってほぼ垂直に形成しているた
め、その下部は端面210とほぼ同じ深さ達している。A gap 161 is formed between the stacked portions 230 including the respective grooves 162 formed in a stripe shape by a dry etching method, thereby performing electrical isolation. The gap 161 is
In this embodiment, when the end face 210 is formed, the end face 210 is formed substantially perpendicularly from the upper surface of the laminated portion toward the direction of the substrate 101, and the lower part thereof has almost the same depth as the end face 210.
また、基板101およびｎ側の電極金属107を含む面220
は、スクライブにより端面210と平行な方向に形成され
ている。The surface 220 including the substrate 101 and the n-side electrode metal 107
Are formed in a direction parallel to the end face 210 by scribing.
ｐ側の電極金属層106とｎ側の電極金属層107の両電極
に電流を流すことにより、各ストライプ状に形成された
溝162のほぼ真下に形成されたヘテロ接合面108において
発光が生じ、ドライエッチングにより形成された端面21
0から、端面210に対してほぼ垂直な方向に光出力を取り
出すことができる。また、発光領域118がストライプ状
の溝162に沿って長く形成されているため、放出される
光は指向性を有し、レンズ等と結合効率がよくなる。ま
た、光を取り出す出射部151の面積が小さいにもかかわ
らず高い光出力を得ることができることから、出射部15
1を小さくすることができ、高密度のアレー化を実現さ
せることができる。さらに、高密度アレー化によって光
の利用効率が上昇し、相対的に電流を小さくすることが
できるため、素子における発熱が少なくなり、発光効
率、素子の劣化等の問題を防止することができる。By applying a current to both electrodes of the p-side electrode metal layer 106 and the n-side electrode metal layer 107, light emission occurs at the heterojunction surface 108 formed almost immediately below each of the stripe-shaped grooves 162, End face 21 formed by dry etching
From 0, light output can be extracted in a direction substantially perpendicular to the end face 210. Further, since the light emitting region 118 is formed long along the stripe-shaped groove 162, the emitted light has directivity, and the coupling efficiency with a lens or the like is improved. In addition, since a high light output can be obtained despite the small area of the emission unit 151 for extracting light, the emission unit 15
1 can be reduced, and a high-density array can be realized. Further, the use efficiency of light is increased by the high-density array, and the current can be relatively reduced. Therefore, heat generation in the element is reduced, and problems such as luminous efficiency and deterioration of the element can be prevented.
第２図には、本発明を適用した他の例が示されてい
る。FIG. 2 shows another example to which the present invention is applied.
この例では、発光ダイオードの各発光部の間を電気的
に分離する溝161が、Ａ部にだけ形成されており、溝161
が形成されていないＣ部には、素子上部の電極106がパ
ターン化されている。In this example, a groove 161 that electrically separates each light emitting portion of the light emitting diode is formed only in the portion A, and the groove 161 is formed.
In the portion C where no is formed, the electrode 106 on the element is patterned.
この構造では、素子上部の電極106を形成する際、形
成させる部分であるＣ部が平面状となっていることか
ら、形成面が凹凸状になっている場合に発生する金属層
の段切れ等の問題を起すことなく、容易に、しかも低コ
ストで形成させることができる。In this structure, when the electrode 106 on the element is formed, the portion C to be formed is flat, so that the metal layer breaks when the formation surface is uneven. It can be formed easily and at low cost without causing the problem described above.
なお、素子がレーザダイオードの場合には、端面210
と反対側の面310にも端面210と同様の端面を形成して共
振器を構成させる必要があるため、溝161は素子の幅で
あるＢ部全体に形成させなければならない。この例は、
本発明がLEDに関するものであることから、溝161をＢ部
全体に形成させる必要がない。If the element is a laser diode, the end face 210
Since it is necessary to form an end face similar to the end face 210 on the surface 310 on the opposite side to form a resonator, the groove 161 must be formed over the entire portion B, which is the width of the element. This example
Since the present invention relates to an LED, it is not necessary to form the groove 161 over the entire portion B.
第３図には、本発明を適用した他の例の断面図が示さ
れている。FIG. 3 is a cross-sectional view of another example to which the present invention is applied.
この例は、発光ダイオードの発光部をダブルヘテロ接
合としたものである。ｎ型GaAs基板101の主表面上にｎ
型AlGaAsクラッド層102、AlGaAs活性層103、ｐ型AlGaAs
クラッド層104、およびp+型GaAs半導体電極層113が順次
積層され、電極層113の上には、シリコン酸化膜、ある
いはシリコン窒化膜からなる電気的絶縁層110が形成さ
れている。電気的絶縁層110には、第１図と同様にスト
ライプ状の窓開けが形成され、ｐ側の電極金属層106が
窓開けされた溝162、および電気的絶縁層110の上部に配
設され、ｎ側の電極金属層107が積層側でない基板101の
裏面に配設されている。また積層部230には、各ストラ
イプ状の溝162に対し直角で、かつ基板101に対して垂直
な方向にドライエッチングによる端面210が形成されて
いる。In this example, the light emitting portion of the light emitting diode is a double hetero junction. n on the main surface of n-type GaAs substrate 101
AlGaAs cladding layer 102, AlGaAs active layer 103, p-type AlGaAs
The cladding layer 104 and the p + -type GaAs semiconductor electrode layer 113 are sequentially stacked, and an electrical insulating layer 110 made of a silicon oxide film or a silicon nitride film is formed on the electrode layer 113. 1, a p-side electrode metal layer 106 is provided on the groove 162 where the window is opened, and on the electrical insulating layer 110, as in FIG. , N-side electrode metal layer 107 is disposed on the back surface of substrate 101 which is not on the lamination side. In the laminated portion 230, an end face 210 is formed by dry etching in a direction perpendicular to each of the stripe-shaped grooves 162 and perpendicular to the substrate 101.
電気的に分離されたｐ側の電極金属層106と共通な電
極であるｎ側の電極金属層107の両電極に電流を流すこ
とにより、ストライプ状に形成された溝162のほぼ真下
に形成されたダブルヘテロ接合面近傍の発光領域118に
おいて発光が生じ、ドライエッチングにより形成された
端面210から、端面210に対してほぼ垂直な方向に光出力
を個別に取り出すことができる。By passing a current through both electrodes of the n-side electrode metal layer 107 which is a common electrode with the p-side electrode metal layer 106 which is electrically separated, the p-side electrode metal layer 106 is formed almost immediately below the groove 162 formed in a stripe shape. Light emission occurs in the light emitting region 118 near the double hetero junction surface, and light output can be individually extracted from the end face 210 formed by dry etching in a direction substantially perpendicular to the end face 210.
なお、ダブルヘテロ接合を構成するｎ型AlGaAsクラッ
ド層102およびｐ型AlGaAsクラッド層104の禁制帯の幅
は、AlGaAs活性層103の禁制帯の幅よりも広くなるよう
に形成されている。The width of the forbidden band of the n-type AlGaAs cladding layer 102 and the p-type AlGaAs cladding layer 104 forming the double hetero junction is formed to be wider than the width of the forbidden band of the AlGaAs active layer 103.
この例の素子では、ダブルヘテロ接合構造を有してい
るため、放出した光の指向性がより一層向上し、しかも
高い光出力を得ることができる。Since the device of this example has a double heterojunction structure, the directivity of emitted light is further improved, and a high light output can be obtained.
なお、以上に示した実施例の他、例えばｎ型クラッド
層102と活性層103を同一組成の半導体とし、ｐ型クラッ
ド層104を前記２層の禁制帯の幅よりも広い禁制帯の幅
を有する半導体層とする構造にしてもよく、また活性層
103とｐ型クラッド層104を同一組成の半導体とし、ｎ型
クラッド層102を他の２層の禁制帯の幅よりも広い禁制
帯の幅を有する半導体層とする構造、いわゆるシングル
ヘテロ構造にしてもよい。In addition, in addition to the above-described embodiments, for example, the n-type cladding layer 102 and the active layer 103 are made of semiconductors having the same composition, and the p-type cladding layer 104 is formed to have a forbidden band width wider than the forbidden band width of the two layers. The structure may be a semiconductor layer having
103 and the p-type cladding layer 104 are semiconductors having the same composition, and the n-type cladding layer 102 is a semiconductor layer having a forbidden band width wider than the other two forbidden bands. Is also good.
以上の第１図〜第３図に示した本発明の各実施例は、
発光領域118を含む積層部230を1mm当りに12個以上形成
させることが可能である。Each embodiment of the present invention shown in FIG. 1 to FIG.
It is possible to form 12 or more laminated portions 230 including the light emitting region 118 per 1 mm.
基板101はｐ型の半導体を使用したが、ｐ型ではなく
ｎ型の半導体を使用することができることは言うまでも
なく、その場合には上記実施例における各半導体層のｐ
型またはｎ型の導電型をそれぞれ反対とすればよい。Although a p-type semiconductor is used for the substrate 101, it is needless to say that an n-type semiconductor can be used instead of a p-type. In that case, the p-type semiconductor of each semiconductor layer in the above embodiment is used.
The type or n-type conductivity may be reversed.
各実施例に形成された間隙161の深さは、いずれもｎ
型AlGaAs層102に達するように形成されているが、間隙1
61の深さは任意であり、その深さが深い程隣接した積層
部230間の電気的、光学的な干渉が少なくなる。また、
各ストライプ間の電気的な分離は、間隙161によるもの
ではなく、例えば個別電極である電極金属層106のパタ
ーンだけによっても可能である。The depth of the gap 161 formed in each embodiment is n
Is formed so as to reach the AlGaAs layer 102, but the gap 1
The depth of 61 is arbitrary, and the deeper the depth, the less the electrical and optical interference between the adjacent stacked portions 230. Also,
The electrical separation between the stripes can be achieved not only by the gap 161 but also by, for example, only the pattern of the electrode metal layer 106 which is an individual electrode.
ヘテロ接合を形成する半導体層は、本実施例ではAlGa
Asを使用したが、AlGaAsの以外の、例えばGaAsP、InP、
InGaAsP、InGaAlP、あるいはGaP等他の半導体を使用す
ることができる。In this embodiment, the semiconductor layer forming the hetero junction is AlGa.
As was used, but other than AlGaAs, such as GaAsP, InP,
Other semiconductors such as InGaAsP, InGaAlP, or GaP can be used.
参考のため、従来技術によるの発光ダイオードアレー
素子は斜視図が第４図に示されている。この素子は、基
板１の主表面に基板１に対して垂直な方向に光を放出す
る発光ダイオード２がアレー状に配置されている。各ダ
イオードに対応する個別電極３が素子上部に形成され、
共通の電極４が基板１の裏面に形成されている。この構
造では、各ダイオードに対応する個別電極３が設けられ
ていることから、各ダイオードを個別に動作させること
ができる。For reference, a perspective view of a light emitting diode array element according to the prior art is shown in FIG. In this element, light emitting diodes 2 that emit light in a direction perpendicular to the substrate 1 are arranged in an array on the main surface of the substrate 1. Individual electrodes 3 corresponding to each diode are formed on the upper part of the element,
A common electrode 4 is formed on the back surface of the substrate 1. In this structure, since the individual electrode 3 corresponding to each diode is provided, each diode can be operated individually.
しかし、この従来の構造では放出した光が発散してお
り、また指向性がまったくないため、アレー状の光出力
を一定の方向に得るためには、レンめ、レンズとの結合
効率が悪く、いわゆるレンズの「けられ」等の影響によ
ってその大部分が利用できなかった。また発散光の場
合、隣接素子からの光の干渉を受けやすく、消光比が悪
くなるという問題があった。したがって、所定の光出力
を所定の方向に取り出すためには、注入電力を大きくし
なければならなかった。しかし、注入電力を大きくした
場合、アレー型の素子では熱の発生が著しく増加するた
め、発光効率の減少、素子の劣化等の問題が生じてい
た。However, in this conventional structure, the emitted light diverges and there is no directivity at all, so in order to obtain an array-like light output in a certain direction, the coupling efficiency with the lens and the lens is poor, Most of them could not be used due to the effects of so-called "kerneling" of the lens. In addition, in the case of divergent light, there is a problem that the light is susceptible to interference from light from an adjacent element, and the extinction ratio is deteriorated. Therefore, in order to extract a predetermined light output in a predetermined direction, the injection power must be increased. However, when the injection power is increased, the generation of heat in the array-type device increases remarkably, so that problems such as a decrease in luminous efficiency and a deterioration of the device have occurred.
しかし、第１図〜第３図に示された本発明による素子
は、ドライエッチングによる間隙161によって電気的に
隔離されたストライプ状の半導体積層部230に、ストラ
イプに沿って発光領域118が形成されているため、発光
領域118で発光し、放出される光は指向性があり、レン
ズ等との結合効率に優れている。しかも、光を取り出す
出射部151の面積が小さいにもかかわらず高い光出力を
得ることができるため、出射部151の面積を小さくする
ことが可能となり、高密度のアレー化を実現させること
ができる。さらに、高密度アレー化の実現により、光の
利用効率が上昇するため、相対的に電流を小さくするこ
とができる。したがって、素子における発熱が少なくな
り、発光効率、素子の劣化等の問題を防止することがで
きる。However, in the device according to the present invention shown in FIGS. 1 to 3, the light-emitting region 118 is formed along the stripe in the semiconductor laminate 230 in the form of a stripe electrically isolated by the gap 161 by dry etching. Therefore, light emitted and emitted in the light emitting region 118 has directivity and is excellent in coupling efficiency with a lens or the like. In addition, since a high light output can be obtained despite the small area of the emission section 151 for extracting light, the area of the emission section 151 can be reduced, and a high-density array can be realized. . Further, the realization of the high-density array increases the light use efficiency, so that the current can be relatively reduced. Therefore, heat generation in the element is reduced, and problems such as luminous efficiency and deterioration of the element can be prevented.
また、積層部表面には、各発光領域に対応する個別電
極である電極金属層106が形成されているため、ストラ
イプに対応する電極金属層106に電流を流すことによっ
て所望の出射部151から光出力を取り出すことができ
る。In addition, since the electrode metal layer 106, which is an individual electrode corresponding to each light emitting region, is formed on the surface of the laminated portion, a current flows through the electrode metal layer 106 corresponding to the stripe to emit light from a desired emission portion 151. You can extract the output.
素子の製造面においても、光の放出面である端面210
は、異方性のないドライエッチングによって形成されて
いるため、発光領域118を含む各積層部230毎の寸法精度
のばらつきを減少させることができる。The end face 210, which is the light emitting face, is also used in the manufacturing of the device.
Is formed by dry etching without anisotropy, it is possible to reduce variation in dimensional accuracy of each of the stacked portions 230 including the light emitting region 118.
効 果 本発明によれば、半導体基板の上に形成された複数の
発光領域がストライプ状に長く形成されているため放射
光は指向性を有し、また発光領域は光の放出方向と平行
に形成されていることから、光の放出面における発光領
域の面積が小さくすることができるため、高密度のアレ
ー化が可能となる。さらに、光の放出面がドライエッチ
ングによって形成されているため、発光領域を含む各積
層体毎の寸法精度のばらつきを減少させることができ
る。また、本発明では、半導体基板と、該半導体基板上
に形成された発光素子と、発光素子上に形成された電極
層とを有し、前記発光素子には、ドライエッチングによ
り光出射用端面が形成され、また、該発光素子の前記光
出射用端面から該光出射用端面とは反対の側の発光素子
の他方の端面に向けて所定の長さに至るまでの第１の範
囲には、複数の発光部を画定するため、画定されるべき
複数の発光部の間を電気的に分離するための溝が形成さ
れる一方、前記発光素子の前記第１の範囲以外の第２の
範囲の表面は連続した平面上のものとなっており、前記
電極層は、前記発光素子の第２の範囲の連続した平面状
表面上に、形成されるようになっているので、電極層を
段切れ等の問題を生じさせることなく、容易に、しかも
低コストで形成することができ、さらに、ワイヤボンデ
ィングを行なわないため、発光部にボンディングパッド
を設ける必要がなく、発光素子へのボンディングによる
損傷をなくすことができ、また、パッドの大きさによる
制約がないことから高密度化が可能となる。また、発光
素子をダブルヘテロ接合のものとして形成することによ
り、放出する光の指向性をより一層向上させ、しかも高
い出力を得ることができる。Effects According to the present invention, since a plurality of light emitting regions formed on a semiconductor substrate are formed to be long in a stripe shape, the emitted light has directivity, and the light emitting region is parallel to the light emitting direction. Since it is formed, the area of the light emitting region on the light emitting surface can be reduced, so that a high-density array can be realized. Further, since the light emission surface is formed by dry etching, it is possible to reduce variation in dimensional accuracy of each of the stacked bodies including the light emitting region. In addition, according to the present invention, the semiconductor device includes a semiconductor substrate, a light-emitting element formed over the semiconductor substrate, and an electrode layer formed over the light-emitting element. Formed in the first range from the light emitting end face of the light emitting element to a predetermined length toward the other end face of the light emitting element opposite to the light emitting end face, In order to define the plurality of light emitting portions, a groove for electrically separating between the plurality of light emitting portions to be defined is formed, while a second range other than the first range of the light emitting element is formed. The surface is on a continuous plane, and the electrode layer is formed on a continuous planar surface in the second range of the light emitting element, so that the electrode layer is stepped. It can be formed easily and at low cost without causing problems such as In addition, since wire bonding is not performed, it is not necessary to provide a bonding pad in the light emitting portion, so that damage due to bonding to the light emitting element can be eliminated, and since there is no restriction due to the size of the pad, high density is achieved. Is possible. In addition, by forming the light emitting element as a double hetero junction, the directivity of emitted light can be further improved and a high output can be obtained.
第１図は、本発明による端面型発光ダイオードアレー素
子の一実施例を部分的に示す断面斜視図、 第２図は、本発明による端面型発光ダイオードアレー素
子の他の例を部分的に示す断面斜視図、 第３図は、本発明による端面型発光ダイオードアレー素
子の他の例を部分的に示す断面図、 第４図は、従来技術による発光ダイオードアレー素子の
一例を部分的に示す斜視図である。 主要部分の符号の説明 101……基板 102……ｎ型半導体層 103……発光層 110……電気的絶縁層 113……p+型半導体電極層 118……発光領域 161……間隙 162……溝FIG. 1 is a perspective view partially showing an embodiment of an end face type light emitting diode array element according to the present invention, and FIG. 2 is a view partially showing another example of an end face type light emitting diode array element according to the present invention. FIG. 3 is a cross-sectional view partially showing another example of the end surface type light emitting diode array element according to the present invention; FIG. 4 is a perspective view partially showing an example of the light emitting diode array element according to the prior art; FIG. Description of the sign of the main part 101 ...... substrate 102 ...... n-type semiconductor layer 103 ...... emitting layer 110 ...... electrically insulating layer 113 ...... p + -type semiconductor electrode layer 118 ...... emitting region 161 ...... gap 162 ...... groove
───────────────────────────────────────────────────── フロントページの続き (72)発明者 斎藤 哲郎 宮城県名取市高舘熊野堂字余方上５番地 の10 リコー応用電子研究所株式会社内 (56)参考文献 特開 昭61−183986（ＪＰ，Ａ) 特開 昭61−147583（ＪＰ，Ａ) 特開 昭61−59832（ＪＰ，Ａ) 特開 昭60−198884（ＪＰ，Ａ) ──────────────────────────────────────────────────続 き Continuation of the front page (72) Inventor Tetsuro Saito 10 Ricoh Applied Electronics Research Laboratories Co., Ltd., located at No. 5, Takadate Kumanodo, Natori City, Miyagi Prefecture (56) References , A) JP-A-61-147583 (JP, A) JP-A-61-59832 (JP, A) JP-A-60-198884 (JP, A)
Claims (7)
た発光素子と、発光素子上に形成された電極層と、電極
層上に形成された電気的絶縁層とを有し、前記発光素子
には、光出射用端面が形成され、また、該発光素子の前
記光出射用端面から該光出射用端面とは反対の側の発光
素子の他方の端面に向けて所定の長さに至るまでの範囲
には、複数の発光部を画定するために、画定されるべき
複数の発光部の間を電気的に分離するための溝が前記電
気的絶縁層から少なくとも前記発光素子の発光部に至る
までの深さで形成され、また、前記溝によって分離され
た各電気的絶縁層には、前記電極層に至るまでの深さ
で、前記複数の発光部の発光領域を画定するための所定
幅の窓開けが設けられ、前記各発光部上に形成された窓
開けには、前記各発光部をそれぞれ駆動するための電極
が前記各電極層と接して、形成されるようになっている
ことを特徴とする端面型発光ダイオードアレー素子。A light emitting device including: a semiconductor substrate; a light emitting element formed on the semiconductor substrate; an electrode layer formed on the light emitting element; and an electrically insulating layer formed on the electrode layer. The element has an end surface for light emission, and extends from the end surface for light emission of the light emitting element to a predetermined length toward the other end surface of the light emitting element on the side opposite to the end surface for light emission. In the range up to, in order to define a plurality of light emitting portions, a groove for electrically separating between the plurality of light emitting portions to be defined is provided at least from the electrically insulating layer to the light emitting portion of the light emitting element. Each electrical insulating layer formed at a depth up to the electrode layer and having a predetermined depth for defining a light emitting region of the plurality of light emitting units at a depth up to the electrode layer. A window opening having a width is provided, and the window opening formed on each of the light-emitting portions includes the window opening. Part of it is the electrode for driving respectively in contact with the respective electrode layers, an end face light-emitting diode array device characterized in that is adapted to be formed.
た発光素子と、発光素子上に形成された電極層とを有
し、前記発光素子には、光出射用端面が形成され、ま
た、該発光素子の前記光出射用端面から該光出射用端面
とは反対の側の発光素子の他方の端面に向けて所定の長
さに至るまでの第１の範囲には、複数の発光部を画定す
るために、画定されるべき複数の発光部の間を電気的に
分離するための溝が形成される一方、前記発光素子の前
記第１の範囲以外の第２の範囲の表面は連続した平面状
のものとなっており、前記電極層は、前記発光素子の第
２の範囲の連続した平面状の表面上においては、連続し
て形成されていることを特徴とする端面型発光ダイオー
ドアレー素子。2. A light-emitting device comprising: a semiconductor substrate; a light-emitting element formed on the semiconductor substrate; and an electrode layer formed on the light-emitting element. A plurality of light emitting portions in a first range from the light emitting end face of the light emitting element to a predetermined length toward the other end face of the light emitting element opposite to the light emitting end face; Is formed to electrically separate the plurality of light emitting portions to be defined, while the surface of the light emitting element in the second range other than the first range is continuous. Wherein the electrode layer is formed continuously on a continuous planar surface in a second range of the light emitting element. Array element.
の端面型発光ダイオードアレー素子において、前記発光
素子は、第１導電型の半導体層と、第１導電型の半導体
層上に形成された第２導電型の半導体層とのヘテロ接合
として形成されていることを特徴とする端面型発光ダイ
オードアレー素子。3. The end face type light emitting diode array element according to claim 1, wherein said light emitting element comprises a semiconductor layer of a first conductivity type and a semiconductor layer of a first conductivity type. An end surface type light emitting diode array element formed as a heterojunction with the formed second conductivity type semiconductor layer.
の端面型発光ダイオードアレー素子において、前記発光
素子は、第１導電型のクラッド層と、該クラッド層上に
形成された活性層と、該活性層上に形成された第２導電
型のクラッド層とのダブルヘテロ接合として形成されて
いることを特徴とする端面型発光ダイオードアレー素
子。4. An end face type light emitting diode array device according to claim 1, wherein said light emitting device comprises a first conductivity type cladding layer and an active layer formed on said cladding layer. An end-face type light-emitting diode array element formed as a double hetero junction of a layer and a second conductivity type clad layer formed on the active layer.
ダイオードアレー素子において、前記第１導電型のクラ
ッド層と前記第２導電型のクラッド層の禁制帯の幅は、
前記活性層の禁制帯の幅よりも広くなるように形成され
ていることを特徴とする端面型発光ダイオードアレー素
子。5. The end face type light emitting diode array device according to claim 4, wherein a width of a forbidden band between the first conductive type clad layer and the second conductive type clad layer is:
An edge-type light-emitting diode array element formed to be wider than a width of a forbidden band of the active layer.
ダイオードアレー素子において、前記第２導電型のクラ
ッド層は、前記第１導電型のクラッド層および前記活性
層の禁制帯の幅よりも広い禁制帯の幅を有していること
を特徴とする端面型発光ダイオードアレー素子。6. The end face type light emitting diode array device according to claim 4, wherein said second conductivity type cladding layer has a width of a forbidden band of said first conductivity type cladding layer and said active layer. An end face type light emitting diode array element having a wider forbidden band width.
ダイオードアレー素子において、前記第１導電型のクラ
ッド層は、前記活性層および前記第２導電型のクラッド
層の禁制帯の幅よりも広い禁制帯の幅を有していること
を特徴とする端面型発光ダイオードアレー素子。7. The end face type light emitting diode array element according to claim 4, wherein said first conductivity type cladding layer has a forbidden band width of said active layer and said second conductivity type cladding layer. An end face type light emitting diode array element having a wider forbidden band width.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29503687A JP2592624B2 (en) | 1987-11-25 | 1987-11-25 | Edge-type light-emitting diode array element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29503687A JP2592624B2 (en) | 1987-11-25 | 1987-11-25 | Edge-type light-emitting diode array element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01137677A JPH01137677A (en) | 1989-05-30 |
| JP2592624B2 true JP2592624B2 (en) | 1997-03-19 |
Family
ID=17815489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29503687A Expired - Fee Related JP2592624B2 (en) | 1987-11-25 | 1987-11-25 | Edge-type light-emitting diode array element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2592624B2 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60198884A (en) * | 1984-03-23 | 1985-10-08 | Oki Electric Ind Co Ltd | Semiconductor laser element |
| JPS6159832A (en) * | 1984-08-31 | 1986-03-27 | Fujitsu Ltd | Dry-etching method |
| JPS61147583A (en) * | 1984-12-21 | 1986-07-05 | Toshiba Corp | Semiconductor light-emitting element |
| JPS61183986A (en) * | 1985-02-08 | 1986-08-16 | Toshiba Corp | Manufacture of semiconductor light emitting device |
-
1987
- 1987-11-25 JP JP29503687A patent/JP2592624B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01137677A (en) | 1989-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3409928B2 (en) | Method for manufacturing semiconductor device | |
| JPH027588A (en) | Multiple point emission semiconductor laser and manufacture thereof | |
| JPH0278280A (en) | Semiconductor light emitting device | |
| US4977570A (en) | Semiconductor laser array with stripe electrodes having pads for wire bonding | |
| US6850547B2 (en) | Nitride based semiconductor laser device and method of fabricating the same | |
| US6191438B1 (en) | Light emitting diode array | |
| JPH11274634A (en) | Semiconductor laser array element and semiconductor laser array device | |
| JP2000323750A (en) | Light emitting diode array | |
| JP2008305957A (en) | Semiconductor laser device and its manufacturing method | |
| JP2592624B2 (en) | Edge-type light-emitting diode array element | |
| US4737959A (en) | Semiconductor laser array device | |
| JPH03142974A (en) | Semiconductor light emitting device array | |
| JPH11340570A (en) | Photoelectric conversion element and method for manufacturing the same | |
| JP2010161104A (en) | Light emitting device and layered light emitting device | |
| CN118541886A (en) | Optical semiconductor device | |
| JP3771333B2 (en) | Semiconductor laser device and manufacturing method thereof | |
| JP3671663B2 (en) | Surface emitting semiconductor laser array | |
| JPH02251181A (en) | Light-emitting diode device | |
| JP4839497B2 (en) | Semiconductor light emitting device and method for manufacturing semiconductor light emitting device | |
| JPWO2018158934A1 (en) | Semiconductor laser and manufacturing method thereof | |
| JPS61214591A (en) | Semiconductor laser element | |
| JPH08204229A (en) | End face emission led and fabrication thereof | |
| JPH07106632A (en) | Semiconductor light emitting element array | |
| KR100255697B1 (en) | Laser diode | |
| JP2001044504A (en) | Light emitting diode array and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |